粉丝1.1万获赞2.5万
相关视频
00:54查看AI文稿AI文稿五月二十一日消息，安徽北方微电子研究院集团实现重大突破，成功攻克 m s o c s 阵列微镜芯片全套量产工艺，打破国外技术垄断。 m s o c s 阵列微镜芯片是光电路交换核心部件，用于光信号通道灵活切换， 广泛应用于数据中心全光交换网络。该技术壁垒极高，长期被国外卡脖子。北方微电子院重点攻坚二五六端口、一零二四端口、高端芯片，成功突破精密刻蚀、低硬力薄膜生长、高精度键合、高反射镜面质备等核心工艺， 建立完全自主可控技术体系，量产芯片响应快、精度高、损耗低、稳定性好、性能达行业领先水平。目前，该工艺已定型优化，正式进入量产，将助力蚌埠建设中国传感股。
93半导体芯动力
01:02查看AI文稿AI文稿昨天我们去导演电子了，真的感叹中国新的发展速度太惊人，从设计、试产到量产，几个月内就要全部搞定方案，沿用我们在瑞士某半导体大厂实际应用的成熟封装胶水。 这次呢，我感触颇深啊！我经常会遇到客户提出一个新需求，报给公司后呢，发现匹配的胶水早在十年以前就已经研发出来，并且经过长时间测试了，而现在的中国市场正迫切的需要它 新月不断研发一些我们所谓性能超前的产品，当时为了匹配国外半导体大厂的尖端设计，而现在他们手捧整套完整成熟的方案，正随时准备全力为中国新服务和配套。 而我的工作就是帮助你们更快锁定胶水方案，拿到样品并得到持续的技术支持，能为中国速度贡献一份力量，我觉得我的工作很有意义。
02:45查看AI文稿AI文稿搞半导体分中的朋友，你产线上有没有这种抓狂的时刻？固精玩作推力测试，芯片一推就飞， c、 p、 k 惨不忍睹。金线打上去，拉力忽高忽低，同样的参数，这批合格，下批就奔底部填充焦点进去，流动性差得要命，气泡堵在里面， x a 一 照全是空洞。 你调了固金压力，调了打线参数，换了胶水，批次问题还是时好时坏？我跟你说个容易被忽略的真相。问题不在厚道工艺在前道。芯片、焊盘和基板表面没清干净，金源切割完的残留硅粉、基板存储时吸附的水汽和有机物搬运过程沾染的微量油污， 这些东西肉眼根本看不见，但网件和界面一掺和，微观结合力直接打折扣。那半导体行业的标准解法是什么？等离子清洗这套工序在先进分装里已经是标配了。原理我给你拆开讲。等离子梯打上去干两件事， 第一，物理轰击加化学反应，把焊盘和基板表面的有机污染物、水分子氧化层全部分解清除，表面做到原子级洁净。 第二，表面活化，焊盘表面能瞬间拉高，水滴脚从几十度降到十度以下，打印值直接飙到七十以上。这时候再固金，再打线，再点底部填充胶，固金胶铺展均匀，推力一致性拉满 cpk 稳的一批 金线键和界面干净，拉力至翻倍，视效模式从界面脱落变成焊点内部断裂，底部填充胶流动顺畅，空洞率大幅下降。 x 三 a 照出来干干净净。 而且最关键，本离子纯干法零残留，不碰化学溶剂，完全兼容半导体洁净室环境，一道工序几秒钟直接嵌入连线生产画面切换，水滴脚测试对比，清洗前水滴呈球状，清洗后水滴几乎弹平。推力测试曲线对比图地填料流动对比。 我们给好几家 m e m s。 传感器厂、芯片分装厂配套在线等离子清洗系统，固精钱贵，一旦火化，推力离散度降了一半以上，打线量率提了两个点，放到整个量场规模里，这俩点就是纯利润。你是做压力传感器、惯性传感器， m e m s。 麦克风滤波器分装， 还是 i c。 芯片贴装？ flake chip 底部填充，只要碰到粘接脱焊，打线强度不够，底部填充气泡本离子清洗这道工艺值得你认真评估。 还是老规矩，免费打样，把你寄板或金元寄过来，我们初处理前后的表面能和水滴胶检测报告效果你自己看数据 评论区扣半导体打样，或者直接私信我，半导体分装工艺经理，直接跟你对接方案。关注我，一个专门帮半导体分装解决表面问题的等离子清洗源头工厂。
27:12
09:23查看AI文稿AI文稿各位小伙伴们大家好，今天我们全面的来讲一讲芯片封装中非常重要的一种材料，银胶。说到银胶，可能有些朋友第一时间 想到的是日常生活中用的胶水，但芯片封装里的银胶可不是普通角色，它可是芯片能否做的关键材料之一。 今天的分享我会从营销的基础知识讲起，包括它的组成、特性、参数到实际使用中的注意事项，希望大家听完之后对营销能有系统性的认识，在工作中遇到相关问题也能更好的判断和处理。 银胶概述与核心功能首先，什么是银胶？银胶也叫导电胶或环氧银胶，它的主要成分是树脂加上金属粉末，最常见的就是银粉，听起来是不是有点像我们用的铅笔芯？铅笔是石墨加黏土，银胶则是银粉加树脂，原理上确实有相似之处。 银胶在芯片封装中有三大核心功能，第一，固定芯片。银胶就像芯片的胶水，把芯片牢牢粘在焊盘上， 这个固定可不是简单的一粘了事，它靠的是机械互锁、化学键合，还有分子间的泛德华力多重保障，确保芯片不会脱落。第二，导热作用，芯片工作时会发热，热量需要及时传导出去，否则芯片会发烧罢工。 银胶粒的银粉形成了导热通道，把芯片产生的热量传导到基板上。第三，导电作用。除了机械固定银胶，还要负责芯片与基板之间的电气连接， 固化后银粉颗粒相互接触，形成导电网络，电流就能顺利通过。这三大功能缺一不可，共同决定了芯片封装的可能性。 粘接剂种类对比说到粘接剂，可能有人会问，除了凝胶还有其他选择吗？确实有。在芯片封装领域，主要有两类，粘接剂，软焊料和热固性胶粘剂。软焊料典型代表是锡铅合金，它的优点是导热导电性能非常好， 而且可以反攻。但缺点也很明显，芯片背面需要金属化处理，工艺需要在热风和氮气保护下进行，否则表面会氧化。 热固性胶粘剂也就是我们今天重点讲的凝胶类型。它的优点是固化温度低，强度高，成本相对便宜，工艺窗口也比较宽。但它也有不足， 树脂可能会溢出导热，导电能力不如焊料，而且返工相对困难。简单来说，如果你追求最好的电气性能，焊料是首选。但如果你追求工艺简单，成本可控，可能性也不错。 银胶仍然是主流选择，粘接剂足份详减刚才我们说银胶是树脂加银粉，但实际上它的组成要复杂得多。银胶就像一道精心调配的配方，主要有六大足粉、树脂，这是银胶的骨架，负责粘接固定。常见的环氧树脂、丙烯酸酯都是这个角色。 固化剂负责引发固化反应，让液态的银胶变成固态。没有它，银胶永远是浆糊状态甜料，这是关键成分，决定了银胶的导热和导电能力。银粉负责导电，二氧化硅、氮化膨负责导热。稀释剂用来调节粘度，太稠了点胶困难， 太细了容易流淌。稀释剂就是让粘度恰到好处。有联剂，增强填料和树脂之间的结合力，就像把水泥和钢筋粘合在一起的界面剂。增韧剂提高凝胶的韧性，增强抗硬力冲击能力，防止芯片在热胀冷缩中受损。这六大组份各司其职，缺一不可。 材料工程师的工作就是找到最佳配比，让各项性能达到平衡。核心特性参数了解了组成，我们来看看怎么评价一款银胶的好坏。这就要说到几个核心参数。第一个年度与触变指数。 年度简单理解就是流体的稀稠程度，但银胶不是普通流体，它是一种假塑性流体，也就是说静止时比较稠，剪切时反而变稀。这个特性非常重要，因为它意味着点胶时银胶容易流动，停下来后又不会到处淌。 触变指数 t i 式衡量这个特性的指标， t i 值大于三的凝胶更适合高速点胶。第二个固化特性，固化式凝胶从液态变成固态的过程，这个过程必须充分，比较好的固化反应程度应该在百分之八十五以上，这直接决定粘接、导热、导电等性能。 另外，实际固化温度和设备设置温度往往有差别，取决于烘箱的装量和热均匀性。第三个，体积电阻率。这是衡量导电性能的关键参数。银片的导电性优于银球，因为银片在固化时可以形成更多面与面的接触体积，电阻率越低，导电性能越好。 第四个导热系数，导热系数决定了散热能力，单位是瓦每米开尔文，导热系数越高，散热效果越好。这几个参数构成了评价营销性能的基础。 电器与热血性能参数除了刚才讲的几个核心参数，还有一些电器和热血性能也值得关注。电器性能方面，体积电阻率我们刚说过，这里补充一点， 银粉的形态很重要，银片因为镜高比大，固化后接触面积大，电阻更低。另外还有杂离子含量，假离子、钠离子、绿离子，这些杂质如果超标会腐蚀芯片。金属线路检测方法是取五克固化后的样品， 在一百度纯净水中萃取二十四小时，然后用离子色普检测热血。性能方面，首先是玻璃化转变温度， t g， 这是一个温度临界点，低于 t g， 银胶是坚硬的玻璃钛， 高于 t g 就 变成柔软的橡胶肽。高 t g 材料交联密度大，刚性骨架好，适合高温应用。其次是热膨胀系数， c t e。 温度变化时材料会热胀冷缩。芯片的 c、 t e 大 约是三铜合金，是十六到十八，差距很大。如果凝胶的 c、 t e 和芯片基板不匹配， 就会产生热硬力，导致开裂。所以选凝胶时，热学参数和电气参数同样重要。力学于可信参数， 立学性能直接关系到封装的长期可能性。芯片剪切强度是最直观的指标，用推心力测试，两乘两毫米的芯片，在二十五度下测试，推力大于十公斤算高强度五到十公斤中等 两到五公斤较低。这个指标反映了粘接是否牢固，膜量反映材料的软硬程度，膜量太高，太脆、太低、太软都不好。很多厂家是通过 dma 动态机械分析来测量在不同温度下的模量变化。热示重指标很重要， 固化不完全的凝胶在受热时会释放水汽和有机物质，可能污染芯片表面。行业标准是两百度下失重小于百分之一。另外，连续工作温度上限大约是降解温度减去一百七十度。吸水率影响防潮性能。 把固化后的胶膜煮两小时，计算吸水百分比，吸水太多会降低粘接力和电气性能。这四个参数构成了凝胶可能性和电气性能。这四个参数构成了凝胶可能性与注意事项。理论讲完了， 我们来看实际使用流程。整个过程分为五步，每一步都有讲究。第一步，运输储存银胶必须全程冷链运输，用干冰保持零下六十到四十度，到货后要立即转入零下四十度的冰柜。针筒必须竖直放置，不能水平放，否则银粉会沉淀分层。第二步，解冻。 这是最容易出问题的环节。解冻前银胶必须先在冰柜里平衡至少六小时，如果一收货就急着解冻， 针筒内会产生动容空洞，这些空洞会严重影响点胶质量。第三步，点胶常见方式有四种，点胶、化胶、粘胶和印刷。点胶时最常遇到的问题是堵针头和拉丝。 触变指数 t i 大 于三的银胶更适合高速点胶。第四步，上芯。芯片放上去后，要确保四边和角落都被银胶覆盖完全，如果覆盖不好，角位置容易受力集中导致分层。另外要注意爬胶问题，就是胶爬到芯片顶部，这会影响后续焊线。第五步，固化。 按照 tds 推荐的固化曲线来，固化程度必须超过百分之八十五，否则粘接性能不达标。这五步每一步都认真对待，才能保证最终质量。常见问题与解决方案最后我们来聊聊实际生产中常见的几类问题。问题一，粘接力不足。原因可能是固化条件不对， 或者芯片框架表面有污染。解决方法，检查固化区线是否匹配，排查污染源。如果确认是材料问题，及时和供应商沟通。问题二，空洞。空洞就是胶层粒包裹了气体。 产生原因很多，凝胶粒有低沸点阻粉有空气残留、固化升温太快、积板稀潮等等。预防措施包括，优化固化区线，减慢升温速率， 延长固化时间，让气体有足够时间一出对基板进行预轰。问题三，桥区。桥区是芯片和基材 cte 不 匹配造成的。解决方法，增加胶层厚度，降低固化温度， 选用低模量凝胶厚的胶层，反而更能缓解硬利。问题四，分层，分层就是凝胶完全失去粘接作用。常见原因包括固金参数不当、固化条件差、表面污染、材料稀潮。需要从贴片参数、固化工艺、表面清洁、存储环境多方面排查。 记住一点，问题预防优于问题解决，严格管控每个工艺参数才是减少问题的根本之道。好了，今天的分享就到这里，我们从营销的定义和功能讲起，介绍了粘接剂的种类、组分构成、核心性能参数 到使用流程和常见问题。营销虽小，但它是芯片封装中的关键材料，它的性能直接决定了器械的可能性和使用寿命。希望大家通过今天的交流，对营销有了更系统的认识。关注我，带你少走弯路，学到更多使用技巧！
1904半导体马工
01:41查看AI文稿AI文稿刚和同行聊完啊，他说 mags 不 算芯片，我靠，不拿 mags 当干部，只能说明他没做过 ocs， 不 懂 ocs 啊，就真的不要乱碰光交换这条路线。首先 ocs 里的这个 mags 方案是今年 相对成熟的一个方案，然后一台 ocs 里面呢？他一台机器是五六十万，那光是光学器材就要吃掉十三四万，所以不能把里面的光学器材当成普通的元气件，这是精密光学系统，然后它是一个整套系统， 那为什么贵呢？因为它卡的不是一个点，是六个点啊，朋友们，首先第一个是 msm 芯片两片，然后，呃，两万一片，一共是四万，那么是最硬的，最卡脖子的。第二个是微透镜列阵， 两千五百六十元一个，它听起来很便宜对不对？但是关键是全球一家在做，那么它试战率能达到百分之七十到八十， 虽小但集中。而且它的这个微痛镜列阵的这个工艺非常复杂，因为它是什么光刻加反应离子刻蚀，海外反而没有人做，对吧？那么第三个是什么呢？光环形器列阵，一套 o c s 零要用二百五十六个通道，虽然一百一个，但是整体也要二点七到二点八万元人民币 呢。那第四个是光纤列阵的 f a u 一 套一万，那第五个是偏正的分光组件，六千到一万。然后最后一个是，那 这个褫涉棱镜反算已进体，基本上是一点四到一点五，然后腾老师拿了大头，最狠的是还有这个控制电路，你加两万，结构件工装你加一万， 这样整机的布是差不多十六到十八万，所以你再加上这个 fao 准值器、光纤列阵，这些资产比例非常高，说白了，垂直整合毛利就等于自己留着。所以这个生意啊，不要简简单单的看它是一个光学器械的生意。关注我，持续为大家带来更新、更快、更有价值的产业变化哦！
938黄小勋
08:20查看AI文稿AI文稿今天给大家做一期半导体芯片全流程制造工艺完整版，详尽这期内容干货满满，全程硬核时长会稍微长一点，建议大家耐心看完。话不多说，咱们正式进入正题， 从石英砂到成品芯片的全链路技术拆解，整个制造过程堪称现代科技的奇迹，更是人类精密制造的顶尖捷径。本次我把整套流程分成七大板块， 先带大家建立半导体制造宏观认知，了解严苛的生产环境标准，在深度拆解精元制备、前道工艺、后道工艺、封装测试四大核心阶段。最后聊聊良率管理、设备供应链，还有未来半导体技术发展趋势。在这里还给大家准备了半导体各产业链的人气公司名单， 还有半导体入门必看书籍，还准备了芯片设计、封装、抛光、切片等的一系列资料，感兴趣的三四五拿去尝一尝。首先咱们先建立整体概念， 半导体制造本质就是把设计图纸变成实体芯片的全过程。整套工序超五百道核心，分四大阶段，精元制备、前道工艺、后道工艺、封装测试。每一步都要攻克纳米级精度控制、超高纯度材料、超严苛环境管理三大技术难题。 现在行业也正从成熟制成持续向先进尖端制成突破。半导体生产对环境要求苛刻到极致，全程必须在超洁净车间完成。不同工艺洁净等级标准不一样，像 euv 光刻这种核心环节要达到 iso 一 级标准， 每立方毫米空气中零点一微米微颗粒不能超过十个。除此之外，温度、湿度、微振、动静电都有硬性管控，生产用的化学耗材也必须是超高纯级别， 只为保障芯片性能和生产量率。第一阶段，晶元制备，这个阶段就是给芯片打地基，做出超高纯度、超高平整度的单晶硅晶元。整套流程，硅料提纯，单晶硅生长、切片、研磨、化学机械抛光，最终产出标准成品晶元。 目前行业主流是十二英寸，也就是三百毫米精元。第一步，硅料提纯。从普通石英砂起步，经过多道化学反应提纯到电子级多晶硅，主流改良西门子法，能把硅纯度拉到十一个九，是人类量产纯度最高的固体材料之一。 还有硅玩法成本偏高，无碳污染，多用于高端功率半导体，所有生产都严格遵循国标 g b 一 二九六三杠二零一四标准。 第二步，单晶硅生长。行业主流只拉法 c z 原理，像抽水结晶，把紫晶放入熔融硅液，精准控制转速和提拉速度，让单晶硅定向生长，形成圆柱形硅棒，全程对温度、转速参数要求极高。 还有取熔法 f z， 无干锅接触，全程无污染，纯度更高，专门用于航空航天高端功率半导体芯片。第三步，晶源切片，用金刚石多线切割机把圆柱硅棒切成均匀薄片， 超薄芯片还会用到激光隐形切割技术，切片后边缘像刀片一样锋利，高温工艺容易开裂，必须做全自动倒角，打磨成圆弧边缘，防止崩边，减少硬力，提升晶元机械强度。第四步，双面研磨，去除切片留下的表面损伤，修正晶元平整度，精准控制厚度与平行度，为后续终极抛光做铺垫。第五步， 化学机械抛光 c n p 半导体核心关键工艺结合化学腐蚀加机械研磨抛光液先在硅表面形成软反应层，再通过磨料原子级打磨，做到镜面平整度、表面粗糙度可控制在零点一纳米以下，也是目前唯一能实现晶圆镜面级平整的技术。 另外，清洗贯穿半导体全流程，晶圆表面微小颗粒、金属杂质、有机物污染都会直接造成芯片失效。主流分湿法干法清洗、经典 r c a 标准湿法清洗，搭配超声波清洗等离子体清洗，层层去除各类污染物。 所有工序完成后，还要严格检测厚度、平整度、表面颗粒度全部达标，才能进入下一环节，前道工艺。第二阶段，前道工艺废物这是芯片制造最核心、最复杂的环节， 核心目标在晶源上打造数亿亿级的晶体管，直接决定芯片制成节点和性能。通过光刻刻、蚀离子注入、薄膜沉基等工艺循环往复搭建晶体管基础结构。首先是浅槽格力 sti， 相当于给晶源划分区，用绝缘材料做格力墙，避免各个晶体管互相干扰。 然后是氧化工艺，高温下硅与氧气、水汽反应生成二氧化硅薄膜，用做晶体管绝缘层掺杂阻挡层，还能保护硅表面。分干法、氧化湿法氧化干法。氧化层质量高，速度慢，适合核心薄层。 湿法速度快，适合厚隔离层。另有高压氧化、快速热氧化，适配不同工艺需求。接下来重头戏光刻工艺被誉为芯片制造的心脏，也是最昂贵的核心环节，作用就是把电路板图精准复刻，转移到晶源上，光刻精度直接决定芯片制成。 从传统 duv 光刻到如今先进制成必备的 euv 光刻，波长仅十三点一五纳米，最小分辨率八纳米，套刻精度小于一点五纳米，是七纳米及以下先进芯片离不开的核心设备。一台 euv 光刻机重达百吨，造价上亿，集成光源、照明、物镜、晶源台等超多子系统， 代表人类工业制造。天花板光刻胶是光刻核心材料，分正胶、负胶、正胶曝光区域易被显影液清洗，分辨率高，是先进制成主流 护焦未曝光区域被清洗，附着力强，抗刻时多用于特殊关键层工艺，完整光刻流程多达八步，预处理、涂胶、烘烤、曝光、显影检测全程自动化完成，任何一步出错都会整批报废。涂胶依靠晶源高速旋转离心力让光刻胶均匀铺覆，转速直接决定胶层厚度。曝光显影后还要通过自动光学检测、高倍显微镜筛查， 及时修复光刻缺陷，守住良率底线。光刻只是画出图案，刻蚀工艺才是真正把电路雕刻到精髓上。评判刻蚀三大标准刻蚀速率，各项异型选择比其中，各项异型决定图形垂直精度。主流干法刻蚀依靠等离子体物理加化学双重作用，实现纳米级垂直刻蚀，施法刻蚀成本低，速度快，仅用于非关键层清洗。 核心设备 i c p 刻蚀机根据硅、二氧化硅、金属不同材质匹配专属刻蚀气体尖端制成，还会用到原子层刻蚀，达到原子级精度。刻蚀之后就是离子注入，相当于给硅片掺杂注入硼、磷等杂质原子， 改变导电性能，精准控制掺杂深度和浓度，打造晶体管原极、漏极、炸极注入后金格会受损，杂质无法激活，必须退火处理，快速冷热修复金格，激活杂质，达到标准电学特性。 制造晶体管过程中需要反复沉积各类绝缘半导体金属薄膜，也就是薄膜沉积工艺，包含 l、 p、 c、 v、 d、 p、 e、 c、 v、 d 等多种技术， 尤其 a、 l、 d 原子层沉积能实现单原子层精度，是先进制成必备工艺。随着制成迭代，晶体管结构也从平面结构逐步进化到非安、非 t、 g、 a、 a。 全环绕炸极结构，兼顾高性能、低功耗。工艺完成后还要去浇主流干法氧等离子体，去浇顽固光刻胶，搭配强酸加等离子体处理， 清理干净，为后续工艺铺路。第三阶段，厚道工艺 biu 晶体管做好后厚道工艺的任务，用金属导线把所有晶体管连接起来，搭建芯片内部神经网络， 核心采用大马士革同互联工艺，对比传统铝互联，大幅降低电阻和信号延迟，是高端高性能芯片的关键流程。循环往复借制层壳沟槽填充金属， c、 m、 p 抛光层层堆叠，多层金属布线， 金属层分工明确，底层 m 零对接晶体管，中层短距互联，高层负责芯片长距离信号传输。大马士革工艺原理，复刻古代金属镶嵌，先刻出导线沟槽和铜孔尘基阻挡层同种子层 在电镀填充铜材，最后 c、 m、 p 磨平表面形成内嵌式铜线布线。全部金属层完成后进行锻化工艺，尘基氮化硅绝缘保护层，阻隔水气和污染光，刻刻时开出焊盘窗口，为后续封装做准备。第四阶段，封装测试。 这是半导体行业从业公司最多、岗位最密集的板块，整片晶圆做完前道后布满成千上万个裸芯片，封装就是切割分离，外壳保护引角引出，再通过权威度测试筛选合格芯片。第一步，晶圆减薄加化片背面研磨减薄，让芯片更轻薄，散热更好， 但用滑片机分割成独立裸芯片，常规用刀片划片，超薄易碎芯片采用激光划片。第二步，贴片固晶。把裸芯片精准牢固粘贴到引线框架或封装基板。三大主流工艺，环氧胶贴片工艺成熟成本低，适合通用消费级芯片。 d f n 胶膜贴片厚度可控，适配先进封装多芯片堆叠 精细共晶贴片，无胶体老化，导热强，可靠性高，专用于车规军工功率半导体。第三步，键和连线搭建芯片与外部引角的通路。三种主流技术， 引线键合工艺成熟，成本低，通用性强。市面绝大多数芯片都在用倒装焊 flip chip 芯片，倒扣封装信号路径短，高频性能强，适配 c、 p、 u 等高端芯片。 t a、 b 载带自动键合，轻薄柔性，多用于显示驱动芯片柔性电子产品。第四步，塑封固化。用环氧树脂注塑成型，包裹，保护芯片内部精密结构， 后续经过后固化切金成型，激光打标刻印型号批号，方便溯源识别。第五步，全流程测试，分两大环节，精原中测、封装前筛选坏片，节省封装成本。成品中测、封装后权威度电性能功能测试，分级筛选合格品车规工业级芯片还要做高低温循环、高温高湿、静电冲击等可信测试， 模拟极端使用环境。良率管理供应链未来趋势。良率直接决定精原场盈利能力，贯穿精原制定到封装测试全流程， 依靠在线检测、参数调控、失效分析，持续优化新品量产。核心就是良率爬坡，半导体背后是庞大全球供应链前 道，核心设备虽曾有海外主导，但国产设备正在快速突破，多领域已实现自主替代。未来技术发展两大方向，制成端，晶体管结构持续迭代，新材料落地，制成节点不断突破封装端，先进封装二点五 d、 三 d 堆叠延续摩尔定律，赋能 ai 高性能计算高端芯片。
2.3万Eleven讲上位机&视觉编程
01:45查看AI文稿AI文稿携同进化，在高可靠封装的产线一线，驱动技术共生奥特恒业平行缝焊机在微电子封装领域，技术的每一次微小精进，都源于对复杂应用场景的深刻洞察。我们始终坚信，卓越的平行缝焊技术不仅产生于实验室， 更生长于与客户并肩作战的产线一线。与客户共同进步是我们技术研发的核心逻辑。 在挑战中打磨工艺精度。面对高可信行业对气密性的严苛标准，如既接 b、 五四、八 b， 我 们不满足于单纯的设备交付，在处理大尺寸、最高两百毫米或特种材料管壳时，我们深度参与客户的工艺调试， 通过实时采集八 k h 叉高频逆变的能量反馈余余小于等于五帕极限真空下的热分布数据， 我们与客户共同破解焊接、炸火、硬力损伤等行业顽疾，将实验数据转化为实战良率，在反馈中驱动系统迭代。客户对生产效能的每一项微观需求，都是我们算法优化的灵感源泉。敏捷响应， 我们以民营企业的灵活性，迅速将产线上的实际痛点转化为软件功能的更新迭代。知识共建。 通过数字化管理工具，我们协助客户建立焊接波形与质量关联的数据库，助力客户实现从经验驱动向数据驱动的生产转型。我们提供的不仅是平行缝焊机， 更是一条持续进化的工艺路径。选择，我们是选择了一位愿意听取一线声音，敢于攻克技术盲区的长期伙伴。以技术领先，以服务取胜，让我们在追求极致丰庄的道路上双向赋能，共同成长。
00:39查看AI文稿AI文稿国产芯片想要提升良率，拼的从来不是封装速度，而是前置表面处理。等离子清洗设备最大的价值是同时解决基材表面洁净度不足、表面活性不够两大行业难题。替代传统湿法清洗的残留隐患， 低温无尘无残留，适配赤膊功率半导体 ems 多品类量产会后续见合 封装填充工序打下稳定基础。这条预处理工艺是目前国产半导体扩展的主流方案。你们产线目前良率卡点在哪个工序？建议收藏对照优化制成评论区，交流升级思路。
15:20查看AI文稿AI文稿今天的播课我们要聊的是，在人工智能算力需求不断增长的这个背景下，半导体的先进封装技术以及相关的核心设备是如何成为整个产业链升级的关键的。没错没错，这个话题最近特别受关注， 那我们就直接进入今天的讨论吧。我们先从第一个话题说起，先进蜂装产业链的定位，以及它跟传统蜂装到底有哪些根本性的区别。其实它们最大的区别就是在芯片和外部系统的电连接方式， 那传统的蜂装呢，它是靠这种细引线像接电线一样把信号送出去，嗯，那速度就比较慢嘛。而先进蜂装呢，它是直接用这种传输速率更高的凸块或者说中间层 来取代了这些引线。明白了，那先进封装他有哪些关键的组成部分？有四个核心的要素啊，凸块、倒装、精元级封装和再分布层技术。 对，只要满足其中的一个，就可以称之为先进封装，而且每一个要素在提升性能和缩小尺寸上面都有自己的分工。原来是这样啊，那下面我们具体讲一讲这四个要素。先说说凸块，他在芯片的封装里面到底扮演一个什么样的角色。 简单来说呢，凸块就是做在芯片上的金属小凸起，它的作用就是给芯片提供电气互联的点接口， 就是相当于帮芯片搭好和外面连接的接触点，这样电信号才能顺利的传进来传出去。那凸块一般会用在哪些具体的封装技术里面呢？它特别常见于倒装和晶圆级封装里面。然后它的材质呢，也是有很多种，金的，铜的、 铜、镍，金的，还有锡的，那不同的材质就是为了适应不同的芯片的封装需求。好的，那倒装这个技术到底是怎么让芯片的连接变得更高效呢？倒装其实就是把芯片翻个面，直接扣到基板上，然后他是用这个焊球或者说凸块 来实现芯片和外部的连接，所以它就不需要传统的那种引线，因此可以做得更紧凑。倒装技术这么好，它的具体流程是怎么样的？倒装的流程也很清晰，首先在芯片的 i o 触点上面做出吸铅小球， 然后把芯片翻转过来加热，让这个吸铅球融化之后直接和陶瓷基板粘在一起，这样就完成了连接。 哦，现在像 c p u、 g p u 和芯片组这些高频的旗舰，基本都在用倒装技术。倒装技术听起来就很厉害啊，那它跟传统的引线键合相比，到底厉害在哪些地方？倒装的优势很明显，首先传统的缝装是用很细的引线把芯片和外面连起来， 但倒装呢，它的芯片结构和 i o 端，也就是那些稀球都是朝下的，所以它的 i o 引出端可以分布在整个芯片的表面，而不仅仅是在边缘。因此它的封装密度更高，信号的处理速度也更快， 而且它可以使用类似 smt 这种很常见的贴装工艺，所以在加工上面也更加灵活。倒装技术的优点这么多啊，那精源级封装跟传统的封装在工艺的顺序上到底有哪些不同？精源级封装跟传统的流程是反着来的， 传统的是先把精源切成一颗一颗的芯片，然后再封装，但是精源级封装是先在整片精源上面进行封装， 包括贴保护层，做电路连接，全部做完之后再把它切成单独的芯片，就有点像先给一整个蛋糕胚裹上糖霜， 然后再切成小块。原来如此，那单入型和单出行金元机封装到底有哪些区别？单入型就是所有的导线和吸球都只能坐在芯片的正上方，所以它的引角数会比较有限， 但是它的工艺比较简单，适合大批量生产。善出行呢，就可以把芯片重新排布，然后它的引角数会多很多， 尺寸也可以做的更大，更适合那种引角数要求很高，或者说设计很复杂的芯片。我想知道金元级封装一般会用在哪些类型的电子器械上面？金元级封装现在用的也比较多，像我们的存储芯片， 比如闪烁存储器和 d r a， 还有 l c d 驱动器、射频器件以及稳压气温度传感器这种模拟器件都会用到晶源级封装。了解了， 那再分布层技术在先进封装里面到底起什么作用？再分布层技术其实就是在晶源的表面通过沉积金属层和介质层做出精密的金属布线，然后把芯片的 i o 端口从原来的位置重新排布到一个更宽松的区域，形成面阵列。 因为芯片的 io 通常都是在边缘嘛，它是适合传统的引线间合的，但它不适合倒装，所以 rdl 就是 专门来解决这个接口匹配问题的。所以 rdl 是 为了让芯片的连接更灵活，性能更好。可以这么说， rdl 在 封装里面可以重新分配电路，把基板的引角和组建起来，所以它可以实现非常复杂的连接，同时还可以让封装的面积变得更小，然后性能变得更高。 它在 wlp、 二点五 d 和三 d 封装里面都是一个非常关键的技术。既然 rdl 技术这么关键，那硅通孔技术到底是怎么实现芯片之间的信号传递的？硅通孔技术其实就是在芯片里面做垂直的金属线， 这些金属线可以直接穿透硅片，把芯片的顶部和底部连接起来，所以它的作用就是让不同层的芯片之间的电信号可以直接垂直传输， 而不用再绕到芯片的侧面去走。听起来硅通孔技术的作用也很大啊，那它有哪些类型？分别会用在哪些地方呢？硅通孔技术主要有两种类型，一种是二点五 d t s v， 它需要通过一个中介层，也就是转接板来实现不同芯片之间的连接。嗯，比如台积电的 coos 封装技术就是用的这种方案，很多高端芯片都会用。 另一种是三 d t s v， 它不需要中介层，可以直接把芯片一层一层的垂直堆叠在一起。 像 s k。 海力士和三星，它们做的 h b m 高带宽内存，就是用的三 d t s v， 信号传输速度会更快。看来硅铜孔技术的作用也不小啊。 那我们接下来就来说说先进封装的设备，它和传统的封装设备有哪些相同的地方，又有哪些关键的区别？其实很多设备都是通用的，比如说剪薄机、化片机、固精机、剑合机和塑封机，这些设备在传统和先进封装里面都是要用到的， 但是先进封装对这些设备的性能要求更高。嗯，比如说剪薄机要能够把精原磨得更薄， 盒机要放弃传统的引线框架，塑封机可能要改成压缩的方式。要求这么高啊，那到了二零二五年，全球半导体封装设备市场的规模大概能做到多少？据预测，到二零二五年，全球半导体封装设备市场规模能到四百一十七亿元。 其中固晶机、化片机和剑合机这三种设备是最核心的，加起来能占到八成以上，固晶机占百分之三十，化片机百分之二十八，剑合机百分之二十三。明白了，那我想知道 ai 芯片越来越追求小型化，对减薄机提出了哪些全新的挑战？ 随着 ai 器件越来越小，芯片封装也变得越来越薄，现在先进封装的芯片甚至要薄到一百微米以下，有的已经做到三十微米了，而传统的工艺只能做到一百五十微米以上， 所以这就对剪薄机的要求大大提高了。芯片这么薄的话，加工的时候会不会很容易坏？确实，芯片薄了之后就会变得很软，很容易损坏，所以它对这个厚度的均匀性，也就是 t t v 值的要求是小于一个微米， 然后它的表面粗糙度要小于零点零一个微米，这都是非常非常难的，对整个工艺是一个非常大的挑战。既然挑战这么大，那现在全球剪薄机的市场和主要的企业都是什么情况？目前剪薄设备主要还是由日本企业主导，前三大企业的市场占有率高达百分之八十四， 其中 d i s s o。 是 份额最大的。嗯，然后国内的话，虽然也有一些厂商，比如说郑州的第三研摩索，还有华海青稞， 但是整体的数量还是比较少。日本企业占比这么高啊，那日本的剪拨机和国产的剪拨机在价格和产能上有什么区别？日本的 disco 和东京精密，它们的这种全自动剪拨机一台的价格大概在一千二百万人民币左右， 然后国产的设备价格也差不多，但是单台设备一年的产能大概在六万片左右，当然这也跟实际的研磨量有关。价格都差不多啊。那化片机的话，现在主流的有哪些技术路线？然后他们之间是一个什么样的关系？化片机的话主要有两种，一种是砂轮切，另一种是激光切， 目前来看的话还是砂轮切占主导地位。但是激光切片机的话，他的销售额占比也在慢慢的上升，二零二四年已经占到了百分之三十六。 其实这两种技术他们并不是说谁要干掉谁，反而他们是互相促进的。嗯，激光切片机主要是在刀轮切片机比较薄弱的一些领域进行补充。哦，那全球和中国的化片机市场主要是被哪些企业占据？化片机的市场也是日本的企业占大头， 二零二二年的时候，前三大厂商的实战率加起来就有百分之八十五，然后 d s o。 依然是老大。 嗯，我们中国的话，二零二四年进口化片机花了二点二亿美元，然后从一七年到二四年的年复合率是百分之二。那这些主流的化片机，它们的价格和产能都是什么水平？ d s o 的 这种刀轮切片机一台大概是一千五百万人民币， 然后激光切片机的话会便宜一些，在一千万左右，因为它的体积更小，精度要求也稍微低一点。嗯， 然后刀轮切片机的话，一个月可以切大概一万片十二寸的镜元。价格差别这么大啊，那我想知道剑河技术最近都有哪些新的进展？然后这些进展对于芯片的互联和传输性能带来了哪些提升？现在的封装对互联的距离要求越来越小， 对传输速度的要求越来越高，所以键合技术也在不断的升级。嗯，从最开始的引线框架到后来的倒装，现在已经引进到了混合键合，它的精度可以做到每平方毫米一万个连接点以上，然后间距可以小到零点五到零点一个微米， 而且它的能量效率也非常高，每传输一个 bit， 只需要零点零五个 p j 的 能量。技术升级这么快啊，那全球剑合级市场的格局是怎么样的？主要的企业和产品的价格都是什么水平？二零二四年整个金源剑合设备的市场大概是三点二亿美元， 然后一八年到二四年的年均复合率是百分之四。消费的话主要集中在中日欧美。嗯，其中亚太地区就占了百分之六十，欧美各占百分之十五左右，市场的集中度也非常的高。 二零二二年的时候， e v g 和萨斯这两家公司的试战率加起来就有百分之七十，然后 e v g 一 家就拿了百分之五十九，看来这些企业的市场占有率也挺高啊。那这些主流的剑合机，它们的价格都是什么水平？国外的临时剑合机一台大概是两千万人民币， 解嵌合机是一千万左右，然后混合嵌合机最贵要三千万一台。价格都挺贵的啊，那我想知道在先进封装里面，电镀机到底是负责哪一步工艺呢？其实电镀机就是把电镀液里面的金属离子镀到晶圆的表面， 这样就可以形成金属的互联。因为现在芯片的工艺升级之后，互连线已经从铝变成了铜，所以镀铜的设备就用的特别多，虽然有时候也会镀锡啊，镍啊什么的，但是铜的沉积还是主流， 因为它可以帮我们降低工耗和成本，同时还可以提升芯片的性能。原来是这样啊，那在传统封装和先进封装里面，电镀机的应用有什么不一样吗？在传统封装里面，电镀机主要是给封装的特定部位镀上金属， 但是在先进封装里面，像凸块、 r、 d、 l 和 t、 s、 v 这些结构都需要用电镀来镀铜，所以它的用量就大大增加了。嗯，包括在前道工艺里面，要在精髓上面镀一层非常致密而且没有缺陷的铜， 然后厚道的话，硅、通孔等工艺也会用到电镀来镀铜或者镀镍。看来先进风装对电镀机的需求很大啊。那全球晶源电镀设备市场的规模有多大？主要是被哪些企业瓜分了？二零二三年的时候，全球晶源电镀设备的市场规模大概是三十一亿元， 然后预计二零二零年到二零二五年的年均复合率是百分之八。嗯，市场主要还是被国外的公司占领，像美国的 l a m 和 a m a t 这两家公司在二零二零年的时候就占了百分之九十六的市场份额， 其中 l a m 占百分之八十， a m a t 占百分之十六。国内的圣美上海虽然只占百分之一点五，但是它已经是我们国内最领先的企业了。国外的企业占比这么高啊，那薄膜尘基设备在先进封装里面到底有哪些具体的用途？ 薄膜沉机设备其实就是用来做 u b m r d l 和 t s v 的， 比如 p v d 和 c v d 这些设备在先进封装里面用的特别多，然后随着 r d l 的 层数增加，它的使用次数也会跟着增加。 比如说在做 tsv 的 时候，电镀之前要先沉积一层种子层，这也需要用到薄膜沉积设备。看来薄膜沉积设备的作用也很大啊。那全球和中国的薄膜沉积设备市场都是哪些企业在主导？到二零二五年，中国大陆的薄膜沉积设备市场空间大概是八百亿元。 然后 pvd 设备这一块的话，二零二二年 amat 占了百分之八十六的份额，我们国内的北方华创占了百分之五。嗯， cvd 设备的话， amat 占百分之二十八， lamb 占百分之二十四。 然后我们国内的拓金科技等公司也在不断地追赶推进国产化。国产企业发展这么快啊，那刻蚀机在先进封装的哪些环节会用到？刻蚀机的话，主要是在 tsv 的 时候要刻蚀打孔， 然后 r d l 的 时候要把多余的 u b m 去掉，所以它的用量也是很大的，看来课时机的作用也不小啊。那全球和中国的课时设备市场都是哪些企业在主导？到二零二五年，中国大陆的课时设备市场空间预计会超过七百六十亿元。 然后全球的话主要是三家公司， l a m 占百分之二十六点六， a m a t 占百分之十七。 嗯，我们国内的话就是中微公司和北方华创表现比较好，中微公司在 ccp 课时领域比较领先，试占率是百分之一点四。 北方华创在 icp 课时领域比较领先，试占率是百分之零点九。 ok， 那 我们今天把先进分装的技术和设备算是都过了一遍，也看到了在 ai 算力爆发的大背景下，这些环节是如何成为整个产业链升级的关键呢？好了，那这就是本期播客的全部内容了， 感谢大家的收听，我们下期再见，拜拜。拜拜。
31CPU帮买@闲芯
02:45查看AI文稿AI文稿一定要从产业的思维和角度来理解他，他是一个锦上添花，如虎添翼的技术，但是呢，你不用，你就会被淘汰，什么意思呢？ ai 双链的发展，由之前的芯片设计，到芯片制造，到现在的连接与封装， 那么未来呢，它是一个终极的解决方案，什么意思呢？因为芯片的质层已经到极限了，三纳米，二纳米，再往下呢，没有什么性价比，意义也不大，那以后呢，就是靠谁的这个堆叠技术更好，连接技术更好，那么它的性能会提升几倍，几十倍， 这个呢是每一个 ai 芯片大厂，算力大厂做梦都想要完成的事情，都要做到的事情。最近呢，这个华为联合发布了 c p u 的 光电和风技术的一个量产与交付，预计今年下半年就可以批量交付生产了，可能到明年就会大规模的铺开。 他是怎么做的呢？就是把现在的光模块是插在这个交换机外面的，那么把这个电信号转换成光信号，再传到其他服务器上面去，这里有一个转换的一个过程， 那它会很慢，或者是呢速度传会衰减的人这些，那它把这个呃光模块的核心组建，直接封装到这个 c p u 旁边了，那么从电信号一出来，就把它转换成光信号，光信号再传到其他的服务器上面， 虽然它是一个光互联 c p u 封装的技术，那它会大量的减少中间铜线传输的这个距离，然后呢，由于是光传输，它的速度更快，衰减的这个信号呢更更少， 然后呢它的功耗也更低，所以呢它的散热也会更低，这样会大幅的提升它的综合性能，这个就是 c p u 光电核封技术啊， 如果你不用，那么你的性能就更差，对吧？但是如果我们两个的芯片是一样的，性能都是一样的，其他的配件都是一样的，我用了这个 c p u 的 封装技术，你没用，那我肯定吃你好几倍的性能， 那你跟我竞争，你又失败了啊。同样的，我们都用了这个 cpu 的 封装技术，如果又有其他的封装技术了，那我们又进一步的提升。这个就有点像那个田忌赛马啊，我用我的上等马，对你的中等马，那我肯定会赢的。那同样的逻辑，如果我的产品是八十分，你的产品是九十分，但是呢，我可以八十分的产品加一个先进封装， 可以等同于等效于你的九十分的产品，对吧？现在我们是十来米的基层，但是呢，我可以通过先进封装多垫几层， 可以等同于你的三纳米、二纳米的支撑，那我们的性能就是在同一水平上面就够了，这呢就突破了这个芯片的封锁啊， 所以它是一个终极的解决方案，你不用就会被淘汰，你用了你会更好。它是这么一个情况啊，所以它的价值和技术是大幅的提升，它是完全可以对标芯片制造的一个 呃，技，技术地位和它的估值，所以去看一下全球的芯片制造是什么规模，什么市值，对吧？那芯片那这个先进封装还早的很呢，才一千多亿，才刚刚起步。
396江南沈万三
01:17查看AI文稿AI文稿半导体先进封装主要含盖主流封装结构与核心互联工艺两大类。倒装芯片 flip chip 芯片有圆面朝下，通过焊料凸块直接与基板连接，互联路径短。 s o 密度高。禁烟级封装 wlp 直接在晶源上进行封装后切割擅入型 f i w o p w o c s p 出现在芯片内，封装尺寸等于芯片本质，擅出行 follow 重构晶源并向外部线 i 流数量可超越芯片原尺寸 级，程度更高。二点五 d 三 d 封装，二点五 d 通过硅玻璃中介层横向互联多芯片，如 pro v s 三 d 通过 t s v 全级折叠芯片大幅提升带宽，降低功耗。如 h b m。 内存系统级封装 s， 将处理器、存储器、 射频等不同功能芯片及无源原件集成于单一封装内，实现模块化、小型化。新力 chiplet， 把大型宿蛋功能拆成独立小芯片 chiplet 再通过先进封装互联提升良率与设计灵活性。核心工艺要素帮出快制作 lbl 同步线层 t s h 微通火混合键和 hybrid 绑定等是实现上述高密度互联的基础。
37半导体-波哥
