一种芯片封装结构及芯片封装方法

为什么有的芯片是银角封装，而手机的芯片则是用的底部 bga 球三阵列封装。我们先看这个芯片，所谓的芯片其实只有中间很小的一部分， 仔细看它的结构，芯片是正面朝上，内部的电路会连接到四周的凸块，然后再一根一根打线，打出比头发丝还要细的金线，连接到银角， 然后再用外壳粘连保护。这种封装又称为打线封装。随着芯片的功能越多，四周引角数量也要随之增加，相应的外壳体积就不得不做的更大。 如果要做成手机处理器级别的芯片，估计光一块芯片体积就得和遥遥领先差不多大。很显然这种封装肯定不合适。我们再来看看另一种封装是如何解决体积问题的。拆开 芯片外壳，芯片是正面朝下，然后整面铺满凸块，这些凸块紧贴着一块导线窄板，注意看，导线窄板的线路是直接穿孔到另一面，然后植入金属球，芯片就是通过这些金属球和外部连接， 对比之前面积变得更小，银角数量可以变得非常多。如果是用在手机里的芯片，到这一步还不够。手机芯片除了核心计算，还有存储、基带、其他等等多种模块，也就是要将多个模块的芯片实现相互通信，并且整合在一个封装里。 他的原理是将所有芯片模块朝下放很多非常细微的凸块，然后接上一块细中介板，利用化学的方法在细中介板时刻出线路，并且这些线路是穿孔打通，线路只有十五 微米，约为头发丝的十分之一。然后在底部再放金属凸块连接导线窄板，导线窄板的线路同样也是穿空打通，再接上非常多的金属球。这一种封装就是二点五 d 封装， 目前遥遥领先，芯片以及其他芯片都是采用这种封装。从实物可以看到，背部的金属球非常密集，金属球之间的间距也非常窄，在焊接电路板的时候稍微有点倾斜。金属球非常容易接受焊盘， 所以手机芯片的焊接环节会采用 s n t 贴片机，利用机器来识别焊盘的位置，精准贴装芯片，想要看压在中间的焊盘是否准确对准，直接看肯定是看不到的，所以 s n t 工厂会采用 s 锐设备，它的原理类似于照 s 光，可以清楚看到 内部的接触状况，透过这个镜头也能清楚看到非常细小的线路。现在华侨 smt 可以免费贴片零元享受专业级贴片的快乐，点击评论区就能参加 现在主流芯片采用的二点五 d 封装，想要突破，无论怎么摆，所有芯片模块都是平铺在一个面。还有更加突破的技术则是连芯片本身也进行穿孔，也就是中间层的芯片本身既保持原功能，还要打孔，起到上下相通的作用。 所以要在晶体管时刻阶段就要考虑走线穿孔的问题，这个难度非常非常大。目前能够做到穿孔的芯片只有一种，就是低润内存芯片。目前已经实现三 d 封装的芯片是用在摄像头的头像处理，芯片顶部是用于寿光的传感器，中间是低 实现中间穿孔，底部则是用于逻辑运算的计算模块，正好组成一组三 d 封装，所以未来芯片的发展方向是将所有芯片实现穿孔堆叠在一起， 这个难度非常非常难，目前还没能够实现。以上就是芯片的封装原理，我是电子工程师，华哥懂不懂？都投个币呗。

所谓芯片，就是将可以实现运算或储存等功能的电路提升在一块很小的微片上。它诞生的过程分为设计、制造、封装这三步。我们熟悉的高通、华为、海丝和联发科其实都只是做芯片设计的公司。 首先要进行电路图设计。我们明确好芯片的规格和功能后，先给出一张不满雨门、飞门、货门等集成电路逻辑符号的逻辑设计图， 大概长这样，再根据逻辑图设计电路元气件的布局，给出电路图大概长这样。如果完全看不懂这两张图，不用怕，我们精心挑选了高等教育出版社出版数字电子技术基础和模拟电子技术基础两本书，适合高中及以上学的朋友从零学起。 除了理论知识，芯片设计还需要软件支持。就像做图画图纸需要 ps 和 cad 等软件一样，逻辑图和电路布局图也并非是在纸上徒手作画，而是需要使用 eda 软件。如果设计二十二纳米以下制成工艺的芯片，就必须从三家总部在美国的公司购买正版软件。在 eda 软件上最终会得到类似这样的电路图， 然后将其制成一张光照。光照的原理和作用类似于传统照相机的底片，光线打过光照后，我们就可以得到一层电路图形。由于一枚芯片是由几十层电路层层堆叠而成的三维结构，所以就需要用几十层光照一一对应。 比如一张七纳米制成的处理器芯片，往往会需要八十张以上的光照。拿到光照后，我们开始自制芯片的第二步，制造。台积电的生意就集中在这一步，造的目的可以理解成是在一层层不同材质的薄膜上刻出对应的一层层电路的布线，这样当薄膜堆叠起来时，就可以实现电路图上电路的功能。 简化描述一下今天的制造过程。首先在硅片上覆盖一层薄膜，涂上光可胶，然后用强光透过稀有电路图的光照打在光可胶上。强光会破坏光可胶的结构，但光照上被遮挡的部分，光可胶不会被破坏，光照也就拷贝到光可胶上， 最后在充实溶解掉。没有被光可胶覆盖了薄膜以及剩下的光可胶金元上，就只留下与电路图图形一模一样的薄膜了。 利用设计好的多层光照，不断重复上述过程，最后最初的规片就可以变成这样一张不满几十个芯片的 ic 金源。在了解芯片制造复杂流程的同时，还有一个严峻的问题，就是如何获得所需的高品质原材料和制造设备，比如制造环节最重的光科机去哪买？目前高端光科机市场几乎被荷兰阿斯麦公司垄断， 他们二零一九年生产的二十六台 eov 攻克机，约有一半北台机电买走，每台约一点二亿美元。另外，根据阿斯麦的客户联合投资专案，他们的客户往往都是投资自己的普工， 比如台积电就在二零一二年以八点三八亿欧元获得了阿斯麦版。这么多准确的 ic 精元上有几十张芯片，但看上去和拆开手机后，我们看到 芯片还不太一样，因为还差最后一步封装。如果你拆过手机或电脑，可能对主板上这样的小黑盒有印象，所谓封装，就是将 ic 精元上剪下来的芯片装进这个小黑盒的过程。对于产业链末端的封装，相对来说门槛和附加值较低，劳动密集度比较高，国内有多家 企业在深耕这一领域，占据着相当一部分市场份额，至此就搅拌了自制芯片的全部流程。但在各位亲自动手发家致富之前，还要泼点冷水。 目的所及，我们见过的自制芯片最成功的是一位阿博主自制了一枚一厘米工艺的芯片。作为对比，华为 p 四零系列使用了麒麟九九零五 g， 基于的则是七纳米工艺。可以说，最近三十年的科技产业史，就是一部科技产业链分工合作不断、机器化的历史。眼下，一个个人或是一家公司想要包揽芯片全产业链，几乎是件不可能完成的任务。 封印忌讳浪潮汹涌，当中国科技产业慷慨应战，我们不能也不应该将所有希望全部寄托在某一家公司身上，不管他叫华为还是叫中兴国际。

我们平时所见到的芯片其实已经是封装好的样子，那到底什么是芯片封装？简单的说，封装就是给我们的芯片集成电路安装一个外壳， 这些外壳起着安放固定、密封、保护芯片以及增强散热性能等多种作用。封装同时还起着沟通芯片内部世界与外部电路的桥梁作用。因此芯片封装又分为内 部封装与外部封装两个步骤。内部封装指的是将芯片上的接点用导线连接到导线架或者封装外壳的在板上，在 通过导线架或者在板上的引线连接到电路板上，这被称作外部封装。内部封装工艺主要有打线封装和复经封装两种方式。打线封 装基本上就是让芯片的正面含有粘着电的那一面朝上，然后利用一个金线把芯片周围的粘着电连接到导线架上。这个是属于比较旧的工艺，适用于集成电路接角数比较少的情况下。 金风装饰，把芯片翻过来，正面朝下，直接粘结在导线在板上面，这个适用于街角数比较多的集成电路上，所 以比如中央处理器、图形处理器等这一类高阶的芯片都是用这个方式。而外部封装根据他们外观的不同，银角数量、间距大小、形状的不同，类型 型也不同，主要可分为两大类，一、通孔封装。 d 双列直插式。 c， 单列直插式 pga 插针网格阵列式。二、 表面贴装封装 s o p 小外形封装 q fp 方形扁平封装 q f i 方形扁平无银角封装，不告球状银角炸隔阵列封装，恶搞平面网络阵列封装以我们常见的 cpu 来说，长 用的两种封装方式， pga 插针网格式以及不告球诈针列式。针格阵列的封装形式在芯片内外有多个方阵型插针 p u 可以很容易的轻松的插入插座中，并且绝对不存在接触不良的问题，插拔操作更方便，可靠性更高。球格阵列的封装外部是一颗颗球体，该 封装方式不仅提高了芯片成品率，还能够减少信号传输延迟，使芯片适应频率大大提高。可见外部封装绝对并非只影响外观，同时也影响着芯片的性能与寿命。

传统风装的八道工艺传统风装工艺大致可以分为背面剪薄、金元切割、金元贴装、引线剑盒塑封、激光打印、切金成型、合成品测试等八个主要步骤。 与 ic 经源制造相比，厚道风装相对简单，技术难度较低，对工艺环境、设备和材料的要求较低。 背面剪薄通常在集成电路封装前，需要对经元背面多余的机体材料去除一定的厚度，这一过程称之为经元背面剪薄工艺，对应装备是经元剪薄机。 金元切割一片金元通常由几百指数万颗小芯片组成， 大部分青年上的 des 之间有着四十微米至一百微米不等的间隙区分。未将小芯片分离成单颗 des， 就需 采用切割的工艺进行切割分离，此工艺过程叫做金元切割。金元贴装将切割好的金元单颗芯片用粘贴剂粘贴在引线框架的机倒上， 用高温加热一段时间，使芯片固定在机倒上。 引线键合将金元上的键合压点，用极细的金线连接到引线框架上的内银角上，是金元的电路连接到银角，通常使用金线的一端烧成小球，再将小球键合在第一焊点， 然后按照设置好的程序拉金线，将金线件合在第二焊点上。

我们每天都会见到各种封装形式的芯片，他们只是外观上的区别吗？当然不是，不同的封装形式适用于不同规模的集成电路和工作频率，今天我们就来梳理一下吧。 d i p 双列直插封装是比较常见的一种封装形式，它的眼角间距一般为二点五四毫米，使用时插入专门的芯片座或插入电路板进行焊接。 它的芯片封装效率比较低，常用于中小规模集成电路，一般银角数量不超过一百只。比如这颗四十银角的单片机芯片， 这是 pj 插针网格正裂封装在芯片底部，插针银角以方形正列排布，根据银角数量可以排列二至五层。 pja 芯片使用时常常配用一个专用的插座，拆卸 方便可靠。新高 pga 封装的银角数量可以达到六百只，常常用于大规模集成电路高频场合，比如这颗 amd 的 a 八处理器就是采用 pga 封装。 sop 小外型风装是表面贴装型风装之一，银角从风装两侧引出成 l 型。 sop 风装派生出多种多样的风装形式，比如勾形银角小外型风装 sog、 薄小外型风装 tsop、 甚小外型风装 vsop、 缩小型小外形封装 ssop 薄的缩小型小外形封装 tssop 等等。银角间距可以做到一点五、一点二七一、零点六五毫米的。比如 sop 封装的 usb 转创口型 芯片 ch 三四零 gtssop 封装的单片机芯片 stc 八 g eq 幺七档 qfp 方形扁平封装。他的银角从封装四侧引出成 l 型，同时拥有更细密的银角间距可以做到零点三毫米，银角数量一般都在一百个以上。 从 qfp 也胜出了薄型的方形扁平风装 lqfp 方形扁平无影脚风装 qfn， 这种封装适用于高频超大规模集成电路，比如这颗 l q f p 封装的 stm 三二 f 四二九 igt 六单片机 q fn 封装的 ipu 六零五零六周传感器芯片。想要查询芯片的封装资料，可以直接打开新查查进行搜索。我们可以看到它的品牌、封装 单数、替代料以及数据手册等。但是我们常常看到的是英文版，阅读很不方便，这时我们点击一键翻译就可以得到中文版的数据手册，非常的实用。 bga 球山阵列风装，它的 io 端子以圆形或柱状焊点的形式 按阵列分布在封装下面，适合银角数量超过两百至的高平高速场合。与 sop 封装相比， bga 体积更小，但银角间距更大了，这增加了他的组装成品率。比如这颗英伟达的独立显卡芯片就采用了 bga 的封装。写诗 芯片封装的趋势是高密度、高可靠性，所以出现了 csp 芯片及封装。他直接对芯片进行二次布线和直球，最大程度上 减小了封装的尺寸。芯片面积与封装面积之比接近一比一的理想值。同时他的输入输出端可以很容易的做到一千个。他是最新一代的芯片封装技术。

塑封，将完成引线渐合的芯片与引线框架置于磨枪中，再注入塑封化合物环氧树脂，用于包裹住金源和引线框架上的金线，保护原件不受损坏，防止气体氧化。内部芯片保证产品使用安全和稳定。 激光打印用激光射线的方式在塑封胶表面打印标识和数码，包括制造商的信息、器件代码，封装日期可以作为识别和可追溯性 接近成型。将原来连接在一起的引线框架外环角切断分离，并将其弯曲成设计的形状，但不能破坏环氧树脂密封状态，并避免眼角扭曲变形。将切割好的产品装入料管或托盘，便于转运成品测试，检测产品的外观是 否符合设计和标准。常见的的测试包括银角平整性、共面性、 银角间的角距、塑封体是否损伤、电性能及其他功能测试等。

你最经常看见的新品碰撞是什么呢？ dipsopqfp 还是 bga 呢？那你知道他们之间又有什么区别吗？亦或者说他们又有什么优缺点呢？ 根据芯片的封装技术不同，大致能够分为三类。第一种，直插式封装技术，最典型的代表 dip， 中文名是双列紫叉式封装，外形普遍为长方形，两侧有两排平行的金属银角，银角数大部分为偶数，且最大数不超过一百个，是上世纪七十年代最流行的封装样式。 因为芯片的体积较大，角位的间距达到了二点五四毫米，焊接起来比较简单，搭配 dip 插座使用，可以直接拔插替换，更加适合新手和 diy 爱好者使用。这些优点同样也是缺点，随着时代的发展，产品越做越 越小，留给电路板的空间也越来越少，小型的电路板没有空间，留给 dip 封装的芯片仅能在比较大的产品里看到他的身影，角位的间距导致他只能一个角一个角的焊接，在批量生产的时候，相较于其他风装效率更低， 而且在拔差时很容易导致眼角损坏，哪怕缺点很多，但是使用的人还是不少。 dip 封装被淘汰的最主要原因是因为它的频率上不去高度集团化低，因为 dip 封装的角位最大不超过一百个，而角位越多， io 接口数量就越多，频率更高的同时扩展性也就更高， 像高端的芯片动不动都是几百个角。其实按现在的科技水平来说， dip 封装也不是不能做到几百个角，按角位间距二点五四毫米来计算的话，一百个角芯片长度就已经达到了十二点七厘， 三百个角的话就高达三十八点一厘米，近半米的芯片你敢想吗？属实是可以做到，但是没有必要，所以 dip 风装才会慢慢的退出历史的舞台。有芯片需求找瑞杰电子。我是若姆，我们下一期见。

今天小编和大家聊聊 qfn 封装。 qfn 是方形扁平无银角封装的简称， 该类封装底部中央位置有一个大面积裸路焊盘，用来导热。围绕大焊盘的封装外围四周有实现电气连接的导电焊盘。 由于 q f m 封装不像传统的 soi q shop 封装那样具有欧翼状引线，内部引脚与焊盘之间的导电路径短自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。 此外，他还通过外路的引线框架焊盘提供了出色的散热性能。该焊盘具有直接散热通道，用于释放封装内的热量。通常将散热焊盘直接焊接在电路板 上，并且 pcb 中的散热过孔有助于将多余的功耗扩散到铜接地板中，从而吸收多余的热量。如何封装 qfn 器件膜片？对精原厂出来的原片进行剪薄的一道工序， 方便在有限的空间中进行封装。从精原厂出来的原片一般厚度为五百五十到七百二十五微米，而常规 qfn 封装总厚度也为五百五十到七百五十微米。 可见原片如果不经过剪薄处理，芯片将无法进行封装。目前主流的膜片设备，来自日本的 disco 画片对原片进行切割分离的一道工序，将一片原片上成千上万个独立 功能的芯片进行切割分离，方便后面封装芯片的制造工艺。画片槽的结构设计，画片槽内的材料属性决定画片方式的选择。普通刀切、特殊镭射。主流画片设备有来自日本的 disco 和精工 装片。将分离好的芯片从已划开的原片上取出并放到金属载体框架上，芯片与金属载体通过银浆或粘结膜进行连接。 装片的主流设备有来自新加坡的 asm 和瑞士的 ese。 焊线使用自动焊线设备将芯片的功能拍的与框架的管角用焊线、金银或铜线连起来，把芯片设计的功能通过框架管角连接到外面电路板，确保产 品通电后可以正常工作。焊线的主流设备来自美国设备产商 ks 和新加坡 asm。 包峰使用自动住宿设备将以焊线。好的芯片和金属载体用环氧树枝，通常黑色，通过高温压力住宿的方式覆盖包裹，并且固化 在芯片外部，形成物理保护。常用的设备来自日本的 tor gimada 和新加坡的 asm。 电镀。如果金属载体及框架背面为铜材， 为了防止裸铜氧化并确保封装好的芯片，可以用 smt 方式与电路板成功焊接，需要在铜材上镀上一层稀。设备可以选用国内的新阳新机，这些设备供应商提供的设备已有成熟生产经验。 打印为了方便对芯片进行追溯，一般会使用激光打印设备，在黑色环氧树枝表面将产品名称、客户标识甚至批次信息等打印在单科产品上。 常用的设备有来自台湾的泰生。国内的新机切割前面工序作业过程中，一定数量的芯片通常放置在条状框架载体上，最后需要将芯片用机械切割的方式分割开来。 常用的设备有来自日本的 disco 和韩国的 honey。 以上 q f n 流程只是一个参考流程，依据各个工厂实际条件、产品作业状况、产品设计特点等，流程可能会有稍微不同，但整体原理保持 之一致。一般来说， q f n 常用的考核项目有，预处理 precon， 高温存储试验 h t s l high temperature storage life、 温度循环试验 t c t temperature cycle test、 高压蒸煮试验 p c t pressure cycle test、 加速温湿度试验 a hast ubius high accelerator stress test 和易汗性试验 st sodability test。 具体封装形式对应的可靠性条件要求可以参考联合电子设备工程委员会 jadek 相关文件。目前采用 qfm 封装形式的芯片应用非常广泛，蓝牙芯片、音频芯片、电源管理芯片、功率放 大芯片、基站时钟芯片、视频监控芯片等均采用 qfn 封装。 qfn 封装是一种极具适用能力强、结构简单、高性价比的封装形式，在可预见的五年内出现替代封装的可能性不高。 产品如人生，职场中的小伙伴也在思考如何才能不被取代吧。今天的分享到此为止，欢迎大家关注半导体封装工程师之家。

coco 你知道芯片封装演变过程中出现了哪些封装形式啊？最早的芯片诞生之初， to 的封装用于晶体管封装，这种封装都快被淘汰了，现在国内很多芯片原厂都是拿这个来练手的。 to 封装主要是尺寸小、耐腐蚀 三个好性能的特点，银角数量是三到五克，现在很多精品款还能看到这种封装。第二种， dip 封装，也是世界上第一颗 mcu 八零四八用的封装。下次看到这种封装，可千万不要小瞧它的出厂日期哦。有的金片年龄比你爸妈的年龄还要大， 直到直插封装嘛，直接插到电路板上就可以用啊。但对于现在来说，这种风的体积还是太大了，无法满足现在电子产品小型袜和高密度的需求，也慢慢在淘汰了。 第三类， sop 封装，银角数量层八到一百四十个不等 sop 又衍生了很多的封装， sop 是现在最常用的封装了，批量生产贴片的时候，操作方面是目前最主流的封装方式之一。第四种， tfp 芯片四边都有角伸出来的 屏风装，是一种高密度贴片风装类型，银角数量也增加到了三十二到一百七十六不等。 q f p 就是 sop 的升级版，可以做更多的功能，更多的性能。未来 sop 和 q f p 也会被更小的 v g a 和 q f n 等工装所替代。 第五种， bga 封装及球山镇店封装，银角可以排列更加整密，银角数量可以做到成百上千。 bga 怎么方便呢？就是芯片下面有钢珠式的焊点，就是 bga。 看到这种工装，你要知道它是比较贵的芯片，它的散热性和电信都能适用，大型的集成电路，常用于电脑设备、医疗影像、通信记账等。 第六种， tfn 封装，没有引脚出来，四方扁平行封装技术 tfn 封装将外围电路所需的引脚转移到芯片的底部，所以引脚的数量减少到十四到一百个不等。 那 q f n 的优势呢？ q f n 有更强的抗干扰性，更小的体积和更好的散热性，也是近年来广泛应用于一种新型的工装形式，广泛应用于通信设备、工业设备和消费电的产品。第七种， c sp 是一种封装技术，好像我自己都没有听说过哎。没错，他不是具体的封装形式，这种封装可以让 bga 的体积缩小到原来的三分之一，像盖房子一样，常用于手机、平板、数码相机、医疗器械。芯片发展肯定是越来越小，密度越来越高，功耗越来越少，未来还有新的芯片封装诞生， 怎么样，学会了吗？喜欢我们总结出封装引脚变化规律吗？一键四连走一波吧！也欢迎大家留言分享！