asic验证几种方式
嗯，大家好，最近呢有这个 b 站的朋友呢，呃，在问说这个 l p g a 和这个 ac 是吧？就是我们常说的这个芯片到底有什么样的一个区别？那今天呢，我们简单的聊一聊。 呃，首先我们从这个设计的这个流程上来讲啊，不管是这个 l p g a 还是我们这个 a s 卡，其实，呃都是用这种 vr log 啊，或者是 v h d l 啊，有些公司可能还会用到 settle c 是吧？然后再做一些转换， 来写一些行为级的模型是吧？那其实这个设计的过程啊，两者是没有啥区别的啊？嗯，仿真哈，尤其是前仿真，其实也没有啥区别啊。 那么也是你拿这个 vlog， vhdr 或者系统 vlog 是吧？或者是 uvm 啊，写一些 test branch， 然后呢来验验这个设计的模块的功能啊，是不是正确啊？那这个 验证的环节，其实 lpga 和 sk 其实也没有啥区别啊。那么，呃，真正的这个区别呢，实际上是在这个综合这个环节啊，也就是说，呃，把这个设计变成电路啊，这个环节啊，是他们的 主要的区别点啊。那对，那为了说清楚这个区别呢，我们把这个综合分成呃，两个小的环节啊，第一个呢，就是把这个行为级的模型啊，就是我们设计写的这个 rtr 的这个代码给大家转换成为这个门电路啊，转，转换成为这个门级电路，那其实在这个过程当中， 呃， s 哥还有 mtg 也没有啥区别啊，还是一样的，那他们的区别呢，是在这个门级电路的这个实线上啊，就你转换成了这种，呃，逻辑上的这种门级电路之后，那这个门级电路怎么变成真正的电路呢？那你对 s 哥来讲的话呢？他是要用这个厂家的供应库，是吧？就是 如果你要用这个，比如说你去台机店哈做这个图片，那你可能会用到台机台机店的这种不同工艺下的一些这种门店路的库，是吧？那么是用用这个来实现的啊，那么他的这个当然呢，这个由于他是专门做的这个库，所以是让他可以去优化工艺啊，优化他的结构啊。 呃，当然是对速度上肯定会更快一些。那第二，那对 ipg 来讲的话呢？它的这个在门级电路的话，呃，那么你它主要的这个组合逻辑呢，是靠这个 l u t 啊，这样的一个单元，那所谓的这个 l u t 呢？它就是叫 look up table 啊，就是查找表啊，翻译过来啊，查找表的这个本质呢，实际上就是一个 s ram 啊，然后他把针织表给写到这个 s ram 里面，然后呢，再把再拿一堆选选择器啊，把这个针织表给他，呃，对应的这个， 对应的这个某些书的值啊，给他选出来，是吧？大概就是一个 sm 加一一些选择器哈，是这样的一个来设计这个组合逻辑，换言之来讲的话呢，他这种方式呢，就对所有的组合逻辑都有效，你不管你是什么功能的组合逻辑，我全这么干也都能干出来， 对吧？那方法是一模一样的，那这样其实对 ipg 来讲，就是我内部的结构是是能够统一的，是吧？内部的结构是比较统一的。那么坏处是啥呢？坏处就是你这么设计完的组合电路，他不是最优解吗？对吧？他，他不是组合逻辑的最优解，那么他的延时就会比较大一些 啊，这也就是 lpga， 他为什么，呃，相对于同样的功能的这个 sk 来讲的话，他的这个频率肯定就没有 sk 那么那么快，是吧？跑的那么快，那其实呢，差一点就在这来的啊，一个呢是拿厂家的工艺库做出来的，一个呢是拿这个 lut 单元哈。嗯，做出来的，那至于这个 lut， 大家其实可以在网上再找一找哈，这个网上资料很多哈，你稍微看一下也就明白了，那其实他俩的本质差一点就在这啊，那么剩下的其他所谓的这个差一点都是因为这一这一个差一点哈延伸出来的，嗯，就比如说吧， 啊，你像刚才说的这个速度，是吧？那你肯定是用这个，用这个厂家的供应库要快嘛，因为这个产量表肯定要慢，对吧？那么呢，嗯， 再一个是什么呢？再一个是 lpc， 它的好处就是我可以重复的烧写嘛，那么我要是要是这个这一次不好用，我再把这个代码改一改是吧？改一改以后我再重新烧，是吧？也不用像芯片那么样去投片，相对要灵活嘛， 对不对？嗯，那反过来就是芯片的这个缺点嘛，就芯片，你你你，你不可能随时改嘛，对不对？你投换片呢，里面哪怕 有问题，那你问题也依旧在里面吧，他是不可能随时改的啊。所以，呃，再以再延伸的话啊，那么 他的应用的场景可能也就不一样了，是吧，这样的话还会衍生出来一些差异，但是不管怎么说吧，其实本质上的这个差异呢？呃，就这么一点，是吧？就是，呃在这个门级的这个电路的这个实线的时候，是吧？他的这个方式不一样啊？啊？这个就是他本质的一个差别。
粉丝2729获赞6706
相关视频
02:50查看AI文稿AI文稿asic 芯片专用集成电路技术是一种根据特定应用的需求定制的集成电路。与传统芯片相比， asic 芯片具有许多区别，包括设计流程、成本、功耗、性能等方面。然而，他们也有各自的优势和不足。 首先， asic 芯片的设计流程更加复杂。传统芯片通常是根据现有的标准组件进行设计和制造的，而 asic 芯片则需要从头开始设计，并进行各种复杂的验证和测试。这导致了 asic 芯片的设计周期更长， 但也意味着可以实现更高的定制化。其次， asic 芯片的成本相对较高。由于 asic 芯片是为特定应用定制的，其制造成本、设计费用等 都会显著增加，这使得 asic 芯片通常只适用于大规模生产和高端应用领域，例如网络通信、人工智能等。 然而， asic 芯片在性能和功耗方面具有明显的优势。由于 asic 芯片是为特定应用进行优化设计的，因此可以实现更高的性能和更低的功耗， 这使得 asic 芯片在处理高强度计算、高速数据传输等方面更加出色。相比之下，传统芯片可能会在处理复杂任务时出现性能瓶颈和功耗过高的情况。此外， asic 芯片还具有更高的可靠性和安全性。 由于 a s i c 芯片是根据特定应用的需求进行定制的，因此可以避免使用不必要的组件和功能，从而减少 潜在的故障和安全漏洞。然而， asic 芯片也存在一些不足之处。首先，由于 asic 芯片是特定应用定制的，一旦设计完成并投入生产，就很难进行修改或升级，这意味着一旦发现设计中的缺陷或需要更新功能， 就需要重新设计和制造新的 asic 芯片，增加了时间和成本。其次，由于 asic 芯片的设计和制造周期较长， 他们的开发和推出时间可能会滞后于市场需求的变化。这使得 a s i c。 芯片在某些领域可能会受到竞争对手的挑战，特别是在快速变化的市场环境中。综上所述， a s i c。 芯片技术与传统芯片相比具有明显的区别。虽然 a s i c。 芯 片的设计成本高、周期长且不容易修改和升级，但其在性能、功耗、可靠性和安全性方面具有显著优势。因此，在大规模生产和高端应用领域， asic 芯片仍然是一种重要的选择，可以满足特定应用的需求。
02:14查看AI文稿AI文稿那阿斯格是一种专用芯片，他说与传统的通用相片有一定的差异，是为了某一种特定需求而专门定制的芯片。 那一旦专门定制，你知道的就是阿斯克的计算能力和计算效率都可以根据算法进行定制，所以他的体积小，工号低，计算性能高，计算效率高，芯片出货量越大，成本越低。 但是缺点就是算法是固定的，一旦算法变化可能就无法使用。所以这个阿斯克芯片的优点和缺点都非常明显，就是因为他是专门为这种场景定制的，所以他的效率特别高。 但是缺点就是他的算法是固定的，不能一旦更改，这个阿斯格芯片就不能用了，要重新，就是重新设计一套这个这个模板要重新生产，所以这种出货量越大， 他的成本就越低，因为这是相当就是一个生产线出来的，就是只能用于这种场景，也只能用这种算法。那我跟你讲，华为的深层芯片就是基于二十个芯片来实现的， 我们的华为的升腾芯片就是升腾的 ais 芯片，就是基于二十个芯片来处理的。 ok， 对数据实时性要求高，那就是 fp 结，实时性要求高，就 fpg 就这种实时性高， 而这种计算性能高，而且面积非常小，华为的升腾芯片已经可以做到。呃，像那个指甲盖那么大，指甲盖那么大，它已经可以集成到我们的摄像头里面了，像那种数字摄像头啊，数字摄像头， 呃，现在那个路上的那个交通的摄像头啊，都是数字摄像头。呃，可以把华为的升腾的 ai 芯片集成在里面，直接就是一个卡，跟电话卡一样插到里面就可以用了，就可以用了。 而且一旦这个摄像头带四 g 功能，是吧？带一些四 g 功能，那么这个时候他就可以把这个，他首先通过深层芯片对这个摄像头的数据进行分析处理，然后过滤以后上传到我们的速度。
05:10查看AI文稿AI文稿做过性能验证的小伙伴都应该知道，在精密度、正确度、线性等众多的验证项目中，线性验证是一个特别复杂的验证项目，这种复杂不仅仅是理解上的复杂，更是计算上的复杂。 那么今天我就尝试把这个限行验证从头到尾讲一下，看看能否重说你对限行概念的认知。本内容都是我个人的理解，如有偏差，请提出。执政为什么要做限行验证？限行验证的意义是什么？ 我在研究线性炎症的最开始就被这个问题困扰了，也先后咨询了几位老师，他们对此的理解也不尽相同，我也查了许多文献，看了很多标准，现以我的观点来说一下线性炎症在判断什么。我们都知道，定标的过程是把一系的反应信号转化为测量 的过程，但多数定标过程只有两个浓度点，也就是说无法覆盖到整个检测范围，那么我们可以推断出在定标浓度值的一定范围内的检测结果，素颜性是没有问题的。那么问题来了，如果您的检测结果在远离这两个浓度值的时候，他们是否准确呢？ 我们该如何判断呢？于是我们设计的线性实验，用一系列的已知浓度来进行测试，得出的一系列测试浓度看他们是否匹配，如果匹配，也就是说 x 坐标的已知浓度和 y 坐标的检测浓度是一一对应的，我们把这条对应的直线就成为线形 线型验证就是验证的这个已知浓度和检测浓度的匹配程度是否可以接受。还有一种情况，如果您的系统的定标浓度点比较多，那么个人觉得 就没有必要进行线性验证了，因为多点定标已经在不同的奴弄点解决了，素颜性的问题，也必然呈现性。所以我们可以得出结论，定标曲线可以是直的，也可以是曲线。定标点可以是单点，也可以是多点。 线型验证的线必须是直线，而我们费尽心思验证的就是这条线是否是直线，或者是否为可接受的直线，即已知和检测之间的匹配程度。 线性验证的方法有哪些？如何选择？总的来说有平均协力法和多项式回归法，而多项式回归又分为 wst 和一 p 六 a 两种版本，他们之间略有不同。 一批六 a 的多项式回归很严谨，其他的均角宽松比较容易通过，所以个人推荐一批六 a 的多项式回归 规法，它包括了精密度分析、多项式回归分析计算、每个数据点的线性偏离、线性范围确认等多个步骤。具体的计算过程我这里就不详细介绍了。 可报告范围和临床可报告范围。关于范围的定义有很多，例如可报告范围、线性范围、分析范围、分析测量范围、工作范围、临床可报告范围。 头疼了吧？对于以上的概念，总的来说我们可以分为两种，一种就是标本不经处理的检测范围即可报告范围。另一种是对标本进行稀释处理的检测范围，即临床可报告范围。 明白了以上的概念，我们接下来再深入的思考一个问题。对于乙肝表面抗体的项目，我实验时采用的是螺丝平台的，可爆发范围是二到一千，按线性验证的要求， 我们一定是在这个范围内去选择样本，根据比例配置出不同的浓度的样本进行限行验证，所以验证得出的范围一定是小于厂家给出的范围，例如二点六五到九百五十。 所以这里就产生了两种观点，一种观点认为我们只验证了二点六到九百五这个范围，所以我们的可报范围就应该设定为二点六五到九百五。对于九百五十一至一千这一小段的高字区间，我们没有验证，所以呢，不能报告。 还有一种关键是，我们是去验证厂家给的可报告范围，而不是去定义可报告范围。如果真的要去说清楚，这个可报告范围也不该由线性验证的选择的浓度点来决定。对于报告的下限应该由 loq 来决定，也就是满足质量要求的最低减出浓度。对于 上限由临床的需求来决定，例如有息事需求的话，我们应该根据最大的息事倍数来放大现行的上限，也就是前面提到的临床可报告范围。对于以上问题，我收集了多家医院的报告情况，请教了多位专家，他们的观点也不尽相同。 也许正如我主页说的一句话，什么是专家？专家就是手里有大量的数据而没有结论。虽然有观点有分歧，但从项目的意义、满足临床需求的角度来说，所有的观点都是一致的。我相信在临床任务之前，厂家也做了大量的工作， 他们检测项目的真实线性一定是更宽，真实的检出线一定是更低。而作为临床检验人，我们也应该把重心放在更好的服务于患者和医生，更专业的事情就要更专业的人来做吧。以上就是我对线性 总结的全部内容，我是简言大叔，今天的分享就到这里，我们下期见。
110检验大叔
02:46查看AI文稿AI文稿又是英伟达，又是 gpu， 听多啦，大家是不是觉得搞 ai 搭算力就只能靠 gpu 了呢？还真不是这样 算力芯片啊，可不是只有 gpu 一种， fpj 和 ac 可能其实都可以，那他们之间又有什么区别呢？为什么又是 gpu 偏偏站在了风口上？那又为什么好多企业现在才开始自研芯片呢？ 打个比方啊，如果 gpu 是一名短跑运动员呢，那么 asik 就是专门跑五十米还能拿冠军的那种。而 f p j 呢，是既能跑五十米，下场又能跑一百米，但都跑的不是最快的那个。 那大家发现啊，这是三者之间的侧重点了吗？ gpu 呢，讲究通用性，打游戏，挖矿，人工智能都能用上它，相应的开发平台啊，生态系统呢，都比较成熟。整个市场啊，以英美达和 m d 为主。国内的企业呢 呢，有摩尔县城，避任沐熙，天数至星等等。 ac 可能讲究专用性，在什么领域啊，就为什么领域而生，那比通用芯片的效率和能耗呢，更强，像阿里平头哥的含光，华为的升腾，谷歌的 tpu， 这些 ai 芯片呢，都算 acc。 但毕竟啊，要自己研发，投入呢，是非常大的，一次流片的成本啊，可能就要受益，研发周期很长，而且啊，还只适合呢单一的场景。 f p g a 啊，讲究灵活性，它呢，不像一般的芯片内部结构和指令呢，出了厂啊，就是锁死的， 随时呢都可以重复调整，特别特别万金油，堪称啊，芯片界的齐天大圣。近几年呢，在汽车和人工智能领域啊，都有广泛的应用。像英特尔和 m d 呢，就很看好啊，他在服务器市场的表现，但 f p g a 的峰值算力呢，弱了一点， 编程成本呢也很高，要跑大模型啊，这种他也只能打打配合，或者呢是帮企业啊，在研发新产品的时候呢，试试水。这么看下来啊， gpu 呢并非是唯一的选择，那为什么他就这么受欢迎呢？一方面啊，是他的通用性， 另一方面呢，是因为英伟达围绕 g p u 和库达建立起的生态做大模型呢，你绕不开英伟达，他让 g p u 啊变相成了唯一的选择。这个呢，在我们之前的视频有提到过，大家可以去主页看一下。所以啊，我觉得呢，现在的这些 ai 企业啊，去自研芯片， 除了去解决英伟达又贵又难买的燃眉之计外呢，还可能是在未来啊，成为芯片加模型整套解决方案的供应商呢，在铺路，当拥有了自己的算法后啊，就可以针对性的开发配套的芯片，这样呢，也能 提升效率，降低成本。大模型啊，不是所有的企业都能去做的，现在呢，还在摸索竞争的阶段，更何况啊，整体的热度呢，其实也下来了， gpu 的警权啊，未来是肯定会缓解的，那也相信呢，会有更多的芯片方案的出现。
1447芯片超人花姐![[皮特派] SOC系统的跨时钟异步处理 #芯片 #集成电路 #ASIC #嵌入式 #ic验证 #IC设计](https://p3-pc-sign.douyinpic.com/image-cut-tos-priv/961193bb4748877b9f13737acc8e708b~tplv-dy-resize-origshort-autoq-75:330.jpeg?lk3s=138a59ce&x-expires=2101226400&x-signature=J3MZKQZSujHg0RZCs4ohtsRu%2Bso%3D&from=327834062&s=PackSourceEnum_AWEME_DETAIL&se=false&sc=cover&biz_tag=pcweb_cover&l=202608050235157037C6FBC2079D8673F7)
07:10查看AI文稿AI文稿小伙伴们大家好，我是阿布主皮特派，本期呢是我们一部信号设计的第五期节目啊，基本上前面的四期已经把一部信号的一些处理的方式呢都讲完了， 那么今天呢，我想讲一下，在 soc 系统当中，某些设备需要一步处理的时候，我们该如何进行一些特殊的处理啊？前面的都是泛泛的弹的， 今天呢，我们只针对 soc 系统的一些 prefero 的设计来聊一聊，大家来看啊，这个地方是一个 cpu 啊，总线连着一个设备啊，我只举一个例子，那么这个设备有一个特点啊，它是有两个 始终，一个始终的是 cpu， 操纵他的始终叫 cpu 始终 cpu clock 啊，这是一个鱼， 那另外一个语呢？他有一个时钟叫 reference 时钟，这是他的参考时钟，这个 cpu 时钟和参考时钟之间是一部关系，那也就是说我中间有计算器， 中间有一个计算器，我要从 cpu 适中就配进去啊，配进去以后马上就连带着去修改了这个 reference 科劳科上的一个计算器，如果是具有一个这样的连带关系的话， 那么中间是不是要进行一个跨时钟要同步，对吧？同步就需要时间，是不是？那么这个时间内我正在同步的， 突然 cpu 又改注意了，我又想配一下这个计算器，不是，我就配一下，那前面那个计算器还在同步当中呢，后面这个计算器就来了， 那这个地方呢，就会造成造成锁死啊，造成这个逻辑的锁死，同步器的锁死，因为你我刚才举的这个例子呢，是 啊，发丝的图斯漏，这个例子是比较复杂的啊，需要一个交互的过程啊，如果他没有恢复到一个正常的值啊， 就是说这个赖齿的也下去了，然后最终告诉赖齿下去的那个信号，他也下去了，没有完成整套动作的话，你 cpu 过于频繁的去操作这个计算器，就会造成中间之 发丝吐司楼或者是 lv 的一个同步的一个锁住啊，状态锁住，影响他后面的同步的使用。那怎么办呢？假设啊，我们这个地方是 app 接口，嗯，那我在同步的过程当中呢，我要产生一个杯子信号， 这个杯子信号要去拉这个 apb ready 的线，一般来说 apb ready 就应该是一码，就告诉整个 cpu 说如果是 ready 的啊，你，你发吧，你发吧，你配吧。 但是如果你这种有这种设备啊，具有 cpu clock 和 reference clock， 并且这两个是一补关系，你还要经常的配这个计算器，然而这个计算器还要同步到这个 reference clock 的， 遇上的另外一个计算器，你又担心他会锁死，那你就把这个 app drag 后住，怎么后啊？就是把它变成零， 他本来是一码的吧，一就说明 cpu 你随便配。不行，不能随便配啊，你在杯子期间，你就给我变成零，拉住，一旦他同步结束了，再来再恢复到正常的一 啊，这是 soc 芯片一步处理的一个特殊的处理方式。 另外一个就是说我们还有一些指读信号啊，就比如说我在这个红色的 reference 区域，我除了配置配置计算器啊，我还有一些自己产生的一些中间运算结果，希望能够通 cpu 读出来啊，读给用户看一看。那么这种 register 呢？我，我原来说过这个 bus 的一步处理是需要有一个歪理的，是吧？那么他会自动产生歪理的 啊，我们一定要写成自动产生歪类的，一旦这个这个专治改变，那你就产生一个歪类的。有的时候，如果你特别懒啊，你也搞不清楚这个时候什么怎么改变，那你就做一个讨狗。什么是讨狗？就是长得像时钟啊，长得像时钟 这样一个东西啊。我，这，我这个时刻啊，我通知一下你去更新啊，这有一个对应的 cpu， 克拉克上的一个计算器，你更新吧，这隔一拍休息一下再更新吧，再隔一拍休息一下又再更新。 不停的通知他去革新这计算器去革新，然后让 cpu 去夺这个计算器。这样，那么这个时候呢， 我就不能把这个 app 锁死了，因为 cpu 很可能我不想读啊，你只是准备好了而已啊，从这个紫色区域跑到这个同步的这个黑色区域，你只是 同步一下而已，我未必要读呀，没有人要强迫我去读呀。那么这个时候不要去锁这个 app ready 啊， app ready 是这个方向的时候才需要去锁，那我们现在讲的是这个方向， 这个方向是自 ready。 那好，中间也有同步的机制，对不对？我用红线画了啊，同步同步逻辑还是要占时间，对吧？那这个时候这个同步逻辑， 我该如何避免他所死呢？那就是他也有一个 baze 啊，但是这个 baze 不作用于 app ready 啊，而是作用于这个 valid。 当我悲醉的时候，你这个歪歪的不要起来，不要起来，下去，下去啊， 我不悲醉了，你再起来，这样的话，让这个紫色的姬存器更新不要那么频繁啊，他一起来一个歪雷的，我就要更新一下，不要这么频繁啊，我就是更新一下，然后我悲醉了，然后 啊，这黑的好了，然后我可以再更新一次。这就是一个 soc 芯片亦不处理的特殊之处，复杂之处啊，大家要留意一下， 也是提醒我自己要留意 soc 芯片的一步处理。就讲到这，我们今天算是把 异步信号处理的设计方面的内容都讲完了，下一期呢，我们来谈一谈仿真的时候，来验证的时候，对这个异步信号怎么处理。 欢迎大家继续收看，也欢迎大家三连支持，谢谢大家，我刹不住皮特派，我们下期再见。
5皮特派
02:21
