韬定律和3d封装区别
华为今天扔出来的这个滔定律，直接把全球半导体行业玩了六十年的规则给砸烂了。现在全网都在吵，到底哪个隧道最受益？有人说光刻机，有人说芯片设计， 其实百分之九十的人都不知道，最直接最确定业绩，最先兑现的却是所有人之前都瞧不上的先进封装。今天我就用大白话给你把底层逻辑讲的明明白白， 听完你就知道为什么先进封装才是掏定律真正的亲儿子。首先咱们先搞懂一个最基础的问题，掏定律到底是来干嘛的？过去六十年，整个芯片行业都在跟着摩尔定律跑，核心逻辑就一个，拼命把晶体管做小，就像盖平房， 你在一块地上把房间隔得越来越密，塞的人越来越多，房子的算力就越来越强。但这条路现在彻底走死了，做到两纳米一纳米的时候，一个晶体管就几个原子弹， 电子直接穿墙漏电，物理极限卡的死死的，更别说一座三纳米金元厂要两百亿美元，全球玩得起的就三四家，我们还被掐了光刻机的脖子，根本挤不进这场游戏。这时候华为站出来说，别卷平房了，咱们盖楼房。 这就是掏定律的核心，用时间缩微替代几何缩微。我不再死磕把房间做小，而是把平房改成多层高楼，同样的占地面积，我盖十层二十层，塞的人一样多，甚至更多。 而且以前快递在平房里要绕半天才到，现在直接上下楼，跑的距离短了，速度自然就快了，性能直接就上去了。说白了，以前比的是谁的砖刻的更小，现在比的是谁的楼盖的更稳，连的更顺？那问题来了，盖这栋芯片高楼的施工队是谁？ 答案就是先进封装。这就是他成为最大赢家的第一个核心原因。掏定律，所有的技术设想，最终百分之一百要靠先进封装落地。没有先进封装，掏定律就是一张白纸。 你想想华为说的逻辑，折叠、三 d 堆叠、多层芯片、垂直排布、易购、心力整合。这些技术是啥概念？就是把好几层不同功能的芯片，像碟乐高一样精准地落在一起。层和层之间要挖几万个纳米级的小孔通信号， 还要保证几百亿个晶体管同时工作，不打架，散热不出问题，误差不能超过一根头发丝的万分之一。这个活儿金源厂干不了，设计公司也干不了， 只有先进封装能搞定。以前的封装是啥？就是给芯片套个塑料壳，起个保护作用，属于芯片产业链最没技术含量的边角料，成本占比连百分之十都不到，妥妥的配角。 但韬定率一出，封装直接从装修队变成了总建筑商。芯片性能好不好，不再是刻完晶体管就定了，而是你这栋楼盖的好不好，连的顺不顺，信号跑的快不快，直接决定了最终的算力。上线 封装从产业链的末端直接跳到了 c 位，价值量直接翻三到五倍。第二个核心原因，这是我们唯一能直接打赢的赛道。没有卡脖子的死穴，为什么韬定律对我们这么重要？因为它直接绕开了 euv 光刻机这个死掐我们脖子的环节， 不用再死磕两纳米、三纳米的先进制成，靠堆叠和封装优化就能实现等效三纳米、两纳米的性能， 而先进封装恰恰是整个国产半导体产业链里我们最能打的环节。国内的封测场现在已经是全球第一梯队，技术水平和海外巨头根本没有代差，而且整个产业链的设备材料我们大部分都能自主可控，不用看任何人脸色。 华为的技术一落地，订单直接就能给到国内厂商，业绩马上就能兑现，根本不用等十年八年的研发周期，这不是炒概念，是实打实的产业增量。第三个核心原因，整个行业的游戏规则变了， 先进封装会成为所有芯片的标配，以前只有高端芯片才会用点先进封装技术，大部分芯片都是普通封装， 但韬定力一出，等于给整个行业指了明路，以后所有芯片要提升性能，都得走堆叠，走易购集成这条路。 不管是手机芯片、 ai 芯片、汽车芯片还是服务器芯片，谁都绕不开先进封装，整个赛道的市场规模会从现在的几百亿美元直接膨胀到几千亿美元，这是整个半导体行业最大的增量蛋糕。我给大家举个最实在的例子， 今年秋天要发布的华为新麒麟芯片，就是用了韬定律的逻辑折叠技术，双层芯片结构靠的就是先进封装实现的性能跃升， 这只是第一颗，未来华为所有的芯片都会走这条路，而国内所有跟着华为路线走的芯片公司，都会把先进封装当成核心技术。 最后给大家总结一句，摩尔定律，时代半导体的皇冠是光刻机，是先进制成，但韬定律时代半导体的新皇冠就是先进封装， 它是华为技术路线最核心的载体，是国产替代最确定的方向，也是业绩兑现最快的赛道。这不是短期炒作，是整个半导体产业底层逻辑的彻底重构。
粉丝6.8万获赞25.6万
相关视频
06:53查看AI文稿AI文稿华为提出操井率之后，大家都喊赢麻，到底赢在哪？以及缺陷是什么？这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念，而封装你听起来很高大上，你可以把它理解为一个室内的装修设计， 就是在同样的一个房屋里边，如何把效率令到最大的一个逻辑。之前的封装大家知道什么？就一块 cpu， 一 块内存条，然后再加点硬盘啊，中间 pcb 板子一连，是不是就可以干活了？这不是我们传统理解的电脑吗？ 但是这个电脑越来越发展，到后边发现不够了，为什么？哎，我说在同样的一块地方，我能不能用更大的算力或者更大的存储能力去增加我电脑的性能？好，那我要不要把几块芯片一块封到一个里边去？ 哎，一封的时候就发现一个问题，我的芯片做的越小，我就越占便宜，是不是由一个芯片大芯片变成小芯片再塞进去的过程，实际上就是摩尔静电的原型啊？啊？之前我比如说是 是十四纳米啊，现在我变成三纳米、二纳米的，是不是我就可以去堆更多的东西在我同一块芯片里边，但是这个堆法实际上还是有缺陷，为什么？ 比如说你在手机之类需要密切的干活的地方啊，就是紧密联系，干活空间又特别小的地方，你就需要让他的交互更加的透彻，那你如何去办呢？能不能把他们直接封到一个芯片上， 好，有人就干活了。那我能不能不把这个内存横着堆了，我把它竖着堆，竖着堆之后呢，边上愚蠢一点地，我把 gpu 或者 cpu 放进去，然后我是不是就形成了一个整统一的芯片了？ 这个芯片是不是就可以去决定我整个设备的核心输出效率了？而且他们隔着更近， 理论上说电阻也小啊，是吧啊？消耗也小啊，所以是不是看起来效率更高啊？这是不是就是二点五 d 封装的一个概念？因为这边上是吧是三 d 的 啊， 然后边上又放了一个平行的逻辑芯片，所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊，比如说啊，我是个传统的内存厂，我压根就不做什么 gpu 的 生意，我就想把单位面积内， 我把它内存效率拉到拉满，那个叫什么呢？那好，那我单纯的就把内存条给他堆的更密啊，是不就可以了？所以就出来这个类似这个千层千层汉堡似的啊，然后这个摩尔定律的极限就跑了，类似这种三 d 封装的技术， 所以现在所谓三星海力士核心的技术是不就在这里边？那么华为的掏净率到底在哪呢？华为掏净率人家压根就不跟你说一样的事情，你说你为了在同一个大小的房子里边塞更多的家具，你把家具做的越来越袖珍，你这是 干活吗？还是炫技？你现在追求的就不应该是类似摩尔定律这种芯片越来越小，塞的越来越多的这样一个概念，你核心追求的你是不是建了一个小型的工厂？那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题？ 我跟你比的是，我能不能在同样面积的一个工厂里边，能把我的大芯片给塞到我这里边，并且通过我更合理的互联，更合理的布局，让所有人在这走动的时候动线更合理， 我去掉个什么东西，工人不需要绕一大圈，然后去哪个地方搬，我只需要简单的挪几步我就可以到了，所以这样的效率是不是就提升了，散热也更小了？然后虽然我芯片够大，但是我布局合理， 工人走的更少，所以在单位体积内，我是不是输出就有可能去追平你？所以我追求的是一个效率，你追求的是炫技，这个就是华为核心在提的一个问题。 好，整个事情清晰之后，我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的，为什么是骑在手机芯片里边？因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线，那么在这个二点五 g 封装和逻辑芯片堆叠上边，其实各家虽然没有明确的提出槽径率，但是 也在追求单位面积的更好的效率，并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢？ 是因为之前虽然各个厂商也这么干，但是大家知道其实国外的厂商相对的独立性，并没有华为这种更强的全占性的能力，所以虽然他在提升各个部件之间的效率以及联通的 布局合理性，但是他永远做不到华为像这种一战全齐，而且在通信领域，尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率，不仅是一个掏尽率，而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道，如果说华为我提出要这么放，未来英伟达也要这么放，好，那你先给我交点专利费用吧，是不是就从一个传统的我只能追你打的一个地位，变成了一个我也有我独特的优势的这么一个地位去了？ 好，那不足是什么呢？不足就是大家知道这次发的论文，我说是在手机芯片上，为什么是手机芯片上？大家想，因为传统的 ai 服务器没有这个限制啊，就是，所以不行，就是华为那种 超大节点啊，我一堆电脑连连在一起，你一台电脑能干？我一台电脑全连在一起，大不了我的场地更大点，能耗更大点，我也能拼，是不是？我能达到你跟你类似的性能，但是对于手机我就这么一块地，这是不是就要求装修更精致一点？那么我问一个问题，说人家 明天给你玩 a r 眼镜的呢，你现在眼镜上面就要放更小的芯片呢？你要更好的这种微型化处理芯片的这种能力呢？是不是先进制程就又被抢了一次？所以这两条路线是同样在走的，只不过大家意识到一个问题，就是摩尔定律这个地方是有极限的， 就是你现在到了两纳米，你还有多走多大的一个性价比优势，就是越走他性价比越低了，在这种情况下，哎， 我能不能在装修上面提高一些效率就显得尤为重要了，这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没？我今天没熬夜，我只是半夜醒了。拜拜。
2.3万笨鸟怎么飞
02:36查看AI文稿AI文稿今天，华为正式发布了韬定律，网上又出现了一些阴阳怪气的声音，说这不就是三 d 堆叠风装吗？早就有的技术换个名字又来忽悠。今天咱们不吹不黑，正经科普一下华为的逻辑堆叠和市面上的物理堆叠到底有什么本质区别。 为了让大家听懂，我们把芯片想象成一个微缩城市，城市里的每一栋房子就是一个计算单元，而芯片的计算就是电子在各个房子之间跑腿送数据。过去几十年，芯片制造遵循摩尔定律， 其实就是在这个城市里拼命盖平房，房子越盖越小，越盖越密。但现在平房密到了物理极限，再小就会漏电，路也太窄，电子根本跑不动了。平房盖不下去了怎么办？页内搞出了物理堆叠封装， 这就相当于在平房城市上面硬生生又铺了一层。城市房子确实多了，但带来了致命问题，底层城市的热量根本散不出去，而且上下楼之间的通道还是老材料，容易发热烧毁。这就是为什么简单的物理堆叠，性能提升，很快会遇到天花板。 而华为的韬定律核心叫逻辑堆叠，他不是在平房上硬铺平房，而是把同一个垫子需要频繁穿梭的房子在原地改造成立体楼房。这带来了三个颠覆性的改变，第一，缩短了通勤时间。 以前电子送数据要在平面上绕十几个路口，现在直接坐垂直电梯上下楼，距离短了，时间就省了。这个时间在物理学里就叫时间长，数套掏，这就是掏定律名字的由来，用缩短时间来代替缩小面积。第二，解决了漏电和烧毁。 华为盖楼楼层之间的电梯井用了特殊的贵金属材料，比如了和薄，这些材料耐高温，炕电迁移，保证了立体通道绝对安全。第三，从根源降低了发热，因为电子跑腿的距离大幅缩短，整体功耗直接降了下来， 跑的少了自然就不那么热了，散热问题迎刃而解。所以，别再拿简单的物理堆叠来套华为的逻辑堆叠了。摩尔定律是在空间上死磕，把房子越盖越小，直到无路可走。而掏定律是在时间和架构上破局， 通过重构电子的通勤路线实现降维打击。这是一次从平面内卷到立体优化的思维转换。在摩尔定律放缓的今天，这不仅是华为的一小步，也是中国半导体探索新方向的一大步。我是 ai 实验室，用通俗的逻辑看懂硬核科技，我们下期见。
74AI实验室
03:03查看AI文稿AI文稿万万没想到，二零二六年五月二十五日的一场行业峰会，直接把全球半导体圈的固有认知干碎了。在 i e e e 国际电路系统研讨会上，华为正式公布全新的掏定律。 这件事彻底看蒙了一大批国外网友，也让西方一众芯片专家陷入沉默。说实话，这两天全网都在刷这个新定律，大部分人只知道他很厉害，但根本没吃透核心。他不是一款新芯片，不是一项单一技术，他是中国第一次在全球半导体领域定下属于我们自己的底层行业规则。 在外网的评论区已经吵翻了天。德国网友直言，极致的封锁打压没有困住华为，反而逼出了颠覆性创新。印度网友兴奋说，这下发展中国家不用再被高端光刻机卡脖子，芯片发展有了新出路。但也有网友抬杠说，这只是简单的芯片堆叠技术，算不上什么行业突破。为什么外界会出现这么两极分化的声音？ 因为所有人都清楚，抛定律的出现，就是彻底推翻统治全球六十年的摩尔定律。大家要搞明白摩尔定律的本质是什么，就是靠不断缩小晶体管的空间尺寸来提升芯片性能。 但这条路早十几年就走到头了，现在先进制程已经碰到物理天花板，尺寸小到一定程度，电子会出现碎穿效应，芯片直接失灵。 更现实的问题是，成本高到离谱，一条三纳米芯片生产线投入超两百亿美元，后续制成升级成本翻倍上涨，性能提升却微乎其微。一边是 ai 自动驾驶疯狂暴涨的算力需求，一边是传统芯片路线彻底停滞，全球半导体行业早就陷入了无解的死循环。 那华为的破局思路是什么？很简单，不跟西方死磕，空间缩微，换个全新赛道玩时间缩微，别人拼命把晶体管做的更小，华为反其道而行之，通过逻辑折叠技术，把平面电路做成立体结构，优化电路布局，缩短信号传输的时间，信号跑得越快，芯片算率就越强，功耗反而越低。 很多人觉得这是华为临时抱佛脚的突围手段。真的是这样吗？根本不是。早在二零二零年遭遇全方位制裁之后，华为就悄悄启动了这套技术的研发迭代，整整六年时间，打磨出三百八十一款可量产、可商用的芯片，覆盖通信、车载、 ai 计算各大领域。 之前全网争议满满的麒麟九零幺零、九零三零等效制成，现在谜底彻底揭晓。不是所谓的营销噱头，全是掏定律技术落地的真实成果。这也是最打脸质疑者的一点。西方网友再怎么嘴硬，全球没有一个顶尖芯片专家敢公开反驳这套理论。 原因很直白，这不是实验室的空想理论，是几百亿用户实打实用上经过市场验证的成熟技术。以前我们的芯片产业永远是被动跟随，西方定标准，我们追进度，西方卡设备我们就寸步难行。 但滔定律的问世，直接改写了这个格局。半导体行业从此有了两条路，一条是日渐乏力的摩尔定律老路，一条是没有物理上限，成本更低的滔定律新路。华为还明确给出了时间表，二零三一年将实现等效一点五纳米的芯片水准。这不是画饼，是六年千锤百炼后稳稳的技术底气。 说实话，这才是中国科技真正的蜕变，从跟风模仿到自主破局，再到制定全球规则，西方靠设备垄断收割全球芯片市场的时代彻底翻篇了。
316笔锋观天下
07:06查看AI文稿AI文稿大家好啊，昨天华为发了滔金律，同时和一波的论文公布，麒麟二零二六来了啊，这个是从今天开始，不叫什么九零五零，九零四零，就叫二零二六以年的命名，你觉得这芯片强不强？而且更恐怖的是，麒麟二零二七也已经流片了 啊，也就是这两代，在这个滔金律，尤其这个逻辑折叠这个思路下，做的芯片已经全部都流片了。好多网友问我，这玩意跟那个台电的是造出好几颗芯片啊， 然后呢？通过这混合技术和规通孔接在一起，堆在一起，相当于你买了几层楼的独立公寓啊，再把它们连起来。华为的这个掏定律完全是不是一个玩法，它属于单片的设计变更啊，贪变的设计逻辑变了， 设计阶段就重新规划，整个芯片，上面的电路存储全部重新布局分布，甚至都做成新地，然后有的垂直折叠，有的不折叠啊，有的垂直堆叠，有的不堆叠，有的要连接，有的不连接，就形成一个完整的规划，他依然是一个芯片，不是多个芯片啊，所以呢，不是几个小平房来粘在一起的，两个电路最核心的差距就是在互联的密度， 台电最先进的 coser 啊，就是 s y c 这个封装，二零二五年混合建核的间距是六微米啊，计划二零二九年到四点五微米，远期二零三五年做到一微米以内。华为的这个麒麟二零二六呢，直接今年就是一点五微米啊，而且是量产的，不是 实验室数据。为什么它能做的更小？因为它是在单片的内部做集成，不是多片的芯片啊，所以什么硅通孔啊，这些东西它都不要了，它在今年的内部实现超高密度的层间通孔和基础层的通孔。 打比方，你们明白，台电三 d 封装呢，是两栋楼之间架天桥，天桥再宽也有物理的限制。华为的超定律和它逻辑折叠呢，是一栋楼的内部的楼梯和电梯，楼梯通道可以做很多很多，又密又高效，所以信号就小了嘛。 台电那套信号穿过 t s v 硅通孔微凸块是吧？混合电和层，每一步都有寄生的电容和电阻堆叠，超过八层量率就直接掉到百分之六十五以下了。 而华为的这个掏定律和逻辑折叠呢，它在信号垂直方向上传出，距离极短，绕过了呆住呆的这种寄生损耗啊。核电波论文里面说布线长度减少百分之三十时钟，缓中器减少百分之五十，简单说就是信号不走冤枉路了啊，不需要那么多中继站，自然更快更省电。另外呢，设计的自由度 台电方案，本质上在封装阶段考虑把几个芯片连起来，芯片本身是在平面上设计二里处芯片，然后再怎么加起来啊，这个是这样的，每个芯片的逻辑布局是平面的， 而华为的韬定律，它的逻辑折叠是在设计阶段就使用三维的思维，哪些电路要放在上面啊，然后要垂直连接，哪些电路要放在下面，哪些电路不用垂直连接，哪些电路怎么样，它就相当于在这个芯片上面啊，不同的部分做，可能这要是垂直折叠啊，这个呢，可能干脆就是平面 做这样一个设计，通过这个方式对每个有缘层单独布线，增加设计灵活性。晶体管可以战略性的放在目标的电路层上方，配合直连到电路层底层的晶体管级的原极、漏极接触点。也就是说，他把一个晶体管竖过来啊，去连接上面的这个晶体管和下面晶体管啊。这种东西它的非常小， 所以这种自由度、封装集成度是根本做不到的，三 d 封装做不了，所以一句话讲透了，三 d 封装是把多颗芯片粘在一起，逻辑折叠就太。那华为的抛定率呢？是把一颗芯片从设计阶段就折成多层， 前者是封装工艺的进化，后者是设计方法的革命。那你要问台电为什么不做逻辑折叠？答案简单，不是不想啊，太难了。首先他几乎违心太深了， 过去十年在 carwars 这种风装上面，他砸了几百亿建产线，培养人，积累专利，全球百分之九十的 carwars 产量都握在他手里。英特尔、 amd、 苹果全都绑在这个平台上，让他放弃已经赚钱的赛道，去堵一条新的路线啊。这不是技术问题，这是 脑子问题，对不对？另外一个商业模式根本不同，它一定是代工厂，服务全球几百家芯片设计公司。逻辑折叠需要设计公司和代工厂之间前所未有的深度协同。 华为能做？因为华为既是设计者，又是终端产品公司，手机服务器芯片全在他自己手里面， ai 芯片也是对不对？应用场景出发定义芯片的规格，再反对工艺的需求，这种闭环式模式它一定不具备。 何庭博也讲逻辑折叠啊，就是它的 t 定律，需要跨学科的无缝衔接。华为从二零二零年开始布局，走了六年才到今天 还有呢？ e、 d、 a 工具链也锁死了，挪移折叠需要全新的设计方法和工具链。抬肩的客户英伟达、 a、 m、 d 薄通红、苹果，他们的设计流程、 ip 库验证方法全部建立在二 d 范式上，要切到逻辑折叠，切到滔定律，几千号工程师得重新用新工具，这个成本高得没法算。另外一点， 抬肩的 sos 路线本质在封装层面做文章，缩小间距，增加层数，改善散热，每一步都有明确的工程路径 啊。而逻辑折叠呢，是在设计层面引入三维、四维，需要新的工具，新的工艺，新的封装测试全方位协调。台电擅长制造和测试， 它封装测试在芯片设计方面，它是没有华为那种垂直整的能力，所以未来大概率依然全球是两条路线并行，台电继续在 cover 路线上不断的往前推，那条路估计还是能推到一纳米左右的啊， 他服务现有的客户生产，华为通过超定律和逻辑节点走出差异化的路线，我们干脆推到一个新的路径上去，突破整个的摩尔定律，这个是现在可以看到的一个事，但这个恰恰说明了华为不是在台电的路径上追了啊，我们是开了一条新路， 我干脆就绕开你，我去做我自己的事情了。这条赛道是无比的超越了摩尔定律，超越了现在所有控制阻挡芯片发展的这种东西啊， 在手机 soc 和 ai 芯片赛道上啊，华为现在成为上桌的人了，产业上这个逻辑折叠不是赋能，不是华为一家上游的 e d a 工具，传统的国外巨头将来会跟这个事完全隔离，因为它没有应用场景， 国内有，所以国内的像华大九天立马就拿出来了类似的东西，对不对？所以国产的 e d a 就 开始有这个新方面东西了。另外高精度的刻蚀设备、薄膜沉机设备，这个需求会大幅增加，北方华创、中微公司这些国产设备厂商有机会拿到了增量订单。 这代工环节逻辑折叠啊，对这个掏净率，对制造工艺要求跟传统的 five feet 不 一样了，国内代工厂配合这种新范式，某些环节可能要就会实现弯道超车。下游更直接了，手机芯片、 ai 处理器芯片， 全部都可以用到这种系统，用到这种设计逻辑啊，这对整个国产的芯片生态是一个提振。那么 你想对他做一个深度了解，今天啊，我们的会员视频就要深度的解读这个东西，你想了解的话，赶紧加入咱们的季度会员科普课啊，而且很多的公司，到底哪些受益的，哪些是我们中间一定要重点关注的，我们都会一个一个捋清楚。技术上面应该老张算，这因为讲的比较清楚的啊，所以需要的真的好好看看咱们的季度会员科普课，九十天四十五，视频八场专门的直播， 非常超值。因为内容非常的丰富啊，所以平台给了大量的补贴啊，底价六幺八，本来老张的东西月卡就已经两百多，将近三百块 一卡呢，八百块钱合适，但现在六百出头就拿到，而且很多平台不到六百就拿到，非常的超值，需要的赶紧看一下那关注我的这个课，咱们一起把这个行情吃透好不好？赶紧看一下链接，在底下点击即可。 上来的时候说一下，一定要接助教老师电话，不然你不知道该怎么看课。好，今天就到这，我是瑞卡老张，关注我，咱们投资视角看科技背后的精彩，我们下期见，拜拜。
3987瑞克老张有话说
02:40查看AI文稿AI文稿华为掏定律等于抄袭国外三 d 堆叠？全网谣言揭穿，别被带节奏，二者根本不是同一技术！最近全网吵翻天了，一边是全网热议华为掏定律， 麒麟二零二六直接对标英伟达高通国产芯片弯道超车。另一边无数网友疯狂质疑，什么掏定律？说白了就是国外玩烂的三 d 堆叠，换个名字包装一下，本质就是抄袭套壳，根本没有原创技术。两种声音吵得不可开交，甚至很多数码博主都在带节奏，说华为只是捡别人十几年前剩下的技术。今天我不讲空话，不玩概念， 只用硬核底层逻辑，一次性把真相扒到底，到底是改名套壳，还是真正的国产颠覆性突围？听完这条你全明白。 首先不可否认，三 d 堆叠二点五 d 先进封装确实是国外深耕了十几年的成熟技术，英特尔、台基顿、三星早就大规模商用，靠堆叠芯片缓存内存提升算力，这套方案国外确实玩的炉火纯青。也正因为都带堆叠两个字，百分之九十的网友直接把两者划等号，这恰恰是最大的认知误区， 大家一定要死死分清。国外传统堆叠和华为掏定律根本不是一个维度的东西。国外的三 d 堆叠先进封装，核心逻辑是成品堆叠，简单直白讲，他是把已经完整生产好流片完成的芯片内存、缓存像堆积木一样上下拼接组合在一起， 它的底层前提依然高度依赖三纳米、五纳米的先进制成，离不开 asmel 的 uv 高端光刻机，只是在做好的成品上做物理叠加，优化芯片本身的架构逻辑计算方式十几年都没有本质改变，本质上是在原有隧道上改良升级。 而华为的韬定律完全是降维式的底层创新，它根本不是成品拼接，而是芯片内部架构计算逻辑的垂直折叠重构。不是把做好的芯片堆起来，而是直接从芯片设计源头重新定义晶体管排布重构计算路径，压缩信号传输距离， 通过架构优化直接实现普通 dv 光刻机就能做出等效三纳米级别的算力性能，彻底绕开国外光刻机先进制成的技术封锁。一个是在别人定好的赛道里拼积木做改良，一个是直接换掉隧道重构底层逻辑，实现颠覆性突破。 两者的技术原理核心壁垒，实现路径天差地别，根本不存在照搬抄袭一说。国外堆叠是物理层面的拼接，华为韬定律是逻辑层面的革命， 这也是为什么麒麟二零二六能用普通光刻机就实现了对标高端旗舰芯片的算力。不是国外技术不行，是华为换了一套全新的技术逻辑，直接弯道超车。 网上那些带节奏说套壳抄袭的，要么是根本没看懂底层原理，要么就是故意带节奏忽略最核心的架构创新。所以问题来了，看完硬核拆解，你觉得华为掏定律是网友口中的改名套壳，还是咱们国产芯片真正打破国外垄断的技术突围？懂芯片懂技术的朋友，评论区留下你的真实看法。
2633数码数据观察
04:03查看AI文稿AI文稿朋友们，今天半导体圈炸锅了！华为突然扔出一枚重磅炸弹！韬定律消息一出，半导体板块直接掀起涨停潮，科创五零涨超百分之六，年内新高！这么多涨停版里，哪些是真正离不开的硬角色？下面这十家是产业链上绕不开的核心标的。第一家，长电科技， 国内封测绝对龙头，全球排第三。逻辑折叠，说白了就是把芯片往上盖，谁负责把这个摩天大楼盖稳 就是它。华为麒麟芯片的核心封测供应商， x d f o i 平台和三 d 堆叠技术国内最强，被业内评价为掏定律落地最直接受益者。有分析指出，华为系年封测订单约四十到五十亿，麒麟新芯片加 ai 芯片集中放量，订单确定性极高。 第二家，通富微电，国内先进封装。第二把交易二点五 d 和三 d 易购封装。 chiplet 技术全面，不仅深度绑定 amd， 也是华为海思在升腾 ai 芯片封测上的核心伙伴。国际折叠需要多层芯片，高密度互联，通富微电恰好卡在这个关键节点上。 第三家，华天科技，国内封测三巨头之一，三 d i c 和 chiplet 技术已经到位，西安基地就挨着华为，多层堆叠封装能力直接对接麒麟中高端芯片需求，五月二十五日当天直接十厘米涨停。 第四家，永熙电子，这个体量不大，但技术路线极其精准，主攻二五 d 和三 d 易购封装，被多家机构列为华为先进封装。二供当天二十厘米涨停，创历史新高。 什么叫二供？就是大厂为保供应链安全培养的备选核心供应商，主攻产能不够，二供立马接棒，中小市值加高弹性，这种标地爆发力往往超预期。 第五家，盛和金微，这个公司很多人不熟悉，但来头极大，它目前是 a 股唯一能量产二点五 d、 三 d 风测的企业。华为升腾九一零 b 九五零 p r 高端 ai 芯片的二五 d 封装几乎百分之一百依赖它。华为哈博已入股，华为还是它第一大客户。 逻辑折叠要降信号延迟，靠的就是二五 d 把芯片叠起来，走近路盛和金微做的活正好完美对应韬定率的底层物理逻辑。第六家，中兴国际， 这个不用多解释，不管架构怎么创新，芯片最终都得在金源厂里造出来。中兴国际是华为海思唯一的主力代工厂， n 加二和 n 加三类七纳米成熟工艺线，完全匹配逻辑折叠不需要 euv 的 特点，当天狂飙百分之十九，总市值突破一点二五万亿元，创历史新高。 第七家，华鸿公司，国内成熟制成代工另一大龙头，特色工艺覆盖功率、模拟、射频等领域，与华为在多维度协调优化体系中配套紧密。当天二十厘米涨停，充分说明市场对代工双雄的集体压注。第八家，北方华创， 设备端绕不开的大龙头北方华创在今年三月 simon 上刚刚发布了十二英寸 d r w 混合建核设备，成为国内率先完成客户端工艺验证的厂商。混合建核就是三 d 堆叠最核心的胶水工序，直接把两块芯片建合在一起，决定了三 d 堆叠的量率和性能。上线 先进封装工序量暴增，课时和薄膜沉积需求量跟着水涨船高，北方华创等于站在了整条链最上游的阀门上。第九家，华大九天，国际折叠和传统平面设计完全不是一回事，需要全新的立体版图、多层级仿真和持续优化。 华大九天是国内唯一全流程 e d a。 厂商，模拟和射频全流程加数字电路加速渗透是华为芯片设计环节的核心国产工具供应商， 当天直接二十厘米涨停，被市场称为滔定律落地的 e d a。 核心双雄之一。第十家，鑫源股份，国内最大半导体 ip 供应商，华为海思核心 ip 伙伴 逻辑折叠的并行架构，需要全新的高密度逻辑 ip 和短持续优化。鑫源的一站式芯片定制和 ip 授权业务直接受益于华为芯片量价齐升，是这个容易被忽视的设计基础层关键棋子。 最后提醒朋友们，今天多只标地已经大涨甚至涨停，短线追高风险不容忽视。滔定律从发布到二零三一年全面兑现中兼有五年时间，任何技术路线、量率或者供应链的波动都可能导致预期反复。以上仅为行业信息分享，不构成任何投资建议。
852知几
04:24查看AI文稿AI文稿哈喽，各位听众，欢迎来到智研所。最近半导体圈可是炸锅了，听说没？摩尔定律好像要凉了，华为直接掏出个替代方案， 哎，我刷到了，是不是上海 i e e e 大 会上何庭波发布的那个什么掏定律？听起来挺玄乎的，到底是啥意思啊？ 我特意去查了细节，简单说就是用时间缩微取代原来的几何缩微，靠逻辑折叠技术把信号延迟压到极致。你想啊，摩尔定律是靠缩小晶体管尺寸，提升性能，现在物理极限快到了，华为就换了个思路，从时间维度想办法。 哦，这么说相当于绕开了制成瓶颈。那这个技术落地快吗？有没有啥具体的量产计划？ 那可不，人家直接放话六年要量产三百八十一款芯片，而且今年秋季的新麒麟芯片就要全面采用这个技术。更狠的是，到二零三一年，晶体管密度能达到一点四纳米同等水平，这可是咱们中国首次在全球半导体领域提出指导产业发展的新原则啊。 哇，这步子卖的够大的，那这么大的技术变更，肯定有不少企业跟着受益吧，快给我梳理梳理。 必须的，我整理了五大核心受益企业，第一个就是华大九天，国内 eda 绝对龙头，你懂的。逻辑折叠是全新芯片架构设计工具链必须全面升级，没有 eda 根本玩不转。 对啊， eda 可是芯片设计的灵魂工具。华大九天好像是国内唯一全流程 eda 厂商吧？华为海思是不是他们核心客户？ 错，而且今年一季度华大九天营收直接暴增百分之三十五，现在有国产替代和韬定律，新需求，双轮驱动业绩爆发是板上钉钉的事。第二个就是中兴国际代工龙头，华为这六年三百八十一款芯片的制造底座就是它。 那新麒麟用了逻辑折叠架构后，对中芯的先进制程要求是不是更高了？毕竟性能要跟上啊。那肯定的，先进制程需求只增不减。中芯作为国内最大代工厂，是华为芯片从设计到量产的关键桥梁，这波红利绝对少不了他的份。第三个是长电科技，先进封装龙头 封装怎么也跟这个掏定律扯上关系了？我以为只是设计和制造的事呢。你可别小看封装，掏定律的核心是多层级协调优化，从器件到系统全站打通，这必须依赖二点五 d 和三 d 先进封装技术， 常见的 hbm 封装全球是占百分之二十， chiplet 和玻璃基板技术国内领先，逻辑折叠芯片的物理实现根本离不开它。原来如此，封装也是关键环节啊。那第四个呢？ 第四个是盖伦电子仿真 e d a 细分龙头掏定律的本质是降低时间长数 tail， 核心挑战就是信号延迟的精确仿真和器件建模，而盖伦的器件建模和持续仿真工具在国内最专业，正好是逻辑折叠架构验证环节的刚需。 那他们最近业绩咋样？有没有啥数据能看出来？今年一季度新增订单增速超百分之六十，这势头已经很明显了。 最后一个是鑫源股份芯片 ip 和设计平台龙头，韬定力强调软件架构和芯片全站同设计，鑫源是国内唯一提供从 ip 到系统级芯片设计全流程平台的企业。 哦，那逻辑折叠需要的全新 ip 盒和设计方法学正好是新员的强项，对吧？错，他的平台化能力正好恰位这个刚需，相当于提前站在了新赛道的入口。其实总结下来，掏定律真不是换个名字那么简单，是从底层逻辑上颠覆摩尔定律。 对，而且从 eda 到代工到仿真到设计平台，这五大核心企业刚好撑起了逻辑折叠的万众产业链。 不错，华大九天和盖伦电子是设计端的卖产人，中兴国际是制造端的基石，长电科技是封装端的关键，新源股份是协同设计的中枢纽。说白了，谁卡住逻辑折叠的工具链，谁就拿到了下一个十年的入场券。 看来咱们国内半导体产业这次真的摸到了新的突破口，以后再也不用在制程上跟别人死磕了。可不是吗，这波华为给整个行业指明了新方向，接下来就看这些企业能不能抓住机会了。好了，今天的制研所就聊到这，各位听众对滔定律和这些受益企业有啥看法，欢迎在评论区留言讨论，咱们下期再见！
405INTELINK智研所
07:42查看AI文稿AI文稿套定律火了，不但有希腊字母，还被叫做定律，还是华为出的，还和 ai 半导体芯片有关，这简直就是科普的重灾区啊。 但是我也不是专业人士，所以我认真观看了套定律的发布会，阅读了预发布在 china xiv 上的论文，同时呢，又预习了与其相关的芯片制造流程、半导体工艺以及数电摩电中的 rc 电路等相关知识，希望可以用大白话给大家讲明白。 套定律说的详细点叫套缩放定律，其实就是提出了一种新的 scaling log。 在 技术领域，这个 scaling log 可是无处不在，用 在半导体芯片上就是统治多年的。摩尔定律，就是晶体管尺寸越小，芯片性能就越强，用在大模型上，就是参数越多，模型能力越强。那再比如说，用在我们人身上，就可以是学习的时间越多，期末考试的分数越高。 总之呢，就是找到了这么一个定律，它既是历史经验的总结，比如说确实发现学生延长了学习时间，可以提高成绩，同时又是未来发展的理论指导。 之所以各个领域的 skill level 如此受欢迎，正是因为它简单粗暴。比如说让学生哐哐学就行了，啥也不用管，成绩自然就提高了。但是凡事都有个度， 比如说让学生天天不睡觉去学习，那成绩肯定是不降反升了。那在芯片领域也是如此，摩尔定律已经失效了，尤其是进入七纳米之后，在几何层面的记忆索小的红利已经消失了。要说明白这个事，还得从芯片上最小的结构开始说起。晶体管。 晶体管可以简单理解为一个开关，断开表示零，联通表示一，当然实际的芯片逻辑就是由一个个的小晶体管构成的。 过去的几十年里，半导体产业一直以纳米作为衡量技术进步的单位，大约每隔十八个月，晶体管尺寸缩小，频率上升，单位逻辑门的成本下降，非常舒服。 但是呢，当晶体管尺寸缩小到一定程度时就不行了，会出现一些微观层面才会遇到的问题，比如说漏电，可以理解为断开的开关仍然会有电流经过，所以后来人们在微观结构上开始做手脚，出现了 finfied 等技术的改良。 但是这个时候半导体工艺有多少多少纳米这个词已经不像之前那么单纯了，之前就是单纯的指晶体管中的三极长度，但是现在长度没法再缩小了，但是呢，通过结构上的改造，仍然能提升芯片的性能，那这该怎么起线呢？ 聪明和狡猾的人类发明了等效尺寸这个概念，比如说我晶体管的工艺仍然是二十纳米，但是我通过结构上的一些改造，它的性能提升到了理论上三纳米的水平，那我就说自己是三纳米。 这个问题导致了各个厂商的标准不一样，理论上就是说我自己想等效多少纳米，那就是多少纳米，反正你也不知道我是咋算的。 同时呢，也导致了我们这些科普博主非常头疼，每次解释这个问题的时候，都是要资料没资料，要图片没图片，死活也说不清楚。那这样一个既失去了对比意义，又增加了咱老百姓理解成本的历史遭迫，为啥不放弃呢？所以华为的这次的第一个目标就是提出一个新的衡量指标，炮 及时间维度上的缩放，代替传统晶体管尺寸的这个衡量指标。那为什么起了这么一个奇怪的名字呢？套输入法我都不知道怎么打出来。那这就不得不提到电路中的 r c 电路， r 就是 电阻， c 就是 电容，连起来就是个 r c 电路了。芯片上呢，到处可以抽象为这种 r c 电路， 我们可以把电容想象成一个水桶，只不过里面装的是水，而不是电盒。电阻就是水管，有入水管和出水管，当水桶被装满水时，对应的数字是一。反之，如果把水放干净了，对应数字是零， 那么这个从零变化到一，或者从一变化到零的时间就是一个非常关键的信号时延。那这个时延和什么有关呢？第一，桶的大小。第二，水管的流速， 这个桶越小，同时呢，这个水管越短越粗，装满这个水的速度就会越快，对应到电路中就是一个电容的充放电速度更快，那对应到数字中就是零，变化到一的时间更快。 这个 r 和 c 都是物体固有的属性，所以说它们的乘积也是个常数值，我们给他定义为时间常数套，那你可以算一下电阻乘以电容的量缸也确实是秒。 这个数字越小，电路中的信号的时延就越小。而我们在芯片上折腾来折腾去，最终的目标其实就是降低这个时延， 缩小晶体管尺寸，仅仅是为了实现这一目标的其中一个手段而已。比如说华为这次提出了一个逻辑折叠的技术，究竟怎么实现呢？我肯定是不懂的， 我的理解大概就是之前的思路呢，是在二维平面上缩短距离，缩小尺寸来让信号传的快一点，而逻辑折叠是在垂直方向上通过键合技术连接，进而缩短距离，加快时间，有点像虫洞一样。 所以说，纵观几年的技术演进，早就不是以缩小筋骨尺寸为目标了，而是降低食言。所以我们自然需要一个更大的 scope 来指导我们前进，这就是华为的套定律。那有人就会说了，这不是大家已经都在这么做了吗？华为不就是总结一下而已吗？ 那这我就要批评一下你了，就算是这个角度，那凭啥就不能是咱国家总结呢？马斯克提出了一个第一性原理就行，咱们提一下就不行了。 虽然套这个名字来自 rc 电路的时间长数，但华为论文中的这个食言定义更为广泛。具体呢，分为晶体管层、电路层、芯片层、系统层的时间延迟，每层都有不同的解法。 所以说原文中也说了，套之所以能够成为一个有效的核心指标，而不是对基友的指标的重新命名，是因为它在整个堆栈中具有一致性，频率、延迟、待宽和吞吐在各自层上都受套支配。 公益技术人员、电路设置人员和系统架构师可以围绕同一个量并用相同的单位展开讨论。炮式实践，端到端全站协调优化的共同语言，过去那种各层独立优化、持续作为残差的时代已经结束了。 呃，最后说一下我的个人观点，第一，为什么是华为提出这一定律呢？其实我觉得就是争夺话语权嘛。 首先，芯片制成已经到了瓶颈，但是美国依然能够享受到先进工艺带来的红利，所以呢，提出了新的指标的动力就没有这么强。但是呢，华为却不一样，二零二零年之后，我们知道先进工艺就受限了，简单说就是不能使用 euv 光刻机， 小尺寸的晶体管造不出来，那如果仍然用之前的以晶体管尺寸为衡量先进技术的指标，显然是对我们不利的。在结合这六年，华为确实是从其他维度找到了突破摩尔定律的方法，所以呢，进行了一场话语权的争夺，重新定义了先进之城的衡量指标， 这个我觉得既合理也是好事。第二，这个定律我觉得其实和摩尔定律有个本质的不同，就是摩尔定律是可以直接指导半导体产业的发展方向的，就是缩小晶体管的尺寸嘛。但是华为这个套定律更像是一个目标，我暂时还没有发现它可以直接指导怎么造芯片这个路线。 当然还有一个目标就是可以提升行业的信心嘛，就是说告诉大家摩尔定律依然存在，只不过是换了个 scope 更大的描述而已。 那这就要看今年秋季发布的麒麟芯片是否有他的论文和发布会说的那么好了。我在视频中没有说，也是因为这只是单方面的一个数据暴露，而不是公开的测评结果，那我们就拭目以待吧。 第三，很多自媒体呢，又开始老样子，要么就吹上天，要么就说的没意义。其实我觉得还是那个更古不变的道理，就是太阳底下没新鲜事，现在已经不可能有什么惊世骇俗的技术突破了，更何况只是一个技术定义和展望而已。 但同时呢，我觉得这件事是有意义的，即便是争夺话语权这一个目的，我觉得也是有意义的。我们能接受别人用等效尺寸这种欺骗性的描述来宣传自己的芯片，那为什么就不能接受咱们提出个新思路来打破这个话语权的垄断呢？好了，本期视频就到这里，我们下期再见。拜拜。
4307飞天闪客
04:47查看AI文稿AI文稿老美做梦也没想到，他们花了十年砸了几千亿，本想把华为的高端芯片之路彻底堵死，结果华为反手甩出王炸，直接把整个芯片行业的桌子给掀了。就在这几天，华为半导体总裁何廷波公布了一项炸裂的芯片技术，叫做滔定律， 可以在不采用高端光刻机的情况下，制造出全球顶尖的芯片产品，直接把统治了芯片行业六十年的老规则给改写了。那么这项技术厉害在哪呢？说白了，过去这六十年，全球芯片行业玩的都是一套西方定死的规矩，叫摩尔定律。这套玩法很简单，所有人都卷同一件事，把晶体管越做越小， 你做七纳米，我就做五纳米，你做三纳米，我就做两纳米，谁能把尺寸压的更小，谁就是行业老大。咱们普通人买手机，张口闭口也是几纳米治虫，好像数字越小，手机就越牛。但是这套玩法早就玩不下去了，当晶体管逼进一纳米，接近原子大小的时候，就会产生量子碎穿效应， 简而言之就是漏电，电子在晶体管内乱窜发热，功耗根本控制不住。更夸张的是成本，建一个三纳米的金元厂要两百亿美元，全球能玩得起的就剩台积电、三星、英特尔三家了。而且最狠的是，这套规则的话语权全在美国手里， 他不让你买最先进的 euv 光刻机，不让台积电给你代工最先进的芯片，你就只能卡在原地，做不了高端芯片。之前华为就是这么被卡的， 所有人都以为没了最先进的质程，华为的高端芯片路彻底断了，结果谁也没想到，华为根本没打算跟着你的规则玩，你不让我卷尺寸，那我就不卷了，我换个赛道自己定规则。这就是前几天华为刚发布的掏定律。那么这个掏定律到底是啥东西？说白了特别好懂。 摩尔定律拼的是空间，把晶体管做小，让信号少跑点路，芯片性能也就越强。而掏定律换了一种方式，拼的是时间，不管尺寸多大，我让信号跑的更快就行。打个最通俗的比方，你把芯片当成一个超级大城市，晶体管是密密麻麻的楼房，电子信号就是城里穿梭的外卖员。 摩尔定律的玩法就是把楼房盖的越来越密，路修的越来越窄，就为了让外卖员少跑点路。但是现在路已经窄到不能再窄了，再窄电动车就撞墙了，而且盖这么密的楼，成本高的离谱，普通人根本玩不起。 那华为的玩法呢？我把整个城市的交通系统给你彻底优化一遍，修高架桥，挖地下隧道，重新规划红绿灯，把绕远的路直接给你打通捷径。 同样的路，同样的车，跑的速度直接翻好几倍。这就是韬定律的核心，时间缩微，不跟你死磕晶体管的尺寸，我死磕信号跑得快慢，把所有的延迟都给你压到最低。 里面最核心的黑科技叫逻辑折叠。原来的芯片，所有电路都是铺在一层平面上的，信号从这头跑到那头，要绕老长的路，光走导线就浪费了大把时间。现在华为把电路像折纸一样给你折成立体的两层三层， 原来要跑一百米的信号路径，现在上下楼穿过去只需要跑十米，你说信号能不快吗？而且最牛的是这套技术根本不需要什么最先进的 uv 光刻机，用我们已经成熟量产的七纳米、十四纳米制成就能用。过去六年，华为用这个思路已经偷偷量产了三百八十一款芯片，麒麟、鲲鹏、深腾。 咱们之前用的 mate 六十的芯片，其实早就用上了这套思路，华为给出的数据更吓人，同样的制成用了逻辑折叠晶体管，密度直接提升百分之五十三点五，能效提升百分之四十一，最高频率还能提百分之十三，说白了就是原来的七纳米芯片，用了这个技术，直接能赶上甚至超过传统的五纳米、初代三纳米的水平， 你说这狠不狠？你想想美国掐了我们这么久，卡的就是最先进的，制成卡的就是 euv 光刻机，结果华为直接说，我根本不需要你那玩意儿， 我用低端光刻机照样做出一样的高端芯片，你那封锁不就等于封了个寂寞吗？这就是在掀桌子啊。原来你定的规则，谁有最先进的设备谁牛。现在我告诉你，这个规则没用了，以后我们比的是谁的架构好，谁的系统优化好，谁能把信号的延迟压得更低。 消息一出来，整个行业直接炸了， a 股半导体板块全线暴涨，华鸿中兴直接拉涨停，资本圈都疯了，因为所有人都明白，这游戏规则彻底变了， 而且这还只是开始。今年秋天，华为就要发布全新的麒麟芯片，完整用上双层逻辑折叠技术。按照华为的规划，到二零三一年，基于掏定律的芯片晶体管密度能达到等效一点四纳米的水平。 什么概念？就是台积电、英特尔花了几千亿，要到二零二九年才能搞出来的一点四纳米。华为不用最先进的智虫，靠系统优化也能做到。 更重要的是，这是中国第一次在半导体行业自己定义了底层的规则。过去我们一直跟着西方的屁股后面追，人家说卷尺寸，我们就跟着卷，人家掐我们脖子，我们就没办法。 但是现在，我们不仅走出了自己的路，还给整个陷入瓶颈的全球芯片行业指了一个新的方向。因为摩尔定律早就走到头了，全世界的厂商都在头疼， 成本越来越高，性能提升越来越慢。华为的韬定率相当于给所有人开了一扇新的门，说白了，这就是中国人的智慧。你不让我玩你的游戏，那我就自己做一套新的游戏，让所有人跟着我玩。
428基米说
09:24查看AI文稿AI文稿五月二十五日，上海 iv 国际电路与系统研讨会。台上站着一个人，何庭波，华为董事、半导体业务部总裁。他说了这样一段话，几何微缩时代结束了。这个行业有个公开的秘密，摩尔定律正在走向极限。 所有人都知道，但没有人愿意公开承认。过去六十年，从英特尔到台积电，从 amd 到 asm l， 整条产业链赖以运转的底层规律，正在遭遇物理极限和经济效益的双重挑战。三、纳米晶圆厂的建设成本突破两百亿美元， 全球只剩下三四家企业能玩得起这场游戏。大家都焦虑，芯片性能到底怎么再往上走？何庭波给出了一个答案，滔滔定律，中国首次在全球半导体领域提出指导产业发展的新原则。你可能会问，什么玩意？又来个新词，我换个说法帮你理解。摩尔定律是让晶体管越做越小， 但做到现在。几个纳米宽的炸极只有十几个原子那么薄，再往下缩，量子碎穿效应让电子直接穿墙而过，不干活还发热。何庭波换了个思路，不做更小，但做更快。 滔滔定律的核心是以时间缩微替代几何缩微，通过逻辑折叠、逻辑 folding 等一系列技术，持续压缩信号传播时间，在同等甚至更落后的制成节点下，实现晶体管密度和性能的持续跃升。你把它想象成一座大城市， 晶体管是楼房，信号是车流。摩尔定律是把路修的越来越窄，楼房越盖越密，但路已经窄到头了。抛定律的做法是修高架桥、挖地下隧道，重新规划红绿灯，让同样的车辆跑得更快。四层协同砌建层优化晶体管， 电路层做逻辑折叠，芯片层软硬协同，系统层重构互联协议，这不是理论。何庭波说，过去六年， 华为基于这套方法已经设计和量产了三百八十一款芯片。今年秋季的新麒麟就在不换制成的前提下，实现晶体管密度跃升百分之五十以上。到二零三一年，华为的目标是用这条路追平一点四纳米制成的同级水平。真正的冲击波不止在华为内部。 韬定率提出之后， a 股半导体产业链立即反映，当日东兴股份、华鸿公司、永系电子直接涨停，中兴国际、 圣美、上海拓金科技等十余股涨超百分之十。二十六日，大盘震荡，这些方向依然保持强劲。为什么？因为韬定率背后是一整套产业协调。可丁波把套缩放在 ai 规模上，分成了三个协同层，一个系统互联架构、统一总线， 一个进风装光学引擎、光带铜，以及风装本身的拓扑重组。三 d 封顶。这三个方向对应了三条赛道。先说第一条， 封装拓扑重组设备公司的硬账。逻辑折叠，本质上就是把一个平面平铺的电路用三 d 堆叠的方式折叠起来。华为公开的路径图上写得很清楚，涉及的关键工艺包括 混合建核、 t、 s、 v、 电镀 c、 n、 p。 这几道工艺对应哪些 a 股公司？拓金科技，混合建核的国内龙头，也是资本市场最关注的标的之一。拓金自主研发了混合建核、融融建核设备及配套量检测设备， 形成完整的产品矩阵。二零二六年一季度营收十一点一二亿元，同比增长百分之五十七点零。 规模净利润五点七一亿元，关键看混合件和业务。实现营收一点三六亿元，同比增长百分之四十一点九。新一代高速高精度精源对精源混合件和产品，首台精源对精源融融件和设备均已通过客户验证，截至二零二五年末， 在手订单约一百一十亿元。如果说拓晶是做把芯片摞起来的键合设备，那北方华创就是做 t s v。 通孔的和深孔填充的解决方案商。在 samicon china 两千零二十六上，北方华创一口气发布了三款重磅产品，新一代 s c p。 刻蚀设备、 混合键合设备，以及高深宽比 t s v。 电镀设备 l c p。 八百三十。华创和中微目前是 国内平台化设备商的主要代表，驾游经原厂扩展、先进封装设备升级，这两家都在核心位置。圣美上海电镀设备和清洗设备双料龙头。电镀方面掌握全球首创的 多阳级局部电镀技术，清洗领域是占率国内第一达百分之二十三，国际排名第四。产品组合持续扩大。二零二五年全年营收六十七点八六亿元，同比增长百分之二十点八零。规模净利润十三点九六亿元， 同比增长百分之二十一点零五。花海青稞 c m p。 抛光设备的绝对主角。 c m p。 设备系列全面覆盖六到十二英寸精原，尺寸深度导入国内头部精原厂部分先进制成装备，在国内多家头部客户已实现全部工艺验证。近期又公告， 你募资不超过四十亿元，投向上海集成电路装备研发制造基地等项目。设备之外，还有量检测环节，先进封装三 d 结构必然带来更多检测需求。精测电子钱到量测专家截至四月底，半导体领域在首订单已达二十五点三三亿元，占总在手订单近百分之六十。 还公布了 hbmbi 系统专门针对高端存储的测试方案，获得客户验正常川科技，乳攻测试机和分选机有分析指出，它与华为供应链的联系紧密，是华为核心测试机供应商之一。随着二零二六年秋季麒麟芯片面世， 其测试设备需求大增。同时，先进封装三 d 结构也带动了测试设备的需求增长。第二条光互联，从电带铜到光带电，韬定律提到的第二个斜通层叫做近封装光学引擎，翻译成人话就是光代替 铜做芯片之间的数据传输。传统的电子传输有三大死穴，信号衰减、发热延迟。 当 ai 机柜里的芯片越来越多，用铜线传输信号，就像用老式电话线传高清视频卡死。光讯科技，国内唯一实现光芯片器械模块全产业链自研的企业，在光博会上推出了六点四 t 硅光单模 n p o 产品，是业界首款 一点六 t 光模块批量交付。华工科技同样提速，子公司华工正元在光博会上发布了十二点八 t x p o 光模块和六点四 t n p o 解决方案，代表了目前全球最高速率。 二零二五年连接业务营收六十点九七亿元，同比增长百分之五十三点三九。还有罗伯特科通过子公司 fico tex 布局，是全球硅光级 c p o。 藕合设备的龙头企业。 光讯科技的市场营销副总在光博会上一句话点明了这个趋势。未来三到五年， g p o n p o。 和可插拔光模块将多轨并行分层引进。第三条散热被忽视的硬核塞到逻辑折叠，把电路挤到三层、四层，芯片功率密度飙升。高温是杀芯片的头号杀手。散热相关企业 搏击精工、四方达、沃尔德、金声、天悦仙境，这是一条非常新的赛道。金刚石散热今年英伟达官方宣布， ruben 架构全面采用钻石同复合散热方案，全球金刚石散热市场直接引爆。 ai 芯片散热从二零二五年几乎为零 爆发，到二零二六年量产元年，预计十二亿美元。国内 ai 芯片散热约五十八十亿元。国际精工金刚石散热片已有小批量订单，二零二五年收入超一千万元，覆盖单晶、多晶和金刚石铜复合材料三大产品矩阵， 民用领域产品已送样，客户有望在年内小批量落地。 m p c v d 产能对应产值约一点五亿元，到明年约二亿元。 四方达 c v d 金刚石散热龙头小批量供货英伟达英伟达官宣， ruben 采用钻石散热当天直接二十厘米涨停，年内涨超百分之七十。沃尔德十二英寸金刚石散热片已送样台积电年内涨超百分之七十。天越先进八英寸 i c 衬底龙头 布局碳化硅散热方案，若百分之三十的台积电 cos 能采用碳化硅方案，潜在市场空间超十亿美元。现在把这些链条串起来， 你会看到一个画面，抛定律的本质是一条系统的产业升级路线图，它的实际落地依赖于中国半导体产业链在设备、材料、设计、封装等各个环节的协调突破。 过去一年，先进封装市场增长了百分之九十七。碳化硅衬底龙头完成十二英寸全系列产品技术公关、清洗设备、 c m p 设备 国产率持续提升，光模块厂商订单排到了二零二八年。这些数字背后，是千亿级资金和几十万人力在同一个方向上急火冲锋。韬定率提出了不到四十八小时，全行业都在兴奋的讨论，这本身就说明了一件事，市场已经认了 摩尔定律。谢幕，新的游戏开始了。这场游戏里， gpu 不 再是唯一主角，替代它的是一个庞大的、跨领域的系统工程， 三 d 集成、光互联、金刚石散热。以前做 cpu 是 核心技术，但现在怎么让一千颗 cpu 高效地一起干活，才是更大的难题。这不是一家公司的事儿。 何庭波演讲的最后说了一句话，未来一定属于开放合作，在韬定律的路径下，期待与全球科学家、工程师和产业伙伴紧密合作。这句话放在股市里，道理是一样的，整个中国半导体产业链的所有环节都被拉到了同一个坐标系里，当坐标移动的时候， 最先卡好位置的那些人才能吃到最大的红利。好了，这就是今天的深度产业观察，对此，你怎么看呢？欢迎在评论区留下你的看法和观点视频最后想说的是，论文所有分析与数据均来源于华为官方演讲公开信息、 各上市公司公告、高盛、中金、招商证券等机构公开研究报告、 sami kong china、 两千零二十六展会信息及相关财经媒体报道。文中提及的上市公司仅作为产业链技术路径与行业动态讲解之案例，本不构成任何投资建议。本期视频就到这，我们下期再见。
169道哥说道
27:52查看AI文稿AI文稿首先来看一下这个超定律，它这个核心主张呢，是以这个时间微缩来代替几何微缩，通过呃逻辑折叠这样的技术构建器件、电路、芯片、系统四层级的协调优化体系。 那么首先超定律和大家熟知的这个摩尔定律啊，它的一个本质从这个技术上来讲，主要是这个眼睛泛视的根本转化，就比如像摩尔定律，它是大家都理解的这个尺寸的啊，这个驱动通过缩小心 肌管物理尺寸来实现性能这个提升，所以它的一个这个优化变量啊，是这个心肌管的三级长度，就是几何尺寸， 就缩短这个晶体管的弯曲长度，之后晶体管它的开关速度会提升，单位面积的密度会提升啊，进而这个功耗会下降，所以它是一个单变量驱动这个多收益的这样一个形式。 那么对于抛定力来讲，我们刚有提到它是实验驱动，它是通过这个系统级降低信号传播实验来实现这个性能的提升。 所以呃，从刚才这样解释的这个维度上来看呢，摩尔定律它更多的是这个单点突破的模式聚焦于晶体管，这是的它晶体管长的这个气垫的长度， 然后通过推动晶体管器件的三级长度，然后来来来这样的一个物理极限来驱动产的进步。而掏进去的话，它将这个，呃这个变量啊聚焦于这个时间长处，掏就是或者说也可以称为这个 ic 的 一个延齿，就是电阻和电容的这样一个承接 啊，这 ic 延迟呢，它是半导体物理的一个非常常见的一个现象，其实呃在大家之前此前知道的这个，包括像这个英特尔啊，台积电啊，三星的 先进风浪路线当中啊，同样在这个压缩，其实互联的这个 ic 延迟，所以这个替换的工程意义是影响超的变量远多于我们讲就单一的这个啊物晶体管三极长度的这个几何尺寸， 所以包括像这个啊，互联线的电阻呀，寄生电容呀，啊布线拓扑呀，包括这个甚至包括这个逻辑折叠的乘坐啊，包括这个系统互联协议，所以它从这个单一的油化维度扩展到我刚才讲的这样一个非常多维的这个啊，这个维度 啊，所以超定力它的原创性在代表着将这一个就是之前讲的这个物理物理晶体管三级长度这个物理目标系统转化为一套覆盖从这个器件啊到系统的四层级的这样的方法论， 并且呢是以定律的形式啊公开对外发表。所以呃目前来看，从实践经验上来讲，华为此前也提到啊，目前已经也有三百八十一款这个量产的芯片向未来的工程实践 这里面当中啊，如果从这个设备上来看，或者说它本质上的一个区别啊，就也华为重点强调了一点，就是在于降低了啊对 euv 光刻机的依赖度 啊，摩尔定律其实从这个七纳米起就是在产业界当中啊，理论上来讲，大家都会呃判断上来讲都是高度依赖 euv 光刻机的 啊，就是目前来讲是全球只有阿斯麦可以控制，可以可以做出来，并且本身啊 euv 光刻机从诞生之初开始就是受美国资本的控制，包括这个资本投入啊，且当前啊美国是这个出口管制是对 对我还是禁售的，所以超定律的这个时间微缩的这个路径大幅降低了呃对 e u v 的 这样个依赖， 所以就是逻辑折叠技术，它只要依靠这个成熟的呃，呃，不好意思，刚刚讲错了，就降低对于 e u v 的 依赖， 那么逻辑折叠技术主要依赖这个成熟的啊 duv 光刻工艺和先进的这样一个设计能力，在现有可获得的制成上能实现更先进的啊，智能的，呃先进的一个等效的性能。 所以这掏定律对于国产版的战略意义是在于他将整体的这个竞争坐标系，就从刚才我们讲的这个筋骨山脊长度，这样一个谁的制成更接近全面，切换到谁的系统更优 啊，就是，而且这一切换是非常具有这个执行度的，主要在于两点。第一点就是呃六年三百八十一款量产的芯片，是一个已经在呃 应用当中被证明了的一个一个结果，它不是实验室的这样一个一个一个东西。而且呃已经在今年的这个后面会提到啊，就是在今年的手机当中会率先的进， 进一步的发生这个进一步的这个技术上的一个一个更新。那么其次罗伊折叠所一代的核心技术，包括像这个形体封装呀，包括像 e d a 呀，包括像 电路设计能力啊，这后面可能我的同学会提到啊，就是他有相当一部分是其实中国目前已经有了，或者说啊已经有，已有，已已经有了一部分自研的这样一个能力 啊，所以基于以上的这样一个重大的战略意义啊，我们认为就是呃国产半导体啊，将会迎来这样一个全方位发展的这样个机遇，像 fab， 像这个先进封装，像设备材料，像 eda， 包括向下游的国产双联都会迎来这个重大的发展机遇。 那么我们也是基于此啊，给各位领导梳理一下这个呃以下各个板块的发展机遇。那我这里可能首先汇报一下 啊， fab 和国产算力相关的这样一个情况，然后后面会有我的同事啊，网页汇报一下这个先进风装，包括一些 edi， 然后再由王海汇报一下这个设备材料这样一些情况。然后呃，首先我们先来看一下这个， 呃，就是对于这个 fab 获认可以及国产算力这两个环节啊，那对于 fab 刚才也也重点解释这个他的这样一个呃这样一个含义，那么 fab 的 话，他其实是对于 fab 端是重新定义了我们国产 fab 和海外 fab 的 这样一个竞争的这样一个赛道啊，将这个追赶问题转化为了另辟蹊径的这样一个这样一个方向， 就是在呃传统的摩尔定律或者摩尔定律，基于晶体管三极强度的这个定轴维度下，中国半导体产业的处境。是啊，长期的单维的落后啊，包括像，比如说我们以现在为例啊，就台积电啊，目前量产的是两纳米， 那么华为可获得的啊，或者说目前可使用的芯片啊，约为 国内的啊，这个七纳米工艺。这里面其实这个比如说差的代际上来讲，七到五、五到三，三到二啊，就完整的两个代际以上。 那么呃，包括像现在的这个金源代工的竞争格局中，台一链在先进制程的我们讲就是七纳米级以下，就是现在因为其实十四好多就已经把不把它定定义为这个非常纯粹的先进制程，我们参考这个七纳米级以下的领域，处于绝对垄断的这样个地位， 在二五年的一个市场份额当中基本上占到了百分之六十二啊，包括像你看到人家那个五纳米、三纳米的两粒，基本上都超过了百分之八，呃，五纳米已经超过百分之九十啊，三纳米 一百八十，包括，呃此前那个台一店在发布会当中明确提到就是这个两纳米 n 二已经于去年的 q 四，就二五年的 q 四进入了这个正式的量产，采用这个 gia 的 这个价格 啊，包括到今年年底的话啊，预计的话大概会有将近十四万片的这样一个产能啊，就是整体，然后报价之前英特尔啊，就是也在议会上也明确提到就十八 a 就 等效于一点八纳米的这个，呃，这个 工艺也是计划于今年啊，也是计划于这二五年年底量产。所以对于国内的代工厂，比如说我们去向中心向华东，包括可能后面即将布局先进制程机缘厂的 啊，这个大家都知道的这个像，比如说像金河燕中微啊，就是特地率一定会带来这个重大的发展机遇 啊，就包括像中兴目前已经是量产了最先进的节点啊，基本上是 n 加 n 加三这种啊，然后基于第一位这种曝光实现的，那么通过逻辑折叠的这种 啊，这个这种，这个技术可以在制程上帮助客户实现更下一代的，或者说更接近竞对的先进制程的这样一个性能啊。包括像信就是会率先在 今年的，也不是算设计就是更更进一步的，就是比如说在性能，性能上会有明显提升的，在今年秋季即将面试的这个麒麟二零二六就预计会搭载这个 mate 九零的手机上， 然后包括何总其实也明确提到了这个，这将是性能大增的一个啊，换代的版本是折叠技术的一个呃，算是 大规模的，首次的这样成功的实施。然后麒麟的二零二六就是基于这个自由逻辑设计理念，由单层扩展到双层，然后实现晶体管密度这样一个指标的大幅提升 啊，比如说单带从这个一五五五提升至二三八的百万晶体管每平方毫米啊，等效其实是超越了传统几何几何缩放要三年才能实现这样一个迭代的速度。 但他也提出了一个啊，非常呃，我觉得非常这个呃令人振奋的一个目标啊，就是到二零三一年，基于该定律，高单芯片的晶体管密度达到等效一点四纳米这样一个制成。那么根据公开信息我们能看到台积电其实就是 a 十四，就我们指一点四纳米工艺啊， 大概也是要等，等到呃，二七年年底启动风险量产，然后再通过小批量生产啊，验证稳定性啊、良率等问题，再到大规模生产，基本上也要等到 二八年，二二八年甚至说接近到二九年啊，就是这样一个维度，所以从从这个时间差角上来讲，能看到我们和海外的这个差距在明显缩小，所以对于国产的代工厂来讲，将会受到这个超定率的这样一个呃， 带来的战略价值的这样一个变化，然后及加速缩短和海外在先人上的一个差距，带来重大的发展机遇。我标的其实刚有提到像中兴啊，像华鸿，包括像彦东，包括像金河这样，后面可能也要布局的啊，但这是这个啊， fab 的 这样一个环节。那么其次是这个国产算力 在在 ai 系统上当中啊，硬件效率的提升，其实有时候比模型本身的创营更能决定这这样一个使用的边界。这一逻辑其实同样适用于芯片设计啊，就是当制成路径受阻时， 设计效率的提升可以弥补工艺代替的这样一个部分上的一个差距啊。超频率其实也是在这个轮下是成立的 啊。就是呃，就就刚有提到，就是抛定率他是一套，其实是一道贯穿芯片啊，贯穿器件到电路到芯片到系统，这里面有有强调系统这个全站 携种优化这样的体系，这套体系刚才有提到用在手机上，那么也体现在算力卡算 以及群算力网站的 ai 技术设施上啊，就是比如说除了这个麒麟二零二六以外，那么可能还会面试的，就包括像九五零 d t， 就 因为当前很多的这个啊，算力方面的这个这个这个需求还是能明显看到的，包括 那个之前我们跟那个华为这边这个有聊过，就是能明显感受到，就现在啊，全年九五零 pr 的 这个生产目标，或者说这个今年全年的升值出货 啊，仍然是存在着二三十万的缺口的。那这二三十万的缺口更反映的一个本身的问题就是供给端的间隔受限。 那么在刚才有提到这个算算力在就是这个抛抛定力在这个 five 端的这样一个变化，随着供给端的这个，呃，这个供给端限制的这个上限的这个解除，那么国产算力将会迎来这个受益于这个国产 ai 浪潮下的这样一个啊， 这一个国产片的这个大机会。那包括像这 a s m 片的话，就是像这个安慕希啊、海光，包括生能链啊等等等，包括一些二线的，像木兮啊，这个天硕这样的，都会说于这个供给端产路的限制。但这里面其实，呃也有就是武冈提提到这个 设计效率的提升啊这一块，就是比如说像国内在 ag 这个赛道上啊，就是可以弥补这个通过这个像鑫源这种公司的能力啊，来弥补你这个部分设计公司在前端设计效率不足的这个问题 啊，然后来进步的缩短工艺代差啊，就比如说像鑫源股份这样的公司。所以对于国产商来讲，我觉得这里面核心的一个是啊设计效率提升的这个重要性。 然后其次是这个供给端的这个潜能的问题解除之后，可以进一步解决这个现在的这个供给的一个受限的问题， 那么核心的标的就是 asac， 就是 星源。然后其次就是啊 asm 电端，就是刚才有讲到的像韩五 g 海光包括什么链，包括像这个二线的，听说呀，然后慕希表的等等这样的公司。 对，以上就是呃我们对于这个，呃超定律，对于这个 fab 和国产算力端这样的影响的这样一个具体的这样一个解读。 那么下面就有请我的这个同事啊王烨，然后分享一下关于这个先进工装啊，包括可能也也会讲到一些 eti 这个板块的这样一个发展机遇。哎，叶总在吗？ 啊，好的呃，各位投资者早上好。呃，我这边主要给大家汇报一下，呃，华为掏定律这里面讲到的一些先进封装相关的啊设计理念和方法论。那么华为的这个逻辑 folding 呢？它其实摒弃了平面化的设计理念， 呃，关键路径上面的晶体管是被分布在两个或者更多的垂直堆叠的这个层面当中，那这些层面的话呢，主要就是通过超细间距的混合连接的方式去互连接， 那么为了达到最好的性能呢，需要把这种混合间隔的间距和顶层金属间的这个比例保持在比较低的一个水平。 呃，通常来说的话呢，这个比例是越低越好的，那以目前顶层这个金属间的间距七百二十纳米的情况来看呢，混合间的间距呢，应该要小于两微米，那理想情况下这个最好接近于一， 呃，这样的话呢，在这个间和界面的这个处理成本呢就可以降到最低，那如果要实现这样的间距要求的话呢，同时还要保证这个所需要的建筑水平， 呃需要这个 t s v 技术的各项指标都达到一个非常好的水平，比如说这个呃开口尺寸小于一点五微米啊，间距小于六微米啊等等。 那么此外还要保证整体的一个良品率。呃华为的这个 logic folding 呢，通过智能领域设计，良品率可以达到百分之百左右。 那这一切呢，都需要供应商和这个合作伙伴多年的努力，共同努力才能实现。那么也就意味着呃华为在这个方面呢，其实对于这种呃上游的合作生态是持一个开放态度的。 那么在接下来十年十年里面，呃华为的这个逻辑折叠技术预计将从局部的关键路径折叠发展成这种大规模多层的折叠结构，然后每个封装当中呢，可能会包含三层、四层甚至是更多层的电路结构。 呃这个技术呢，得益于低温混合电和技术的应用，这种技术呢，可以降低各层电路之间的温度的需求，那同时呢，通过 t s b 的 连接方式，从顶层金属调整到呃底层，可以释放出超过百分之三十的这种高层的布线资源。 呃三 d 折叠技术呢，通过将一些这种啊边缘限制的组件转转移到表面上面来解决这种呃面积受限的问题。 那么它的这个电源供电系统呢，主要是通过背侧的这种啊背面供电的方式和集成电压调节剂来实现。呃呃处理器的话呢，也是 啊，通过这种混合封装的技术与逻辑电路去做一个互联。那像这种光学的传输接口的话呢，主要也是通过靠近芯片的一个叫啊 high one 的 这个接口来实现， 呃都是从边缘位置转移到了这种垂直的表面上面，那这样一来的话呢，这些组建的扩展能力就从原来的这种呃 n n 的 级别呈现出一种 n 的 平方的级别的增长趋势，从而与计算的这种二次方的匹配速度呢，呃发展速度相匹配。 呃这个时候的话呢，芯片封装呢，它就不再不再是由处理器和这个电路啊构成的一个外围结构，而是一个垂直集成的整体的结构，那么在这种结构下面，存储布线电源和逻辑电电路都能够实现同步的扩展。 那对于整个技术的应用的话呢，预期是到三零年左右，呃，升腾的九九零可能会首次将这个逻辑折叠的技术应用到人工智能的加速 卡当中，那到那个时候开始的话呢，像这个三 d 的 这些技术将成为推动啊整体发展的一个主要的手段，并且认为这个趋势呢会持续到二零三五年。 那总的来看的话呢，其实华为的这个套定律提出来的封装方案啊，可以简单概括为三 d 对 叠封装，那么三 d 对 叠封装其实最核心的环节就是包括了混合键合以及 t s v 混合键合方面，最核心的就是混合键合设备以及 c m p。 设备的材料。呃， t s p 上方面的话呢，主要就是呃它的核心环节呢，包括了刻石设备，还有像电镀液材料这样一些环节。 那么相关的标的呢，我们是建议关注圣和金威长电科技 s m p t 化学青稞。然后材料方面的话呢，包括电镀液的 ic 股份等等， 那么另外就是多层的三 d 对 叠其实会带来比较严重的散热的问题，因此如何去设计它整体的散热方案也是会哎，也会是一个非常重要的议题。那这个方向的话呢，也建议各位投资者关注， 关于先先进棚洞部分，我就先汇报这些，下面把时间交给我同事王海。 哎哎，好呀，哎，各位同志，大家早上好哦，我是那个电子组王海。那么前面的话我两位同事也汇报了， 就是华为涛定律的一个直接的一个价值增量的环环节啊，包括了像呃 faf 以及千里红装，然后以及那个直接属于那个涛定律的啊，包括包括接下来像呃国产三菱芯片这些，然后接下来的话我呃汇报下这次论文啊，就是核电波汇报那个论文的一个比较核心的一个议题， 呃就是在没有 ev， 呃就是相当于我们中国大陆在没有 ev 光刻机的一个前提下，我们是如何去实现呃这个这个套定率的。其实他 呃像和田波在论文的一个，呃，他其实反馈的一个比较直接啊，就是说过去大家都盯着像光刻机，然后盯着啊，台积电啊，三纳米两纳米的一个节点，那么他和田波想表达的就是这个时代啊，三纳米两两米的一个节点，那么他和田波想表达的一个竞争会落到啊，先进封装啊，包括存储的一个， 呃贷款的一个互联，以及整体的一个系统设计上啊，这个也是恰恰是国产的一个设备跟材料，目前在啊中国大陆在现有的一些 呃供给情况下啊，具有相对优势的一些地方，那华为的一个技术路线的话，也是呃正在为整个半导体的一个产业链啊，验证了一条新的路线。那我们是把这个整个的一个投资机构，我汇报这个投资机会分为三个部分，就是一个是设备，另外的话就是材料还有 eda 跟 ip 啊， 然后就是那个从那个，呃生理环节啊，这个是最直接的。那么抛定率的一个核心的一个技术路径就是三 d 的 一个对叠，然后再加上一个混合键，然后混合键合这道工艺的话啊，基本上有几道， 呃非常核心的一个工序啊，每道工序的话都有它自己的一个专用设备啊，你像第一道工序的话就是 c m p 的 一个抛光，呃在呃混合键合是要求晶圆表面的一个粗糙度，它是要控制在 啊零点五纳米以下的啊，这是什么概念啊？就相当于一根头发丝是接近六万纳米，那我要控制在啊零点五纳米啊，这个是相差了接近十万多倍。那海外的话，这部分的一个供应商的话就是 呃像啊应用材料跟人员。那么在国内的话啊，主要就是花艺情科啊，他也是国内的一个唯一的一个 c m p 的 一个龙头啊，这个国产化率的话，现目前来看提升空间啊，已经啊非常高了。另外一道工啊，第二道工序的话，就是在 c m p 之后我们要进行一个清洗啊， c m p 完了之后，我们把 呃啊残留的一些啊那个物质啊去彻底清洗干净，那么任何的污染都会找和间合的一个失败， 那么呃像这款的话，国内的供应商也做的非常好的，包括像呃国内的那个北方的新锐威啊，以及南方的那个深北上海啊，都是国内的一个清洗的一个主要玩家。 然后第三第四道像等离子的活化，以及非常重要的一个混合键合啊，这两块都是合金的合金，呃在键合之前需要用等离子体的一个活化设备去处理表面晶元啊，让氧化硅的一个薄膜层啊去有进行活化，我们去降低整个键合的一个温度啊，技术上不复杂， 但它需要必须要集成在完整的一个键合系统里啊，从活化腔包括到键合腔 啊，都是需要在超近的一个真空环境传输啊，所以谁能够做完整的一个电核系统啊，谁就控制了这个啊，就是整个的一个环境， 然后就是电核管体啊。那么华为是要求呃混合电核的一个间距是小小于两到二两微米的套合金，套合金的话是小于零点五微米。那么海外这块的一个供应商主要是两个联盟啊，一个就是那个 base 加 amt 的 一个联，那么另外的一个联盟就是那个 fmpt 加上 evg 的 联联盟。那国内的话，其实这款啊国产化率非常非常低，但是我们已经看到了有很有量产的一个初步迹象的，包括像啊，尤其是拓金科威啊科技这家公司从国产化率的一个情况是，呃绝对是低个位数的一个水平， 所以从啊这块去看，我们未来包括像华为掏定率所要求的一些混合电核啊，尤其是今年下跌 九十一月份啊，那个用那个量产的一个麒麟麒麟芯片，包括像啊两层后续的一个技术节点都会用到混合建核的一个相关技术。那么还有一点是非常重要的，就是混合建核这一块，呃，在从全球维度上去看啊，就是我们我们认为在全球维度上去看的话啊，从 对比两个维度啊，就是全球市场和中国大陆的一个市场，呃，从量产规模上去看，未来中国大陆的一个市场，呃，肯定是要在全球的一个市场规模当中啊，占据非常非常大的一个份额，因为我们在，我们是率先在呃两就是存储领域 啊，率先应用了这个混合建技术啊，同时我们也是率先在那个，呃先进农庄，就是逻辑对的这块应用了那个混合建和技术，这个是海外的一个，呃，他们所目前所不具备或者说所不量产的一个部分啊。所以我们去看未来三到五年中国大陆可能是率先起量的一块市场。 然后就是第五道就是那个检测量测啊，这块就是主要就是提升我们最后的一个啊，中产品，就是说我们的麒麟芯片，或者说未来的一个算力芯片，它的一个量率的一个呀，一款设备，呃，讨论当中的话就和听说它是 他们在那个开放的一个挑战环节，那个那个章节里面点明了这个议题啊，就是说多一层啊，多层的一个对叠之后啊，他的一个内部缺陷是非常非常难探测的啊，这块的话是，呃非常需要就是两检测设备公司去突破，或者说跟华为一起去 共同去公公关，或者说一起去布局这个方向的啊，这个国产化率的话也是非常非常非常低啊，也是目前来看就是呃呃国产化率最迫切啊，或者说大急需，大家去啊，一起加入，或者说一起去布局的一个方向， 然后就是可能我们再往后的话，就是可能要到那个就是材料跟 e d a 这块啊，就是材料的话就是一个啊，那么我刚刚讲的就是设备的话就是一次性的一个采购啊，材料的话就是一个持续的消耗，这是材材料投资的一个材料投资逻辑的一个本质的一个优势。 那么就是混合件活呢，它每生生产一批金元，它都需要消耗的啊，一定量的一个抛光液，然后那个 c m p 的 一个抛光垫，然后那个清洗液啊，以及活化气体。 那随着三 d 的 一个堆叠，他成为一个主流工艺之后，那么这些材料啊，从可选的一个耗材就变成了一个量产的一个必需品。那么我们也是重点关注啊，四大品类 啊，第一大品类呢，就是抄袭的一个同互联的一个材料，那像混合的一个啊，件合同啊，同合同的一个直接件，直接的一个原件盒，对铜的一个纯度以及氧化控制的要求都是非常高的， 呃，是真正的一个隐形的一个避雷。那么关注的一项啊，一些材料的话就相当于是呃呃 桶的电镀液，以及那个呃电镀铜的那个配套设计啊。然后就是刚讲的跟 c m p 抛光环节适配的一些材料，包括 c m p 的 一个抛光液以及 c m p 的 抛光垫啊，这里区也国内厂商也有，也有所布局，而且是 呃国产化率是非常高的一个环节，包括鼎龙跟安吉这两家公司也是直接受于混合建合的一个东西放量，然后就是氧化，氧化硅的一个鉴定材料，包括了 cad 的 一个层级的一个前，具体这个纯度要求也是非常高的。国内目前场上也包括像雅克科技、纳纳光电也都是在布局这块的一些材料 啊。再然后的话就是呃，就是 hbm 的 一些自研材料啊，这就是华为自研的一些提议，对应了一些国内的一些配套材料的一些供应链，供应链的一些机会 啊。再往下的话就是我们啊，首先讲的一个最后的一个方向就是 e、 d、 a 以及 ip 方向，这些的话就是可能就是关注一下，就是我们啊，论文当中所提到的就是说 我们对于三 d 过去的话，我们就在二 d 的 一些，就是芯片的一些设计，那么未来的话我们需要往三 d 堆叠方向去做一个啊，设计的在于这个 e、 d、 a 跟 ip 方向的话，处于其实我们国产化的包括全球维度上去看 啊，这块的一个进展都是相对缓慢的啊，这个这块是也就说这块的话，主要就是需要华为以及相关的一些产业公链公司共同在啊，我们基础非常薄的一些基础上一起去共同研发。 国内在 eda 一 家 ip 方向，我们主要去看一些龙头公司啊，包括像呃后来主天那么广利威啊，以及盖伦，盖伦电子啊，以及我们刚同事讲的一个鑫源威啊，鑫源股份啊，鑫源股份这家公司，那么以上的话就是我。
174星辰财经
05:47查看AI文稿AI文稿是什么让人民日报的重磅？瑞亭把标题写到了这一步，中国定义将改写世界！又是什么让中央广播电视总台的权威评论号预约谈天，紧接着发文定调。 更罕见的是，极少公开露面的任正非，五月八号晚间突然在新闻联播公开亮相，并且给了足足十秒钟的特写镜头。 别眨眼，这不是一条普通的科技新闻，属于人类科技的齿轮，此刻正在被改写。 华为发布靠定律给全世界芯片界沿用了八个多世纪的摩尔定律，打开了一条全新的中国路径。这条视频啊，建议你一定要看到最后，因为他讲的不只是华为一家公司，而是未来中国科技最关键的一条新赛道。 今天我们就来关注两个最核心的问题，靠定律到底是什么？普通人又该如何从这场科技变局里抓住机会呢？ 现在啊，科技圈已经被这个词刷屏了啊， a 股这边，半导体板块集体出动，十几家公司齐刷刷的创出历史新高。那么直到现在，还有很多人一脸懵啊，这 call 定律到底是个什么东西？他凭什么能让世界为之震动呢？那么第一点， call 定律到底是什么？ 听着怪玄乎的啊，全称是时间缩微定律，这个涛字啊，是希腊字母套的音译。在芯片里，套代表的是电路信号传递的快慢，套越小，信号跑的越快，芯片反应就越灵敏。 再说直白一点啊，套定律是华为发明的，不用最先进的光刻机，也能做出先进芯片的新方法。 哎，我们都知道这芯片啊，也叫集成电路，它有很多个电路晶体管组成，那以前全世界做芯片呢，都遵循一个定律，叫摩尔定律。什么是摩尔定律？ 说大白话就是晶体管的尺寸越小，能在芯片里塞的就越多，信号传输就越快，芯片性能也就越强。所以你会发现，过去几十年，整个芯片行业的竞争，本质上就是一场尺寸竞争吗？ 从九十纳米一路做到十八纳米、十纳米、五纳米、三纳米，而现在最先进的工艺啊，是台积电的两纳米，他有多小呢？相当于一根头发丝的三万分之一。 你如果把晶体管比作房屋，那个两纳米能在一片指甲盖上建三百亿间房，哦，你听着就知道这有多难了吧。 那么先进制成的尺寸越往下走，物理机械、发热漏电制造成本都会一起压上来，全世界除了台积电、英特尔这些老玩家以外，其他人根本别想上桌。所以华为没有再去死盯着空间做文章，他转向的是另一个维度，时间维度。 你可以把传统芯片想象成一大片平铺的城市，这电路信号呢，就像车流，城市越大，路越绕，车到达的也就越慢。那涛定律要做什么？他要缩短路程， 哎，让这信号啊，少去绕弯，少去等待，少去消耗。那核心的方法之一就叫逻辑折叠，就是把原本平铺的路线啊，折成立体的堆叠起来，哎，就像盖楼一样，让信号数据的传输路径变短。 一句话总结啊，过去是比谁的尺寸更小，那掏定律呢？是比谁的传输更快？ 而最让人意外的是这套方法，华为已经研究了整整六年，用这个方法做出了三百八十一款芯片。 过去八年，全世界都在好奇啊，在最严苛的技术封锁之下，这个缺芯的华为是如何一次次突破极限，拿出笔尖世界的产品的？直到掏定律的横空出世，所有的疑问终于有了答案。 这不是什么天降奇迹啊，而是一场长达八年的绝地前行，八年卧薪尝胆，一招破壁而出。所以，曾经的我们被卡脖子卡的有多难受，今天看到技术破局就有多振奋。 那普通人最关心的问题来了，这件事除了让人振奋之外，到底和我们普通人有什么关系呢？韬定律又带来了哪些机会呢？ 首先你要知道啊，偷定律它打开的不只是一个新概念，而是芯片性能提升的第二条路径。 我举几个例子，比如芯片封装。过去啊，很多人一提封装，就觉得它只是芯片制造的最后一道工序，这芯片做好了，封装厂负责把它装起来，赚的就是个加工钱。但是在时间微缩的逻辑里啊，封装就不再只是包装了，它会变成性能的一部分。 因为原来芯片他是平铺着做，那现在呢？要往立体空间里做，那关键就是让芯片之间靠的更近，让数据传输路径变得更短，先进封装的价值就会被重新定。 再比如设备，之前全世界只关注光刻机，但是在这条新路上，不是靠一个设备的单点突破了，而是靠整套工艺一起升级，刻蚀机、见盒机、抛光机、尘基设备、检测设备、测试设备都会被重新推到台前，那么订单、高端技术岗位与就业机会也就随之而来 更深远的影响啊，它还将辐射至整个中国的高端制造体系，因为芯片，它不是一个孤立的产业啊，它是手机、汽车、机器人、 ai、 航空航天、卫星通信、工业自动化的共同底座。 未来，我们可以通过新的系统路线，把现有的工业能力打出更高的性能表现。总而言之啊，这场由韬定律开启的产业改革才刚刚拉开序幕。 真正的科技突围，从来不是喊一句口号，而是在无路可走的时候重新定义一条路出来。这才是韬定律最值得普通人看懂的地方。散会！
7.4万财经林妹妹
04:53查看AI文稿AI文稿上一期华为掏定律的视频火了啊，我看了圈评论，有三个问题被问的最多，第一个就是掏定律的三 d 堆叠，和之前的三 d 堆叠有什么区别？第二个呢，是台机电，有最先进的光刻机，为什么不做这个技术？还有呢，就是这种形式，它散热怎么办？关于这些问题，我做了一些调研，又托华为的朋友帮我打听确认了一下，所以本期视频 把这三个问题尽可能说清楚。点赞，上车，我们正式开始啊！第一就是韬定律的三 d， 和你以前听过的三 d， 它并不是一回事，华为在论文里用的是逻辑折叠，并没有自称是三 d 堆 叠，但供应链上也是垂直堆叠加混合键合，它和广义的三 d 堆叠确实是同源的，所以确实可以放在一起。对照来讲， 那你以前听过的三 d 堆叠基本上是两类，一类呢，是存储级，比如说 hbm 内存，把存储单元在 z 轴方向堆起来。这个呢，在二零一零年代啊，就已经比较成熟了。而另一个呢，则是封装级，比如说苹果 a 系列芯片啊， p o p 内存 d s o c 华为 mate 八零 pro max 双 d i e 叠封， 把两颗已经做好的独立芯片在封装阶段给它叠起来。滔定律说的则是第三类，单 d i e 内部标准单元力度的逻辑层堆叠。 说人话，就是把同一颗 cpu 内部的关键电路从一层来折叠到两层，层和层之间用混合键合连接。注意啊，这里是标准单元密度，不是整块芯片叠整块芯片，而是 cpu 内部的电路单元按单元级别去拆到两层。 而这个技术呢，则是台机电，包括英科尔商用产品目前还都没有做到的。他们的量产方案呢，目前确实都停留在模块级别。那具体的数据呢，我也翻了华为官方的论文， 华为给的目标是麒麟二零二六，在不换工艺节点的情况下，晶体管密度从幺五五能长到二三八，能效提升百分之四十一，频率提升百分之十三。 第二个问题呢，就是台积电、英特尔，哎，他们都有先进的光刻机，为什么不做这个技术呢？谁跟你说他们不做呢？他们也在做，但时间表完全不一样。台积电啊，当前间隔距离是六微米，二零二六年二月才刚刚正式进入 高量场环节，那规划到二零二九年能降到四点五微米。而英特尔呢，当前是九微米，下一个目标呢，是要做到三微米。那华为论文里给麒麟二零二六的剑核间距呢，则是一点五微米啊。 如果这个数据没有夸大的话，这个工艺在数字上确实已经领先于台积电和英特尔当前的量产指标了。不过呢，这其中还有两点我就要说清楚。第一就是台积电，英特尔的三 d 堆叠主要浮于大蒜粒 ai 芯片和服务器， cpu 是 模块级的， 而华为首发于消费级的 soc， 它是单元级的，这个呢，是行业里之前应该是没有先例的细分。第二就是更关键的优先级， 台积电的主路，他还是几何缩微 a 十四节点，光逻辑密度他还能再涨百分之二十以上。也就是说啊，他们没有必要现在就把所有筹码压在那个三 d 上，而华为则是几何缩微的下一层几乎被完全堵死了，国际上的先进技术根本不像咱们开放，所以三 d 折叠是被现实推上去的。主路 业是为什么我昨天视频里会说，塞翁失马焉知非福。第三啊，这么叠的话，散热怎么办？工程上，业界对于三 d 堆叠的散热有几条主流的解法，华为的论文里明确指出了其中一条。 第一个呢，就是架构层简热业界通用的做法，把不会同时工作的电路堆在一起啊，每一时刻每一层，它只有部分电路在发热。 第二呢，就是 t s v 啊，导热同柱，业界的主流方案，比如说华为的 mate 八零 pro max 双 d i e 迭峰已经在用了硅铜孔呢，不只用来传递信号，也是热量的投入，把热从内层导到外层。第三呢，则是低温混合键合。这一条呢，就是华为论文里明确点出的两大技术支撑 之一，降低键合工艺的温度，给堆叠层之间省出热预算。这个可能也是为什么啊，这个技术会在华为手机上现出， 因为散热在手机这种五瓦级的这个 soc 上，它是能搞定的，但不代表在 ai 服务器这种上百瓦级别的大芯片上也能搞定。华为的路线图里其实也承认了这一点啊，升腾真正引入逻辑折叠是二零三零年， 比二零二零年的手机线整整晚了四年。这四年的差距，本质上就是手机和 ai 大 芯片在散热上的物理差距，可能还需要更多的时间去攻克。 所以呢，三个问题结合起来看啊韬定力的三 d 是 行业前沿方向，技术上，不只是华为一家在研究，但在工程落地的紧迫性和实施力度上，华为做到了别家现在没有做到的事。 台积电会做，但更慢，目前也更粗，散热是真正的难点，但手机级目前来看是有了解法， ai 服务器级可能要等到二零三零年。 所以说啊，华为二零三一年那个等效一点四纳米支撑目标，这里的等效指的是密度等效，而不是工艺等效。同样算力能力，不一定就是同样的功耗和性能。总之呢，最近的观察窗口还是今年秋天 mate 九零上的那颗千芯片是骡子是马，到时候真可以拉出来溜溜。
3170孕哥（我是HYK）
01:04查看AI文稿AI文稿华为逻辑折叠技术将颠覆芯片行业，是创新还是换汤不换药？华为韬定律的核心技术逻辑折叠通过三维立体折叠和垂直互联，让电路关键路径走线长度大幅缩短，降低信号传播的 r c 负债。 新一代麒麟二零二六芯片将全球首发商用，此技术性能大幅提升，晶体管密度提升百分之五十三点五，理论上与 intel 一 八 a 工艺持平。 有人质疑逻辑折叠只是二点五 d、 三 d 封装的变种，但专家指出两者有本质区别。二点五 d、 三 d 封装是连接已成型的独立裸芯，而逻辑折叠是重新布局单颗裸芯内部的逻辑门，缩短信号物理传输距离。 逻辑折叠是芯片设计层面的电路拓扑重构，而先进封装属于制造工艺层面的多芯片互联技术，二者解决的是不同维度的问题，是互补而非替代。 华为的逻辑折叠技术将原本平铺的逻辑门电路重新分配到垂直堆叠的有缘层中，通过极短 t s b 直接穿越，实现设计工具层面的创新。华为逻辑折叠技术能否引领芯片行业新潮流？快来评论区发表你的看法吧！
48大顺OYHK
05:03查看AI文稿AI文稿二零二六年五月二十五日，上海，在电气电子工程师学会举办的国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何廷波发表了题为半导体新路径探索与实践的主旨演讲，正是向全球发布了指导半导体产业发展的新原则韬定律。 本期节目，我们就来聊聊这个韬定律是什么。对了，本次提到的所有公司都只是基于公开资料客观整理，均不做推荐。由于部分涨幅过大，请各位注意风险。要理解韬定律的颠覆性，必须先回顾统治半导体行业半个多世纪的就约摩尔定律。 摩尔定律的核心是几何缩微，即通过不断缩小晶体管的物理尺寸，在单位面积内塞进更多晶体管，从而提升芯片性能。 然而，随着智虫逼进物理极限和经济极限，这条道路以步履为艰。滔定律的提出正是为了破解这一困局。他的核心思想是以时间缩微替代几何。缩微滔是什么？ 它是电路理论中的时间常数，代表信号在电路中切换状态所需的时间。韬越越小，电路运行速度越快。我们打一个生动的比喻，如果把芯片比作一座城市，晶体管是楼房，电信号是车流。 摩尔定律的做法是不断把路修窄、楼盖密，缩短车的通行距离。而韬定律则是在路宽和楼距不变的情况下，通过修建高架桥，优化交通信号系统，让车流整体通行效率倍增。实现这一目标的核心技术是逻辑折叠。 华为构建了一个贯穿器件、电路、芯片到系统四个层面的多层级协调优化体系。一、 器件层面，优化晶体管和互联材料，从物理底层降低电阻和寄生电容。二、电路层面，突破传统平面布局，将长距离关键路径折叠为多层级的短路镜，显著缩短走线长度，降低信号延迟，这是提升晶体管密度和性能的关键创新。 三、芯片层面，实现软件架构芯片的全站软硬协调设计，基于实际工作载动态调度资源。四、系统层面，定义领取总线等新互联协议，解决多芯片系统中的内存墙问题，降低系统通信延迟。 华为为这条新路径设定了明确目标，到二零三一年，基于掏定律设计的高端芯片，其晶体管密度将达到等效一点四纳米制成的水平。 这意味着无需攻克集子外观课等尖端制造关卡，也能通过设计创新追平甚至超越最先进的工艺性能。随着韬定律的发布并非普惠整个半导体板块，其红利将沿着技术落地最直接、产业逻辑最顺畅的环节集中释放。首先， 逻辑折叠技术的物理实现必须依靠先进封装，例如长电科技全球封测。第三，华为麒麟芯片核心封测伙伴，掌握 x、 d、 f、 o、 i、 三 d 堆叠等关键技术，是逻辑折叠的主力，落地方 充负微电深度绑定。 amd 及华为在二点五 d、 三 d、 chiplet 封装领域量产能力强， ai 相关封装订单增长迅猛。华天科技国内封测前三，在三 d、 i、 c、 t、 s、 v 领域布局较早，是华为中高端封测供应商 永曦电子，华为先进封装的重要供应商之一，主攻二点五 d、 三 d 易购集成技术。盛和精微，专注于三 d i c 和 chiplet 的 专精企业，被认为是华为逻辑折叠技术的潜在核心供应商。其次，封装材料和设备 三 d 堆叠层数越多，对导热、粘接、填充等材料的需求量和性能要求呈指数级上升，单颗芯片的材料价值量大幅提高。德邦科技已通过互动平台确认为华为在集成电路和智能终端封装领域的重要合作伙伴。 其 d a f。 膜、高导热界面材料、底部填充胶等产品是三 d 堆叠封装的关键耗材，将直接受益于华为技术路线的放量。 华海诚科、华为哈伯投资持股，其环氧塑封料、底部填充胶等材料已通过华为验证，其他材料包括 cmp 抛光材料、剑核设备、 tsv 设备等也将间接受益于先进封装产物的扩张。最后，成熟制成代工与国产 eda 抛定率，使得在十四纳米、二十八纳米等相对成熟的工艺平台上，通过设计实现等效、更先进制成的性能成为可能。 这将直接提升中兴国际、华鸿公司等国内金源代工巨头的产能利用率和技术附加值，让中国的成熟制程产线发挥出远超以往的战略价值。另外，如国产全流程 e d a。 龙头、华大九天 逻辑折叠和先进封装，将催生对新一代 e d a。 工具的迫切需求。总结而言，华为韬定律的发布不仅是一次技术宣言，更是一份产业宣言，它宣告了半导体竞争从单一的制程竞赛进入系统架构创新、多维竞赛的新时代。
05:24查看AI文稿AI文稿华为发布的掏定律到底是个啥？打鸡血的人太多了啊，这事其实还是得理性看待啊，不要过度神话。还有很多人搞不明白，掏定律和先进封装到底是个啥区别啊？都跑到我前两天发的先进封装那个视频底下评论这个事情，今天给大家来分析分析这两者的区别，以及掏定律到底是个啥。 先说说掏是什么？掏是希腊字母，在电路里面叫时间长数啊，他描述的是信号从一个地方传到另外一个地方，花了多少时间。 打个比方啊，把电流想象成水流，那么芯片呢，就是一座城市的水网。摩尔定律做的事情呢，就是不断的把水管做细，把水泵做密啊，在更小的空间里面塞更多东西。 而掏定律做的事情，就重新设计整个城市的供水系统，让水不再走远路啊，不用等红绿灯，不用在管道里面排队。掏越小，水从水源到用户的时间就越短，整座城市的运转效率就越高。 芯片同理，掏越小，信号传输就越快，芯片的实际性能就越强。那怎么才能让掏变小呢？行业里面其实已经有了三层的思路，但各有不同。 第一层就是先进封装，或者叫三 d 堆叠啊，这个说白了，就把原来分散在城市各处的泵站啊，水库、进水厂，直接盖到一栋楼里面，水不用再跑半个城了，楼上楼下就能搞定 啊。台积电的 cos 啊，英伟达用的 hbm 的 封装都是这个思路，让内存和计算单元贴在一起啊，物理距离短了，它自然也就降了。但注意啊，这只是缩短了距离，水还是要流动的啊，只是少留了一段路而已。 第二层就是海力士主导的方向，叫 hbm， 把内存的芯片像千层蛋糕一样垂直的叠起来，这就等于把单一的水库啊，修成了摩天修水塔， 容量巨大，水压极高，出水极快。那么海力士呢，最新还推出了一个新的方向，叫 i h b m， 就是 把存储的底座用逻辑芯片的工艺来做， 相当于在水库的底部啊，直接建了一个小型的水处理厂，水不用送出去，就做一个初步的处理。这条路很猛，但它本质上还是让必须流的水啊，流的更快而已。第三层才是华为套定率真想做的事情。现在的芯片里面啊，最大的浪费呢，不是计算慢，而是数据的搬运， ai 大 模型跑一次推理超过百分之八十的能耗，花在把数据从内存搬到计算单元啊。再然后呢，再从计算单元搬回到内存， 就像一座城市，大部分的能源不是花在用水上面，而是花在运水的路上。华为的逻辑折叠技术就直接在芯片的内部盖摩天大楼啊，这次说的逻辑折叠，就是把关联度高的电路上下把它堆叠起来啊，原本相距一毫米的晶体管， 那么叠起来之后呢，距离就足够近了。这不是先进封装啊，先进封装是把不同的芯片拼在一起，记住啊，是不同的芯片拼在一起啊，逻辑折叠是把同一个芯片内部的计算逻辑分层重构啊。华为还做了四件事情，让这个体系闭环能够运转起来啊。第一个就局部数据滞留， 这就像每个小区有自己的小水池啊，常用户呢，就近取水，不用每次都从总的水库去调度。第二个呢，就减少全区的同步啊，不让全城统一调水，改成了分区自治啊，一个小区堵了不影响到别处。第三个叫重构计算图， 重新规划水流路径啊，哪条路最短走哪条，提前预判需求啊，提前调水。第四个就动态任务调度啊，根据实时需求决定谁来供水啊，什么时候供，先供给谁。 这四件事情加在一起啊，不是修管道，不是修水库啊，是重新设计了整座城市的供水逻辑。说到这个，提醒一下大家啊，理性看待，不要过度。神话涛定律并没有发明什么新的物理方程，他既不是相融啊，信息理论那样的数字革命啊，也不是摩尔定律那样的产业级的预测工具， 它更像是把行业里面已经分散存在的优化方向，比如说先进封装呀，存算一体呀，异步计算呀，算子融合啊，统一到一个框架底下，用降低时间长数这个核心指标来统领大局。 本质上它是一套统一的认知框架啊，不是颠覆性的科学发现。华为自己也承认啊，这条路至少还得走个几天时间，目前只是起步阶段。外媒也有质疑说啊，堆叠设计确实提升了密度，但是真正的一点四纳米需要解决的良率问题，功率问题，散热问题，华为并没有全部解决。 这个质疑是合理的，也是健康的。那问题来了，这些是国际大厂不也在做吗？啊？为什么是华为提出来？没错，因为它的 nv 令可在降低 gpu 之间的通信的套 啊， google 和 mate 在 大规模的集群调度上面走在最前面啊。台积电和三星在先进封装和制程上面领先全球，英特尔在单芯片的架构上积累深厚， 但他们有个共同的特点，就是他们自己只擅长于自己内层。英伟达不管操作系统怎么写啊，台积电不管 ai 框架怎么调度，海力士更不管 ai 框架怎么调度了，对吧？这是全方位分工的正常状态啊！华为的独到之处就是他是被逼出来的，因为用不上台积电的三纳米 啊，华为如果只做单点优化，根本追不上来。所以华为必须把芯片设计、编程、 ai 框架、操作系统、高速互联、先进封装啊，这些自己都捏到自己的身边，每一层都往死里掏，才能用成熟制程去追平先进制程的性能。 放眼全球，谁能把这所有的系统啊都全部打通呢啊，除了华为，我感觉几乎没有第二家。这就是华为提出套定律最核心底气， 他的全站能力，让他可以站在系统大局的高度啊，看见单点公司看不见的大局优化空间啊！检验这一套答案的唯一标准，就是今年秋天那个搭载逻辑折叠技术的新麒麟芯片啊，到时候是骡子是马跑起来才知道。
1011Boss老白
39:514848三号脑洞
