韬定律有论文吗
五月二十五号，华为扔出一个叫掏定律的东西，半导体圈直接炸了。我昨天第一时间做了解读，但说实话，越琢磨越觉得这事比我想的要大得多。 昨晚我去翻了何廷波的原始论文，才发现真正关键的不是那个名字，是藏在里面的。一条具体路径，先看现实，中国在先进治城上被卡着脖子。与此同时，摩尔定律本身也在明显放缓。以前靠把晶体管越做越小来提性能这条老路眼看就快走到头了， 那不说尺寸，芯片就没法升级了吗？华为给出的答案是一个叫系统时间传输套的东西。套这个字母听着唬人，但说白了，它就是芯片运行时白白浪费的等待时间。打个比方，送快递路程说不短了，那就把分拣、调度、派送每个环节的效率拉满， 尺寸说不动只是表象。把系统里那些无谓的等待干掉，这才是新的胜负手。这不是画饼，过去六年，华为靠这套理论实打实量产了三百八十一款芯片手机、 ai、 汽车通信，不是 一两款产品冒尖，是整条产品线都在用它验证。最后的逻辑转向很根本，别再盲目追工艺节点了，去追系统时间长疏套，通俗讲就是哪里最堵， 哪里等待最久，钱和资源就该先砸向哪里。老路为什么难走？因为摩尔定律放缓之后，先进节点上单个经济管的成本不降反升了，只盯着说尺寸，技术上越来越难，账也越来越算不过来。 举个实例，论文里针对麒麟两千零二十六的验证，用了一种叫逻辑封顶的技术，双层堆叠，在同样的支撑下继续挖潜力。就好比平房改两层楼，占地面积没变，但可用空间翻倍了，效果很硬。芯片密度提升百分之五十五，能效提升百分之四十一。注意 四层尺寸一点没缩，频率还额外提了百分之十三。不光芯片内部有提升，系统层面也有大招， unify 的 boss 把远程访问延迟压低了差不多五百倍， 以前要几十微秒才能完成的远程访问，现在一百纳秒搞定。再比如巴太自洁每秒的 highwind 光引擎，把铜缆的有效传输距离从一米直接拉到一百米。以前芯片只能平着铺摊子，越铺越大，但边缘的供电和电缆根本跟不上 三 d 折叠。把这些关键资源搬到芯片表面，彻底打破了只能从边缘供给的老瓶颈。这就引出何凌波强调的第一个核心理念，工艺、设计、封装、软件四件事必须协调优化。 因为套着把尺子从最底层的晶体管一直量到最顶层的数据中心，横跨整整十二个数量级。工艺专家、电路设计师、架构师，第一次能用同一种语言、同一把尺子来对话。第二个核心理念叫经济理性。论文原话就是，下一个美元应该追随套，不是追随节点。 先进制程成本已经高到离谱，把钱投向先进封装、内存、宽带高速互联，回报反而更实在。这条路给先进制程受限的中国半导体提供了一套走得通、算得清、还能协调发力的新方法论。对整个产业来说，别再迷信挤纳米了， 先找到系统运行的真实瓶颈，老老实实把每一层每一个环节的套梁出来，把钱花在最能减少等待的地方。耗定律不是喊口号，它是中国芯片从拼质层转向拼系统效率的一份突围路线图。如果你觉得今天的内容有价值，欢迎点赞关注，我会继续用大白话讲财经，陪你把复杂的事看明白。
粉丝1308获赞5932
相关视频
05:088.4万全球档案馆
03:34查看AI文稿AI文稿华为的掏定律不是弯道超车，而是田忌赛马。我是计算机专业出身，刚读完华为何庭波的这篇论文，用最通俗的语言给你讲清楚。何庭波提出了两个核心概念，一是掏定律，二是逻辑折叠。理解了这两个词就足够了。 要理解掏定律，我先打个比方，假设中国团队和美国团队要比拼研发赛车，美国团队说一切的核心在于研发出性能更强的发动机，这个做法没有任何问题。中国团队也是这么想的， 但是中国团队遇到了一个巨大的问题，我们制造发动机的机械设备不够先进，所以很难提升发动机的性能， 难道我们要束手就擒吗？中国团队的负责人说，我们要切换开问题的视角，研发赛车其实比的不是发动机，比的是谁的赛车跑得更快，而发动机呢？只是让赛车跑得更快的众多手段之一。我们还有其他手段，比如降低风阻，比如减轻重量。 那么我们要做什么？一边继续研发突破发动机，另一边投入大量人力财力去降低风阻，减轻重量，通过这种方式去追赶美国团队。 听懂了这个比喻，你就听懂了涛定律。我们在芯片领域和西方世界竞争，他们认为提升芯片性能的核心在于提升制成七纳米、五纳米、三纳米，要不断的压缩空间，这就是摩尔定律。但是何庭博提出，我们要追求的终极指标不是晶体管有多小，而是时间有多紧凑。 换句话说，要不断的压缩时间，这就是掏定律。提高制程是压缩时间的最核心的手段，但并不是唯一的手段，制程我们还是要去突破，但是在其他方面也要投入大量人力财力去研发。 所以这里的关键在于转换看问题的视角。研发赛车的时候，美国团队说核心是发动机，拼命干发动机就行了。中国团队说不对，我们追求的是最终的速度，发动机很重要，但它不是全部。 研发芯片的时候，西方人说核心是制成，是摩尔定律。何庭博说不对，我们追求的是最终的时间，是掏定律，制成很重要，摩尔定律很重要，但它不是全部。这个视角更系统，也更本质。 切换视角之后，它最大的意义是什么呢？是指出了一条前进的道路，以前大家觉得制成突破不了，中国芯片的性能就上不去，一切都得等制成的突破好，那就等吧。 现在核心播就是告诉大家，自从突破不了，别的地方还能下功夫，而且在别的地方下功夫，它也相当有效，这条路是很有前途的。用这种方法，华为将会在下半年推出超强的新一代麒麟芯片。那这里面最有前途的方向是什么呢？逻辑堆叠，这就是它的第二个核心概念。 我再打个比方，假设有片地一百平，在它上面造房子，能造十个房间，能住十个人，接下来我们想住二十个人怎么办？可以把每个房间造的更小，也可以怎么样？房间大小不变，但是我盖两层， 这就是逻辑堆叠的思路。西方有更先进的光刻机，能把单个晶体管造的更小，我们在这方面跟不上，但是我们可以把芯片叠两层啊，这就是逻辑堆叠。 有人肯定要说了，这个思路也没什么稀奇的，行业里早就提出了，它也是现在的研发方向之一。没错，西方人也在干这件事，但是华为能把这件事干得更好， 凭什么华为能干得更好？因为智诚那边卡住了，只能拼命往堆叠方向去做研发，这和 dbc 的 逻辑一模一样，中国就是没有像美国那么先进的 ai 芯片，算力就是不够。那我们只能怎么办？在别的地方下功夫，把算法设计得更巧妙， 虽然我的 ai 没你那么聪明，但是我的成本只有你的十分之一呀，反而打造出中国 ai 独特的优势。这就是今天华为和听播说的掏定律和逻辑折叠， 这个思路没有问题。有的人以为这是弯道超车，说不用机子外光刻机也能实现一点四纳米，这不对啊，它其实是田忌赛马，我虽然志存不如你，但是我可以把堆叠做得更强，最终在性能上和你缩小差距。
2.5万小金财经
04:22查看AI文稿AI文稿我看了掏定律的论文和演讲之后，发现何婷波还是太低调了。什么掏定律，应该直接叫和解定律 和解，给咱们一个判断半导体技术是否靠谱的方法，就是看他能不能压缩时间长数。掏同时还接设了一个非常大的机会，就是我反复强调的光互联，我一步步把论文的逻辑链条拆开，让你吃透嚼碎。 其实所有的新理论都是站在巨人的肩膀上才能实现的。二零一八年，华人圈在 gtc 大 会上说摩尔定律已死，英伟达 gpu 在 五年内性能提升了二十五倍，是摩尔定律的二点五倍。 在摩尔定律的框架下，提升芯片性能主要靠把晶体管缩小，哎，这样就能在有限的面积放更多的晶体管。在这种情况下，更小的纳米来取代芯片的性能，所以在很长的时间内，人们只用多少多少纳米来指代芯片的性能。 但是黄人却用实践证明，依靠架构、软件、互联、封装等全站优化，能让同样制成节点的芯片性能提高数倍。纳米数已经不能直接只带芯片性能了，所以现在日内推出新产品的时候，再也没有人特别强调制成节点了。随后日内把这个叫做皇室定律。 但皇室定律本质上是一个工程哲学，而非数学定律，他没有公式。掏定律不同，他比皇室定律更进一步，总结出了数学公式。他给出了一个衡量性能的新标准，就是时间掏。他 说摩尔定律以前聚焦的是空间尺寸，也就是晶体管的大小，但缩小晶体管并不是你的最终目的，最终目的是把处理信息的时间缩短，那如果用低性原理来思考，我们只需要聚焦如何把处理时间缩短就行了。缩小晶体管只是手段 很多人把摩尔定律和掏定律放在一起做对比，但其实掏定律比摩尔定律更接近本质。摩尔定律是工具级，掏定律是目标级。 从这个角度来看，华为不用去死磕光刻机，死磕晶体管，他用别的手段去达到缩短掏的目的就行。英伟达就是用了不同的手段来达成缩短掏的目的。 那华为这篇论文里给的手段就是 logic folding 逻辑折叠。它的原理其实有点像虫洞。经常看科幻小说的老板都知道，光速是宇宙的速度上限，这就意味着，当你以光速运行的时候，如果你想花更少的时间从 a 点飞到 b 点，唯一的办法就是减少距离，因为你的速度不能再快了嘛。 为了更好理解，我们把 a 点和 b 点靠近一点，这样花的时间就少了。 逻辑折叠呢？就是我不动 a 和 b， 但我把整个平面折叠一下， a 到 b 的 距离同样能缩短。哎，他们本质上就是两种想要达到同样目的的不同方式。所以我们一定要分清主次，不要被那些爽玩带歪，觉得先进制程不重要了。 逻辑折叠和先进制程本质上都是手段，他们最终的目的是掏定律。所以即便全球都认可掏定律，也不代表所有人都要用逻辑折叠。 就比如说，大多数人都觉得钱很重要，但并不是所有人都要靠上班来赚钱，有些人靠炒股，有些人靠找富婆，手段都是因个人条件而异的，就像找富婆，你得有点色相才能找上。 华为为什么选择逻辑折叠呢？因为他无法使用最先进的光刻设备。国外为什么不搞逻辑折叠？因为他先进制程更成熟，没有必要搞逻辑折叠。或者说呢，还没有到需要逻辑折叠的时候，最终形态有可能是逻辑折叠加先进制程。 如果我们沿着这个方向，用第一性原理思考，逻辑折叠本身并不重要，因为它并非不可替代，真正重要的是那些你想要达到压缩时间的目的就必须要用到的技术。哎，光互联就是其中之一。 滔定律的论文里明确提到，高度集成化的光学引擎是逻辑折叠的三大层级之一。何洁也专门提到了华为开发的高密度光互联节点引擎 high one。 同时，黄仁勋在今年三月份的 gtc 上也强调了光互联的重要性， 在新的 ruby 架构以及之后的费曼架构都增加了光互联的比重，所以中美两边半导体的领头羊都把光互联作为自己下一代技术的核心。 想要了解光互联的老板，强烈建议看一下我之前的视频，深挖光互联供应链韬定律的论文原文，以及中外各大机构对韬定律的看法，我都放在会员资料库，感兴趣的老板可以支持一波。马道世界，帮你看清世界，我们下期再见！
7308马儿聊世界
07:42查看AI文稿AI文稿套定律火了，不但有希腊字母，还被叫做定律，还是华为出的，还和 ai 半导体芯片有关，这简直就是科普的重灾区啊。 但是我也不是专业人士，所以我认真观看了套定律的发布会，阅读了预发布在 china xiv 上的论文，同时呢，又预习了与其相关的芯片制造流程、半导体工艺以及数电摩电中的 rc 电路等相关知识，希望可以用大白话给大家讲明白。 套定律说的详细点叫套缩放定律，其实就是提出了一种新的 scaling log。 在 技术领域，这个 scaling log 可是无处不在，用 在半导体芯片上就是统治多年的。摩尔定律，就是晶体管尺寸越小，芯片性能就越强，用在大模型上，就是参数越多，模型能力越强。那再比如说，用在我们人身上，就可以是学习的时间越多，期末考试的分数越高。 总之呢，就是找到了这么一个定律，它既是历史经验的总结，比如说确实发现学生延长了学习时间，可以提高成绩，同时又是未来发展的理论指导。 之所以各个领域的 skill level 如此受欢迎，正是因为它简单粗暴。比如说让学生哐哐学就行了，啥也不用管，成绩自然就提高了。但是凡事都有个度， 比如说让学生天天不睡觉去学习，那成绩肯定是不降反升了。那在芯片领域也是如此，摩尔定律已经失效了，尤其是进入七纳米之后，在几何层面的记忆索小的红利已经消失了。要说明白这个事，还得从芯片上最小的结构开始说起。晶体管。 晶体管可以简单理解为一个开关，断开表示零，联通表示一，当然实际的芯片逻辑就是由一个个的小晶体管构成的。 过去的几十年里，半导体产业一直以纳米作为衡量技术进步的单位，大约每隔十八个月，晶体管尺寸缩小，频率上升，单位逻辑门的成本下降，非常舒服。 但是呢，当晶体管尺寸缩小到一定程度时就不行了，会出现一些微观层面才会遇到的问题，比如说漏电，可以理解为断开的开关仍然会有电流经过，所以后来人们在微观结构上开始做手脚，出现了 finfied 等技术的改良。 但是这个时候半导体工艺有多少多少纳米这个词已经不像之前那么单纯了，之前就是单纯的指晶体管中的三极长度，但是现在长度没法再缩小了，但是呢，通过结构上的改造，仍然能提升芯片的性能，那这该怎么起线呢？ 聪明和狡猾的人类发明了等效尺寸这个概念，比如说我晶体管的工艺仍然是二十纳米，但是我通过结构上的一些改造，它的性能提升到了理论上三纳米的水平，那我就说自己是三纳米。 这个问题导致了各个厂商的标准不一样，理论上就是说我自己想等效多少纳米，那就是多少纳米，反正你也不知道我是咋算的。 同时呢，也导致了我们这些科普博主非常头疼，每次解释这个问题的时候，都是要资料没资料，要图片没图片，死活也说不清楚。那这样一个既失去了对比意义，又增加了咱老百姓理解成本的历史遭迫，为啥不放弃呢？所以华为的这次的第一个目标就是提出一个新的衡量指标，炮 及时间维度上的缩放，代替传统晶体管尺寸的这个衡量指标。那为什么起了这么一个奇怪的名字呢？套输入法我都不知道怎么打出来。那这就不得不提到电路中的 r c 电路， r 就是 电阻， c 就是 电容，连起来就是个 r c 电路了。芯片上呢，到处可以抽象为这种 r c 电路， 我们可以把电容想象成一个水桶，只不过里面装的是水，而不是电盒。电阻就是水管，有入水管和出水管，当水桶被装满水时，对应的数字是一。反之，如果把水放干净了，对应数字是零， 那么这个从零变化到一，或者从一变化到零的时间就是一个非常关键的信号时延。那这个时延和什么有关呢？第一，桶的大小。第二，水管的流速， 这个桶越小，同时呢，这个水管越短越粗，装满这个水的速度就会越快，对应到电路中就是一个电容的充放电速度更快，那对应到数字中就是零，变化到一的时间更快。 这个 r 和 c 都是物体固有的属性，所以说它们的乘积也是个常数值，我们给他定义为时间常数套，那你可以算一下电阻乘以电容的量缸也确实是秒。 这个数字越小，电路中的信号的时延就越小。而我们在芯片上折腾来折腾去，最终的目标其实就是降低这个时延， 缩小晶体管尺寸，仅仅是为了实现这一目标的其中一个手段而已。比如说华为这次提出了一个逻辑折叠的技术，究竟怎么实现呢？我肯定是不懂的， 我的理解大概就是之前的思路呢，是在二维平面上缩短距离，缩小尺寸来让信号传的快一点，而逻辑折叠是在垂直方向上通过键合技术连接，进而缩短距离，加快时间，有点像虫洞一样。 所以说，纵观几年的技术演进，早就不是以缩小筋骨尺寸为目标了，而是降低食言。所以我们自然需要一个更大的 scope 来指导我们前进，这就是华为的套定律。那有人就会说了，这不是大家已经都在这么做了吗？华为不就是总结一下而已吗？ 那这我就要批评一下你了，就算是这个角度，那凭啥就不能是咱国家总结呢？马斯克提出了一个第一性原理就行，咱们提一下就不行了。 虽然套这个名字来自 rc 电路的时间长数，但华为论文中的这个食言定义更为广泛。具体呢，分为晶体管层、电路层、芯片层、系统层的时间延迟，每层都有不同的解法。 所以说原文中也说了，套之所以能够成为一个有效的核心指标，而不是对基友的指标的重新命名，是因为它在整个堆栈中具有一致性，频率、延迟、待宽和吞吐在各自层上都受套支配。 公益技术人员、电路设置人员和系统架构师可以围绕同一个量并用相同的单位展开讨论。炮式实践，端到端全站协调优化的共同语言，过去那种各层独立优化、持续作为残差的时代已经结束了。 呃，最后说一下我的个人观点，第一，为什么是华为提出这一定律呢？其实我觉得就是争夺话语权嘛。 首先，芯片制成已经到了瓶颈，但是美国依然能够享受到先进工艺带来的红利，所以呢，提出了新的指标的动力就没有这么强。但是呢，华为却不一样，二零二零年之后，我们知道先进工艺就受限了，简单说就是不能使用 euv 光刻机， 小尺寸的晶体管造不出来，那如果仍然用之前的以晶体管尺寸为衡量先进技术的指标，显然是对我们不利的。在结合这六年，华为确实是从其他维度找到了突破摩尔定律的方法，所以呢，进行了一场话语权的争夺，重新定义了先进之城的衡量指标， 这个我觉得既合理也是好事。第二，这个定律我觉得其实和摩尔定律有个本质的不同，就是摩尔定律是可以直接指导半导体产业的发展方向的，就是缩小晶体管的尺寸嘛。但是华为这个套定律更像是一个目标，我暂时还没有发现它可以直接指导怎么造芯片这个路线。 当然还有一个目标就是可以提升行业的信心嘛，就是说告诉大家摩尔定律依然存在，只不过是换了个 scope 更大的描述而已。 那这就要看今年秋季发布的麒麟芯片是否有他的论文和发布会说的那么好了。我在视频中没有说，也是因为这只是单方面的一个数据暴露，而不是公开的测评结果，那我们就拭目以待吧。 第三，很多自媒体呢，又开始老样子，要么就吹上天，要么就说的没意义。其实我觉得还是那个更古不变的道理，就是太阳底下没新鲜事，现在已经不可能有什么惊世骇俗的技术突破了，更何况只是一个技术定义和展望而已。 但同时呢，我觉得这件事是有意义的，即便是争夺话语权这一个目的，我觉得也是有意义的。我们能接受别人用等效尺寸这种欺骗性的描述来宣传自己的芯片，那为什么就不能接受咱们提出个新思路来打破这个话语权的垄断呢？好了，本期视频就到这里，我们下期再见。拜拜。
4345飞天闪客
10:23查看AI文稿AI文稿这个华为的滔定律啊，是昨天发布的，马上今天这个各大网站呢，就开始热议，大量的视频出现了，现在这么一个纯粹的 技术的发布，已经变成了百姓讨论的话题啊。那么起初呢，我也以为是不是华为受制于这个先进之城，没有 euv 的 光刻机 而做出来的一个妥协替代方案啊，也就是所说的菜不够罐头凑啊。但深究半导体技术的底层逻辑啊，我们也发现华为半导体专家啊，其实他真正抓住了芯片的本质的核心 啊。穆尔定律呢，几十年的核心逻辑，从来不是把静电管做的越小越好，而是通过缩小尺寸，让这个电信号呢，跑得更快，延迟更低， 工耗更低，效率更高啊。既然物理制成已经达到了天花板进水管的尺寸呢，无法进行微缩，那产业迭代的唯一的出路就是直接让电信号提速，把全链路的时间损耗压到极致。 那这次华为何庭波发布的掏时间微缩定律，是全球半导体行业里边的一个重磅的突破啊，也为这个陷入平静的硅基半导体 找到了第二春，彻底开启了全新的后门时代。结合何廷波发布在中科院预研本平台的那个论文啊，题目是多层电子的时间微缩理论 套定律也结合我这些年呢啊，苦苦的啃了几本芯片设计和制造的书以后的那点行业感悟，那么我呢，试图用通俗一点的语言来讲明白这个全新的行业范式。 一九六五年，格登摩尔提出了摩尔定律啊，成为半导体行业五十年的核心的发展范式，集成电路的晶体管数量每两年呢翻番啊，芯片性能随集成度的提升持续的对待。七五年的时候， 邓纳德塑放理论应运而生，进一步的完善了这个行业规则啊，进水管数量缩小的同时，电压可同步比例缩小，实现了尺寸更小，功率更低、性能更强的正向循环。 几何塑放搭配邓纳德的塑放两大理论呢，相辅相成，推动着半导体产业的实现史诗级的迭代制成呢。大家都知道，从几十纳米啊，一路 精进到十纳米，七纳米，实现了镜铁管密度、能效比、性价比的指数级的提升，这行业呢，也越做越大，越做越重要。 但是呢，现在这个运行半世纪的黄金规则，在七纳米节点上呢，已经走向了失效。如今行业面临的无法突破的物理制故室，先是邓纳德的塑胖彻底的失效了， 定压无法随着尺寸缩小同步降低啊，这功耗降不下来，后续的摩尔定律呢，也进入到半失效的一个状态，即使现在台积电可以量产五纳米，三纳米， 有了这样的制成，但只是勉强推进，不仅制造成本飙升到离谱，性能提升的边际也大幅的降低， 还始终被什么漏电家具啊，发热失控啊，按规闲置等问题的卡住啊。对于被这个 euv 光刻机卡脖子无法跟进极致几何微缩路径的华为而言呢，继续死守传统的文尔定律等同于走进死胡同。 这也意味着半导体行业持续五十年的尺寸更小，数量更多，性能更好，成本更低的传统迭代模式彻底宣告瓦解了。 自此呢，半导体的核心发展命题就要改写，行业不再比拼晶体管缩到多小，不再依赖光刻机极限突破，而是转向了全新的方向，时间优先，空间服务于时间啊，这就是 我们著名的华为的逃定律。纵观芯片的数十年迭代，所有的几何微缩的底层，目的都是为了减少时间的损耗。 更小的晶体管是为了降低开关的延迟，更密集的布线布局是为了缩短信号传输的距离，更高的集成度是为了减少模块间的数据交互的耗时。 所有的硬件迭代的终极目标从来都是提速、降延迟，本质都是对时间损耗的优化。华为呢，将代表电路时间长数，要用一个希腊字母韬来定义啊，就出现个韬直， 以此构建全新的一个塑胖理论。通俗来说呢，时间长处掏直就是一套系统的固有的耗时。比如说你从家里到学校啊，你用力跑，用力跑，那就是三分钟啊，这是就是极限的一个值 啊。但是呢，这是可以优化的。比如说，你现在呢，找到了一个能超的近路啊，改变了一个行进的路径，能把这个时间呢降到两分钟啊，这个时候呢，你的掏直就得到了优化。芯片阶段呢，也是这样子， 进铁管开关的速度现在已经接近了物理极限了。但芯片的设计中呢，大量的这个布线的迂回路径的涌于模块布局的不合理，它造成了巨量的无效时间消耗。 针对这些行业痛点，韬定率呢，就构建了进铁管电路芯片系统四层的全站时间的 缩微体系啊，全方位的压缩这个掏汁消除无效的耗时。第一呢进水管的层级啊，进水管优化，进水管本征开关的延迟，大幅的降低 线路当中的寄生的电阻和电容，从物理层进行提速。第二呢就是电路层级重构信号的这种传输的路径，优化核心的 r、 c、 e 传输的延迟，解决不限涌流带来的这种损耗 啊。第三呢是芯片这个层级，优化算力调度和内存访问的逻辑，减少数据读写的延迟。第四呢是系统层级优化多多设备多模块端到端的传输和同步机制啊，压低全系统的耗时。 韬理论当中最核心的一个颠覆性技术就叫做逻辑折叠啊，可以用一个经典的故事来讲透啊，一个老国王临终前呢啊，要求五个儿子来分割国土 啊，而且要求呢，任何两块国土都必须接壤，这些儿子们就在平铺的地图上开始分割， 百般尝试以后啊，都实现不了啊，比较犯愁啊。最后呢，一个智者出现了，说是能分割，你要把这地图呢进行一个折叠，原本相邻最远的土地不能接壤的，现在瞬间紧密的连接。 这个正是逻辑折叠的核心的一个内涵啊，传统的芯片设计呢，是纯平面的布局，所有那些逻辑门预算电路 平铺在单层的这个柜片上啊，依靠上层金属层走线连接距离越远布线越长啊，产生的寄生的 r、 c 的 损耗就越大，关键的路径延迟就越高啊，芯片的速度就受到限制。 那逻辑折叠呢，彻底打破了这个平面布局的物理局限啊，将核心关键路径的逻辑电路拆分布局到两层甚至更多层，垂直堆叠的有圆层 啊，经过这个超细间距的混合键合技术，实现层间的超短互联，彻底摒弃了永长的平面绕线，让远距离的电路啊就近给我衔接 这样的能够极致压缩传输距离和这个延迟。这套全新的理论和技术体系啊，是华为深耕了六年的一个自研的成果 啊，且经过了海量的量产的验证。目前华为半导体已经面向移动终端、 ai 算力、汽车、电子啊，工业控制技术设施等全场景完成了三百八十一颗芯片的设计和量产， 全方位验证了这个掏时间塑放理论的可能性、先进性和落地性。 这个呢，也正式的宣告一个时代的落幕和新生依赖极致光刻几何尺寸微缩的芯片的迭代时代 彻底的终结了，全层级的套协同的优化，立体升级的后摩尔时代正式的开启了。 往后呢，评判芯片强弱的标准将得到彻底改写，你不用再问说这个芯片呢是几纳米的，而可能要问说这芯片的掏值够不够优秀。
3279碳和氢
17:492.1万内部看美国
04:08查看AI文稿AI文稿华为海思的滔定律是不是吹牛逼，我应该能讲的很清楚。有人问了 grok， 也就是马斯克诺的那个 ai， grok 是 这么说的，他说芯片行业里用了十几年英伟达， amd， 苹果、英特尔天天都在玩的这些关键路径优化，逻辑重构，持续收敛 这些常规操作啊，集中打包了一下，然后郑重其事的取了个高大上的名字叫滔定律，再拿到国际会议上一宣布，仿佛中国半导体界就突然开天辟地了一样。 那这种说法呢？恨国党民也在疯狂的传播。举个例子，有 amd 的 三 d 对 叠，这个是把 sirram 缓存芯片对叠在 cpu 的 上方，或者有英特尔的三 d 分 装，这个是把计算粒心和基础粒心上下对叠好，那这里就有第一个混淆点了， 你说这些半导体企业有没有三 d 对 叠技术？有，但不论是 gore 的 回答，还是 amd 和英特尔的这个对叠技术呢？都是芯片与芯片之间的对叠，是一整个逻辑电路和另一个可能是内存，也可能是什么其他东西的芯片的 堆叠的分装。而华为的涛定律之所以开天辟地，堪称国产半导体的 deepsea 时刻，因为它堆叠或者说它折叠的是逻辑电路本身。我和各位观众一样，我也不是专业搞芯片的，所以我花了四五个小时在 ai 里排除了大量的虚假信息，通读了两遍和停播的论文原文，最终现在用两分钟的时间通俗易懂的总结给大家。 处理器是用逻辑电路来完成计算的，我们对他的要求就是尽可能的提高能力，密度就是相同面积下尽可能算的更多，算的更快。那么摩尔定律的意思很简单，就是把每个计算单元做的尽可能的小，然后呢，其他半导体公司的堆叠技术呢？其实是为了加速逻辑电路和外界通讯的速度， 或者说是在一个二维平面上去优化逻辑电路内部的通讯时间。但是他们的逻辑电路本身我们可以简单的理解为是一个二维平面化的。 那么华为对逻辑电路的折叠是手段而不是目的，并不是为了折叠而折叠，目的是要让芯片算的更快，快才是目的。那既然我没有最顶尖的光刻设备，在缩小单个逻辑单元的尺寸上我没有办法，那我就缩短逻辑电路内部每个逻辑单元之间的通讯时间。 我打个比方，现在你在一零一号房间，你的工作完成了，要交给二零六房间的同事，那现在的芯片设计，二零六和一零一在一个平面内，你走过去可能需要一百米， 华为呢，就直接把这个二开头的房间全部搬上了二楼，然后做了很多很多的楼梯，这个时候你从一零一到二零六可能只需要走二十米了，那你们的工作效率一下子就提高了很多。 当然这件事情非常难，非常非常难。比如你把哪些房间留在一楼，哪些房间搬到二楼，楼梯怎么布置？一楼和二楼每一个房间的位置怎么定才是全区的最优解， 这个需要极强大的软硬件一体能力，否则就很有可能出现设计失误。本来你从一零一比如说到二零一只需要走五十米，结果搬上门搬，搬到楼上以后可能反而需要走六十米， 这种情况在设计不当的情况下也是有可能的。所以何婷波在论文的最火原话翻译过来是这么说的，他说未来十年的工作范围已经明确，许多问题仍未解决， 没有任何一个组织能够独自应对。工具链标准、精准测试啊，设备的物理特性以及经济模型，这些都需要来自华为公司以外的伙伴一起贡献。因此，本报告既是一份来自该领域的报告，也是一份邀请。 所以回到最开始的问题，华为掏定律是吹牛逼吗？如果华为做不到，那就是吹牛逼，你管啥不管埋呗。这个思路形态，半导体公司不是没有想到过，只是因为确实太难了，做不到。在过去的几十年里，一直都是缩小体积更容易一些。 现在摩尔定律到天花板了，或者说进一步缩小体积已经没有意义了，那半导体就不发展了吗？肯定还是要发展的。那这个时候华为第一个站出来说，我们不卷体积了，我们去卷时间吧， 但是你要卷时间，就会有无数个难如登天的问题等着你，比如更复杂的光刻过程会导致极低的量率怎么办？比如两层逻辑电路之间怎么散热？ 比如我前面提到的，你怎么去设计通道和分层，去实现整体的计算速度提升这些问题的难度在以前可以说是比提高光刻机的性能更难更贵的，所以大家才会不约而同的去等这个阿斯麦出更贵的新款，而不是去做三 d 逻辑电路嘛。 所以华为到底做不做的出来？看今年 mate 九零的麒麟二零二六呗，丑媳妇总得见公婆。如果麒麟二零二六用落魄的工艺制成，能做出先进的性能，那就是华为真牛逼。那如果麒麟二零二六翻车了，那就是华为吹牛逼是真的还是吹的？我们秋天见。
2800阿维塔12日记
08:36查看AI文稿AI文稿新闻都看了吗？什么新闻呀？华为发布的这个掏定律，哇，这是一件足以改写人类科技史的大事。 我敢说，十年后回头看，这一天会被刻在半导体产业的里程碑上。哇，这几天哈，华为当着全球所有顶尖半导体科学家的面，正式发表了掏定律。 太牛了，这不是什么学术论文的自娱自乐哦，嗯，这是中国第一次在全球半导体领域亲手写下了指导整个产业发展的游戏规则。 过去整整五十年，全世界的芯片那个公司哈，都只有一个信仰哦，那就是摩尔定律。所有人都在同一条跑道上拼命往前冲，比谁能把金片晶体管做的更小， 从二十八纳米到十四纳米，从七纳米到三纳米，一路卷到了原子级别，但现在所有人都撞墙了。嗯，而且是两面铜墙铁壁， 一面是物理墙，晶体管再小下去，那电子呢，就会像漏水一样，直接就穿墙逃跑了。量子碎穿效应会让整个芯片彻底失效。 那另一面呢，就是经济强了。嗯，建一条三纳米的生产线要烧掉两百亿美元。哇，那贵到连台积电都要掂量掂量了。对，那说白了哈，摩尔定律早就已经是一具实体了，只是没有人敢公开念倒刺而已。 整个行业都陷入了前所未有的焦虑，美国人卡着光腚，日本人赚着材料，韩国人拼的老命卷制程， 所有人都在原地打转，谁也不知道下一步该往哪走。对，就在这个啊，所有人都绝望的时刻，华为站出来说了一句话。什么话呀？这条路走不通，那我们就换一条路走。 哇，这就是逃定律最可怕的地方，他根本就不是在原来的赛道上跟你比谁跑得快，嗯，而是直接换了一个你连管都管不着的新赛道哇，摩尔定律讲的是几何微缩，比谁把房子盖的更小。 而逃定律讲的是实践，所谓比谁让房子里的人跑得更快， 那用一个最通俗的比喻哈，嗯，以前呢，大家都在比谁能把城市的路修的更窄，楼盖的更密。 那这样的话，车呢？从 a 点到 b 点的距离那就缩短了呀。对，但现在路呢，已经窄到连车都过不去了，楼也密到没办法再盖了。是的，那华为的思路是什么呢？是啥？ 不修窄路，直接修高架，建地铁，优化整个交通系统？太牛了，那辆车呢，跑得更快，照样能提升整个城市的运行效率啊。嗯，而现实哈，这一切的核心技术就是逻辑折叠。 传统芯片的晶体管啊，都是平铺在一个平面上的，那信号呢？从东跑到西，物理距离摆在那里了，再快他也有极限啊。嗯，华为的逻辑折叠盒相当于在芯片里盖了一座摩天大楼， 把原来平铺的晶体管立体折叠起来，信号不用横着跑几毫米，直接就竖着穿透了走线的距离。断崖式的缩短， 时间延迟被大幅的压缩了。这不是什么 ppt 上的科幻概念哦。嗯，这是已经被时间验证了六年的成熟技术了。 何婷波哈在台上轻描淡写的说出了一个让全世界都倒吸一口凉气的数字。什么数字？三百八十一款哇，过去六年，华为基于超定力已经设计并量产了三百八十一款芯片， 覆盖了手机、服务器、通信等各个领域，当全世界还在实验室里为三纳米、两纳米真的头破血流的时候， 华为已经用一条全新的技术路径，把几百块芯片塞进了千行百业的产品里了。你以为人家在被制裁躺平？不是，人家在你看不见的地方把整个桌子都掀了。哇，那更狠的是好。嗯，华为给出了时间表， 今年秋天，全新的麒麟芯片就会正式发布，这将是全球第一款完整的采用逻辑折叠技术的手机芯片。 而到二零三一年，基于涛定力的高端芯片晶体管密度将达到一点四纳米制成的同等水平。 一点四纳米是什么概念？目前地球上最先进的量产制成还卡在三纳米到两纳米之间。一点四纳米是所有西方巨头的梦中情人啊。嗯，离落地至少还有五到十年的差距。 但华为说，不用等光刻机突破，不用看任何人的脸色，我们从另一条路直接杀到了同样的终点，这才是真正的降维打击哇。封锁的前提是什么？ 是啥？是你要走在人家的路上啊？嗯，但人家根本就不走那条路的时候，你直接就砸下几千亿美金的打造了所有封锁卡口，瞬间就变成了一堆废铁了。 这不是绕着制裁走的小聪明，这是从底层重新定义芯片演讲逻辑的理论革命。 他不是告诉你哎怎么去唯独下苟活，而是告诉你唯独本身已经没有任何意义了。对，发布会结束不到二十四小时，全球主流媒体集体刷屏，所有人都看懂了这件事的分量。 过去哈半个世纪，半导体产业所有的游戏规则都是西方定的，摩尔定律是美国人提的， 芬菲特是美国人发明的，光刻机是荷兰人垄断的。中国企业从来都只有学习的份，没有定义的份。是的，但今天不一样了， 华为在 i e e 这种国际顶级的大脑正式发表了一个新定律， 这不是关起门来自嗨哦，嗯，这是当着全世界的面说，新规矩我来定，而这背后，是整个中国半导体的价值重估。 过去哈，炒华为的概念股，炒的是国产替代，是补短板。但现在逻辑彻底变了，现在是跟着华为一起定义新规则，开拓新路径。 那真正的机会啊，已经从传统的质层突破，大规模的迁移到了架构创新、先进风装、新型材料和国产 e d a 上了。 从芯片设计服务的星云股份、灿星股份，到先进丰登的长电科技、丰富微电，再到散热材料的有源粉材、华海诚科，以及国产 eda 的 华大酒田、广利微，整个产业链都将迎来一次前所未有的爆发。 今天的华为，用掏定力完成了三件事情，第一，理论颠覆，从空间到时间，为撞上物理南墙的半导体产业开了一扇全新的窗。 第二，实战碾压，三百八十一款量产芯片加秋季即将发布的麒麟芯片，用实实在在的产品告诉世界，这不是科幻小说。 第三，格局重构，中国企业第一次站到了半导体理论创新的最前沿，从规则的接受者，变成了规则的制定者。芯片战场打了半个世纪，一直都是别人定规矩，我们跟着跑， 但今天，规矩的币第一次握在了中国人手里。
3822曾章见真章
04:53查看AI文稿AI文稿上一期华为掏定律的视频火了啊，我看了圈评论，有三个问题被问的最多，第一个就是掏定律的三 d 堆叠，和之前的三 d 堆叠有什么区别？第二个呢，是台机电，有最先进的光刻机，为什么不做这个技术？还有呢，就是这种形式，它散热怎么办？关于这些问题，我做了一些调研，又托华为的朋友帮我打听确认了一下，所以本期视频 把这三个问题尽可能说清楚。点赞，上车，我们正式开始啊！第一就是韬定律的三 d， 和你以前听过的三 d， 它并不是一回事，华为在论文里用的是逻辑折叠，并没有自称是三 d 堆 叠，但供应链上也是垂直堆叠加混合键合，它和广义的三 d 堆叠确实是同源的，所以确实可以放在一起。对照来讲， 那你以前听过的三 d 堆叠基本上是两类，一类呢，是存储级，比如说 hbm 内存，把存储单元在 z 轴方向堆起来。这个呢，在二零一零年代啊，就已经比较成熟了。而另一个呢，则是封装级，比如说苹果 a 系列芯片啊， p o p 内存 d s o c 华为 mate 八零 pro max 双 d i e 叠封， 把两颗已经做好的独立芯片在封装阶段给它叠起来。滔定律说的则是第三类，单 d i e 内部标准单元力度的逻辑层堆叠。 说人话，就是把同一颗 cpu 内部的关键电路从一层来折叠到两层，层和层之间用混合键合连接。注意啊，这里是标准单元密度，不是整块芯片叠整块芯片，而是 cpu 内部的电路单元按单元级别去拆到两层。 而这个技术呢，则是台机电，包括英科尔商用产品目前还都没有做到的。他们的量产方案呢，目前确实都停留在模块级别。那具体的数据呢，我也翻了华为官方的论文， 华为给的目标是麒麟二零二六，在不换工艺节点的情况下，晶体管密度从幺五五能长到二三八，能效提升百分之四十一，频率提升百分之十三。 第二个问题呢，就是台积电、英特尔，哎，他们都有先进的光刻机，为什么不做这个技术呢？谁跟你说他们不做呢？他们也在做，但时间表完全不一样。台积电啊，当前间隔距离是六微米，二零二六年二月才刚刚正式进入 高量场环节，那规划到二零二九年能降到四点五微米。而英特尔呢，当前是九微米，下一个目标呢，是要做到三微米。那华为论文里给麒麟二零二六的剑核间距呢，则是一点五微米啊。 如果这个数据没有夸大的话，这个工艺在数字上确实已经领先于台积电和英特尔当前的量产指标了。不过呢，这其中还有两点我就要说清楚。第一就是台积电，英特尔的三 d 堆叠主要浮于大蒜粒 ai 芯片和服务器， cpu 是 模块级的， 而华为首发于消费级的 soc， 它是单元级的，这个呢，是行业里之前应该是没有先例的细分。第二就是更关键的优先级， 台积电的主路，他还是几何缩微 a 十四节点，光逻辑密度他还能再涨百分之二十以上。也就是说啊，他们没有必要现在就把所有筹码压在那个三 d 上，而华为则是几何缩微的下一层几乎被完全堵死了，国际上的先进技术根本不像咱们开放，所以三 d 折叠是被现实推上去的。主路 业是为什么我昨天视频里会说，塞翁失马焉知非福。第三啊，这么叠的话，散热怎么办？工程上，业界对于三 d 堆叠的散热有几条主流的解法，华为的论文里明确指出了其中一条。 第一个呢，就是架构层简热业界通用的做法，把不会同时工作的电路堆在一起啊，每一时刻每一层，它只有部分电路在发热。 第二呢，就是 t s v 啊，导热同柱，业界的主流方案，比如说华为的 mate 八零 pro max 双 d i e 迭峰已经在用了硅铜孔呢，不只用来传递信号，也是热量的投入，把热从内层导到外层。第三呢，则是低温混合键合。这一条呢，就是华为论文里明确点出的两大技术支撑 之一，降低键合工艺的温度，给堆叠层之间省出热预算。这个可能也是为什么啊，这个技术会在华为手机上现出， 因为散热在手机这种五瓦级的这个 soc 上，它是能搞定的，但不代表在 ai 服务器这种上百瓦级别的大芯片上也能搞定。华为的路线图里其实也承认了这一点啊，升腾真正引入逻辑折叠是二零三零年， 比二零二零年的手机线整整晚了四年。这四年的差距，本质上就是手机和 ai 大 芯片在散热上的物理差距，可能还需要更多的时间去攻克。 所以呢，三个问题结合起来看啊韬定力的三 d 是 行业前沿方向，技术上，不只是华为一家在研究，但在工程落地的紧迫性和实施力度上，华为做到了别家现在没有做到的事。 台积电会做，但更慢，目前也更粗，散热是真正的难点，但手机级目前来看是有了解法， ai 服务器级可能要等到二零三零年。 所以说啊，华为二零三一年那个等效一点四纳米支撑目标，这里的等效指的是密度等效，而不是工艺等效。同样算力能力，不一定就是同样的功耗和性能。总之呢，最近的观察窗口还是今年秋天 mate 九零上的那颗千芯片是骡子是马，到时候真可以拉出来溜溜。
3178孕哥（我是HYK）
05:59查看AI文稿AI文稿谁都没想到，华为将物理折叠做到了天花板级别，现在又用逻辑折叠重写了行业规则，那句怎么折都有面，还真不是空话。全球半导体行业被摩尔定律统治半个多世纪，所有人都在死磕，把晶体管越做越小， 直到物理极限撞墙，成本飙升到天文数字一条死胡同走到黑时，华为站了出来，正式发布掏定律，用时间缩微替代几何缩微，用逻辑折叠把芯片从平房盖成高楼。很多人震惊发问，这场堪比范氏革命的突破，为什么不是由英特尔、三星、高通这些巨头主导， 偏偏是被美国极限打压了六年的华为给掏了出来？华为能提出掏定律，最直接的原因就是残酷的路，不换道就是死路一条。 过去几十年，全球芯片大厂都顺着摩尔定律狂奔，不断砸钱追三纳米、两纳米、一点四纳米。但美国一纸禁令，直接掐断华为获取 euv 光刻机和先进工艺代工的可能，正面拼纳米制成这条路从源头就被封死， 别人还能继续在原有赛道稍前迭代，华为却连参赛的资格都被剥夺。正是这种置之死地而后生的处境，逼着他必须跳出框架思考。既然做不小，那就做更快。既然摊不平，那就往上叠。既然空间到顶，那就向时间要效率。 别的巨头是不想换道，华为是不得不换道。别人是优化现有路径，华为是直接重建一套体系。美国越封锁、越限制、越卡脖子，华为就越被逼着彻底抛弃旧规则，走出一条完全自主的新路。 韬定律不是实验室里的浪漫构想，而是在封锁线下用六年时间、用生存压力硬生生逼出来的破局方案。 韬定律，不是一个单点技术，而是一套覆盖器械、电路、芯片、系统的四层全站协调体系。这恰恰是华为独有的长板。 在砌件层，优化晶体管电阻、电容从物理底层压缩食盐。在电路层用逻辑折叠把平面变成立体，大幅缩短走线距离。在芯片层，软硬件深度协同、精细调度、数据流与指令流。在系统层，重构总线与互联协议，打通芯片间高速通道。 全球很少有企业能同时掌控芯片设计、砌件、工艺、架构、算法系统、软件、总线协议全套能力。高通，强在芯片，但不做系统与砌件。 台积电强在制造，但不做设计与架构。谷歌强在系统，但不做底层器械。而华为从五 g 基站、交换机、手机终端到海思芯片编程构设计全覆盖，这种端到端的全站能力，让它可以从顶层到底层统一优化，用同一个时间传输套贯穿整个链条。 别的企业只能在一个环节做改进，华为却能四层联动、整体跃迁。这种能力不是一天练成的，而是三十多年在通信、计算、终端产业里沉淀下来的体系化壁垒。最难得的是掏定律，不是先喊口号再补技术， 而是先量产六年再发布理论，用实打实的产品支撑行业新定律。从二零二零年被全面制裁开始， 华为就已经默默启动逻辑折叠与时间缩微路线。六年时间里，在外界看不到的地方，它完成了三百八十一款芯片的设计与量产，覆盖基站、终端、 ai 汽车等场景逻辑折叠技术从验证到成熟， 晶体管密度提升百分之五十三点五，能效提升百分之四十一。今年秋季，新麒麟芯片全面落地，二零三一年量产，对标一点四纳米等效能效芯片， 绝大多数科技公司是论文先行，华为是产品先行，绝大多数巨头是规划未来，华为是用未来技术活过今天。这种把生死压在前沿创新的长期主义，在全球科技行业都较为罕见。 而且华为每年都有千亿级的研发投入，持续十几年不动摇，在最困难的时候也没砍研发，没断投入。正是这种不计短期回报的坚持，让他在别人追逐嫉妒财报时，悄悄完成了半导体底层范式的换代。 除此之外，韬定律的核心是压缩时间延迟，提升系统效率，这正好命中了华为最擅长的领域。华为起家于通信设备，从程控、交换机到五 g， 一 辈子都在和食言带宽链路同步打交道。 它比任何人都理解，系统的真正瓶颈，往往不是单个单元的强弱，而是传输与调度的效率。台积电、英特尔的思维是把晶体管做小，密度拉高就行。 华为的思维是让信号少，走路快，走路不绕路，整体效率才是真性能。一个是空间密度思维，一个是系统实验思维。当摩尔定律撞墙，空间走到尽头，通信出身的华为反而用最擅长的方式，重新定义了芯片进步的路径。别人把芯片当器械做，华为把芯片当网络做。 别人拼面积，华为拼流速，别人堆数量，华为提效率，这种跨行业降维的工程思维，是华为能提出滔定律的独特密码。最后一点也是最关键的，华为敢做规则制定者，而不是规则跟随者。 过去几十年，半导体行业标准、术语、路线图全由西方定义，即便是强大如三星、台积电，也只是在既定规则里做到极致，不敢另起炉灶。华为不一样，他被卡到绝境，反而彻底想明白，跟随永远无法突围，只有重新定义规则，才能真正打破封锁。 于是他直接用中文命名韬定律，在国际顶级学术会议上提出全新产业纲领，把过去六年的保命技术全盘托出，变成整个行业的新方向。这种勇气 格局与战略定力在全球大企业里最为稀缺。韬定律的发布，标志着中国企业第一次在半导体领域从技术追赶者变成规则定义者。 回到最初的问题，为什么半导体行业的革命性突破，由被封锁六年的华为完成？因为只有华为具备绝境倒逼、全战能力、长期主义、体系韧性四个维度的关键要素。 抛定律不是一次弯道超车，而是一次换道单飞。它告诉世界，封锁锁不住，创新极限压力压不垮，坚持真正的科技自立，不是追上别人的路，而是走出一条让别人跟着走的新路。今年秋天，全新麒麟芯片将完整落地逻辑折叠技术。 到二零三一年，华为将用成熟制成对标一点四纳米等效性能。这场由华为开启的半导体革命才刚刚开始。
432燧明纪
04:36查看AI文稿AI文稿朋友们都看到华为发表的那个韬定律了吧，我看到有些博主把这事夸的吐沫星子横飞，镜头都给糊住了啊。有些博主呢，在那猛踩，觉得这事太玄乎， 可能是对这家企业某一些板块的业务看不顺眼啊，然后恨污极污，我这频道的观众还是有很强的独立思考能力的啊。 我觉得咱们应该先弄清几个问题，这个掏定律是其他国家在研究的主要方向吗？依靠这个定律的先进芯片的制造会遇到哪些困难呢？ 还有，这事真能让咱们实现弯道超车吗？如果你觉得这期视频有价值啊，希望你点点推荐，让更多的朋友看到啊。 很多博主都已经说过这个掏定律的概念了，我就不重复了啊。我想提醒你一点，咱们研究这玩意很大程度上也是因为先进制成的芯片制造长期被卡脖子，这是个事实，大家应该都认同吧。在这个背景的基础上啊，咱们逐一看这三个问题啊。 第一，三条分岔路啊！从全球来看，半导体行业早就已经陷入了制程焦虑，传统的摩尔定律正在逼近物理和经济上的双重极限。 面对这个困局呢，全球的科学界和产业界实际上分裂成了三条主要的技术路线。第一个是前沿派，试图放弃硅基材料，换上新材料， 继续死磕一纳米甚至是零点二纳米的原子级几何缩微。这条路线理论上限高，但是依然呢极度的依赖天价的新型光刻设备，所以重金投入研发的还是像台积电这样的有技术底蕴的企业。 第二个呢，是暴力派，他们不切割晶元，直接把整张十二英寸的晶元啊，做成一颗超大芯片来提供恐怖的算力。但是因为体积大，功耗高，不可能放进手机或者是汽车，只能放在特定的机房里，比如特斯拉的 dojo 项目，就准备用这样的芯片来做他们的超算集群。 第三个是折叠派，属于一个在两千年代就被国外提出的技术路线图的一个分支啊，这算不上是咱们的全新发明， 但是华为呢，结合了自身的全站能力，在前两种路线受限的环境下，被迫进行了这种工程实践。第二可能遇到了问题，任何物理定律啊，要从论文走向大规模商业化，都必须经历残酷的工程拷问。掏定律要真正实现全产业链的普及啊， 华为的前方至少横着三座大山。首先就是散热问题，二维芯片本来就已经是发热大户了， 当多层晶体管在三维空间中重叠在一起的时候，中间层的热量啊，将很难被传导出来。 如果散热材料和结构无法突破，折叠电路省下来的那几皮秒的信号延迟，会立刻被芯片过热导致的被迫降频给无情的亏回去。其次呢是制造量率和工艺复杂度，这种芯片制造难度啊，一点也不比现在的三大米小，初期的量率可能很低， 成本控制的压力也会非常巨大。最后是生态和工具链的阵痛。过去几十年来啊，全球工程师使用的设计软件、测试机台，还有英伟达的库达软件生态全都是基于二维平面布线逻辑建立的，那走向三维空间，意味着整个国产供应链必须伤筋动骨的修改模具、 重构底层算法，还得置换标准，这需要巨大的资金和时间成本去沉淀啊。那第三，能弯道超车吗？ 咱先说积极的意义啊，如果华为在今年秋季的新一代麒麟芯片以及未来的算力芯片上成功把这套理论商业化， 我觉得最核心的意义啊，是让现在国内那些非先进制成的芯片产线，也能产出等效性能逼近三纳米甚至一点四纳米的高端芯片，这就直接盘活了万亿规模的本土产能。那至于弯道超车呢？我觉得咱们还需要保持客观的判断力啊， 华为的这条折叠路径更接近换道并跑，或者在特定领域形成差异化优势，而不会直接实现全面超越。全球半导体竞争是多维度的， 包括制程能力、制造规模、生态完整性和标准影响力，这些在可预见的未来都会依然掌握在海外巨头手中。所以朋友们啊，客观看待，独立思考这事没有那些博主说的那么一文不值， 你觉得呢？欢迎在评论区留下你的观点，大家一起讨论啊！如果你喜欢我的科普视频啊，可以到抖音精选看个够啊， 里面都是跟我一样的优质博主，抖音精选条条都是宝藏视频，强烈推荐给我的粉丝朋友们下载观看啊！好了，今天内容就是这些，别忘了点赞和关注我的频道，支持对我非常重要，我们下期再见吧！
452未来学研究局
03:58查看AI文稿AI文稿现在造芯片都不需要 euv 光刻机了，华为发布了一条半导体产业的新规律，叫做掏定律。董王这趟来中国，要是华为当场甩出这张牌，那效果可比当年雷蒙多仿华时麒麟芯片复活炸裂十倍。先说说什么是掏定律，过去几十年，全球半导体产业就认一个死理叫摩 尔定律。翻译成大白话就是晶体管越做越小，芯片才越来越快。从阿斯麦到台积电，从三星到英伟达，所有人都在同一条赛道上卷制成 卷到三纳米，一纳米卷到物理极限的天花板。这条路有一个收费站，就是 euv 光刻机，谁没有这台机器，谁连上道的资格都没有。 中国正好被拦在收费站外面，于是华为换了个问法，谁说非得把晶体管往小了缩才能提性能？套定律的核心逻辑说出来，其实有种蛮不讲理的聪明，既然我没法把晶体管刻的更细，那我就把芯片内部的结构重新搭一遍，用七纳米的工艺，通过架构创新、三维堆叠、系统级优化，硬生生跑出三纳米芯片的算力和能效。 就好比两个拳手打擂台，你天天练肌肉，追求一拳两吨的爆发力，我练的是出拳角度和组合节奏，最后倒下的未必是我。你不是卡我制成吗？我不跟你在这个维度上玩了。这个想法要换别的国家提出来，大概率被人当吹牛。 不是理论不行，是半导体这行有个铁律，单一环节的突破根本活不下来。你设计出一个牛逼架构，但 e d a 工具不支持留片留不出来， 精原厂没有专门的工艺调优良率是零换件全完蛋。过去几十年，全世界多少实验室搞出过纸面上的架构革命， 全卡在这条产业链的断头路上。论文发完就进棺材。华为敢把韬定律摆上台面，是因为身后站着一整条能打通的产业链。 e d a。 工具可以专门为这套新架构做优化，金源厂可以配合新设计调工艺参数，先进封装的技术储备，早就蹲在后面等着了。 什么二点五维、三维堆叠硅、中介层、多芯片、高密度集成，全都是成熟手艺，用系统级封装把几颗七纳米的芯片拼在一起，跑出单颗三纳米的性能。 从设计到流片到封测，整个链条在同一个目标下同步叠带，快速闭环理论不再是论文，是产线上能摸得着的量率和出货量。更关键的是，这条链条上的每一环都能赚到钱。这才是掏定律真正狠的地方。 你看国内搞人工智能的，搞机器人的，搞智能汽车的，全在嗷嗷待哺等高性能 i i 芯片，但高端货美国不卖。现在有人告诉你，七纳米工艺做出来的芯片性能直接对标国外三纳米，成本还只有对方的一半不到，你 买不买？下游的服务器厂商、车厂、机器人公司没有理由拒绝这种高性价比订单。一旦砸下来，芯片设计公司吃饱，金源厂产线拉满贪薄成本，封测厂因为高密度封装的技术溢价，多赚一道。 e d a。 厂商有持续收入迭代工具设备商看到清晰的需求牵引去攻下一关。整条产业链从上游到下游全部在商业上成立， 这就形成了一个自己为自己越跑越快的正向循环。美国这些年对中国半导体使的招数，全掐在制程这个命门上，限制 uv， 禁止先进代工卡住先进工艺节点。 所有的墙都砌在越做越小这条路上。高定律等于在墙边上开了一条新路，而且这条路上没有收费站。当芯片性能的增长不再依赖制程微缩，美国砌的那些墙就全成了马奇诺，防线坚固无比，但战场已经不在他面前了。 盘棋一旦走通，被掀翻的远不止芯片供应这一个环节。过去全球半导体的底层逻辑、设计范式、制造规范，全由西方企业和机构一手定义。中国企业只能在别人画好的框框里搞应用开发和工艺追赶。套定律要做的不是在框框里跳的更快，是直接画一个新框框， 背后需要一整套新的设计方法，学新的 eda 算法模型，新的工艺控制参数，新的封测接口标准。华为和国内产业链一起把这套东西搭出来，慢慢就会长成事实。标准 标准这东西，谁先跑通，谁就有定义权。被制裁七年，华为一直在用各种方式扛麒麟芯片复活算一记重拳掏定律。如果真在今年秋天的麒麟芯片上落地，那就是照着对手的全台地板砸下去，一记重锤，台面都得裂。这 不是追赶，是换赛道。用成熟制成打出先进性能，再用庞大的国内市场把产业链养到能出海，最后用中国标准去重写。全球半导体养到能出海，最后用中国标准去重写了。芯片该怎么造的对手？
1634超感科学
04:05查看AI文稿AI文稿可惜，太可惜了，如果这次的这个涛定律逻辑折叠技术是高通苹果或者英伟达率先发布的，那这绝对是颠覆时代的半导体革命，是突破摩偶定律的终极答案，会重新定义未来十年的芯片产业格局。 可是偏偏啊，这道改写行业规则的全新的技术体系，是华为率先落地，率先公开，率先形成这个完整的技术理论的。 那画风就变了呀，这一声就来了呀，说这不都是行业玩剩下的堆叠技术吗？你华为不就是给它重新取了个名字吗？ 没有半点创新，这不就是摘桃子吗？不就是在包装概念，收割热度，忽悠不懂的普通人吗？那我换一种说法啊，华为的掏进率逻辑折叠技术本质上其实是在严格遵循你们奉为真理的马斯克第一性原理， 这样说你们是不是就能够接受了？最近嘲讽滔天了，这个言论层出不穷对吧？张口闭口就是，哎，摘桃子，玩概念炒作，没有创新，哎，我只想说无知者无畏， 发出这些质疑的人啊，百分之九十九都没有看过和田波公开的这个行业论文，也分不清楚华为逻辑折叠技术和传统的这个三 d 堆叠的核心区别，纯粹就是跟在后面，哎，跟风抹黑， 前面我们说过了对吧？过去几十年全球半导体行业走的都是几何所谓的这个老路子对吧？也就是摩尔定律的核心逻辑嘛，就是把晶体管的这个物理尺寸呢越做越小，把芯片的平面布局呢越挤越密，从七纳米啊五纳米到三纳米， 追求的就是极致的，这个尺寸的缩小，靠更小的硬件规格，提升计算速度，降低功耗，但是这条路他已经走到了死胡同了，遭遇了物理极限嘛，制成缩小到原子级别呢，电子会出现漏电漂移的问题，没有办法稳定工作，而且先进制成极度依赖高端的这个 e v 光刻机 设备垄断，成本暴涨，已经成为了西方半导体行业的小院高墙。很多人会把华为的这个逻辑折叠技术呢，和市面上的三 d 堆叠混为一谈。 传统的这个三 d 堆叠呢，只是简单的物理叠加，就是单纯的增加芯片厚度和数量，没有改变 电路逻辑和信号路径。哎，治标不治本。而华为的逻辑折叠呢，是真正的维度上的升级，它是把芯片平铺的这个电路结构像折纸一样做立体的重构空间折叠，彻底缩短信号传输的这个路径， 这是电路逻辑层面的底层的创新。那基于这个核心，华为正式提出来了掏电力，也就是半导体行业全身的时间缩微逻辑。其实这就是最标准的低频原理 缩小实验，就抛开了行业固守几十年的单一的缩小尺寸的这个固化思维，回归到芯片的本质，芯片运转的核心快慢呢，归根结底看的是信号传输的时延长短，那传统技术呢，拼尽全力只为通过缩小二维尺寸， 节省一点点这个信号传输的时间。而华为的碉堡定律呢，跳出物理二维尺寸的局限，从器件、电路、芯片、系统四个全维度系统性的压缩时间传输，从根源，从设计源头 减少信号延迟，提升运算的效率，这已经是两个完全不同的技术维度了，是降维级别的突破了，过去行业默认对吧？没有 e u v， 没有最先进的这个几何支撑，就做不出来高端的芯片性能，就永远没有办法去突破。但是华为的淘金力推翻了这个定论， 才用六年时间，三百八十一款芯片验证了芯片迭代不只是缩小尺寸这一条路，通过逻辑上的重构， 时间缩微，不用极致的先进制程，不用依赖 uv 光刻机，也能够持续的去提升芯片的性能，提升经济管的密度。这不是换名字的旧技术，这是给全球半导体行业开辟的第二条进化赛道。而且啊，伴随着魔偶定律的这个失效， 这将成为未来十年的唯一的进化赛道。哎，当然，我说再多对吧，可能也改变不了你们的进化赛道。哎，当然我说再多对吧，就像华为酷睿的手机一样，哎，我再怎么说你们都有意见， 等到苹果和三星也推出来酷折叠手机的时候，你们自然而然就接受了嘛。自有大如威武并肩，芯片行业同样会如此，欢迎关注我，我是沈先生。
1.7万三先生ultra
