华为韬定理每一层之间怎么通信
华为的滔天律这两天非常火，好多人在讲他是一个半导体技术的革命性突破，但这些人根本都没讲明白，我听半天呢，都没听出来他革命性在哪，那没办法呀，我就斗胆来给大家好好的讲解一下吧。 大家玩过不交叉连线这种小游戏没有呢？华为的掏定律啊，其实就是通过一种作弊的方式来玩这种小游戏。每根连线呢，其实都是芯片里头的一个二极管的通路电路， 但是你想让他们不交叉，互相之间还能都连上就很麻烦，很多地方就不能直接连了，在平面里头你实现不了。 比如在一张纸上，你从左到右画上几根线，然后你还想从上到下连接 a 和 b 这两个点的话，画直线肯定就不行了，你就得从左边或者右边绕。 如果这种交叉的连接特别多，那在整个这张图上画的线就会非常复杂，而且里面画圈画绕路的线路就会非常的多。 由于芯片里面的原件呢，数量太多，连线太复杂，这种芯片设计靠手画，靠人手是肯定不行了，为了便于设计呢，就产生了 e、 d、 a 软件，这就是传统芯片的设计思路和整体方案。 可华为的解决方法就是呢，作弊，你的线路画不了直线。为什么？那完全是因为你只能在一个平面上画造成的呀。 华为掏定律就想着一个办法，我还真就非得直着划，为了直接连着这个线，不干扰中间横向的这个线路呢。华为的掏定律就在三维空间里把这个电路啊架起一层来，架个桥，从中间的这个横向电路上边划直线连上， 你就说这个技术牛不牛吧？其实这种画法他不难的，说白了也就是用两张纸叠放起来，在一张纸上画，在另一张纸上也画，然后叠加 你连起来特别绕远的线路呢，超级复杂的电路图，用两张纸叠起来画的话，哎，整个思路就变了，就会简单很多，电阻就会变低，发热就会变少，传输就会变快，性能就会一下子提高好几倍。 但是请注意颠覆性的根本问题。这时候就来了这种新技术和两张纸叠起来的电路画法啊，和西方传统的一张纸的电路画法是完全不同的设计思路啊，设计步骤完全不一样。所以西方的 e、 d、 a 设计软件拿到咱们的这个方案里头也根本不好用了。 原来电路设计方案呢，也完全不能用了，甚至两张纸之间怎么绝缘，怎么联通，导致的芯片工艺标准和封装技术也完全不一样了，这就是他革命的地方。 但是你以为这就完了吗？掏定律可怕的地方可不是在这个革命性上，更重要的是什么呢？我告诉你，是兼容性，掏定律他能不能用三纳米和两纳米的光刻机呢？ 你闭眼睛琢磨他能不能用？当然能用啊，所以中国人的这个新技术可不是革命性那么简单的。 我们可以说掏定律给西方的旧技术、旧设备留了一条充分合作的路，如果你阿斯麦想要零点五纳米的芯片性能，你只要跟我合作，咱们强强联手，两纳米的光刻机，配合我的掏定律技术，直接就可以实现零点五纳米了。 我就问你阿斯麦、三星和台积电心里头痒不痒？更加可怕的是，科学现实表明，光刻机的刻蚀极限就在一纳米左右了，你再缩小精度就会发生量子碎穿效应，芯片就根本不能用了。 也就是说，西方的技术路线现在已经基本走到了尽头了，你不合作，你们也已经没有什么出路了。更可怕的是，中国是靠华为韬定力一条腿走路的人吗？很显然不是，中国正在热火朝天，夜以继日的疯狂研究 euv 光刻机啊。 当中国有了自己的 euv 光刻机以后，有了自己的两纳米甚至一纳米的刻蚀技术以后，配合自己的掏定率，做出来中国的芯片完全中国自产自研的芯片的话，性能会怎么样呢？ 那要比你高的多，这时候制成上，中国就要比西方的极限制成五到六代以上。性能上看，要比西方生产的芯片性能快上百倍，耗电更低，发热也更少。 所以现在最煎熬的就是阿斯麦了。我就问你，你现在投不投降？合不合作？不合作？最后的窗口期一过，你的一切先进都将一文不值，这才是中国最最杀人诛心的地方。透过现象看本质，我是老好人。
粉丝42.6万获赞126.0万
相关视频
06:53查看AI文稿AI文稿华为提出操井率之后，大家都喊赢麻，到底赢在哪？以及缺陷是什么？这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念，而封装你听起来很高大上，你可以把它理解为一个室内的装修设计， 就是在同样的一个房屋里边，如何把效率令到最大的一个逻辑。之前的封装大家知道什么？就一块 cpu， 一 块内存条，然后再加点硬盘啊，中间 pcb 板子一连，是不是就可以干活了？这不是我们传统理解的电脑吗？ 但是这个电脑越来越发展，到后边发现不够了，为什么？哎，我说在同样的一块地方，我能不能用更大的算力或者更大的存储能力去增加我电脑的性能？好，那我要不要把几块芯片一块封到一个里边去？ 哎，一封的时候就发现一个问题，我的芯片做的越小，我就越占便宜，是不是由一个芯片大芯片变成小芯片再塞进去的过程，实际上就是摩尔静电的原型啊？啊？之前我比如说是 是十四纳米啊，现在我变成三纳米、二纳米的，是不是我就可以去堆更多的东西在我同一块芯片里边，但是这个堆法实际上还是有缺陷，为什么？ 比如说你在手机之类需要密切的干活的地方啊，就是紧密联系，干活空间又特别小的地方，你就需要让他的交互更加的透彻，那你如何去办呢？能不能把他们直接封到一个芯片上， 好，有人就干活了。那我能不能不把这个内存横着堆了，我把它竖着堆，竖着堆之后呢，边上愚蠢一点地，我把 gpu 或者 cpu 放进去，然后我是不是就形成了一个整统一的芯片了？ 这个芯片是不是就可以去决定我整个设备的核心输出效率了？而且他们隔着更近， 理论上说电阻也小啊，是吧啊？消耗也小啊，所以是不是看起来效率更高啊？这是不是就是二点五 d 封装的一个概念？因为这边上是吧是三 d 的 啊， 然后边上又放了一个平行的逻辑芯片，所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊，比如说啊，我是个传统的内存厂，我压根就不做什么 gpu 的 生意，我就想把单位面积内， 我把它内存效率拉到拉满，那个叫什么呢？那好，那我单纯的就把内存条给他堆的更密啊，是不就可以了？所以就出来这个类似这个千层千层汉堡似的啊，然后这个摩尔定律的极限就跑了，类似这种三 d 封装的技术， 所以现在所谓三星海力士核心的技术是不就在这里边？那么华为的掏净率到底在哪呢？华为掏净率人家压根就不跟你说一样的事情，你说你为了在同一个大小的房子里边塞更多的家具，你把家具做的越来越袖珍，你这是 干活吗？还是炫技？你现在追求的就不应该是类似摩尔定律这种芯片越来越小，塞的越来越多的这样一个概念，你核心追求的你是不是建了一个小型的工厂？那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题？ 我跟你比的是，我能不能在同样面积的一个工厂里边，能把我的大芯片给塞到我这里边，并且通过我更合理的互联，更合理的布局，让所有人在这走动的时候动线更合理， 我去掉个什么东西，工人不需要绕一大圈，然后去哪个地方搬，我只需要简单的挪几步我就可以到了，所以这样的效率是不是就提升了，散热也更小了？然后虽然我芯片够大，但是我布局合理， 工人走的更少，所以在单位体积内，我是不是输出就有可能去追平你？所以我追求的是一个效率，你追求的是炫技，这个就是华为核心在提的一个问题。 好，整个事情清晰之后，我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的，为什么是骑在手机芯片里边？因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线，那么在这个二点五 g 封装和逻辑芯片堆叠上边，其实各家虽然没有明确的提出槽径率，但是 也在追求单位面积的更好的效率，并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢？ 是因为之前虽然各个厂商也这么干，但是大家知道其实国外的厂商相对的独立性，并没有华为这种更强的全占性的能力，所以虽然他在提升各个部件之间的效率以及联通的 布局合理性，但是他永远做不到华为像这种一战全齐，而且在通信领域，尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率，不仅是一个掏尽率，而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道，如果说华为我提出要这么放，未来英伟达也要这么放，好，那你先给我交点专利费用吧，是不是就从一个传统的我只能追你打的一个地位，变成了一个我也有我独特的优势的这么一个地位去了？ 好，那不足是什么呢？不足就是大家知道这次发的论文，我说是在手机芯片上，为什么是手机芯片上？大家想，因为传统的 ai 服务器没有这个限制啊，就是，所以不行，就是华为那种 超大节点啊，我一堆电脑连连在一起，你一台电脑能干？我一台电脑全连在一起，大不了我的场地更大点，能耗更大点，我也能拼，是不是？我能达到你跟你类似的性能，但是对于手机我就这么一块地，这是不是就要求装修更精致一点？那么我问一个问题，说人家 明天给你玩 a r 眼镜的呢，你现在眼镜上面就要放更小的芯片呢？你要更好的这种微型化处理芯片的这种能力呢？是不是先进制程就又被抢了一次？所以这两条路线是同样在走的，只不过大家意识到一个问题，就是摩尔定律这个地方是有极限的， 就是你现在到了两纳米，你还有多走多大的一个性价比优势，就是越走他性价比越低了，在这种情况下，哎， 我能不能在装修上面提高一些效率就显得尤为重要了，这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没？我今天没熬夜，我只是半夜醒了。拜拜。
2.3万笨鸟怎么飞
10:25查看AI文稿AI文稿大家晚上好，今天继续科普学习笔记。相信大家都被这个华为的涛定律 给刷屏了吧，听新闻说到二零三一年，华为通过涛缩放理论能将芯片制成的等效节点在二零三一年达到一点四纳米，解决我们先进制成芯片被卡脖子的问题。这篇论文呢， 是海思的总裁何廷波发出来的，也是今天刚发出来，所以在第一时间呢，我为大家解读，我读完了整个英文的原文， 希望用一种更简洁的方式，大家都能听懂的方式，给大家科普一下这个涛理论到底是什么？主要分为三个部分吧，今天第一个讲他的核心观点和战略意义，第二个讲这个技术到底是什么，怎么实现的？第三个呢， 我们国产供应链的受益方主要是哪些？哪些环节会因为这个华为主导的这样一个套理论 得到在 ai 时代的一个大发展？任讲第一个，这个它的一个背景我相信不用赘述了，就是我们的先进之城被卡脖子，然后我们又需要需要非常高端的快速的这个芯片。 所以怎么办呢？我们只能通过系统工程的办法，就是绕过平面的先进制程节点三纳米级以下。 所以华为这个套路呢，它的核心将摩尔定律的新器官能做多少？它转换了一个思路， 变成了它的系统处理计算的一个速率，就是计算的一个时间，包括芯片级的和系统级的 怎么应该被缩放？他们认为不再是晶体管的尺寸，而是这个时长。 好，它具体包括什么呢？我看下面它这个掏缩放与几何缩放的对比，就是以时间长数掏统一全站优化的新范式，它包括几个层级，第一个我们可以认为是这个，呃，从晶体管到电路到芯片， 我们认为是芯片级的这样一个食盐。另外一个呢，就是系统级，从经济管级大家可以看知道他的一个套的范围是皮秒级。电路呢，因为有些 rrc 传播池志， 这个是纳秒级。到芯片呢，就是计算和存储的一些交互，他是一个微秒级，而系统都是好秒级。 简单来说，这个华为提出这个理论，就是要在这四个维度，或者说从芯片级到系统级，降低这个掏的延迟。这个应用在哪呢？其实文中举出了三类应用。第一个是这个手机，就是大概每年快一点三倍，就掏的时间减小一点三倍， 自动驾驶一点五倍， ai 是 需求最高的，需要变成每年要减小十倍。当然如何实现呢？ 这就不得不提这个麒麟的二零二六版的这样一颗芯片，它首次地提出了 叫做 logic folding， 叫做逻辑堆叠这样一个芯片制造的理念，并且应该是已经腐竹柳片有实证了，这是一个被证明的结果。双层 logic folding 什么意思啊？ 就是相当于以前的芯片都是做一个大平层，这一个芯片呢，他是做了一个复式楼，或者说叫一个双层楼别墅。我们的制程节点没有那么先进， 尺寸相对比较大一点，一层放不下，我就叠两层之间，用这些高精度的楼梯做些互联。所以我们讨论这个晶体管密度每每平方厘米的时候，从这个两层楼结构就可以比一层楼结构提高了百分之五十五，嗯，这双层结构怎么实现呢？ 就是之前提到的去年十月一号发来个视频，叫做混合建核，金元级的混合建核，在这个上面就要用，用处非常的大， 大家可以参考一下之前那个视频啊。然后除开晶体管的密度上升了，能效也是个重点考虑的对象，这颗麒麟芯片实现了百分之四十一的能效提升， 在这个架构里当然有很多芯片性能的提升，它实现起来最重要的方式还是依赖于这个混合键合，而且它是第一代的 混合键合的 logic folding 的 芯片，大家可以看到二五年的七零、九零、三零还是 plana 平面结构，二六年可能今年的秋天 实现第一代的逻辑 folding。 所以 啊，这个混合建合这样一个堆叠的思路是他非常核心的，有我们在这里想详细讲述一下，所以他这里有提到在关键路径的门店路上，就是两层的这个就是连接两层的楼梯，用什么 超细间距，超高精度的混合间隔连接，然后呢？所以这两层因为有一个高精度的互联，两层的表现为单一的连续互联，就像额外的金属层一样。大家看到这个混合间隔的一个间距啊，就是他的一个精度在微米级，并不需要到纳米那么高。 混合结合的精度啊，国产的设备都能做到几百个纳米，就是比它这里要零点五微米啊，量率很高，所以用这样一种系统集成的办法，它可以使每单位面积的晶体管密度可以不断提升，这样呢， 打破这样一个先定之城节点的一个高要求，实现这个弯道超车是吧？然后从系统级我们要聊一下这个 ai 的 整个系统，主要是三个关键路径啊。第一个叫做 unified bus， 这啥意思？ 主要就是这个不同互联之间的一个协议，我们说的 gpu 到存储， cpu 里面的计算和 sm 单元，以及说这个机柜内的其他的硬件那些互联， 现在已存的是这个 p c i e 像 n v link， 是 吧？这个 ethernet 这样一个多层的协议，占用单一的协议代替它们，然后呢，这个可以将端到端的延迟从这个几十个微秒加减两个数量级，所以它的缩减可以达到五百倍 以后的一个这个目标呢是 system s one chip， 就是 大家都用一样的协议就减少了这个沟通成本，是吧？简单来说 这第一个系统级的，第二个系统级的呢？大家听得比较多的光进同退，就是用光互联 来代替我们说的铜缆的互联，铜缆的互联其实呃不仅比较耗电，还容易有串扰，速率还没有光互联快。所以用光互光互联代替铜互联的话，第一个是可以增加待宽，增加传输速率。第二个呢，甚至是可以降低功耗， 减少误码，减少传输的错误。然后他这里额外的第三个呢，他额外提到现行模拟方案，他不用复杂的这个数字处理芯片，也可以减少计算的一个工号， 减少计算这个时间。第三个比较关键的是这个三 d 封顶，这啥意思？就是说三 d 封装，先进封装。我们看到一般来说 gpu 和 hbm 都是菱角啊，都在它的边缘，就是互联，靠 n， 就是 这个 n 是 周长嘛， 华为提出呢，要用这个我们说的三 d 的 封装，就是用 n 的 平方，就是面积，那个菱角是从面里面出来， 这样的话他的这个计算容量就会相当于这个 n 的 平方了。这样的一个效果呢，就是第一可以将这个里面的走线呀，延迟的设计啊，更加优化。第二个呢可以减少这个传输距离， 减小这个超值，是吧时间。所以这三者协同啊，他们认为可以实现 ai 系统的一百倍的应觉极限增长。像这个实现路线图呢，这个技术就不细讲了。呃，总的来说就是大概在三一年可以实现等效一点四纳米工艺的 这样一个芯片。下面我们讲讲这个产业链收益方。如果听我刚刚的解释，其实在这个套理论里面，主要技术就是两大技术，第一个呢是包括混合建核，三 d 封装，一起叫做先进封装，它是最大的直接收益。 刚刚提过了，混合建核，大家要是想电既从两微米到一微米眼镜，然后设备厂呢？呃，这个除了国外的 evg 啊，数字啊， 国内的现在大家用的比较多了，就是这个拓金科技的混合器和设备。然后就是三 d 堆叠的封装厂，实现计算存储和其他的一些器件的三 d 堆叠啊，我们国内有这个长电科技啊，铜副微电啊，华天科技等等。 另一个大的方面呢，就是这光互联嘛，代替呃电的铜的互联，实现高宽带的一个传输，低功耗的传输，相关的收益方肯定就是啊， 这个光芯片，光模块以及是那个光纤，包括这两个方面的话，还有一个特别受益的就是这个 eda 工具，之前的 eda 工具主要是在平面上做设设计， 而而以后可能是需要做这个多层楼的房子，要考虑多层堆叠的情况来做芯片设计。这个国内 eda 厂商主要是华大九天嘛。 总结来说，这个掏缩放理论代替几何缩放理论来实现高性能的一个芯片，主要用到了就是由多层的复式楼代替大平层。其实现在路径呢，主要就是靠芯片级的混合键合，以及是说 器件级的三 d 对 电封装。第二个大的技术呢，就是用光互联代替电互联，实现系统级的 高贷款传输，低功耗传输。对于更细的这个内容呢，这个材料我上传到了我的知识星球上，一般来说我都提早上传， 然后分享一些呃，不能公开说的观点，以及说其他的一些学习资料和问答交流。如果大家对这个技术细节还很感兴趣呢，我们可以在知识星球上做一些交流，谢谢大家。
2915曹博士说Micro-LED
05:088.3万全球档案馆
04:55查看AI文稿AI文稿美国要跟中国打高科技战，打不赢的，为什么？中国人太聪明了。就在前几天，华为提出的滔定律，直接把全球半导体行业玩了六十年的规则给砸烂了。 狼教授想说，这是足以改写人类科技史的大事，因为这是中国第一次在半导体行业亲手改写出一个全新的游戏规则。要知道过去六十年，新面行业最核心的游戏规则是什么？ 叫做摩尔定律，也就是芯片上那些晶体管子，这个数量哈，每十八到二十四个月翻一翻，性能翻倍，尺寸越小性能越好好吗？那么这柜子在过去六十年，一直由英特尔、三星、台机电等等国际芯片俱乐部主导， 按照这个规则，全球最先进制程的芯片就是二纳米，掌握在台积电和三星手里。而中国呢，目前最高只能量产七纳米，换句话说，在传统赛道上呢，我们落后了两到三代啊， 更麻烦的什么呢？现在这种二大美的芯片呢，需要荷兰阿斯莫德生产的 e v u 极紫外光科技，还需要美国的软件公司所设计的 e d a 设计软件。这两件东西呢，美国一直禁令你买不到，所以我们高端芯片呢， 很多人说是被卡死的，但是华为的时间告诉我们，规则是被用来打破的。五月二十五号，华为推出一个全新的芯片进化理论，叫掏定律啊， 简单的说就是时间缩微代替了几何缩微。换句话说，传统芯片的做法是把这个晶体管啊，平面排列像一片平房一样好吗？想提升性能，就不得不缩小每一个平房的面积，这就好比要把一千平米的土地塞进一百户人，你得把每户越做越小， 长度三十七，对不对？所以这就叫什么更精密的光刻机。那华为的思路什么呢？他不是说小面积了，而是把 g t 管中平面的铺层改成什么折叠式的，这个排列就像把平房拆掉盖成摩天大楼一样啊。就我刚讲了个例子，一百平米的土地，平房可能只能住一百户人， 高楼呢？能够住一千户人。也就是说，在不缩小每户面积的前提之下，通过优化空间结构，让容量提升了十倍。这就是韬定力的核心。 不拼智层，拼架构，这不是跟跑，而是换道领跑。那么这已经不是理论的问题了，这已经实际应用问题了，跑半道题。业务部总裁何金波在宴堂中说， 过去六年，华为最掏电力已经成功设计并量产了三百八十一款芯片，覆盖智能手机、 ai、 计算、通信等多个领域啊。一直到二零三一年，最掏电力的高端芯片激励管密度指标将达到一点四纳米制成通的水平好吗？ 所以，正如李伟达、黄瑞勋所说，不要低估华为啊，这不是客套话，这是竞争对手发自内心的危机感。为什么？要知道，二零二三年，华为盛腾在国内 a i c m 市场的存在上几乎是零存在了。那么到了二零二五年，华为盛腾的出货量高达八十一点二万张， 市场份额达到百分之二十哎，稳居国产第一，全球市场第二。与此同时，英伟达的市场份额从两年前高达百分之九十五下滑到百分之五十五，大概是两百二十万张， 换句话讲，这个英伟达的市场呢？被华为生生的给剥下一款，那与此同时，华为升成九五零 pr 芯片，它的性能已经达到英伟达 h 二十的三倍，那价格呢？只有三分之一， 那么这是什么？这是降噪打击吗？性能更强，降得更低，那你让客户怎么选呢？这就是为什么特朗普做中兰花访问，开放 e 伟达芯片出货到中国，但我们就是不买， 没必要，那还不用升腾呢，还没增值风险，对不对？那么根据这个 i t c 的 数据显示，国产 ai 芯片整体出货量达到一百六十五万张，市场份额首度突破四成，达到百分之四十一， 贯穿芯片基本上站稳脚跟。而且根据我国三 d 给出的一个预测啊，到了二零二八年的中国，半导体的自挤率再从二零二五年的百分之二十四点三， 直接跃升到百分之三十二，这个不是缓慢爬坡啊，这是加速超速。各位知道吗？我们已经从设计到量产的全流程已经跑通了，真的进入了核心供应链啊，这是非常非常不容易的现实。最后狼教授想说， 抛定律现在还不能简单说已经取代摩尔定律，但他至少发出了一个重要信号，中国半导体开始不再只是在别人定义的规则里追赶，而是开始改写全球半导体规则。在别人把最先进的光刻机设备、 材料、软件都拿来卡你的时候，中国芯片找到了第二条路，这不是跟跑，这是换道领跑。记住狼教授的话，规则是用来打破的，中国人最擅长的就是在别人定好规则的游戏里找到一条全新的路。
1.3万郎咸平讲实话
06:27查看AI文稿AI文稿摩尔定律正式被中国公司改写。五月二十五号，华为在 i e e 大 会上扔了一颗核弹。掏定律。摩尔定律搞了几十年，把晶体管变小，华为说，不，我们换条路，把芯片叠起来。过去几十年，全世界芯片行业都在卷一个数字，七纳米、五纳米、三纳米、两纳米， 谁的制成更先进，谁就更强。但现在，华为突然提出了一个新的半导体定律，叫做掏定律。 这件事的核心不是华为发明了一个新概念，而是它可能代表着国产芯片不再只跟着摩尔定律卷制成，而是开始寻找另一条突围路线。那问题来了，这个新定律到底是什么意思？它会带来哪些产业机会？对应到 a 股又有哪些公司可能受益？今天我们把它讲清楚。先说结论， 所谓掏定律，简单理解就是芯片性能的提升，不一定只靠把晶体管做得越来越小，也可以靠缩短信号传输的时间。这里的掏代表的就是时间长数，延迟信号传输效率。 过去芯片行业提升性能，主要靠把房子盖得更小，晶体管越小，同样面积里塞进的晶体管越多，竟能就越强。但问题是，先进制成越来越难。一方面，两纳米、一点四纳米这样的制成技术门槛极高，另一方面， euv 光刻机又被严格限制。 所以，华为现在提出的思路是，既然我们暂时不能在最先进制程上硬碰硬，那能不能换一个维度，不是单纯卷筋皮管有多小，而是卷数据跑的有多快，连接有多短，系统协调有多高效。这就是韬定律背后的逻辑。 那它对产业链意味着什么？我认为最重要的不是芯片本身，而是三个方向。第一个方向叫做先进封装和高速互联。因为如果你要缩短信号传播时间，就要让芯片和芯片之间、板和板之间、服务器和服务器之间连接的更快、 更近、更高效。这就会带来三个直接机会，先进封装、 pcb 连接器对应到 a 股可以重点关注几类公司先进封装方向，比如长电科技、通富微电、华天科技、永曦电子，这些公司对应的是多芯片封装， chiplet、 易购集成， 简单说就是把多个芯片像搭积木一样组合起来，让它们协同工作。如果未来华为要通过系统级方式提升芯片性能，先进封装一定是绕不开的。第二类是 pcb 和封装基板，比如深南电路、兴森科技、沪电股份、盛宏科技。 为什么它们重要？因为 ai 服务器、交换机、超节点集群对高速 pcb 的 需求会大幅增加。以前大家可能只看单颗芯片，但在 ai 时代，真正决定算力效率的是整个系统芯片之间怎么连，服务器之间怎么连，数据中心内部怎么连，这就会让高速 pcb 的 价值量上升。 第三类是高速连接器和电缆，比如华丰科技、中航光电、瑞可达、电联技术、航天电器。 这类公司听起来没有芯片性感，但他们其实是算立高速公路的收费站，芯片再强，如果信号传不过去，系统性能也发挥不出来，抛定率强调的正是降低时延。所以高速背板连接器、高速电缆、服务器连接方案会成为一个非常关键的环节。 第二个大方向是光通信和光互联。这个方向也非常关键，因为当 ai 算力集聚越来越大，传统电信号连接会遇到瓶颈，数据中心内部未来会越来越多使用光模块、光芯片、归光方案，对应到 a 股可以看中，继续创 新、益盛、天福通信、光讯科技、元杰科技、世家光子、长光、华新。这条线的逻辑很清楚，华为强调超节点，强调系统及互联，最终都会增加对高速光通信的需求，尤其是八百 g、 一 点六 t 光模块以及硅光激光器，这些方向都可能首意。 所以如果说芯片是大脑，光通信就是神经系统， ai 集群越大，神经系统就越重要。第三个方向是国产半导体底座抛定率不是一个孤立概念， 它背后需要 e、 d a。 设备、材料制造、测试、整套国产半导体体系支撑。比如 e、 d a 方向可以关注华大九天、盖伦电子、广利威、新源股份，因为复杂芯片设计、先进封装系统及协同都离不开 e d a 工具。 半导体设备方向可以看北方华创、中微公司、拓金科技、华海青科、新源微、圣美上海。材料方向可以看安吉科技、互规产业、雅克科技、顶龙股份、南大光电、江枫电子。 这些公司不是最容易短线爆发的，但它们是国产半导体长期自主可控的底层资产，如果华为这条路线真的持续推进，最底层的设备材料 e、 d a 一定会长期受益。 最后还有一条线，就是华为升腾和 ai 算力生态，韬定律和华为的升腾鲲鹏超节点、零渠互联很可能会被市场放在一起理解，对应 a 股市场，会关注神州数码、拓维信息、软通动力、润和软件、四川长虹、恒维科技、高新发展。 但这里要提醒大家，这一类公司里面，概念弹性很大，但业绩兑现差异也很大。有的公司确实参与华为生态，但相关业务占总额收入的比例不一定高。所以不能只看华为概念四个字，还是要看三个东西，第一，是否真的有订单。第二，业务占比有多高。第三， 毛利率和利润能不能兑现。所以总结一下，华为这次提出抛定率，真正重要的地方在于，它可能代表国产芯片从单点制成追赶转向系统级性能突破。过去我们问的是这颗芯片是多少纳米， 未来可能还要问它的封装效率有多高，芯片之间连接有多快，系统协调能力有多强，整套算力集群的食言有多低。对应到 a 股，我认为可以分成三层看，第一层，短期弹性最强，先进封装、高速 pcb 连接器、光通信。 第二层，中长期确定性更强。 e d a， 半导体设备、半导体材料。第三层，主题热度最高，华为升腾、鲲鹏、超节点生态。但最后一定要记住一句话，概念是第一波，订单才是第二波，业绩才是最终答案。 抛定律会不会成为国产半导体的新拐点，现在还不能下定论，但可以确定的是，这条路线如果持续推进， a 股里真正受益的不一定是最会讲故事的公司，而是那些卡在关键环节、有真实客户、有真实收入、有技术壁垒的公司。这才是我们接下来最应该盯紧的方向。如果这期视频对你有所帮助，可以点赞关注我的账号，我会持续分享更多内容，我们下期再见！
1.5万Vincent的未来笔记
00:55查看AI文稿AI文稿华为的碴定率到底是什么？很多人说听不懂啊，今天我简单的给大家说一下，那说之前先了解一下，之前半导体采用的就是几何微缩，那什么叫几何微缩啊？就在同等面积的情况下，把晶体管缩小， 然后在这个面积上放入更多的晶体，那这样做是有瓶颈的啊，面积这么大，晶体管再缩小，能放的东西也只有这么多，如果再缩小可能就会出现问题啊，这就是几何微缩，那华为的碴定率就采用了完全不一样的时间微缩，那简单来说就是让响应速度变快，在同一时间内完成更多的运算， 虽然工艺可能没有那么高，但实际上完成的效率是一样的，这也是他所说的啊，等效一点四纳米，那这么做有什么好处啊？ 首先我们不用再极度的依赖光刻机，也不用再担心被卡脖子，那成本也不用再那么高了。那从另一个方面来说啊，相比较原来我们中国也开始自己定制自己的标准了，半导体领域开始有我们自己的规则，而且有了新玩法，那这样说华为这个涛定律对行业带来的改变，大家听明白了吧？
598神奇的大冬瓜
04:34查看AI文稿AI文稿今天，咱们必须得好好聊聊一件真正能载入科技史的大事。就在今天上午，华为在一个国际顶级的电路与系统研讨会上，正式发表了一个叫掏定律的新理论。 千万别觉得这只是个学术概念，这可是中国在全球半导体领域第一次提出指导产业发展的核心原则。说白了，过去几十年，全球芯片产业都是跟着摩尔定律走，也就是不停地几何缩微，把筋骨管做小、做小再做小，现在撞墙了，做不动了。 而华为提出的这条路，是要用时间缩微去替代几何缩微。这标志着我们从一个规则的跟随者，开始变成规则的制定者。 你可能会问，这时间缩微到底是什么？它到底怎么改变？芯片逻辑？很简单，芯片性能要强，关键之一是信号在里面跑得快、传得短。以前我们靠把晶体管物理尺寸硬生生缩小，现在这条路成本高得惊人，良率还难以保证。 那华为的思路是什么呢？我不死客物理尺寸了，我通过逻辑折叠这种架构上的创新，把整个系统的信号传播实验给压下来， 这背后是一个贯穿了器件、电路、芯片到系统的多层级协调优化。而且华为敢这么说，是有绝对底气的。过去六年，他们基于这条路已经悄悄摸摸，成功设计并量产了三百八十一款芯片。 今年秋天，全新的麒麟手机芯片就会出来，完整采用逻辑折叠技术。他们还预计，到二零三一年，基于掏定律的高端芯片，其晶体管密度能达到一点四纳米制成的同等水平， 不用最先进的集子外观客机，用系统架构的巧劲儿实现同等甚至更优的性能，这对投资者来说，意味着产业链的价值逻辑要被重塑了。有些朋友可能还盯着传统的制程突破，但真正的机会已经大规模转移到了架构创新、先进封装和新型材料上。我们一个个来看， 最直接立好的首先是芯片设计服务和 ip， 因为逻辑折叠是在设计层面，用架构换性能，这需要极强的设计能力。比如鑫源股份，它是国内半导体 ip 的 龙头， 现在深度绑定华为新架构芯片的设计服务，市场上都在传，华为近期通过它下单了三星的两万片晶元，对应一百万颗芯片，订单金额超过五十个亿， 这不是小数目。还有灿星股份，做一站式定制服务的，今年一季度的在手订单已经达到九点二二亿元。新架构渗透带来的设计需求正在持续释放， 接下来是掏定律落地最关键的一个物理支撑环节。先进封装、逻辑折叠，要把不同功能模块高密度集成在一起，必须用到二点五 d 和三 d 封装。这个环节的几个核心公司确定性非常高，比如长电科技，它是华为升腾系列 chiplet 封测的核心伙伴， 今年的相关营收预计能到八十到一百个亿，而且是四纳米 chiplet 的 独家供应商，订单都锁到二零二七年了。还有通付微电，它在升腾九幺零系列的二点五 d 封装里，份额超过了百分之六十。 它在合肥的基地，现在做了 h p m 产线，从满产后能占全球百分之十五的产能。当整个行业都在转向用架构和封装对冲智虫瓶颈的时候，这些公司的战略地位就一下子凸显出来了。我们再说一个容易被忽略但极具弹性的环节材料。 新架构对散热封装材料的要求是颠覆性的。比如有研粉材，它有一款新型散热铜粉，是跟华为合作，历时两年，专门为深腾芯片研发的 独家供应。这种材料的壁垒非常高，不是随便就能替代的。还有华海诚科，华为的哈博投资持有它大概百分之三的股份，它的颗粒状环氧塑封料已经进了深腾的供应链，完成收购整合后，它已经是全球环氧塑封料出货量第二的企业了。 当然，算力生态的合作伙伴是直接的赢家。韬定律的成果已经在申腾 ai 芯片上大规模验证。像华丰科技，它是商腾九五零及 atlus 三五零服务器里二二四 g 高速互联的国内唯一量产供应商，试占率超过百分之六十，哈伯也持有他股份， 这是实实在在绑定的。还有像润禾软件，它完成了底层软件站的迁移，率先推出升腾一体机，今年一季度净利润同比增长了将近百分之一百四十八，生态价值正在快速释放。顺着这条线，我们再把眼光放长远一点。 韬定律提出的多层级协调优化对整个芯片设计的方法论是颠覆性的，这给国产 e d i。 软件提供了换道超车的机会。以前我们跟着别人的工具和流程走，现在新架构需要全新的设计、仿真和验证流程。华大九天作为国内龙头，广利威作为华为哈伯投过的标地，它们的长线逻辑非常清晰， 所以各位朋友，我们不能再拿老眼光看华为产业链了。今天的华为概念股跟四年前可能已经完全不是一回事了。 过去的逻辑是跟着补短板做替代，现在是跟着一起定义新规则，开拓新路径。秋季麒麟新芯片的发布，将是滔定律技术实力的第一次公开大考，那会是产业链核心标的一次非常重要的价值重估窗口。
5.7万久韭究财
27:52查看AI文稿AI文稿首先来看一下这个超定律，它这个核心主张呢，是以这个时间微缩来代替几何微缩，通过呃逻辑折叠这样的技术构建器件、电路、芯片、系统四层级的协调优化体系。 那么首先超定律和大家熟知的这个摩尔定律啊，它的一个本质从这个技术上来讲，主要是这个眼睛泛视的根本转化，就比如像摩尔定律，它是大家都理解的这个尺寸的啊，这个驱动通过缩小心 肌管物理尺寸来实现性能这个提升，所以它的一个这个优化变量啊，是这个心肌管的三级长度，就是几何尺寸， 就缩短这个晶体管的弯曲长度，之后晶体管它的开关速度会提升，单位面积的密度会提升啊，进而这个功耗会下降，所以它是一个单变量驱动这个多收益的这样一个形式。 那么对于抛定力来讲，我们刚有提到它是实验驱动，它是通过这个系统级降低信号传播实验来实现这个性能的提升。 所以呃，从刚才这样解释的这个维度上来看呢，摩尔定律它更多的是这个单点突破的模式聚焦于晶体管，这是的它晶体管长的这个气垫的长度， 然后通过推动晶体管器件的三级长度，然后来来来这样的一个物理极限来驱动产的进步。而掏进去的话，它将这个，呃这个变量啊聚焦于这个时间长处，掏就是或者说也可以称为这个 ic 的 一个延齿，就是电阻和电容的这样一个承接 啊，这 ic 延迟呢，它是半导体物理的一个非常常见的一个现象，其实呃在大家之前此前知道的这个，包括像这个英特尔啊，台积电啊，三星的 先进风浪路线当中啊，同样在这个压缩，其实互联的这个 ic 延迟，所以这个替换的工程意义是影响超的变量远多于我们讲就单一的这个啊物晶体管三极长度的这个几何尺寸， 所以包括像这个啊，互联线的电阻呀，寄生电容呀，啊布线拓扑呀，包括这个甚至包括这个逻辑折叠的乘坐啊，包括这个系统互联协议，所以它从这个单一的油化维度扩展到我刚才讲的这样一个非常多维的这个啊，这个维度 啊，所以超定力它的原创性在代表着将这一个就是之前讲的这个物理物理晶体管三级长度这个物理目标系统转化为一套覆盖从这个器件啊到系统的四层级的这样的方法论， 并且呢是以定律的形式啊公开对外发表。所以呃目前来看，从实践经验上来讲，华为此前也提到啊，目前已经也有三百八十一款这个量产的芯片向未来的工程实践 这里面当中啊，如果从这个设备上来看，或者说它本质上的一个区别啊，就也华为重点强调了一点，就是在于降低了啊对 euv 光刻机的依赖度 啊，摩尔定律其实从这个七纳米起就是在产业界当中啊，理论上来讲，大家都会呃判断上来讲都是高度依赖 euv 光刻机的 啊，就是目前来讲是全球只有阿斯麦可以控制，可以可以做出来，并且本身啊 euv 光刻机从诞生之初开始就是受美国资本的控制，包括这个资本投入啊，且当前啊美国是这个出口管制是对 对我还是禁售的，所以超定律的这个时间微缩的这个路径大幅降低了呃对 e u v 的 这样个依赖， 所以就是逻辑折叠技术，它只要依靠这个成熟的呃，呃，不好意思，刚刚讲错了，就降低对于 e u v 的 依赖， 那么逻辑折叠技术主要依赖这个成熟的啊 duv 光刻工艺和先进的这样一个设计能力，在现有可获得的制成上能实现更先进的啊，智能的，呃先进的一个等效的性能。 所以这掏定律对于国产版的战略意义是在于他将整体的这个竞争坐标系，就从刚才我们讲的这个筋骨山脊长度，这样一个谁的制成更接近全面，切换到谁的系统更优 啊，就是，而且这一切换是非常具有这个执行度的，主要在于两点。第一点就是呃六年三百八十一款量产的芯片，是一个已经在呃 应用当中被证明了的一个一个结果，它不是实验室的这样一个一个一个东西。而且呃已经在今年的这个后面会提到啊，就是在今年的手机当中会率先的进， 进一步的发生这个进一步的这个技术上的一个一个更新。那么其次罗伊折叠所一代的核心技术，包括像这个形体封装呀，包括像 e d a 呀，包括像 电路设计能力啊，这后面可能我的同学会提到啊，就是他有相当一部分是其实中国目前已经有了，或者说啊已经有，已有，已已经有了一部分自研的这样一个能力 啊，所以基于以上的这样一个重大的战略意义啊，我们认为就是呃国产半导体啊，将会迎来这样一个全方位发展的这样个机遇，像 fab， 像这个先进封装，像设备材料，像 eda， 包括向下游的国产双联都会迎来这个重大的发展机遇。 那么我们也是基于此啊，给各位领导梳理一下这个呃以下各个板块的发展机遇。那我这里可能首先汇报一下 啊， fab 和国产算力相关的这样一个情况，然后后面会有我的同事啊，网页汇报一下这个先进风装，包括一些 edi， 然后再由王海汇报一下这个设备材料这样一些情况。然后呃，首先我们先来看一下这个， 呃，就是对于这个 fab 获认可以及国产算力这两个环节啊，那对于 fab 刚才也也重点解释这个他的这样一个呃这样一个含义，那么 fab 的 话，他其实是对于 fab 端是重新定义了我们国产 fab 和海外 fab 的 这样一个竞争的这样一个赛道啊，将这个追赶问题转化为了另辟蹊径的这样一个这样一个方向， 就是在呃传统的摩尔定律或者摩尔定律，基于晶体管三极强度的这个定轴维度下，中国半导体产业的处境。是啊，长期的单维的落后啊，包括像，比如说我们以现在为例啊，就台积电啊，目前量产的是两纳米， 那么华为可获得的啊，或者说目前可使用的芯片啊，约为 国内的啊，这个七纳米工艺。这里面其实这个比如说差的代际上来讲，七到五、五到三，三到二啊，就完整的两个代际以上。 那么呃，包括像现在的这个金源代工的竞争格局中，台一链在先进制程的我们讲就是七纳米级以下，就是现在因为其实十四好多就已经把不把它定定义为这个非常纯粹的先进制程，我们参考这个七纳米级以下的领域，处于绝对垄断的这样个地位， 在二五年的一个市场份额当中基本上占到了百分之六十二啊，包括像你看到人家那个五纳米、三纳米的两粒，基本上都超过了百分之八，呃，五纳米已经超过百分之九十啊，三纳米 一百八十，包括，呃此前那个台一店在发布会当中明确提到就是这个两纳米 n 二已经于去年的 q 四，就二五年的 q 四进入了这个正式的量产，采用这个 gia 的 这个价格 啊，包括到今年年底的话啊，预计的话大概会有将近十四万片的这样一个产能啊，就是整体，然后报价之前英特尔啊，就是也在议会上也明确提到就十八 a 就 等效于一点八纳米的这个，呃，这个 工艺也是计划于今年啊，也是计划于这二五年年底量产。所以对于国内的代工厂，比如说我们去向中心向华东，包括可能后面即将布局先进制程机缘厂的 啊，这个大家都知道的这个像，比如说像金河燕中微啊，就是特地率一定会带来这个重大的发展机遇 啊，就包括像中兴目前已经是量产了最先进的节点啊，基本上是 n 加 n 加三这种啊，然后基于第一位这种曝光实现的，那么通过逻辑折叠的这种 啊，这个这种，这个技术可以在制程上帮助客户实现更下一代的，或者说更接近竞对的先进制程的这样一个性能啊。包括像信就是会率先在 今年的，也不是算设计就是更更进一步的，就是比如说在性能，性能上会有明显提升的，在今年秋季即将面试的这个麒麟二零二六就预计会搭载这个 mate 九零的手机上， 然后包括何总其实也明确提到了这个，这将是性能大增的一个啊，换代的版本是折叠技术的一个呃，算是 大规模的，首次的这样成功的实施。然后麒麟的二零二六就是基于这个自由逻辑设计理念，由单层扩展到双层，然后实现晶体管密度这样一个指标的大幅提升 啊，比如说单带从这个一五五五提升至二三八的百万晶体管每平方毫米啊，等效其实是超越了传统几何几何缩放要三年才能实现这样一个迭代的速度。 但他也提出了一个啊，非常呃，我觉得非常这个呃令人振奋的一个目标啊，就是到二零三一年，基于该定律，高单芯片的晶体管密度达到等效一点四纳米这样一个制成。那么根据公开信息我们能看到台积电其实就是 a 十四，就我们指一点四纳米工艺啊， 大概也是要等，等到呃，二七年年底启动风险量产，然后再通过小批量生产啊，验证稳定性啊、良率等问题，再到大规模生产，基本上也要等到 二八年，二二八年甚至说接近到二九年啊，就是这样一个维度，所以从从这个时间差角上来讲，能看到我们和海外的这个差距在明显缩小，所以对于国产的代工厂来讲，将会受到这个超定率的这样一个呃， 带来的战略价值的这样一个变化，然后及加速缩短和海外在先人上的一个差距，带来重大的发展机遇。我标的其实刚有提到像中兴啊，像华鸿，包括像彦东，包括像金河这样，后面可能也要布局的啊，但这是这个啊， fab 的 这样一个环节。那么其次是这个国产算力 在在 ai 系统上当中啊，硬件效率的提升，其实有时候比模型本身的创营更能决定这这样一个使用的边界。这一逻辑其实同样适用于芯片设计啊，就是当制成路径受阻时， 设计效率的提升可以弥补工艺代替的这样一个部分上的一个差距啊。超频率其实也是在这个轮下是成立的 啊。就是呃，就就刚有提到，就是抛定率他是一套，其实是一道贯穿芯片啊，贯穿器件到电路到芯片到系统，这里面有有强调系统这个全站 携种优化这样的体系，这套体系刚才有提到用在手机上，那么也体现在算力卡算 以及群算力网站的 ai 技术设施上啊，就是比如说除了这个麒麟二零二六以外，那么可能还会面试的，就包括像九五零 d t， 就 因为当前很多的这个啊，算力方面的这个这个这个需求还是能明显看到的，包括 那个之前我们跟那个华为这边这个有聊过，就是能明显感受到，就现在啊，全年九五零 pr 的 这个生产目标，或者说这个今年全年的升值出货 啊，仍然是存在着二三十万的缺口的。那这二三十万的缺口更反映的一个本身的问题就是供给端的间隔受限。 那么在刚才有提到这个算算力在就是这个抛抛定力在这个 five 端的这样一个变化，随着供给端的这个，呃，这个供给端限制的这个上限的这个解除，那么国产算力将会迎来这个受益于这个国产 ai 浪潮下的这样一个啊， 这一个国产片的这个大机会。那包括像这 a s m 片的话，就是像这个安慕希啊、海光，包括生能链啊等等等，包括一些二线的，像木兮啊，这个天硕这样的，都会说于这个供给端产路的限制。但这里面其实，呃也有就是武冈提提到这个 设计效率的提升啊这一块，就是比如说像国内在 ag 这个赛道上啊，就是可以弥补这个通过这个像鑫源这种公司的能力啊，来弥补你这个部分设计公司在前端设计效率不足的这个问题 啊，然后来进步的缩短工艺代差啊，就比如说像鑫源股份这样的公司。所以对于国产商来讲，我觉得这里面核心的一个是啊设计效率提升的这个重要性。 然后其次是这个供给端的这个潜能的问题解除之后，可以进一步解决这个现在的这个供给的一个受限的问题， 那么核心的标的就是 asac， 就是 星源。然后其次就是啊 asm 电端，就是刚才有讲到的像韩五 g 海光包括什么链，包括像这个二线的，听说呀，然后慕希表的等等这样的公司。 对，以上就是呃我们对于这个，呃超定律，对于这个 fab 和国产算力端这样的影响的这样一个具体的这样一个解读。 那么下面就有请我的这个同事啊王烨，然后分享一下关于这个先进工装啊，包括可能也也会讲到一些 eti 这个板块的这样一个发展机遇。哎，叶总在吗？ 啊，好的呃，各位投资者早上好。呃，我这边主要给大家汇报一下，呃，华为掏定律这里面讲到的一些先进封装相关的啊设计理念和方法论。那么华为的这个逻辑 folding 呢？它其实摒弃了平面化的设计理念， 呃，关键路径上面的晶体管是被分布在两个或者更多的垂直堆叠的这个层面当中，那这些层面的话呢，主要就是通过超细间距的混合连接的方式去互连接， 那么为了达到最好的性能呢，需要把这种混合间隔的间距和顶层金属间的这个比例保持在比较低的一个水平。 呃，通常来说的话呢，这个比例是越低越好的，那以目前顶层这个金属间的间距七百二十纳米的情况来看呢，混合间的间距呢，应该要小于两微米，那理想情况下这个最好接近于一， 呃，这样的话呢，在这个间和界面的这个处理成本呢就可以降到最低，那如果要实现这样的间距要求的话呢，同时还要保证这个所需要的建筑水平， 呃需要这个 t s v 技术的各项指标都达到一个非常好的水平，比如说这个呃开口尺寸小于一点五微米啊，间距小于六微米啊等等。 那么此外还要保证整体的一个良品率。呃华为的这个 logic folding 呢，通过智能领域设计，良品率可以达到百分之百左右。 那这一切呢，都需要供应商和这个合作伙伴多年的努力，共同努力才能实现。那么也就意味着呃华为在这个方面呢，其实对于这种呃上游的合作生态是持一个开放态度的。 那么在接下来十年十年里面，呃华为的这个逻辑折叠技术预计将从局部的关键路径折叠发展成这种大规模多层的折叠结构，然后每个封装当中呢，可能会包含三层、四层甚至是更多层的电路结构。 呃这个技术呢，得益于低温混合电和技术的应用，这种技术呢，可以降低各层电路之间的温度的需求，那同时呢，通过 t s b 的 连接方式，从顶层金属调整到呃底层，可以释放出超过百分之三十的这种高层的布线资源。 呃三 d 折叠技术呢，通过将一些这种啊边缘限制的组件转转移到表面上面来解决这种呃面积受限的问题。 那么它的这个电源供电系统呢，主要是通过背侧的这种啊背面供电的方式和集成电压调节剂来实现。呃呃处理器的话呢，也是 啊，通过这种混合封装的技术与逻辑电路去做一个互联。那像这种光学的传输接口的话呢，主要也是通过靠近芯片的一个叫啊 high one 的 这个接口来实现， 呃都是从边缘位置转移到了这种垂直的表面上面，那这样一来的话呢，这些组建的扩展能力就从原来的这种呃 n n 的 级别呈现出一种 n 的 平方的级别的增长趋势，从而与计算的这种二次方的匹配速度呢，呃发展速度相匹配。 呃这个时候的话呢，芯片封装呢，它就不再不再是由处理器和这个电路啊构成的一个外围结构，而是一个垂直集成的整体的结构，那么在这种结构下面，存储布线电源和逻辑电电路都能够实现同步的扩展。 那对于整个技术的应用的话呢，预期是到三零年左右，呃，升腾的九九零可能会首次将这个逻辑折叠的技术应用到人工智能的加速 卡当中，那到那个时候开始的话呢，像这个三 d 的 这些技术将成为推动啊整体发展的一个主要的手段，并且认为这个趋势呢会持续到二零三五年。 那总的来看的话呢，其实华为的这个套定律提出来的封装方案啊，可以简单概括为三 d 对 叠封装，那么三 d 对 叠封装其实最核心的环节就是包括了混合键合以及 t s v 混合键合方面，最核心的就是混合键合设备以及 c m p。 设备的材料。呃， t s p 上方面的话呢，主要就是呃它的核心环节呢，包括了刻石设备，还有像电镀液材料这样一些环节。 那么相关的标的呢，我们是建议关注圣和金威长电科技 s m p t 化学青稞。然后材料方面的话呢，包括电镀液的 ic 股份等等， 那么另外就是多层的三 d 对 叠其实会带来比较严重的散热的问题，因此如何去设计它整体的散热方案也是会哎，也会是一个非常重要的议题。那这个方向的话呢，也建议各位投资者关注， 关于先先进棚洞部分，我就先汇报这些，下面把时间交给我同事王海。 哎哎，好呀，哎，各位同志，大家早上好哦，我是那个电子组王海。那么前面的话我两位同事也汇报了， 就是华为涛定律的一个直接的一个价值增量的环环节啊，包括了像呃 faf 以及千里红装，然后以及那个直接属于那个涛定律的啊，包括包括接下来像呃国产三菱芯片这些，然后接下来的话我呃汇报下这次论文啊，就是核电波汇报那个论文的一个比较核心的一个议题， 呃就是在没有 ev， 呃就是相当于我们中国大陆在没有 ev 光刻机的一个前提下，我们是如何去实现呃这个这个套定率的。其实他 呃像和田波在论文的一个，呃，他其实反馈的一个比较直接啊，就是说过去大家都盯着像光刻机，然后盯着啊，台积电啊，三纳米两纳米的一个节点，那么他和田波想表达的就是这个时代啊，三纳米两两米的一个节点，那么他和田波想表达的一个竞争会落到啊，先进封装啊，包括存储的一个， 呃贷款的一个互联，以及整体的一个系统设计上啊，这个也是恰恰是国产的一个设备跟材料，目前在啊中国大陆在现有的一些 呃供给情况下啊，具有相对优势的一些地方，那华为的一个技术路线的话，也是呃正在为整个半导体的一个产业链啊，验证了一条新的路线。那我们是把这个整个的一个投资机构，我汇报这个投资机会分为三个部分，就是一个是设备，另外的话就是材料还有 eda 跟 ip 啊， 然后就是那个从那个，呃生理环节啊，这个是最直接的。那么抛定率的一个核心的一个技术路径就是三 d 的 一个对叠，然后再加上一个混合键，然后混合键合这道工艺的话啊，基本上有几道， 呃非常核心的一个工序啊，每道工序的话都有它自己的一个专用设备啊，你像第一道工序的话就是 c m p 的 一个抛光，呃在呃混合键合是要求晶圆表面的一个粗糙度，它是要控制在 啊零点五纳米以下的啊，这是什么概念啊？就相当于一根头发丝是接近六万纳米，那我要控制在啊零点五纳米啊，这个是相差了接近十万多倍。那海外的话，这部分的一个供应商的话就是 呃像啊应用材料跟人员。那么在国内的话啊，主要就是花艺情科啊，他也是国内的一个唯一的一个 c m p 的 一个龙头啊，这个国产化率的话，现目前来看提升空间啊，已经啊非常高了。另外一道工啊，第二道工序的话，就是在 c m p 之后我们要进行一个清洗啊， c m p 完了之后，我们把 呃啊残留的一些啊那个物质啊去彻底清洗干净，那么任何的污染都会找和间合的一个失败， 那么呃像这款的话，国内的供应商也做的非常好的，包括像呃国内的那个北方的新锐威啊，以及南方的那个深北上海啊，都是国内的一个清洗的一个主要玩家。 然后第三第四道像等离子的活化，以及非常重要的一个混合键合啊，这两块都是合金的合金，呃在键合之前需要用等离子体的一个活化设备去处理表面晶元啊，让氧化硅的一个薄膜层啊去有进行活化，我们去降低整个键合的一个温度啊，技术上不复杂， 但它需要必须要集成在完整的一个键合系统里啊，从活化腔包括到键合腔 啊，都是需要在超近的一个真空环境传输啊，所以谁能够做完整的一个电核系统啊，谁就控制了这个啊，就是整个的一个环境， 然后就是电核管体啊。那么华为是要求呃混合电核的一个间距是小小于两到二两微米的套合金，套合金的话是小于零点五微米。那么海外这块的一个供应商主要是两个联盟啊，一个就是那个 base 加 amt 的 一个联，那么另外的一个联盟就是那个 fmpt 加上 evg 的 联联盟。那国内的话，其实这款啊国产化率非常非常低，但是我们已经看到了有很有量产的一个初步迹象的，包括像啊，尤其是拓金科威啊科技这家公司从国产化率的一个情况是，呃绝对是低个位数的一个水平， 所以从啊这块去看，我们未来包括像华为掏定率所要求的一些混合电核啊，尤其是今年下跌 九十一月份啊，那个用那个量产的一个麒麟麒麟芯片，包括像啊两层后续的一个技术节点都会用到混合建核的一个相关技术。那么还有一点是非常重要的，就是混合建核这一块，呃，在从全球维度上去看啊，就是我们我们认为在全球维度上去看的话啊，从 对比两个维度啊，就是全球市场和中国大陆的一个市场，呃，从量产规模上去看，未来中国大陆的一个市场，呃，肯定是要在全球的一个市场规模当中啊，占据非常非常大的一个份额，因为我们在，我们是率先在呃两就是存储领域 啊，率先应用了这个混合建技术啊，同时我们也是率先在那个，呃先进农庄，就是逻辑对的这块应用了那个混合建和技术，这个是海外的一个，呃，他们所目前所不具备或者说所不量产的一个部分啊。所以我们去看未来三到五年中国大陆可能是率先起量的一块市场。 然后就是第五道就是那个检测量测啊，这块就是主要就是提升我们最后的一个啊，中产品，就是说我们的麒麟芯片，或者说未来的一个算力芯片，它的一个量率的一个呀，一款设备，呃，讨论当中的话就和听说它是 他们在那个开放的一个挑战环节，那个那个章节里面点明了这个议题啊，就是说多一层啊，多层的一个对叠之后啊，他的一个内部缺陷是非常非常难探测的啊，这块的话是，呃非常需要就是两检测设备公司去突破，或者说跟华为一起去 共同去公公关，或者说一起去布局这个方向的啊，这个国产化率的话也是非常非常非常低啊，也是目前来看就是呃呃国产化率最迫切啊，或者说大急需，大家去啊，一起加入，或者说一起去布局的一个方向， 然后就是可能我们再往后的话，就是可能要到那个就是材料跟 e d a 这块啊，就是材料的话就是一个啊，那么我刚刚讲的就是设备的话就是一次性的一个采购啊，材料的话就是一个持续的消耗，这是材材料投资的一个材料投资逻辑的一个本质的一个优势。 那么就是混合件活呢，它每生生产一批金元，它都需要消耗的啊，一定量的一个抛光液，然后那个 c m p 的 一个抛光垫，然后那个清洗液啊，以及活化气体。 那随着三 d 的 一个堆叠，他成为一个主流工艺之后，那么这些材料啊，从可选的一个耗材就变成了一个量产的一个必需品。那么我们也是重点关注啊，四大品类 啊，第一大品类呢，就是抄袭的一个同互联的一个材料，那像混合的一个啊，件合同啊，同合同的一个直接件，直接的一个原件盒，对铜的一个纯度以及氧化控制的要求都是非常高的， 呃，是真正的一个隐形的一个避雷。那么关注的一项啊，一些材料的话就相当于是呃呃 桶的电镀液，以及那个呃电镀铜的那个配套设计啊。然后就是刚讲的跟 c m p 抛光环节适配的一些材料，包括 c m p 的 一个抛光液以及 c m p 的 抛光垫啊，这里区也国内厂商也有，也有所布局，而且是 呃国产化率是非常高的一个环节，包括鼎龙跟安吉这两家公司也是直接受于混合建合的一个东西放量，然后就是氧化，氧化硅的一个鉴定材料，包括了 cad 的 一个层级的一个前，具体这个纯度要求也是非常高的。国内目前场上也包括像雅克科技、纳纳光电也都是在布局这块的一些材料 啊。再然后的话就是呃，就是 hbm 的 一些自研材料啊，这就是华为自研的一些提议，对应了一些国内的一些配套材料的一些供应链，供应链的一些机会 啊。再往下的话就是我们啊，首先讲的一个最后的一个方向就是 e、 d、 a 以及 ip 方向，这些的话就是可能就是关注一下，就是我们啊，论文当中所提到的就是说 我们对于三 d 过去的话，我们就在二 d 的 一些，就是芯片的一些设计，那么未来的话我们需要往三 d 堆叠方向去做一个啊，设计的在于这个 e、 d、 a 跟 ip 方向的话，处于其实我们国产化的包括全球维度上去看 啊，这块的一个进展都是相对缓慢的啊，这个这块是也就说这块的话，主要就是需要华为以及相关的一些产业公链公司共同在啊，我们基础非常薄的一些基础上一起去共同研发。 国内在 eda 一 家 ip 方向，我们主要去看一些龙头公司啊，包括像呃后来主天那么广利威啊，以及盖伦，盖伦电子啊，以及我们刚同事讲的一个鑫源威啊，鑫源股份啊，鑫源股份这家公司，那么以上的话就是我。
172星辰财经
05:24查看AI文稿AI文稿华为发布的掏定律到底是个啥？打鸡血的人太多了啊，这事其实还是得理性看待啊，不要过度神话。还有很多人搞不明白，掏定律和先进封装到底是个啥区别啊？都跑到我前两天发的先进封装那个视频底下评论这个事情，今天给大家来分析分析这两者的区别，以及掏定律到底是个啥。 先说说掏是什么？掏是希腊字母，在电路里面叫时间长数啊，他描述的是信号从一个地方传到另外一个地方，花了多少时间。 打个比方啊，把电流想象成水流，那么芯片呢，就是一座城市的水网。摩尔定律做的事情呢，就是不断的把水管做细，把水泵做密啊，在更小的空间里面塞更多东西。 而掏定律做的事情，就重新设计整个城市的供水系统，让水不再走远路啊，不用等红绿灯，不用在管道里面排队。掏越小，水从水源到用户的时间就越短，整座城市的运转效率就越高。 芯片同理，掏越小，信号传输就越快，芯片的实际性能就越强。那怎么才能让掏变小呢？行业里面其实已经有了三层的思路，但各有不同。 第一层就是先进封装，或者叫三 d 堆叠啊，这个说白了，就把原来分散在城市各处的泵站啊，水库、进水厂，直接盖到一栋楼里面，水不用再跑半个城了，楼上楼下就能搞定 啊。台积电的 cos 啊，英伟达用的 hbm 的 封装都是这个思路，让内存和计算单元贴在一起啊，物理距离短了，它自然也就降了。但注意啊，这只是缩短了距离，水还是要流动的啊，只是少留了一段路而已。 第二层就是海力士主导的方向，叫 hbm， 把内存的芯片像千层蛋糕一样垂直的叠起来，这就等于把单一的水库啊，修成了摩天修水塔， 容量巨大，水压极高，出水极快。那么海力士呢，最新还推出了一个新的方向，叫 i h b m， 就是 把存储的底座用逻辑芯片的工艺来做， 相当于在水库的底部啊，直接建了一个小型的水处理厂，水不用送出去，就做一个初步的处理。这条路很猛，但它本质上还是让必须流的水啊，流的更快而已。第三层才是华为套定率真想做的事情。现在的芯片里面啊，最大的浪费呢，不是计算慢，而是数据的搬运， ai 大 模型跑一次推理超过百分之八十的能耗，花在把数据从内存搬到计算单元啊。再然后呢，再从计算单元搬回到内存， 就像一座城市，大部分的能源不是花在用水上面，而是花在运水的路上。华为的逻辑折叠技术就直接在芯片的内部盖摩天大楼啊，这次说的逻辑折叠，就是把关联度高的电路上下把它堆叠起来啊，原本相距一毫米的晶体管， 那么叠起来之后呢，距离就足够近了。这不是先进封装啊，先进封装是把不同的芯片拼在一起，记住啊，是不同的芯片拼在一起啊，逻辑折叠是把同一个芯片内部的计算逻辑分层重构啊。华为还做了四件事情，让这个体系闭环能够运转起来啊。第一个就局部数据滞留， 这就像每个小区有自己的小水池啊，常用户呢，就近取水，不用每次都从总的水库去调度。第二个呢，就减少全区的同步啊，不让全城统一调水，改成了分区自治啊，一个小区堵了不影响到别处。第三个叫重构计算图， 重新规划水流路径啊，哪条路最短走哪条，提前预判需求啊，提前调水。第四个就动态任务调度啊，根据实时需求决定谁来供水啊，什么时候供，先供给谁。 这四件事情加在一起啊，不是修管道，不是修水库啊，是重新设计了整座城市的供水逻辑。说到这个，提醒一下大家啊，理性看待，不要过度。神话涛定律并没有发明什么新的物理方程，他既不是相融啊，信息理论那样的数字革命啊，也不是摩尔定律那样的产业级的预测工具， 它更像是把行业里面已经分散存在的优化方向，比如说先进封装呀，存算一体呀，异步计算呀，算子融合啊，统一到一个框架底下，用降低时间长数这个核心指标来统领大局。 本质上它是一套统一的认知框架啊，不是颠覆性的科学发现。华为自己也承认啊，这条路至少还得走个几天时间，目前只是起步阶段。外媒也有质疑说啊，堆叠设计确实提升了密度，但是真正的一点四纳米需要解决的良率问题，功率问题，散热问题，华为并没有全部解决。 这个质疑是合理的，也是健康的。那问题来了，这些是国际大厂不也在做吗？啊？为什么是华为提出来？没错，因为它的 nv 令可在降低 gpu 之间的通信的套 啊， google 和 mate 在 大规模的集群调度上面走在最前面啊。台积电和三星在先进封装和制程上面领先全球，英特尔在单芯片的架构上积累深厚， 但他们有个共同的特点，就是他们自己只擅长于自己内层。英伟达不管操作系统怎么写啊，台积电不管 ai 框架怎么调度，海力士更不管 ai 框架怎么调度了，对吧？这是全方位分工的正常状态啊！华为的独到之处就是他是被逼出来的，因为用不上台积电的三纳米 啊，华为如果只做单点优化，根本追不上来。所以华为必须把芯片设计、编程、 ai 框架、操作系统、高速互联、先进封装啊，这些自己都捏到自己的身边，每一层都往死里掏，才能用成熟制程去追平先进制程的性能。 放眼全球，谁能把这所有的系统啊都全部打通呢啊，除了华为，我感觉几乎没有第二家。这就是华为提出套定律最核心底气， 他的全站能力，让他可以站在系统大局的高度啊，看见单点公司看不见的大局优化空间啊！检验这一套答案的唯一标准，就是今年秋天那个搭载逻辑折叠技术的新麒麟芯片啊，到时候是骡子是马跑起来才知道。
904Boss老白
05:18查看AI文稿AI文稿没有最先进的光刻机，中国芯片就只能永远跟在别人后面吗？这两天华为提出的滔定律全网刷屏，很多人看完第一反应是感觉很牛，但没看懂。 我给大家翻译一下这件事真正重要的不是华为又提出了一个新名词，而是中国芯片开始回答一个最尖锐的问题，当别人把最先进的光刻机设备、材料、软件都拿来卡你的时候，中国芯片到底还有没有第二条路？先给你一个结论， 抛定律，现在还不能简单说已经取代摩尔定律，但他至少发出了一个重要信号，中国半导体开始不只是在别人定义的规则里追赶，而是开始改写全球半导体规则。过去半个多世纪，全球半导体行业基本都沿着摩尔定律往前走，说白了就是把筋体管越做越小， 从几十纳米到七纳米、五纳米、三纳米，大家拼的是谁的制成更先进，谁的光刻机更厉害。但问题是，这条路现在越来越难走了。 一方面，筋铁管继续缩小已经逼近物理极限，漏电、散热量率都会变成大问题。 另一方面，先进制程成本越来越高，不是一般企业玩得起。更关键的是，对中国来说，别人还可以用设备、材料、软件、供应链来卡你。所以很多人说，没有最先进光刻机，中国芯片就只能永远跟在后面追。我觉得这个判断太简单了。 华为这次提出了掏定律，真正有意思的地方就在于他把问题换了一个问法，过去大家问的是基尼管还能不能做的更小，掏定律问的是芯片里的信号能不能跑的更快， 数据搬运能不能更短？计算等待能不能更少？这就是从几何缩微转向时间缩微。用户真的在乎基尼管到底是几纳米吗？ 其实不一定，用户在乎的是手机快不快、 ai 推理快不快、服务器响应快不快。所以小本身不是目的，快才是目的。我给大家打个比方，过去做芯片就像在一层平房里不断隔房间，为了提高效率，就把每个房间越隔越小， 把距离越缩越短。但如果这层平房已经快挤不下了怎么办？抛定律的思路，不是继续死磕把房间做的更小，而是把平房盖成楼房， 通过逻辑折叠、先进封装、互联架构和软硬件协同，把原来平铺的电路重新组织起来，让信号路径更短， 系统效率更高。说白了，过去拼的是谁能把零件做的更小，未来越来越要拼的是谁能把系统组织的更好。这件事真正重要的地方就在这里。 先进制程当然重要， euv 当然重要，这个不能回避，但同样要看到，先进制程不是唯一答案。如果别人把最窄、最贵、最难的一条路卡住了，中国半导体就必须从系统架构、封装、互联、软件材料里 重新找出一条路。这是为什么？过去很多被当成配角的环节，现在会越来越重要？先进封装、三维集成、 芯片互联、国产 eda、 系统软件协同，在韬定律这套逻辑里，开始站到舞台中央。比如华为提到，到二零三一年，高端芯片晶体管密度有望达到一点四纳米制成的同等水平。 这里最关键的是等效两个字，等效一点四纳米。不是说物理上真的把晶体管做到一点四纳米，而是说通过系统优化，让性能、密度和综合能力接近那个水平。 所以对韬听力最好的理解不是华为绕过了光刻机，而是不再把光刻机当成唯一解。华为说过去六年已经基于这套思路设计并量产了三百八十一款芯片， 这个数字说明什么？说明他不是一个 ppt 概念，而是在真实产品里反复验证过的工程方向。当然，我们也要清醒，掏定律不是魔法，不是今天提出，明天中国芯片就全面超越他，后面还有很多印章要打，工具链分装工艺、粮率、 散热都要跟上。所以这条路不是容易了，而是难度。换了过去，难在极限制成未来，难在全站协同。但恰恰是这个变化，给中国半导体打开了一扇新门。因为中国最擅长的就是复杂系统工程，我们有庞大的应用场景，有完整的产业链， 有工程化组织能力，也有在真实需求里反复迭代的机会。所以我觉得掏定律真正的意义，不是华为宣布替代摩尔定律，也不是国产芯片马上全面超车，它真正说明的是中国芯片开始从追节点走向拼体系， 从单点突破走向全站协同，从买不到设备就被动挨打，走向用系统能力寻找新解法。过去我们开始提出自己的问题， 组织自己的能力，探索自己的路径。最后总结一句，真正的科技突破不是别人划的一条路，我们只能在后面追，而是当老路越来越窄的时候，你有没有能力重新理解问题，重新组织资源，重新开出一条新路？中国芯片今天最需要的不是盲目乐观，也不是妄自菲薄， 而是清醒的干，持续的干，换个维度干。那么你觉得掏定律之后，中国半导体最先突破的环节会是先进封装、国产 eda 还是 ai 芯片？评论区聊聊。
11.7万红衣大叔周鸿祎
04:32查看AI文稿AI文稿这个关于华为掏定律啊，网上炒的很火，我，我来给你们讲讲我对这个事情的看法啊。那么我先简单给你们讲什么叫掏定律，就这是全球半导体领域首个由我们也主导的产业原则。 他的逻辑是呢，打破摩尔定律的平静，通过时间来提效摩尔定律，大家知道了，把那个晶体管越做越小，来提高半导体的性能，这就是摩尔定律，什么十四纳米、七纳米，三纳米、两纳米，但现在呢，摩尔定律已经到了极限， 那怎么办呢？而且他的非常的昂贵，成本也巨高，抛定率呢，就是不再死磕缩小晶体管的这个体积，而是通过时间微缩。原来跟你讲叫堆叠来提升芯片的性能， 简单来讲啊，就是干嘛呢？把平面电路像折纸一样立体堆叠，大幅压缩线路的长度，有效降低电阻、 电容带来的信号损耗，同时实现了电路芯片系统的全层级优化。传统芯片信号的传输需要跨越数百微米，高定律方案可以压缩至几微米。 不给你们讲太多了啊，我现在给你们讲讲我对这个事情的看法。第一，对摩尔定律到了物理极限了，每擅长干什么？零到一， 光伏新能源半导体 gpu， 对 吧？人工智能零到一都是美做的，别着急，我告诉你，后发先至，我们擅长做一到 n 光伏，我们后发先至，新能源我们后发先至，然后现在就轮到芯片半导体了。我告诉你，这跟两国文化有关， 你看，美的文化是鼓励你去创新，去梦想，改变世界，我们的文化你们知道是什么？给你标准答案，举一反三。所以说呢， gpu 芯片你看看，我们很快也会赶上，这是第一个啊，第二个，如果说我们要赶上，你们知道意味着什么？ 我跟你们说个数据啊，全球光伏百分之九十我们生产，全球风电百分之八十我们生产的全球新能源汽车百分之六十到七十是我们生产的。 如果说啊，我们模仿学习超越成功，全球芯片，半导体，你现在光模块，光通信，我们已经占全球百分之六七十的份额，未来有没有可能 gpu 占全球百分之一半，我跟你说这是有可能， 我这这个事问过于成东啊，问过很多于凯啊，他们这都是很厉害的人，他说科学我们都知道，剩下就是工艺，你们知道什么叫工艺吗？然后参数就时间，用时间就能解决这个问题，明白我说的意思吧。第三个，我再来给你们讲采用的是什么技术，我是不是跟我们同学讲过，你们要留意那个堆叠技术， 我告诉你掏定律，核心就是堆叠，什么概念呢？原来的摩尔定律所采取的这个对吧？把晶体管做的越来越小，我一个平的电路板可以放更多的晶体管，所以的预算效率更高，能力更强，对吧？这是原来的做法， 现在什么叫堆叠，就是，你们知道吗？我不做平的了，你知道吧？我做两层、三层、四层可以放更多的这个晶体管，是不是？而且你知道还有一个什么好处，他们里边纯算呀，包括通讯，还要结合 你一个电路板，他的路程很很远对不对？好了，我堆叠对吧？我把它折叠起来，他们的通信的线路会更近，也就是说呢，通过电路、芯片、系统原层级去净化，所以我跟你们说，我说你们要注意这个堆叠技术。第四个，你们有没有发现最近 deepstack 全面适配 p u 就 很简单说美，你最先进的不给我对不对？而且我们自己下定决心干嘛？我们自己搞啊？那，那我为什么不像 dvd 这种大模型早点去试配我们国产的 gpu 呢？我再给你们说，什么叫试配啊？我简单给你们说，试配就是我大模型从一开始就是为你的这个国产 gpu 设计，为你去调整，去配置， 所以说也就是无论从国家的战略，然后也是从我们的全球领先的大模型公司全面转向。是什么国产芯片，国产 gpu， 你 想想吧，现在我们存储、光模块等等都在追赶，现在我们核心就卡了三个，一个是 gpu 的 先进制成， 一个是光刻机，一个呢是那个核心的材料，核心材料是樱花果，比较厉害。然后呢？ gpu 呢？是镁，比较厉害，现在我们都在全面追赶， 而且用韬定力，对吧？我们在不断的去优化，我们普通人的机会是什么？好了，我告诉你，机会就是六大确定性方向，在这样一个宏观的背景下，六大确定性方向就是什么？风口上的鹰越飞越高， 任老师，二十二年的老红官，老法师，然后呢，再加上极其勤奋的帮你们去看前沿科技，看一百多家企业，还给你找不到好的公司，好的赛道，然后我帮你把未来的趋势看明白了，方向看明白了，方向不对，努力白费啊，选择又要努力啊。
2479任泽平
01:46查看AI文稿AI文稿涛的东西我不是特别懂啊，但是我给你们解释一下，因为大家都解释很多遍了，我看所有人讲的都大差不差啊，但是呢，只有一个人我觉得讲的还是有一点道理的啊，大家讲的逻辑都对，但是你没讲明白，谁讲的？奥卡姆剃刀讲的，我觉得是有道理的，他讲什么呢？他讲说咱们假设啊，假设是一个二百层的电梯啊，你从一层到二百层需要二百秒，但是呢这个电子呢，就是他 回到一层是不需要时间的，就是上去一个，然后下面又生成一个，又上去一个是秒回秒回到一层了，所以说呢，他一个电子上到两百层需要两百秒，两个电子就是四百秒，三个电子就是六百秒，四个就是八百秒，五个就是一千秒，这正常情况。 那现在呢，华子做这个事情呢，是把这个电梯呢分成了四节啊。假设分成四节，因为他不是多加了四部电梯，因为如果你多加四部电梯的话，等于是增加了更多的精气管，你现在是摆不下了。然后他就把电传输的这个东西呢分成四节， 就是你先从一层跑五十米，二层再跑一百米，三层再跑一百到一百五，四层一百五到两百，你第一个电子跑到第二层的时候， 然后这个时候呢，第二个电子就进到了第一层，然后呢第一个电子进到了五十到一百这个电梯里，等第一个电子进到第三层的时候，那第二个电子进到第二层，第三个就进到第一层，这样的话你就会分四波上电梯，因为它这个电子回去的时候是没有延迟的，所以说呢，你分成四波上，那你本来需要 四个电子，需要八百秒，你按照这种方法上的话，就大概需要三百五十秒，就缩短了一半上电梯的时间。那你缩短了一半上电梯的时间，是不是就可以在单位时间内多运送一倍的电子上去？ 大家能理解吗？以前我用八百秒可以运四个电子上去，他们以前的解决方案是我再加一个电梯同时上去俩，再加一个电梯同时上去仨。但现在呢，我们不加电梯，我们加这个速度，加 速度之后呢，就导致说同样是八百秒，我就可以上去八个到九个电子，这样我的吞吐就翻倍了。就那么简单一个道理，就是解决问题的方向不同嘛，就以前我们靠力大飞砖，现在靠精细运营，就从里边扣吧。这个事呢，也很简单，也很符合华为做事的逻辑。
4031万能的大熊
02:33查看AI文稿AI文稿俊哥，华为最新推出的掏理论是什么？帮我们解读一下。这两天大家讨论的比较多了，那么俊哥要尝试来解读一下，我们传统芯片上会有很多的这种重要组建，对吧？我们假设最简单的 a b， a 到 b， 因为要走线吗？要布线吗？对不对？这个传输距离我们假设是五个单位， 这已经是极限了啊。那好，那华为这做的什么事情呢？我把它再加一个芯片，大家看好，原来是平面的，对不对？大家看，我们用三维来看， a 还在这面，对吧？那我一层我拼不过你，我怎么做呢？我在上面再加一层， 我 b 的 位置原来可能在这边，对吧？我通过好的一些事，我把 b 放到这边来， 也就原来从 a 到这边要五个单位的决定。那现在新的设计方案也就是从这次华为推出的，我直接从两层，不是从横向，是从竖向 a 到 b， 这可能就两个单位了，也就是从五个单位 缩小到了两个单位。好，这张图呢，军哥刚刚给大家画的啊，大家可能基本了解，那下面军哥再给大家详细演示一下，这样一解释，基本你们都明白了，我们就把这个当一个芯片， a 组间到 b 组间，中间的线路是五个单位，有点长啊，那现在这次华为做的什么事情呢？我用两个芯片，这还是个芯片，我们横过来 五个单位，那么这个时候我再加一个芯片，大家看到没有？ b 的 位置就不再横向了，我把 b 放上面，这样 a 到 b， 大家看到我手指的位置可能就两个单位了，是不是一下缩了很多？ 就是这个原理，再给大家举个例子啊，就类似于这种多层的停车场，那么你从 a 开到 b 停车位一般要花五十米对不对？那如果这个时候 b 停车位在二楼，你电梯上去十米就到了，这样是不是就快了很多啊？对，就是这个原理。 那这个原理呢？老外不是没想过，老外想过的，但是他们还是执着于原来从大到小这种缩小，这个赛道因为相对来说更复杂，工业设计更为精密，所以他们暂时在上面没有投太多的精力。那华为这次呢？另辟蹊径，我们就在这方面有更好更深入研究， 希望走出一条新的道路。而且这个其实对应相关的硬件和适配要求很高的，对散热也会有新的要求。所以华为这次提的不是我成品量产，而是我提出了一个新的方向，那么真正量产呢？可能要到三亿年，所以还是有很长的一段路要走的。但是这样的一个新的观念和新的一个方法，我觉得是值得我们学习的。 所以创新不是颠覆式的创新，所以俊哥之前已经说了，是在原有的方式上有一点点小的改进，这个其实也非常不容易，为我们芯片开辟一条新的赛道，我们不拒绝更小更细，最终看我们整体的产出效果，我觉得这个才是这次推出套理论的最重要意义。
196俊哥商业思维
07:42查看AI文稿AI文稿套定律火了，不但有希腊字母，还被叫做定律，还是华为出的，还和 ai 半导体芯片有关，这简直就是科普的重灾区啊。 但是我也不是专业人士，所以我认真观看了套定律的发布会，阅读了预发布在 china xiv 上的论文，同时呢，又预习了与其相关的芯片制造流程、半导体工艺以及数电摩电中的 rc 电路等相关知识，希望可以用大白话给大家讲明白。 套定律说的详细点叫套缩放定律，其实就是提出了一种新的 scaling log。 在 技术领域，这个 scaling log 可是无处不在，用 在半导体芯片上就是统治多年的。摩尔定律，就是晶体管尺寸越小，芯片性能就越强，用在大模型上，就是参数越多，模型能力越强。那再比如说，用在我们人身上，就可以是学习的时间越多，期末考试的分数越高。 总之呢，就是找到了这么一个定律，它既是历史经验的总结，比如说确实发现学生延长了学习时间，可以提高成绩，同时又是未来发展的理论指导。 之所以各个领域的 skill level 如此受欢迎，正是因为它简单粗暴。比如说让学生哐哐学就行了，啥也不用管，成绩自然就提高了。但是凡事都有个度， 比如说让学生天天不睡觉去学习，那成绩肯定是不降反升了。那在芯片领域也是如此，摩尔定律已经失效了，尤其是进入七纳米之后，在几何层面的记忆索小的红利已经消失了。要说明白这个事，还得从芯片上最小的结构开始说起。晶体管。 晶体管可以简单理解为一个开关，断开表示零，联通表示一，当然实际的芯片逻辑就是由一个个的小晶体管构成的。 过去的几十年里，半导体产业一直以纳米作为衡量技术进步的单位，大约每隔十八个月，晶体管尺寸缩小，频率上升，单位逻辑门的成本下降，非常舒服。 但是呢，当晶体管尺寸缩小到一定程度时就不行了，会出现一些微观层面才会遇到的问题，比如说漏电，可以理解为断开的开关仍然会有电流经过，所以后来人们在微观结构上开始做手脚，出现了 finfied 等技术的改良。 但是这个时候半导体工艺有多少多少纳米这个词已经不像之前那么单纯了，之前就是单纯的指晶体管中的三极长度，但是现在长度没法再缩小了，但是呢，通过结构上的改造，仍然能提升芯片的性能，那这该怎么起线呢？ 聪明和狡猾的人类发明了等效尺寸这个概念，比如说我晶体管的工艺仍然是二十纳米，但是我通过结构上的一些改造，它的性能提升到了理论上三纳米的水平，那我就说自己是三纳米。 这个问题导致了各个厂商的标准不一样，理论上就是说我自己想等效多少纳米，那就是多少纳米，反正你也不知道我是咋算的。 同时呢，也导致了我们这些科普博主非常头疼，每次解释这个问题的时候，都是要资料没资料，要图片没图片，死活也说不清楚。那这样一个既失去了对比意义，又增加了咱老百姓理解成本的历史遭迫，为啥不放弃呢？所以华为的这次的第一个目标就是提出一个新的衡量指标，炮 及时间维度上的缩放，代替传统晶体管尺寸的这个衡量指标。那为什么起了这么一个奇怪的名字呢？套输入法我都不知道怎么打出来。那这就不得不提到电路中的 r c 电路， r 就是 电阻， c 就是 电容，连起来就是个 r c 电路了。芯片上呢，到处可以抽象为这种 r c 电路， 我们可以把电容想象成一个水桶，只不过里面装的是水，而不是电盒。电阻就是水管，有入水管和出水管，当水桶被装满水时，对应的数字是一。反之，如果把水放干净了，对应数字是零， 那么这个从零变化到一，或者从一变化到零的时间就是一个非常关键的信号时延。那这个时延和什么有关呢？第一，桶的大小。第二，水管的流速， 这个桶越小，同时呢，这个水管越短越粗，装满这个水的速度就会越快，对应到电路中就是一个电容的充放电速度更快，那对应到数字中就是零，变化到一的时间更快。 这个 r 和 c 都是物体固有的属性，所以说它们的乘积也是个常数值，我们给他定义为时间常数套，那你可以算一下电阻乘以电容的量缸也确实是秒。 这个数字越小，电路中的信号的时延就越小。而我们在芯片上折腾来折腾去，最终的目标其实就是降低这个时延， 缩小晶体管尺寸，仅仅是为了实现这一目标的其中一个手段而已。比如说华为这次提出了一个逻辑折叠的技术，究竟怎么实现呢？我肯定是不懂的， 我的理解大概就是之前的思路呢，是在二维平面上缩短距离，缩小尺寸来让信号传的快一点，而逻辑折叠是在垂直方向上通过键合技术连接，进而缩短距离，加快时间，有点像虫洞一样。 所以说，纵观几年的技术演进，早就不是以缩小筋骨尺寸为目标了，而是降低食言。所以我们自然需要一个更大的 scope 来指导我们前进，这就是华为的套定律。那有人就会说了，这不是大家已经都在这么做了吗？华为不就是总结一下而已吗？ 那这我就要批评一下你了，就算是这个角度，那凭啥就不能是咱国家总结呢？马斯克提出了一个第一性原理就行，咱们提一下就不行了。 虽然套这个名字来自 rc 电路的时间长数，但华为论文中的这个食言定义更为广泛。具体呢，分为晶体管层、电路层、芯片层、系统层的时间延迟，每层都有不同的解法。 所以说原文中也说了，套之所以能够成为一个有效的核心指标，而不是对基友的指标的重新命名，是因为它在整个堆栈中具有一致性，频率、延迟、待宽和吞吐在各自层上都受套支配。 公益技术人员、电路设置人员和系统架构师可以围绕同一个量并用相同的单位展开讨论。炮式实践，端到端全站协调优化的共同语言，过去那种各层独立优化、持续作为残差的时代已经结束了。 呃，最后说一下我的个人观点，第一，为什么是华为提出这一定律呢？其实我觉得就是争夺话语权嘛。 首先，芯片制成已经到了瓶颈，但是美国依然能够享受到先进工艺带来的红利，所以呢，提出了新的指标的动力就没有这么强。但是呢，华为却不一样，二零二零年之后，我们知道先进工艺就受限了，简单说就是不能使用 euv 光刻机， 小尺寸的晶体管造不出来，那如果仍然用之前的以晶体管尺寸为衡量先进技术的指标，显然是对我们不利的。在结合这六年，华为确实是从其他维度找到了突破摩尔定律的方法，所以呢，进行了一场话语权的争夺，重新定义了先进之城的衡量指标， 这个我觉得既合理也是好事。第二，这个定律我觉得其实和摩尔定律有个本质的不同，就是摩尔定律是可以直接指导半导体产业的发展方向的，就是缩小晶体管的尺寸嘛。但是华为这个套定律更像是一个目标，我暂时还没有发现它可以直接指导怎么造芯片这个路线。 当然还有一个目标就是可以提升行业的信心嘛，就是说告诉大家摩尔定律依然存在，只不过是换了个 scope 更大的描述而已。 那这就要看今年秋季发布的麒麟芯片是否有他的论文和发布会说的那么好了。我在视频中没有说，也是因为这只是单方面的一个数据暴露，而不是公开的测评结果，那我们就拭目以待吧。 第三，很多自媒体呢，又开始老样子，要么就吹上天，要么就说的没意义。其实我觉得还是那个更古不变的道理，就是太阳底下没新鲜事，现在已经不可能有什么惊世骇俗的技术突破了，更何况只是一个技术定义和展望而已。 但同时呢，我觉得这件事是有意义的，即便是争夺话语权这一个目的，我觉得也是有意义的。我们能接受别人用等效尺寸这种欺骗性的描述来宣传自己的芯片，那为什么就不能接受咱们提出个新思路来打破这个话语权的垄断呢？好了，本期视频就到这里，我们下期再见。拜拜。
4273飞天闪客
06:41查看AI文稿AI文稿朋友们，刷了两天的华为掏定律了吧？是不是都没怎么听明白？我来给你们讲明白，这是足以载入史册的大事，他让摩尔定律彻底失效，他是来替代摩尔定律的，并且让光刻机彻底成为过去。 就像我们用新能源车换到超车的燃油车一样，华为的掏定律可以让我们彻底摆脱光刻机。注意，不是追上，不是自己造出来的，是可以彻底摆脱。 二零二六年五月二十五号，上海，在全球半导体界最权威的 i e e e 国际电路系统研讨会上， 何廷波站在台上，当着全世界顶尖的芯片科学家和工程师，正式发表了套定律。这不是什么新的芯片型号，也不是某个技术突破，而是一整套指导未来半导体产业发展的新规则。 这是中国第一次在全球半导体领域提出了属于自己的能引领整个行业的底层理论。 在这之前，哎，我们不是一直都有摩尔定律吗？没错，摩尔定律统治了半导体行业整整六十年。 他说的很简单，集成电路上的晶体管数量大约每两年翻一翻，换句话说，芯片的性能每隔两年就能翻一倍。过去这六十年，整个世界的科技进步，本质上都是在吃摩尔定律的红利。 从最早的大哥大到现在的智能手机，从笨重的台式机到能跑大模型的 ai 服务器，所有的一切都建立在把晶体管越做越小的这个基础上。但是现在这条路走不动了，不是人类不想继续做小，而是物理学他不允许了。 现在最先进的三纳米制成晶体管的尺寸已经小到只有十几个硅原子那么宽，再往下缩，电子就会开始穿墙，也就是量子碎穿效应。 他会不受控制的从晶体管的一边跑到另一边，让芯片彻底失灵，这是硬限制，谁也绕不过去。还有个更现实的问题，就是钱，建一条三纳米的芯片生产线需要将近两百亿美元，折 合人民币超过一千四百亿。全球能掏得起这个钱还能玩得转的厂商，一只手都能数得过来。 而且越往下走，成本涨的越快，性能提升越来越慢。现在从三纳米走到两纳米，性能可能只是百分之十到百分之十五，成本却要翻一倍。 一边是 ai 大 模型自动驾驶，对算力的需求在指数级的爆炸，一边是传统的做小路线已经走到了死胡同，这个巨大的剪刀叉，就是整个半导体行业现在面临的最大危机，全世界都在找新的出路，有人说搞量子计算，有人说搞碳基芯片， 但这些都还太遥远，远水解不了近渴。而华为用了整整六年的时间，悄悄走出一条完全不同的路，这就是滔定律。 很多人看不懂这个定律，觉得他很玄乎，其实他的核心逻辑特别简单，一句话就能说明白，以前我们是靠把晶体管做小来提升性能，现在我们不靠这个了，我们靠让信号跑得更快来提升性能。摩尔定律的核心是几何缩微，也就是空间上的缩小。 而掏定律的核心是时间缩微，也就是时间上的压缩。你可以这么理解，以前我们盖房子，为了住更多人，就把每个房间越做越小，越盖越密， 但房间小到一定程度就住不进去了。现在华为换了个思路，房间大小不变，但我把原来平铺的房子改成了复式楼、小高层，然后把里面的走廊、楼梯全部优化，让每个人从家里到公司的时间比原来还短。 这样一来，虽然每个房间的大小没变，但整个小区能住的人更多了，通行的效率也更高了。华为把这个技术叫做逻辑折叠，就是把原来平铺在一个平面上的电路分层堆叠起来，变成立体结构。这样一来，信号从一个晶体管跑到另一个晶体管的距离就大大缩短， 信号跑的时间越短，芯片的性能就越强，功耗也就越低。而且最关键的是，这条路他没有物理极限，只要我们能不断的优化电路布局，不断压缩信号传播的时间，芯片的性能就能一直提升下去。 这不是什么纸上谈兵的理论，何庭波在发布会上说了一个非常震撼的数字，过去六年，华为已经基于掏定律的思路，成功设计并量产了三百八十一款芯片，这些芯片覆盖了通信终端、车载、 ai 计算等几乎所有领域， 早就已经在我们身边默默运行了。这才是最可怕的地方，别人还在实验室里摸索的时候，华为已经把这条路给走通了，并且用了六年的时间，用几百款芯片的量产验证了它的可能性和可能性。 更让人期待的是，今年秋天，华为就要发布全新一代的麒麟旗舰芯片，这款芯片将是第一款完整采用逻辑折叠技术的手机芯片。按照华为的数据，在相同制成下逻辑，折叠技术能让晶体管密度提升百分之五十五，能效提升百分之四十一。 也就是说，不用等到什么更先进的制成，我们现在就能用成熟的工艺做出接近甚至超过先进制成水平的芯片。 华为还给出一个明确的时间表，到二零三一年，基于掏定率的高端芯片等效晶体管密度将达到一点四纳米制成的同等水平。这意味着什么？意味着我们彻底摆脱了对高端光刻机的依赖，别人扛我们脖子的那个最关键的地方，被华为用一种完全不同的方式给绕过去了。 以前别人说啊，不给你 euv 光刻机，你就做不出先进芯片。现在华为说，没关系，我不用你的先进制程，我用我的时间搜微技术，一样能做出同样性能的芯片。 这才是涛定律真正的意义所在。他不仅为全球半导体行业找到一条突破摩尔定律极限的新道路，更重要的是，他让中国半导体产业第一次从技术跟随者变成了规则的制定者。 过去六十年，我们一直跟着别人的规则走，别人说要做小，我们就跟着做小，别人定的制程路线，我们就跟着追，别人卡你脖子，你就只能被动挨打。 但现在不一样了，我们有自己的理论，自己的路线，自己的规则。以后全球半导体行业的发展将有两条路可以走，一条是摩尔定律的老路，一条是华为韬定律的新路。而且随着时间的推移， 抛定率这条路会越走越宽，因为他没有物理极限，成本也更低，更适合大规模推广。 二零二五年五月二十五，这个日子值得我们所有人记住。他不是一个普通的技术发布会，而是中国科技崛起的一个里程碑。他告诉全世界，中国人不仅能跟上世界科技的步伐，还能引领世界科技的未来。
86曹烁
01:48查看AI文稿AI文稿全网刷爆的华为掏定律，百分之九十九的人都没看懂，什么时间缩、微、逻辑折叠，全是专业名词，看完直接摸这条视频，我只做一件事，让你看完就能跟别人讲明白，掏定律，不用懂物理，不用懂芯片。先点赞收藏，回头忘了可以再看。 五月二十五日，上海国际电路系统研讨会，华为和庭波正式发布，人民日报第一时间报道。这是中国首次在全球半导体领域提出产业新原则，不是炒概念，已经跑了六年，量产了三百八十一款芯片。两步看懂第一步，先搞懂为什么要有掏定律，因为老路子摩尔定律走死了。 摩尔定律很简单，每时八个月，芯片上的晶体管翻一倍，性能翻倍，价格减半。过去五十年，全世界都在拼，把晶体管做小，就像盖房子，拼命把房间隔的越来越小，塞更多人。但现在极限到了，晶体管已经做到两到三纳米， 再小电子就会穿墙漏电，而且三纳米工厂要两百多亿美元，根本烧不起，全世界都卡在这里怎么办？第二步，华为换了赛道，这就是超定论，核心就八个字，时间缩、微、逻辑折叠。给你两个最通俗的比喻，听完就懂。 一，把芯片当成一座城市摩尔定律，把房子越盖越密，马路越修越窄，靠缩短距离省时间。掏定律，不缩马路了，修高架，开快车道，优化红绿灯，让车跑的更快更顺，这就是时间缩微，不拼谁的东西更小，拼谁的效率更高。比喻二，把芯片当成一家公司。摩尔定律， 拼命招人，把工位挤得密密麻麻，传个文件要穿过几十个人套。定律不招人了，重新排工位，把经常一起干活的人放一个办公室，再装内部高速电梯。这就是逻辑折叠，不是简单叠楼层，是按逻辑重组电路，让信号路径直接变短。最后划两个重点，一，今年秋季的麒麟二零二六系统会首次用上这项技术。二， 华为规划到二零三一年，基于掏定律的芯片性能直接对标一点。四、纳米之虫总结一下，摩尔定律是把东西做小，掏定律是把路修顺。这是中国人第一次定义半导体的未来。这条视频随时可能被限流，赶紧收藏，转发给你身边还没看懂的朋友，一起为中国创新点赞！
89醒
08:22查看AI文稿AI文稿新闻都看了吗？华为发布的滔定律改写了半导体规则，这条新闻呢，很多人都看不懂，不要急，那我会每天用大白话拆解各类新闻热点，小白也能听得懂。 记住了，上面的一举一动直接关系到我们普通人的切身利益，新闻热点必须看，提升认知不上当，只看不在味道少一半。 那首先要解决的第一个问题，新闻里面讲的几何微缩到底是什么意思？那以前为什么会被卡脖子？在过去半个多世纪里面，全世界的芯片发展都要听西方定的一个老规矩，叫摩尔定律。 摩尔定律的核心打法就是四个字，几何微缩。什么意思呢？给大家举个例子哈，那把手机里面的芯片你想象成一个巨大的停车场，里面的晶体管呢？就是一辆一辆的汽车。想让手机的速度变快，算力变强，最简单的办法是什么？ 就是往停车里面塞更多的汽车。但是停车场也就是芯片面积，它是固定的， 怎么办？西方人的思路就非常简单粗暴了，把汽车造的越小越好。那以前呢，是造大卡车，后来造小轿车，现在恨不得造只小蚂蚁那么大的迷你玩具车。只要车足够小，那能停在同一个停车场里面，就能塞得下越来越多的车。 这就是芯片的制成。为什么一路从二十八纳米缩小到了十四纳米、七纳米，现在到了三纳米、两纳米？ 但是朋友们物理学的极限他是有限的，那当把车缩小到几个纳米级别的时候，就快接近原子的极限了，车太小了，不受控制，物理学上面叫量子睡穿效应， 什么意思？就是车开始疯狂漏油了，这个时候呢，芯片就会严重的发热，耗电会非常大。那更要命的是什么？想雕刻出这么微小的车，必须要用全世界最顶尖的刻刀， 也就是荷兰 a s m l 的 b u v 极紫外观客机，就这么一台机器啊，老美死死盯住，就是不准卖给我们。 如果一直按照几何微缩的游戏规则玩下去，永远跟在别人的屁股后面，永远被别人拿捏，这个时候怎么破局？这个就是新闻里面讲到的核心专业词汇套定律，也就是时间微缩。 既然在这个赛道上面走不通，华为就说，我们就不在这个桌子上面玩了，直接掀桌子自己定规矩。这个就叫做底层逻辑的思维。 大家回想一下第一性原理，拼命把晶体管做到最小，目的是什么？难道是为了比谁的针眼小？ 当然不是了，真正的目的是为了让数据跑得更快，让手机不卡顿，让 ai 算的更准。所以芯片的性能本质从来不是体积有多大， 而是处理的时间。听明白了这一点，再去看一下华为发布的滔天律，希腊字母 tom 在 物理学里面的代表是什么？ 时间长数？华为思路就是，我不跟你死磕，怎么把车造的更小，我就放弃几何微缩。我现在的目标是什么？想尽一切办法缩短数据在芯片里面跑完的时间，叫时间缩微。 华为等于是向全世界宣告，就算晶体管没有三纳米那么微小，哪怕车稍微再大一点，但是只要让传输数据的时间比你短一点，最终性能照样碾压你。 那到底怎么样才能缩短时间？这里就必须要讲到新闻里面讲的第三个，这个非常的牛，叫逻辑折叠，这个词呢，听的比较高深，那举个例子啊，马上你又能听懂了。 以前的传统芯片设计，就像一个巨大无比摊开的白纸，上面呢画了一个迷宫，那数据就像是一个送外卖的小哥，他从白纸的左边跑到右边，那中间他要穿过无数个弯弯绕绕的导线。 无论说把外卖小哥的晶体管做的多么的小，那这一段平面的物理距离是实时定住的。 外卖小哥跑了这么远的路，就是要花这么多的时间，那跑多了还要流汗，那也就是芯片它会发热。现在华为的逻辑折叠是怎么干的？ 不贪大饼了，直接就把这张纸平面像白纸一样折扇子一样折起来，对，折起来叠成这个样子，那奇迹发生了啊，原来呢，在平面上相隔了十万八千里的两个点，经过空间的折点直接面对面了，这个时候还需要外卖小哥跑腿吗？ 不需要了，只需要敲一敲天花板，楼上楼下直接就能把数据给交接了。这就相当于把平面二维城市变成了有立交桥，有地下隧道的立体三维城市。 那在科幻电影里面，这个叫虫洞，在半导体里面呢，这个叫逻辑折叠，通过了这种技术，那路程就缩短了一大半，数据传输的延迟大幅降低，速度自然就能翻倍了。 讲到这里，底层逻辑大家都能听懂了吧？那接下来再来回答几个网友最关心的问题，这个玩意到底对我们有什么影响？ 第一个焦点，以后买手机会有什么变化？最大的变化不仅是速度变快了，而且不发烫了。以前大家玩游戏，那手机稍微用久一点就烫的像个暖宝宝，甚至呢还会降频卡顿。为什么？ 因为数据在平面上跑了太多冤枉路了，功耗太大了，现在用的逻辑折叠的技术，数据走的就是直达电梯，功耗大幅就降低了。 新闻呢，已经明确讲了，预计在接下来的新一代设备当中就能落地应用，普通人很快就能用的上了，性能媲美西方最顶级的制成，但是发热更小，续航更长的国产手机。 第二个焦点，这能不能解决被卡脖子的问题？答案是肯定的，这个也是核心弯道超车的一点。很多网友一直在焦虑，说造不出先进 euv 的 光刻机怎么办？ 华为这次用滔定律给大家吃了一颗定心丸，新闻里面的核心条款说的非常明确，在不依赖 uv 的 工艺的情况下，基于该定律，预计二零三一年高端芯片的性能就能达到一点四纳米的制成同等水平。 听懂了没有？听懂的掌声，那别人是靠光刻机刻出来的一点是纳米，我们是靠架构创新，靠的是立体折叠等效出来的一点是纳米，老美垄断了，把这个东西做小，那这个机器我们就抢占，让路程变短的高地， 条条大路通罗马，你封锁你的，我发展我的，这个就是中国人刻在骨子里的顶级智慧，听懂的点赞，那最后我想跟大家聊一聊背后这个时代的意义，这个也是很多人没有看透的一层，为什么会有经济周期？为什么会有产业更替？ 因为任何一项技术都会经历爆发期，最终走向边际效益递减的衰退期。西方的摩尔定律在狂奔五十年，那现在已经老了，为了缩短制成的一纳米要砸进几百亿美金，收益越来越小了， 这个也是产业周期走到尽头的表现。而华为在二零二六年的今天抛出掏定律，绝对不仅仅是为了卖两部手机，而是给全球半导体行业指明了一个全新的上升曲线， 这就标志着中国科技企业终于可以从西方规矩的遵守者走向全球游戏规则的制定者。 以前西方写教材，那我们照着念，现在我们站在讲台上面给全世界发新课本，这就是科技自立自强的底气， 这也是为什么这一条新闻值得我们每一个普通人去关注，去骄傲的原因。我是英，用大白话拆解新闻背后的底层逻辑，看清真相，不吃亏，不上当，我们下期不见不散！
56海南金融茵茵
03:07查看AI文稿AI文稿对于掏定律，我就问两个问题，逻辑堆叠技术下的局部热密度高和高热造成的芯片寿命大幅缩短如何解决的？普通人听到折叠第一时间想到的是虫洞折叠空间达到两点间的最短路径。 逻辑折叠试图在设计上将平面化的通信改为三 d 立体结构，两个芯片不再进行平面抵达，直接在三维空间到达目标位置。 听起来是很快，但是三 d 堆叠技术提出了几十年了，为什么大多数还是采用二点五 d 技术？如果你用过电器，你会注意到一个现象，所有电器使用一段时间后都会变烫， 也就是产生热量。学过基础物理的就知道的一个概念，电子流过电阻产生热量，而芯片是极小电压与电流设计的弱氮技术， 但本质仍是电子在具有电阻性质的介制中流动，因此同样会产生热量。而你听到的芯片频率就决定了芯片内电子的逻辑的计算速度， 频率越高，代表单位时间通过的电子数量越多。你想到了什么？没错，热量二点五 d 封装的技术本质上每个芯片仍然直接暴露于外部，具有更大的散热面积。 但多层折叠最大的问题，每一层的散热空间都被压缩，且上下方仍然有高热量热源，阻碍每层芯片的散热效率。也就是你自己本身很热，头上还放个炉子在产生热量，没被热晕已经是烧高香了。 芯片亦如是。何庭波提出的逻辑堆叠，理论上是通过设计在三对堆叠中找到每层芯片通信的最优路径来加快通信效率，以空间换时间的方法来达到时间最优解，但空间折叠最严重的问题在何庭波的理论中并没有具体表述， 也就是只从理论上考虑了时间最优解，放弃解决局部高热量密度问题的工程。实际也就是因为此高温造成的第一个问题就是芯片使用寿命大幅度缩减， 因为你所熟知的高温造成的问题在芯片内同样存在。这里想想看高温会有哪些问题？如果再加上冷热交替呢？因为无法散热，芯片在到达高温状态后要么强制运行直到烧毁，要么降低性能换取降温，而这也是很多手机发热就会变卡的原因。降频、 三 d 堆叠、 chiplets、 心力拆分、持续优化、缩短走线延迟等等技术是高端芯片设计师的必备能力，而不是可选能力。核的理论本质上仍是设计层面的优化，无法突破智重优势的物理极限。 宣称的等效一点四纳米制成。从工程角度看，这个说法混淆了系统提升和工艺制成进步的概念。 先进制成的核心优势是晶体管缩小带来的物理级改进，包括更高的密度、更低的电压、更小的电容以及更短的互联等等。物理层面的特性在实际制造过程中具有更成熟的落地性。掏定律是一个理想状态下的设计思路，短时间感觉仅作为理论路线， 因为解决多层堆叠的散热问题的难度不亚于华为自己生产出两纳米芯片。睡觉，晚安。
1976野原新之助