如何看懂华为τ定律
华为掏定律反杀台积电，六年磨一剑终于出货了！看了这么多营销号，我还是决定做一个视频，来帮你搞懂华为的掏定律到底是啥。 先说结论，掏定律没有爆杀台积电，也没有推翻摩尔定律，但他却是中国芯片在往前冲的过程中总结出来的宝贵体系化干货，也很可能是咱们在半导体领域争夺话语权的开始。掏定律总结起来其实很简单，芯片进步不能再只盯着尺寸了，以后真正要压缩的是时间。 这么说吧，大家熟悉的摩尔定律说的是晶体管越做越小，同样面积里能塞进更多晶体管，芯片也就越来越强。但问题是现在芯片越做越小，带来的收益没有以前那么大了。估计就有人问了，现在不都还在卷五纳米、三纳米、两纳米吗？人家怎么都能做得到， 但其实是等效制成，虽然物理上确实做不下去了，但通过在改良工艺、设计、优化结构和性能上还是可以提升的。把提升后的性能等效乘摩尔定律算出来数字就行了。 像台积电搞了先进封装，英特尔搞了三 d 堆叠， md 搞了 cheapplay 大 芯片拆分，苹果 m 系列用了统一的内存架构。大家是各有各的高招，但问题就在这，大家的招都不一样啊，你说你等效三纳米，他说他等效两纳米。只看尺寸的老传统其实早就名存实亡了， 但这事一直没人来系统化，没有一个统一的标准。理解了这个前提，咱才能知道华为为什么要做掏定律。 摩尔定律说白了也是靠缩短晶体管尺寸来让时间变短，提高效率。那我直接研究怎么缩短时间不就行了吗？所以华为就提出在计算系统的每一层定义一个时间套，晶体管有晶体管的套，电路有电路的套，芯片有芯片的套，系统有系统套。以后看谁先进就别比挤纳米了，直接看套就完了。 也就是说，掏定了的本质不是说华为突然发明了所有技术，而是给这些技术找了一个统一的解释，啥先进制程、 hbm、 cpu、 光互联等等等等，凡是能减少关键等待时间的，都是在优化掏。而这是由中国企业提出来的，是咱们在芯片产业探索中总结出来的，这才是它最重要的意义。聊到这， 估计还是有人不服，怀疑这就是华为掩耳盗铃卷不过别人转头就造个新概念给自己台阶下，那咱直接看战绩就行了。 从二零二三年麒麟九千 s 到二零二五年的麒麟九零三零 pro， 主兵从二点六 g 合资涨到了二点七五 g 合资，平均一年才零点零五 g 合资，看着是不是有点挤牙膏？但今年下半年的新一代麒麟芯片，目标直接拉到了三点一 g 合资，二零二九年目标四 g 合资， 这估计就是韬定律发功了。哥们思路广了。举个例子，华为这次就像是一张摊开的山东煎饼， 所有逻辑单元都铺在同一平面上，门电路 a 要跟 b 通信，就得在平面上拉线，这俩离得越远，线就越长，电阻电容就越大，不仅耗电，还影响信号速度。逻辑折叠的思路就是，既然平面上太远，那就把它折起来不就完了？把原本摊在一个面上的逻辑电路折到上下两层甚至更多层里去， 原本要绕一大圈的线，现在直接坐电梯，线变短了，信号等待时间就少了，功耗就跟着降了，怎么折都省电。按官方数据，光靠这一手折叠，在没换工艺的情况下，晶体管密度从一五五跳到二三八，性能核能效提升百分之四十一，最高频率提高百分之十三， 天路图拉到二零三一年，等效制程达到一点四纳米。所以说，咱只要不盯着过时定律死磕看透本质，那就顿觉天地宽。而且华为是在封锁制裁的情况下，逼着自己在有限节点上把封装架构练到了极致，那未来如果 e v o 光刻机搞出来了呢？ 这可能也就是人家敢在演讲上直接说二零三一年能干到一点四纳米的底气。哥们手里有牌，当然，技术好是好，但咱也别急着先沸腾，代价也得说清楚，毕竟两层芯片叠一起，良率是按每层各自相成的，光这一项损耗就不小，而且叠一起以后，功耗密度也会翻倍， 上层的热量得通过下层才能散出来。再说设计工具，跨线布局布线这事，目前全球还没有成熟的商用。 e d a 支持 华为大怪率在靠定制工具链映客，除此之外，供电结构、维护成本都会更难。所以我们觉得对这件事最合理的态度是，路线可信，目标激进，口号很猛，但不是完全没谱。 他不一定马上让国产芯片超越最新制程，但在被制裁没有 euv 等等的 debuff 下，他可能是国产芯片继续往前突破的一套重要指导。有了明确的理论方向，大家拧成一股绳，咱们的芯片产业也许还能迸发出超乎想象的潜力。
粉丝42.5万获赞194.6万
相关视频
10:25查看AI文稿AI文稿大家晚上好，今天继续科普学习笔记。相信大家都被这个华为的涛定律 给刷屏了吧，听新闻说到二零三一年，华为通过涛缩放理论能将芯片制成的等效节点在二零三一年达到一点四纳米，解决我们先进制成芯片被卡脖子的问题。这篇论文呢， 是海思的总裁何廷波发出来的，也是今天刚发出来，所以在第一时间呢，我为大家解读，我读完了整个英文的原文， 希望用一种更简洁的方式，大家都能听懂的方式，给大家科普一下这个涛理论到底是什么？主要分为三个部分吧，今天第一个讲他的核心观点和战略意义，第二个讲这个技术到底是什么，怎么实现的？第三个呢， 我们国产供应链的受益方主要是哪些？哪些环节会因为这个华为主导的这样一个套理论 得到在 ai 时代的一个大发展？任讲第一个，这个它的一个背景我相信不用赘述了，就是我们的先进之城被卡脖子，然后我们又需要需要非常高端的快速的这个芯片。 所以怎么办呢？我们只能通过系统工程的办法，就是绕过平面的先进制程节点三纳米级以下。 所以华为这个套路呢，它的核心将摩尔定律的新器官能做多少？它转换了一个思路， 变成了它的系统处理计算的一个速率，就是计算的一个时间，包括芯片级的和系统级的 怎么应该被缩放？他们认为不再是晶体管的尺寸，而是这个时长。 好，它具体包括什么呢？我看下面它这个掏缩放与几何缩放的对比，就是以时间长数掏统一全站优化的新范式，它包括几个层级，第一个我们可以认为是这个，呃，从晶体管到电路到芯片， 我们认为是芯片级的这样一个食盐。另外一个呢，就是系统级，从经济管级大家可以看知道他的一个套的范围是皮秒级。电路呢，因为有些 rrc 传播池志， 这个是纳秒级。到芯片呢，就是计算和存储的一些交互，他是一个微秒级，而系统都是好秒级。 简单来说，这个华为提出这个理论，就是要在这四个维度，或者说从芯片级到系统级，降低这个掏的延迟。这个应用在哪呢？其实文中举出了三类应用。第一个是这个手机，就是大概每年快一点三倍，就掏的时间减小一点三倍， 自动驾驶一点五倍， ai 是 需求最高的，需要变成每年要减小十倍。当然如何实现呢？ 这就不得不提这个麒麟的二零二六版的这样一颗芯片，它首次地提出了 叫做 logic folding， 叫做逻辑堆叠这样一个芯片制造的理念，并且应该是已经腐竹柳片有实证了，这是一个被证明的结果。双层 logic folding 什么意思啊？ 就是相当于以前的芯片都是做一个大平层，这一个芯片呢，他是做了一个复式楼，或者说叫一个双层楼别墅。我们的制程节点没有那么先进， 尺寸相对比较大一点，一层放不下，我就叠两层之间，用这些高精度的楼梯做些互联。所以我们讨论这个晶体管密度每每平方厘米的时候，从这个两层楼结构就可以比一层楼结构提高了百分之五十五，嗯，这双层结构怎么实现呢？ 就是之前提到的去年十月一号发来个视频，叫做混合建核，金元级的混合建核，在这个上面就要用，用处非常的大， 大家可以参考一下之前那个视频啊。然后除开晶体管的密度上升了，能效也是个重点考虑的对象，这颗麒麟芯片实现了百分之四十一的能效提升， 在这个架构里当然有很多芯片性能的提升，它实现起来最重要的方式还是依赖于这个混合键合，而且它是第一代的 混合键合的 logic folding 的 芯片，大家可以看到二五年的七零、九零、三零还是 plana 平面结构，二六年可能今年的秋天 实现第一代的逻辑 folding。 所以 啊，这个混合建合这样一个堆叠的思路是他非常核心的，有我们在这里想详细讲述一下，所以他这里有提到在关键路径的门店路上，就是两层的这个就是连接两层的楼梯，用什么 超细间距，超高精度的混合间隔连接，然后呢？所以这两层因为有一个高精度的互联，两层的表现为单一的连续互联，就像额外的金属层一样。大家看到这个混合间隔的一个间距啊，就是他的一个精度在微米级，并不需要到纳米那么高。 混合结合的精度啊，国产的设备都能做到几百个纳米，就是比它这里要零点五微米啊，量率很高，所以用这样一种系统集成的办法，它可以使每单位面积的晶体管密度可以不断提升，这样呢， 打破这样一个先定之城节点的一个高要求，实现这个弯道超车是吧？然后从系统级我们要聊一下这个 ai 的 整个系统，主要是三个关键路径啊。第一个叫做 unified bus， 这啥意思？ 主要就是这个不同互联之间的一个协议，我们说的 gpu 到存储， cpu 里面的计算和 sm 单元，以及说这个机柜内的其他的硬件那些互联， 现在已存的是这个 p c i e 像 n v link， 是 吧？这个 ethernet 这样一个多层的协议，占用单一的协议代替它们，然后呢，这个可以将端到端的延迟从这个几十个微秒加减两个数量级，所以它的缩减可以达到五百倍 以后的一个这个目标呢是 system s one chip， 就是 大家都用一样的协议就减少了这个沟通成本，是吧？简单来说 这第一个系统级的，第二个系统级的呢？大家听得比较多的光进同退，就是用光互联 来代替我们说的铜缆的互联，铜缆的互联其实呃不仅比较耗电，还容易有串扰，速率还没有光互联快。所以用光互光互联代替铜互联的话，第一个是可以增加待宽，增加传输速率。第二个呢，甚至是可以降低功耗， 减少误码，减少传输的错误。然后他这里额外的第三个呢，他额外提到现行模拟方案，他不用复杂的这个数字处理芯片，也可以减少计算的一个工号， 减少计算这个时间。第三个比较关键的是这个三 d 封顶，这啥意思？就是说三 d 封装，先进封装。我们看到一般来说 gpu 和 hbm 都是菱角啊，都在它的边缘，就是互联，靠 n， 就是 这个 n 是 周长嘛， 华为提出呢，要用这个我们说的三 d 的 封装，就是用 n 的 平方，就是面积，那个菱角是从面里面出来， 这样的话他的这个计算容量就会相当于这个 n 的 平方了。这样的一个效果呢，就是第一可以将这个里面的走线呀，延迟的设计啊，更加优化。第二个呢可以减少这个传输距离， 减小这个超值，是吧时间。所以这三者协同啊，他们认为可以实现 ai 系统的一百倍的应觉极限增长。像这个实现路线图呢，这个技术就不细讲了。呃，总的来说就是大概在三一年可以实现等效一点四纳米工艺的 这样一个芯片。下面我们讲讲这个产业链收益方。如果听我刚刚的解释，其实在这个套理论里面，主要技术就是两大技术，第一个呢是包括混合建核，三 d 封装，一起叫做先进封装，它是最大的直接收益。 刚刚提过了，混合建核，大家要是想电既从两微米到一微米眼镜，然后设备厂呢？呃，这个除了国外的 evg 啊，数字啊， 国内的现在大家用的比较多了，就是这个拓金科技的混合器和设备。然后就是三 d 堆叠的封装厂，实现计算存储和其他的一些器件的三 d 堆叠啊，我们国内有这个长电科技啊，铜副微电啊，华天科技等等。 另一个大的方面呢，就是这光互联嘛，代替呃电的铜的互联，实现高宽带的一个传输，低功耗的传输，相关的收益方肯定就是啊， 这个光芯片，光模块以及是那个光纤，包括这两个方面的话，还有一个特别受益的就是这个 eda 工具，之前的 eda 工具主要是在平面上做设设计， 而而以后可能是需要做这个多层楼的房子，要考虑多层堆叠的情况来做芯片设计。这个国内 eda 厂商主要是华大九天嘛。 总结来说，这个掏缩放理论代替几何缩放理论来实现高性能的一个芯片，主要用到了就是由多层的复式楼代替大平层。其实现在路径呢，主要就是靠芯片级的混合键合，以及是说 器件级的三 d 对 电封装。第二个大的技术呢，就是用光互联代替电互联，实现系统级的 高贷款传输，低功耗传输。对于更细的这个内容呢，这个材料我上传到了我的知识星球上，一般来说我都提早上传， 然后分享一些呃，不能公开说的观点，以及说其他的一些学习资料和问答交流。如果大家对这个技术细节还很感兴趣呢，我们可以在知识星球上做一些交流，谢谢大家。
2907曹博士说Micro-LED
05:088.3万全球档案馆
06:53查看AI文稿AI文稿华为提出操井率之后，大家都喊赢麻，到底赢在哪？以及缺陷是什么？这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念，而封装你听起来很高大上，你可以把它理解为一个室内的装修设计， 就是在同样的一个房屋里边，如何把效率令到最大的一个逻辑。之前的封装大家知道什么？就一块 cpu， 一 块内存条，然后再加点硬盘啊，中间 pcb 板子一连，是不是就可以干活了？这不是我们传统理解的电脑吗？ 但是这个电脑越来越发展，到后边发现不够了，为什么？哎，我说在同样的一块地方，我能不能用更大的算力或者更大的存储能力去增加我电脑的性能？好，那我要不要把几块芯片一块封到一个里边去？ 哎，一封的时候就发现一个问题，我的芯片做的越小，我就越占便宜，是不是由一个芯片大芯片变成小芯片再塞进去的过程，实际上就是摩尔静电的原型啊？啊？之前我比如说是 是十四纳米啊，现在我变成三纳米、二纳米的，是不是我就可以去堆更多的东西在我同一块芯片里边，但是这个堆法实际上还是有缺陷，为什么？ 比如说你在手机之类需要密切的干活的地方啊，就是紧密联系，干活空间又特别小的地方，你就需要让他的交互更加的透彻，那你如何去办呢？能不能把他们直接封到一个芯片上， 好，有人就干活了。那我能不能不把这个内存横着堆了，我把它竖着堆，竖着堆之后呢，边上愚蠢一点地，我把 gpu 或者 cpu 放进去，然后我是不是就形成了一个整统一的芯片了？ 这个芯片是不是就可以去决定我整个设备的核心输出效率了？而且他们隔着更近， 理论上说电阻也小啊，是吧啊？消耗也小啊，所以是不是看起来效率更高啊？这是不是就是二点五 d 封装的一个概念？因为这边上是吧是三 d 的 啊， 然后边上又放了一个平行的逻辑芯片，所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊，比如说啊，我是个传统的内存厂，我压根就不做什么 gpu 的 生意，我就想把单位面积内， 我把它内存效率拉到拉满，那个叫什么呢？那好，那我单纯的就把内存条给他堆的更密啊，是不就可以了？所以就出来这个类似这个千层千层汉堡似的啊，然后这个摩尔定律的极限就跑了，类似这种三 d 封装的技术， 所以现在所谓三星海力士核心的技术是不就在这里边？那么华为的掏净率到底在哪呢？华为掏净率人家压根就不跟你说一样的事情，你说你为了在同一个大小的房子里边塞更多的家具，你把家具做的越来越袖珍，你这是 干活吗？还是炫技？你现在追求的就不应该是类似摩尔定律这种芯片越来越小，塞的越来越多的这样一个概念，你核心追求的你是不是建了一个小型的工厂？那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题？ 我跟你比的是，我能不能在同样面积的一个工厂里边，能把我的大芯片给塞到我这里边，并且通过我更合理的互联，更合理的布局，让所有人在这走动的时候动线更合理， 我去掉个什么东西，工人不需要绕一大圈，然后去哪个地方搬，我只需要简单的挪几步我就可以到了，所以这样的效率是不是就提升了，散热也更小了？然后虽然我芯片够大，但是我布局合理， 工人走的更少，所以在单位体积内，我是不是输出就有可能去追平你？所以我追求的是一个效率，你追求的是炫技，这个就是华为核心在提的一个问题。 好，整个事情清晰之后，我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的，为什么是骑在手机芯片里边？因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线，那么在这个二点五 g 封装和逻辑芯片堆叠上边，其实各家虽然没有明确的提出槽径率，但是 也在追求单位面积的更好的效率，并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢？ 是因为之前虽然各个厂商也这么干，但是大家知道其实国外的厂商相对的独立性，并没有华为这种更强的全占性的能力，所以虽然他在提升各个部件之间的效率以及联通的 布局合理性，但是他永远做不到华为像这种一战全齐，而且在通信领域，尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率，不仅是一个掏尽率，而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道，如果说华为我提出要这么放，未来英伟达也要这么放，好，那你先给我交点专利费用吧，是不是就从一个传统的我只能追你打的一个地位，变成了一个我也有我独特的优势的这么一个地位去了？ 好，那不足是什么呢？不足就是大家知道这次发的论文，我说是在手机芯片上，为什么是手机芯片上？大家想，因为传统的 ai 服务器没有这个限制啊，就是，所以不行，就是华为那种 超大节点啊，我一堆电脑连连在一起，你一台电脑能干？我一台电脑全连在一起，大不了我的场地更大点，能耗更大点，我也能拼，是不是？我能达到你跟你类似的性能，但是对于手机我就这么一块地，这是不是就要求装修更精致一点？那么我问一个问题，说人家 明天给你玩 a r 眼镜的呢，你现在眼镜上面就要放更小的芯片呢？你要更好的这种微型化处理芯片的这种能力呢？是不是先进制程就又被抢了一次？所以这两条路线是同样在走的，只不过大家意识到一个问题，就是摩尔定律这个地方是有极限的， 就是你现在到了两纳米，你还有多走多大的一个性价比优势，就是越走他性价比越低了，在这种情况下，哎， 我能不能在装修上面提高一些效率就显得尤为重要了，这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没？我今天没熬夜，我只是半夜醒了。拜拜。
2.3万笨鸟怎么飞
07:42查看AI文稿AI文稿套定律火了，不但有希腊字母，还被叫做定律，还是华为出的，还和 ai 半导体芯片有关，这简直就是科普的重灾区啊。 但是我也不是专业人士，所以我认真观看了套定律的发布会，阅读了预发布在 china xiv 上的论文，同时呢，又预习了与其相关的芯片制造流程、半导体工艺以及数电摩电中的 rc 电路等相关知识，希望可以用大白话给大家讲明白。 套定律说的详细点叫套缩放定律，其实就是提出了一种新的 scaling log。 在 技术领域，这个 scaling log 可是无处不在，用 在半导体芯片上就是统治多年的。摩尔定律，就是晶体管尺寸越小，芯片性能就越强，用在大模型上，就是参数越多，模型能力越强。那再比如说，用在我们人身上，就可以是学习的时间越多，期末考试的分数越高。 总之呢，就是找到了这么一个定律，它既是历史经验的总结，比如说确实发现学生延长了学习时间，可以提高成绩，同时又是未来发展的理论指导。 之所以各个领域的 skill level 如此受欢迎，正是因为它简单粗暴。比如说让学生哐哐学就行了，啥也不用管，成绩自然就提高了。但是凡事都有个度， 比如说让学生天天不睡觉去学习，那成绩肯定是不降反升了。那在芯片领域也是如此，摩尔定律已经失效了，尤其是进入七纳米之后，在几何层面的记忆索小的红利已经消失了。要说明白这个事，还得从芯片上最小的结构开始说起。晶体管。 晶体管可以简单理解为一个开关，断开表示零，联通表示一，当然实际的芯片逻辑就是由一个个的小晶体管构成的。 过去的几十年里，半导体产业一直以纳米作为衡量技术进步的单位，大约每隔十八个月，晶体管尺寸缩小，频率上升，单位逻辑门的成本下降，非常舒服。 但是呢，当晶体管尺寸缩小到一定程度时就不行了，会出现一些微观层面才会遇到的问题，比如说漏电，可以理解为断开的开关仍然会有电流经过，所以后来人们在微观结构上开始做手脚，出现了 finfied 等技术的改良。 但是这个时候半导体工艺有多少多少纳米这个词已经不像之前那么单纯了，之前就是单纯的指晶体管中的三极长度，但是现在长度没法再缩小了，但是呢，通过结构上的改造，仍然能提升芯片的性能，那这该怎么起线呢？ 聪明和狡猾的人类发明了等效尺寸这个概念，比如说我晶体管的工艺仍然是二十纳米，但是我通过结构上的一些改造，它的性能提升到了理论上三纳米的水平，那我就说自己是三纳米。 这个问题导致了各个厂商的标准不一样，理论上就是说我自己想等效多少纳米，那就是多少纳米，反正你也不知道我是咋算的。 同时呢，也导致了我们这些科普博主非常头疼，每次解释这个问题的时候，都是要资料没资料，要图片没图片，死活也说不清楚。那这样一个既失去了对比意义，又增加了咱老百姓理解成本的历史遭迫，为啥不放弃呢？所以华为的这次的第一个目标就是提出一个新的衡量指标，炮 及时间维度上的缩放，代替传统晶体管尺寸的这个衡量指标。那为什么起了这么一个奇怪的名字呢？套输入法我都不知道怎么打出来。那这就不得不提到电路中的 r c 电路， r 就是 电阻， c 就是 电容，连起来就是个 r c 电路了。芯片上呢，到处可以抽象为这种 r c 电路， 我们可以把电容想象成一个水桶，只不过里面装的是水，而不是电盒。电阻就是水管，有入水管和出水管，当水桶被装满水时，对应的数字是一。反之，如果把水放干净了，对应数字是零， 那么这个从零变化到一，或者从一变化到零的时间就是一个非常关键的信号时延。那这个时延和什么有关呢？第一，桶的大小。第二，水管的流速， 这个桶越小，同时呢，这个水管越短越粗，装满这个水的速度就会越快，对应到电路中就是一个电容的充放电速度更快，那对应到数字中就是零，变化到一的时间更快。 这个 r 和 c 都是物体固有的属性，所以说它们的乘积也是个常数值，我们给他定义为时间常数套，那你可以算一下电阻乘以电容的量缸也确实是秒。 这个数字越小，电路中的信号的时延就越小。而我们在芯片上折腾来折腾去，最终的目标其实就是降低这个时延， 缩小晶体管尺寸，仅仅是为了实现这一目标的其中一个手段而已。比如说华为这次提出了一个逻辑折叠的技术，究竟怎么实现呢？我肯定是不懂的， 我的理解大概就是之前的思路呢，是在二维平面上缩短距离，缩小尺寸来让信号传的快一点，而逻辑折叠是在垂直方向上通过键合技术连接，进而缩短距离，加快时间，有点像虫洞一样。 所以说，纵观几年的技术演进，早就不是以缩小筋骨尺寸为目标了，而是降低食言。所以我们自然需要一个更大的 scope 来指导我们前进，这就是华为的套定律。那有人就会说了，这不是大家已经都在这么做了吗？华为不就是总结一下而已吗？ 那这我就要批评一下你了，就算是这个角度，那凭啥就不能是咱国家总结呢？马斯克提出了一个第一性原理就行，咱们提一下就不行了。 虽然套这个名字来自 rc 电路的时间长数，但华为论文中的这个食言定义更为广泛。具体呢，分为晶体管层、电路层、芯片层、系统层的时间延迟，每层都有不同的解法。 所以说原文中也说了，套之所以能够成为一个有效的核心指标，而不是对基友的指标的重新命名，是因为它在整个堆栈中具有一致性，频率、延迟、待宽和吞吐在各自层上都受套支配。 公益技术人员、电路设置人员和系统架构师可以围绕同一个量并用相同的单位展开讨论。炮式实践，端到端全站协调优化的共同语言，过去那种各层独立优化、持续作为残差的时代已经结束了。 呃，最后说一下我的个人观点，第一，为什么是华为提出这一定律呢？其实我觉得就是争夺话语权嘛。 首先，芯片制成已经到了瓶颈，但是美国依然能够享受到先进工艺带来的红利，所以呢，提出了新的指标的动力就没有这么强。但是呢，华为却不一样，二零二零年之后，我们知道先进工艺就受限了，简单说就是不能使用 euv 光刻机， 小尺寸的晶体管造不出来，那如果仍然用之前的以晶体管尺寸为衡量先进技术的指标，显然是对我们不利的。在结合这六年，华为确实是从其他维度找到了突破摩尔定律的方法，所以呢，进行了一场话语权的争夺，重新定义了先进之城的衡量指标， 这个我觉得既合理也是好事。第二，这个定律我觉得其实和摩尔定律有个本质的不同，就是摩尔定律是可以直接指导半导体产业的发展方向的，就是缩小晶体管的尺寸嘛。但是华为这个套定律更像是一个目标，我暂时还没有发现它可以直接指导怎么造芯片这个路线。 当然还有一个目标就是可以提升行业的信心嘛，就是说告诉大家摩尔定律依然存在，只不过是换了个 scope 更大的描述而已。 那这就要看今年秋季发布的麒麟芯片是否有他的论文和发布会说的那么好了。我在视频中没有说，也是因为这只是单方面的一个数据暴露，而不是公开的测评结果，那我们就拭目以待吧。 第三，很多自媒体呢，又开始老样子，要么就吹上天，要么就说的没意义。其实我觉得还是那个更古不变的道理，就是太阳底下没新鲜事，现在已经不可能有什么惊世骇俗的技术突破了，更何况只是一个技术定义和展望而已。 但同时呢，我觉得这件事是有意义的，即便是争夺话语权这一个目的，我觉得也是有意义的。我们能接受别人用等效尺寸这种欺骗性的描述来宣传自己的芯片，那为什么就不能接受咱们提出个新思路来打破这个话语权的垄断呢？好了，本期视频就到这里，我们下期再见。拜拜。
4267飞天闪客
03:47查看AI文稿AI文稿这两天刷屏的这个华为掏定律到底是什么？是新瓶装旧酒的营销概念，还是后摩尔时代的一次重大突破？别急着吹，也别急着骂，这个事情真正有意思的地方，就是它的背后藏着一个被卡脖子的人怎么破局的故事。 要想搞清楚什么是掏定律，得先搞懂什么是摩尔定律，芯片就可以把它想象成一座超级迷你的城市，这个城市里面呢，住着无数个叫晶体管的小开关。晶体管越多，芯片呢就越能计算，性能就越强。 一九六五年，英特尔的联合创始人戈登摩尔提出了他的一个观察，就差不多每隔一两年，同样大小的芯片里面，能塞进去晶体管的数量会大幅度的增加。过去几十年，芯片基本上就沿着这条路一路进化，从九十纳米到六十五纳米、四十五纳米、二十八纳米、十四纳米，一直到现在的五纳米、三纳米，再到二纳米。 数字越小，代表它的工艺就越先进。但这里需要注意的就是今天讲的这个几纳米。几纳米，它更多的是工艺代号，代表的是这一代芯片的综合水平。不是说晶体管真的只有几纳米，可问题就是啊，这条路越来越难走了。晶体管越做越小，制作的难度会越高，漏电、 发热、信号干扰量率、成本这些呢，都会变得非常夸张。目前全球公开量产的最先进工艺已经进入到了二纳米时代，而一点四纳米可能要到二零二八年才能量产。那么问题来了， 华为为什么不能直接用最先进的二纳米，甚至未来的一点四纳米芯片呢？这里啊，有一个不算冷的小知识，英伟达不是生产芯片的，英伟达主要是设计芯片，芯片的主要生产商是台积电、 三星、英特这些金原厂。而华为也不是设计不出来芯片。华为真正被卡住脖子的不是华为的芯片设计能力，而是先进的制造设备、工艺和供应链。因为如果你想造先进的芯片， 那你就需要一种叫 euv 光刻机的设备，这台机器全球只有荷兰的阿斯曼才能造的出来。而在出口管制的影响下，中国大陆很难获得这个 euv 光刻机，所以华为很难像英伟达、苹果、高通那样稳定的用上台积电最先进的代工产呢。 中国大陆啊，目前公开可见的芯片大概是在七纳米左右，离二纳米还有一个不小的距离。那遇到问题怎么办呢？ 放弃还是妥协？华为的答案就是换一种思路，换一个跑法，也就是他们提出的这个掏定律。摩尔定律的核心就是把零件做小，掏定律的核心就是让信号跑的更快，绕的路呢就更短。举个例子啊， 摩尔定律像是在城市里面把房子盖的越来越小，同样的土地上呢，能住的人就越来越多。掏定律就是重新设计这条城市道路，让想要出门的人不需要再绕远路， 直接就可以到达目的地。按照目前华为公开譬如的数据，在相同器械节点下，相关技术可以让晶体管的密度提升百分之五十五，能效提升百分之四十一。过去六年已经有三百八十一款芯片基于这个思路完成了设计并 量产。当然，这些数据还需要更多的公开细节和第三方验证，但它至少说明了一件事情，就是这个掏定律不是纯 ppt 概念，而是华为已经走通的一条路。我不知道那些阴阳怪气华为的人是出于什么目的啊，我从来不觉得生产不出二纳米、 四纳米芯片是有什么任何丢人的地方。如果随随便便就能生产出来二纳米甚至一点四纳米的芯片，那就不叫技术壁垒，那叫信息差。芯片生产本身就是全球最高难度的工业工程之一，而且我并不觉得用逻辑折叠有什么问题，因为你首先要解决的是问题， 而不是把其他人的解决办法复制一遍。在这件事情上，我只看到了一个想尽办法解决问题的团队，这何尝不是马斯克经常讲的第一性原理呢？ 华为的这个故事啊，藏着一个朴素的工程师思维。当你遇到一个问题，第一反应可能是我资源不够，条件不好，没有最好的设备。但华为告诉我们的是，当别人卡死了你最直接的那条路，你要问的不是怎么走通这条路，而是有没有另外的一条路。还是那句话，你要解决的是问题， 不是要复刻别人走过的路。最后说一句客观的话，涛定律是一个值得认真对待的方向，他有扎实的物理基础，有量产的案例支撑，但涛 套定律能不能成下一个摩尔定律，还需要时间和技术去验证。华为发布了套定律，不是说他自己已经赢了，而是在讲当传统的路越来越难走的时候，他们正在开辟一条新的道路。
19涉川有东西
27:52查看AI文稿AI文稿首先来看一下这个超定律，它这个核心主张呢，是以这个时间微缩来代替几何微缩，通过呃逻辑折叠这样的技术构建器件、电路、芯片、系统四层级的协调优化体系。 那么首先超定律和大家熟知的这个摩尔定律啊，它的一个本质从这个技术上来讲，主要是这个眼睛泛视的根本转化，就比如像摩尔定律，它是大家都理解的这个尺寸的啊，这个驱动通过缩小心 肌管物理尺寸来实现性能这个提升，所以它的一个这个优化变量啊，是这个心肌管的三级长度，就是几何尺寸， 就缩短这个晶体管的弯曲长度，之后晶体管它的开关速度会提升，单位面积的密度会提升啊，进而这个功耗会下降，所以它是一个单变量驱动这个多收益的这样一个形式。 那么对于抛定力来讲，我们刚有提到它是实验驱动，它是通过这个系统级降低信号传播实验来实现这个性能的提升。 所以呃，从刚才这样解释的这个维度上来看呢，摩尔定律它更多的是这个单点突破的模式聚焦于晶体管，这是的它晶体管长的这个气垫的长度， 然后通过推动晶体管器件的三级长度，然后来来来这样的一个物理极限来驱动产的进步。而掏进去的话，它将这个，呃这个变量啊聚焦于这个时间长处，掏就是或者说也可以称为这个 ic 的 一个延齿，就是电阻和电容的这样一个承接 啊，这 ic 延迟呢，它是半导体物理的一个非常常见的一个现象，其实呃在大家之前此前知道的这个，包括像这个英特尔啊，台积电啊，三星的 先进风浪路线当中啊，同样在这个压缩，其实互联的这个 ic 延迟，所以这个替换的工程意义是影响超的变量远多于我们讲就单一的这个啊物晶体管三极长度的这个几何尺寸， 所以包括像这个啊，互联线的电阻呀，寄生电容呀，啊布线拓扑呀，包括这个甚至包括这个逻辑折叠的乘坐啊，包括这个系统互联协议，所以它从这个单一的油化维度扩展到我刚才讲的这样一个非常多维的这个啊，这个维度 啊，所以超定力它的原创性在代表着将这一个就是之前讲的这个物理物理晶体管三级长度这个物理目标系统转化为一套覆盖从这个器件啊到系统的四层级的这样的方法论， 并且呢是以定律的形式啊公开对外发表。所以呃目前来看，从实践经验上来讲，华为此前也提到啊，目前已经也有三百八十一款这个量产的芯片向未来的工程实践 这里面当中啊，如果从这个设备上来看，或者说它本质上的一个区别啊，就也华为重点强调了一点，就是在于降低了啊对 euv 光刻机的依赖度 啊，摩尔定律其实从这个七纳米起就是在产业界当中啊，理论上来讲，大家都会呃判断上来讲都是高度依赖 euv 光刻机的 啊，就是目前来讲是全球只有阿斯麦可以控制，可以可以做出来，并且本身啊 euv 光刻机从诞生之初开始就是受美国资本的控制，包括这个资本投入啊，且当前啊美国是这个出口管制是对 对我还是禁售的，所以超定律的这个时间微缩的这个路径大幅降低了呃对 e u v 的 这样个依赖， 所以就是逻辑折叠技术，它只要依靠这个成熟的呃，呃，不好意思，刚刚讲错了，就降低对于 e u v 的 依赖， 那么逻辑折叠技术主要依赖这个成熟的啊 duv 光刻工艺和先进的这样一个设计能力，在现有可获得的制成上能实现更先进的啊，智能的，呃先进的一个等效的性能。 所以这掏定律对于国产版的战略意义是在于他将整体的这个竞争坐标系，就从刚才我们讲的这个筋骨山脊长度，这样一个谁的制成更接近全面，切换到谁的系统更优 啊，就是，而且这一切换是非常具有这个执行度的，主要在于两点。第一点就是呃六年三百八十一款量产的芯片，是一个已经在呃 应用当中被证明了的一个一个结果，它不是实验室的这样一个一个一个东西。而且呃已经在今年的这个后面会提到啊，就是在今年的手机当中会率先的进， 进一步的发生这个进一步的这个技术上的一个一个更新。那么其次罗伊折叠所一代的核心技术，包括像这个形体封装呀，包括像 e d a 呀，包括像 电路设计能力啊，这后面可能我的同学会提到啊，就是他有相当一部分是其实中国目前已经有了，或者说啊已经有，已有，已已经有了一部分自研的这样一个能力 啊，所以基于以上的这样一个重大的战略意义啊，我们认为就是呃国产半导体啊，将会迎来这样一个全方位发展的这样个机遇，像 fab， 像这个先进封装，像设备材料，像 eda， 包括向下游的国产双联都会迎来这个重大的发展机遇。 那么我们也是基于此啊，给各位领导梳理一下这个呃以下各个板块的发展机遇。那我这里可能首先汇报一下 啊， fab 和国产算力相关的这样一个情况，然后后面会有我的同事啊，网页汇报一下这个先进风装，包括一些 edi， 然后再由王海汇报一下这个设备材料这样一些情况。然后呃，首先我们先来看一下这个， 呃，就是对于这个 fab 获认可以及国产算力这两个环节啊，那对于 fab 刚才也也重点解释这个他的这样一个呃这样一个含义，那么 fab 的 话，他其实是对于 fab 端是重新定义了我们国产 fab 和海外 fab 的 这样一个竞争的这样一个赛道啊，将这个追赶问题转化为了另辟蹊径的这样一个这样一个方向， 就是在呃传统的摩尔定律或者摩尔定律，基于晶体管三极强度的这个定轴维度下，中国半导体产业的处境。是啊，长期的单维的落后啊，包括像，比如说我们以现在为例啊，就台积电啊，目前量产的是两纳米， 那么华为可获得的啊，或者说目前可使用的芯片啊，约为 国内的啊，这个七纳米工艺。这里面其实这个比如说差的代际上来讲，七到五、五到三，三到二啊，就完整的两个代际以上。 那么呃，包括像现在的这个金源代工的竞争格局中，台一链在先进制程的我们讲就是七纳米级以下，就是现在因为其实十四好多就已经把不把它定定义为这个非常纯粹的先进制程，我们参考这个七纳米级以下的领域，处于绝对垄断的这样个地位， 在二五年的一个市场份额当中基本上占到了百分之六十二啊，包括像你看到人家那个五纳米、三纳米的两粒，基本上都超过了百分之八，呃，五纳米已经超过百分之九十啊，三纳米 一百八十，包括，呃此前那个台一店在发布会当中明确提到就是这个两纳米 n 二已经于去年的 q 四，就二五年的 q 四进入了这个正式的量产，采用这个 gia 的 这个价格 啊，包括到今年年底的话啊，预计的话大概会有将近十四万片的这样一个产能啊，就是整体，然后报价之前英特尔啊，就是也在议会上也明确提到就十八 a 就 等效于一点八纳米的这个，呃，这个 工艺也是计划于今年啊，也是计划于这二五年年底量产。所以对于国内的代工厂，比如说我们去向中心向华东，包括可能后面即将布局先进制程机缘厂的 啊，这个大家都知道的这个像，比如说像金河燕中微啊，就是特地率一定会带来这个重大的发展机遇 啊，就包括像中兴目前已经是量产了最先进的节点啊，基本上是 n 加 n 加三这种啊，然后基于第一位这种曝光实现的，那么通过逻辑折叠的这种 啊，这个这种，这个技术可以在制程上帮助客户实现更下一代的，或者说更接近竞对的先进制程的这样一个性能啊。包括像信就是会率先在 今年的，也不是算设计就是更更进一步的，就是比如说在性能，性能上会有明显提升的，在今年秋季即将面试的这个麒麟二零二六就预计会搭载这个 mate 九零的手机上， 然后包括何总其实也明确提到了这个，这将是性能大增的一个啊，换代的版本是折叠技术的一个呃，算是 大规模的，首次的这样成功的实施。然后麒麟的二零二六就是基于这个自由逻辑设计理念，由单层扩展到双层，然后实现晶体管密度这样一个指标的大幅提升 啊，比如说单带从这个一五五五提升至二三八的百万晶体管每平方毫米啊，等效其实是超越了传统几何几何缩放要三年才能实现这样一个迭代的速度。 但他也提出了一个啊，非常呃，我觉得非常这个呃令人振奋的一个目标啊，就是到二零三一年，基于该定律，高单芯片的晶体管密度达到等效一点四纳米这样一个制成。那么根据公开信息我们能看到台积电其实就是 a 十四，就我们指一点四纳米工艺啊， 大概也是要等，等到呃，二七年年底启动风险量产，然后再通过小批量生产啊，验证稳定性啊、良率等问题，再到大规模生产，基本上也要等到 二八年，二二八年甚至说接近到二九年啊，就是这样一个维度，所以从从这个时间差角上来讲，能看到我们和海外的这个差距在明显缩小，所以对于国产的代工厂来讲，将会受到这个超定率的这样一个呃， 带来的战略价值的这样一个变化，然后及加速缩短和海外在先人上的一个差距，带来重大的发展机遇。我标的其实刚有提到像中兴啊，像华鸿，包括像彦东，包括像金河这样，后面可能也要布局的啊，但这是这个啊， fab 的 这样一个环节。那么其次是这个国产算力 在在 ai 系统上当中啊，硬件效率的提升，其实有时候比模型本身的创营更能决定这这样一个使用的边界。这一逻辑其实同样适用于芯片设计啊，就是当制成路径受阻时， 设计效率的提升可以弥补工艺代替的这样一个部分上的一个差距啊。超频率其实也是在这个轮下是成立的 啊。就是呃，就就刚有提到，就是抛定率他是一套，其实是一道贯穿芯片啊，贯穿器件到电路到芯片到系统，这里面有有强调系统这个全站 携种优化这样的体系，这套体系刚才有提到用在手机上，那么也体现在算力卡算 以及群算力网站的 ai 技术设施上啊，就是比如说除了这个麒麟二零二六以外，那么可能还会面试的，就包括像九五零 d t， 就 因为当前很多的这个啊，算力方面的这个这个这个需求还是能明显看到的，包括 那个之前我们跟那个华为这边这个有聊过，就是能明显感受到，就现在啊，全年九五零 pr 的 这个生产目标，或者说这个今年全年的升值出货 啊，仍然是存在着二三十万的缺口的。那这二三十万的缺口更反映的一个本身的问题就是供给端的间隔受限。 那么在刚才有提到这个算算力在就是这个抛抛定力在这个 five 端的这样一个变化，随着供给端的这个，呃，这个供给端限制的这个上限的这个解除，那么国产算力将会迎来这个受益于这个国产 ai 浪潮下的这样一个啊， 这一个国产片的这个大机会。那包括像这 a s m 片的话，就是像这个安慕希啊、海光，包括生能链啊等等等，包括一些二线的，像木兮啊，这个天硕这样的，都会说于这个供给端产路的限制。但这里面其实，呃也有就是武冈提提到这个 设计效率的提升啊这一块，就是比如说像国内在 ag 这个赛道上啊，就是可以弥补这个通过这个像鑫源这种公司的能力啊，来弥补你这个部分设计公司在前端设计效率不足的这个问题 啊，然后来进步的缩短工艺代差啊，就比如说像鑫源股份这样的公司。所以对于国产商来讲，我觉得这里面核心的一个是啊设计效率提升的这个重要性。 然后其次是这个供给端的这个潜能的问题解除之后，可以进一步解决这个现在的这个供给的一个受限的问题， 那么核心的标的就是 asac， 就是 星源。然后其次就是啊 asm 电端，就是刚才有讲到的像韩五 g 海光包括什么链，包括像这个二线的，听说呀，然后慕希表的等等这样的公司。 对，以上就是呃我们对于这个，呃超定律，对于这个 fab 和国产算力端这样的影响的这样一个具体的这样一个解读。 那么下面就有请我的这个同事啊王烨，然后分享一下关于这个先进工装啊，包括可能也也会讲到一些 eti 这个板块的这样一个发展机遇。哎，叶总在吗？ 啊，好的呃，各位投资者早上好。呃，我这边主要给大家汇报一下，呃，华为掏定律这里面讲到的一些先进封装相关的啊设计理念和方法论。那么华为的这个逻辑 folding 呢？它其实摒弃了平面化的设计理念， 呃，关键路径上面的晶体管是被分布在两个或者更多的垂直堆叠的这个层面当中，那这些层面的话呢，主要就是通过超细间距的混合连接的方式去互连接， 那么为了达到最好的性能呢，需要把这种混合间隔的间距和顶层金属间的这个比例保持在比较低的一个水平。 呃，通常来说的话呢，这个比例是越低越好的，那以目前顶层这个金属间的间距七百二十纳米的情况来看呢，混合间的间距呢，应该要小于两微米，那理想情况下这个最好接近于一， 呃，这样的话呢，在这个间和界面的这个处理成本呢就可以降到最低，那如果要实现这样的间距要求的话呢，同时还要保证这个所需要的建筑水平， 呃需要这个 t s v 技术的各项指标都达到一个非常好的水平，比如说这个呃开口尺寸小于一点五微米啊，间距小于六微米啊等等。 那么此外还要保证整体的一个良品率。呃华为的这个 logic folding 呢，通过智能领域设计，良品率可以达到百分之百左右。 那这一切呢，都需要供应商和这个合作伙伴多年的努力，共同努力才能实现。那么也就意味着呃华为在这个方面呢，其实对于这种呃上游的合作生态是持一个开放态度的。 那么在接下来十年十年里面，呃华为的这个逻辑折叠技术预计将从局部的关键路径折叠发展成这种大规模多层的折叠结构，然后每个封装当中呢，可能会包含三层、四层甚至是更多层的电路结构。 呃这个技术呢，得益于低温混合电和技术的应用，这种技术呢，可以降低各层电路之间的温度的需求，那同时呢，通过 t s b 的 连接方式，从顶层金属调整到呃底层，可以释放出超过百分之三十的这种高层的布线资源。 呃三 d 折叠技术呢，通过将一些这种啊边缘限制的组件转转移到表面上面来解决这种呃面积受限的问题。 那么它的这个电源供电系统呢，主要是通过背侧的这种啊背面供电的方式和集成电压调节剂来实现。呃呃处理器的话呢，也是 啊，通过这种混合封装的技术与逻辑电路去做一个互联。那像这种光学的传输接口的话呢，主要也是通过靠近芯片的一个叫啊 high one 的 这个接口来实现， 呃都是从边缘位置转移到了这种垂直的表面上面，那这样一来的话呢，这些组建的扩展能力就从原来的这种呃 n n 的 级别呈现出一种 n 的 平方的级别的增长趋势，从而与计算的这种二次方的匹配速度呢，呃发展速度相匹配。 呃这个时候的话呢，芯片封装呢，它就不再不再是由处理器和这个电路啊构成的一个外围结构，而是一个垂直集成的整体的结构，那么在这种结构下面，存储布线电源和逻辑电电路都能够实现同步的扩展。 那对于整个技术的应用的话呢，预期是到三零年左右，呃，升腾的九九零可能会首次将这个逻辑折叠的技术应用到人工智能的加速 卡当中，那到那个时候开始的话呢，像这个三 d 的 这些技术将成为推动啊整体发展的一个主要的手段，并且认为这个趋势呢会持续到二零三五年。 那总的来看的话呢，其实华为的这个套定律提出来的封装方案啊，可以简单概括为三 d 对 叠封装，那么三 d 对 叠封装其实最核心的环节就是包括了混合键合以及 t s v 混合键合方面，最核心的就是混合键合设备以及 c m p。 设备的材料。呃， t s p 上方面的话呢，主要就是呃它的核心环节呢，包括了刻石设备，还有像电镀液材料这样一些环节。 那么相关的标的呢，我们是建议关注圣和金威长电科技 s m p t 化学青稞。然后材料方面的话呢，包括电镀液的 ic 股份等等， 那么另外就是多层的三 d 对 叠其实会带来比较严重的散热的问题，因此如何去设计它整体的散热方案也是会哎，也会是一个非常重要的议题。那这个方向的话呢，也建议各位投资者关注， 关于先先进棚洞部分，我就先汇报这些，下面把时间交给我同事王海。 哎哎，好呀，哎，各位同志，大家早上好哦，我是那个电子组王海。那么前面的话我两位同事也汇报了， 就是华为涛定律的一个直接的一个价值增量的环环节啊，包括了像呃 faf 以及千里红装，然后以及那个直接属于那个涛定律的啊，包括包括接下来像呃国产三菱芯片这些，然后接下来的话我呃汇报下这次论文啊，就是核电波汇报那个论文的一个比较核心的一个议题， 呃就是在没有 ev， 呃就是相当于我们中国大陆在没有 ev 光刻机的一个前提下，我们是如何去实现呃这个这个套定率的。其实他 呃像和田波在论文的一个，呃，他其实反馈的一个比较直接啊，就是说过去大家都盯着像光刻机，然后盯着啊，台积电啊，三纳米两纳米的一个节点，那么他和田波想表达的就是这个时代啊，三纳米两两米的一个节点，那么他和田波想表达的一个竞争会落到啊，先进封装啊，包括存储的一个， 呃贷款的一个互联，以及整体的一个系统设计上啊，这个也是恰恰是国产的一个设备跟材料，目前在啊中国大陆在现有的一些 呃供给情况下啊，具有相对优势的一些地方，那华为的一个技术路线的话，也是呃正在为整个半导体的一个产业链啊，验证了一条新的路线。那我们是把这个整个的一个投资机构，我汇报这个投资机会分为三个部分，就是一个是设备，另外的话就是材料还有 eda 跟 ip 啊， 然后就是那个从那个，呃生理环节啊，这个是最直接的。那么抛定率的一个核心的一个技术路径就是三 d 的 一个对叠，然后再加上一个混合键，然后混合键合这道工艺的话啊，基本上有几道， 呃非常核心的一个工序啊，每道工序的话都有它自己的一个专用设备啊，你像第一道工序的话就是 c m p 的 一个抛光，呃在呃混合键合是要求晶圆表面的一个粗糙度，它是要控制在 啊零点五纳米以下的啊，这是什么概念啊？就相当于一根头发丝是接近六万纳米，那我要控制在啊零点五纳米啊，这个是相差了接近十万多倍。那海外的话，这部分的一个供应商的话就是 呃像啊应用材料跟人员。那么在国内的话啊，主要就是花艺情科啊，他也是国内的一个唯一的一个 c m p 的 一个龙头啊，这个国产化率的话，现目前来看提升空间啊，已经啊非常高了。另外一道工啊，第二道工序的话，就是在 c m p 之后我们要进行一个清洗啊， c m p 完了之后，我们把 呃啊残留的一些啊那个物质啊去彻底清洗干净，那么任何的污染都会找和间合的一个失败， 那么呃像这款的话，国内的供应商也做的非常好的，包括像呃国内的那个北方的新锐威啊，以及南方的那个深北上海啊，都是国内的一个清洗的一个主要玩家。 然后第三第四道像等离子的活化，以及非常重要的一个混合键合啊，这两块都是合金的合金，呃在键合之前需要用等离子体的一个活化设备去处理表面晶元啊，让氧化硅的一个薄膜层啊去有进行活化，我们去降低整个键合的一个温度啊，技术上不复杂， 但它需要必须要集成在完整的一个键合系统里啊，从活化腔包括到键合腔 啊，都是需要在超近的一个真空环境传输啊，所以谁能够做完整的一个电核系统啊，谁就控制了这个啊，就是整个的一个环境， 然后就是电核管体啊。那么华为是要求呃混合电核的一个间距是小小于两到二两微米的套合金，套合金的话是小于零点五微米。那么海外这块的一个供应商主要是两个联盟啊，一个就是那个 base 加 amt 的 一个联，那么另外的一个联盟就是那个 fmpt 加上 evg 的 联联盟。那国内的话，其实这款啊国产化率非常非常低，但是我们已经看到了有很有量产的一个初步迹象的，包括像啊，尤其是拓金科威啊科技这家公司从国产化率的一个情况是，呃绝对是低个位数的一个水平， 所以从啊这块去看，我们未来包括像华为掏定率所要求的一些混合电核啊，尤其是今年下跌 九十一月份啊，那个用那个量产的一个麒麟麒麟芯片，包括像啊两层后续的一个技术节点都会用到混合建核的一个相关技术。那么还有一点是非常重要的，就是混合建核这一块，呃，在从全球维度上去看啊，就是我们我们认为在全球维度上去看的话啊，从 对比两个维度啊，就是全球市场和中国大陆的一个市场，呃，从量产规模上去看，未来中国大陆的一个市场，呃，肯定是要在全球的一个市场规模当中啊，占据非常非常大的一个份额，因为我们在，我们是率先在呃两就是存储领域 啊，率先应用了这个混合建技术啊，同时我们也是率先在那个，呃先进农庄，就是逻辑对的这块应用了那个混合建和技术，这个是海外的一个，呃，他们所目前所不具备或者说所不量产的一个部分啊。所以我们去看未来三到五年中国大陆可能是率先起量的一块市场。 然后就是第五道就是那个检测量测啊，这块就是主要就是提升我们最后的一个啊，中产品，就是说我们的麒麟芯片，或者说未来的一个算力芯片，它的一个量率的一个呀，一款设备，呃，讨论当中的话就和听说它是 他们在那个开放的一个挑战环节，那个那个章节里面点明了这个议题啊，就是说多一层啊，多层的一个对叠之后啊，他的一个内部缺陷是非常非常难探测的啊，这块的话是，呃非常需要就是两检测设备公司去突破，或者说跟华为一起去 共同去公公关，或者说一起去布局这个方向的啊，这个国产化率的话也是非常非常非常低啊，也是目前来看就是呃呃国产化率最迫切啊，或者说大急需，大家去啊，一起加入，或者说一起去布局的一个方向， 然后就是可能我们再往后的话，就是可能要到那个就是材料跟 e d a 这块啊，就是材料的话就是一个啊，那么我刚刚讲的就是设备的话就是一次性的一个采购啊，材料的话就是一个持续的消耗，这是材材料投资的一个材料投资逻辑的一个本质的一个优势。 那么就是混合件活呢，它每生生产一批金元，它都需要消耗的啊，一定量的一个抛光液，然后那个 c m p 的 一个抛光垫，然后那个清洗液啊，以及活化气体。 那随着三 d 的 一个堆叠，他成为一个主流工艺之后，那么这些材料啊，从可选的一个耗材就变成了一个量产的一个必需品。那么我们也是重点关注啊，四大品类 啊，第一大品类呢，就是抄袭的一个同互联的一个材料，那像混合的一个啊，件合同啊，同合同的一个直接件，直接的一个原件盒，对铜的一个纯度以及氧化控制的要求都是非常高的， 呃，是真正的一个隐形的一个避雷。那么关注的一项啊，一些材料的话就相当于是呃呃 桶的电镀液，以及那个呃电镀铜的那个配套设计啊。然后就是刚讲的跟 c m p 抛光环节适配的一些材料，包括 c m p 的 一个抛光液以及 c m p 的 抛光垫啊，这里区也国内厂商也有，也有所布局，而且是 呃国产化率是非常高的一个环节，包括鼎龙跟安吉这两家公司也是直接受于混合建合的一个东西放量，然后就是氧化，氧化硅的一个鉴定材料，包括了 cad 的 一个层级的一个前，具体这个纯度要求也是非常高的。国内目前场上也包括像雅克科技、纳纳光电也都是在布局这块的一些材料 啊。再然后的话就是呃，就是 hbm 的 一些自研材料啊，这就是华为自研的一些提议，对应了一些国内的一些配套材料的一些供应链，供应链的一些机会 啊。再往下的话就是我们啊，首先讲的一个最后的一个方向就是 e、 d、 a 以及 ip 方向，这些的话就是可能就是关注一下，就是我们啊，论文当中所提到的就是说 我们对于三 d 过去的话，我们就在二 d 的 一些，就是芯片的一些设计，那么未来的话我们需要往三 d 堆叠方向去做一个啊，设计的在于这个 e、 d、 a 跟 ip 方向的话，处于其实我们国产化的包括全球维度上去看 啊，这块的一个进展都是相对缓慢的啊，这个这块是也就说这块的话，主要就是需要华为以及相关的一些产业公链公司共同在啊，我们基础非常薄的一些基础上一起去共同研发。 国内在 eda 一 家 ip 方向，我们主要去看一些龙头公司啊，包括像呃后来主天那么广利威啊，以及盖伦，盖伦电子啊，以及我们刚同事讲的一个鑫源威啊，鑫源股份啊，鑫源股份这家公司，那么以上的话就是我。
172星辰财经
08:44查看AI文稿AI文稿这周一，半导体板块突然暴动，先进封装指数一天就飙了七个点，好几家公司连着拉涨停。不是因为发布了什么新手机，也不是因为芯片制成突破了，而是因为华为的何庭波女士在国际学术会议上扔出了一枚理论核弹， 它叫韬定律。很多人可能觉得这又是一个离我们很远的学术概念，跟自己没什么关系。 但你知道吗？这个概念背后的技术，可能直接决定了你下一台手机、下一台电脑的性能天花板。 更重要的是，他正在半导体产业链里掀起一场静悄悄的权力交替，把过去一个在角落里默默干活的配角，硬生生推到了舞台正中央。大家好， 今天咱们不讲复杂的公式，用人话把韬定律到底是怎么一回事，以及他背后那条最值得关注的隐藏赛道。仙境封装一次讲透，咱们先得知道，过去半个世纪，芯片行业都活在摩尔定律的统治之下。什么意思呢？ 简单讲就是芯片厂都在拼命把晶体管做小，三纳米、两纳米、一纳米，仿佛谁把晶体管做的越小，谁就是赢家。但这条路现在快走到头了， 一方面是物理极限，晶体管小到一定程度，电子就开始不听话了。另一方面，用来雕刻这种极致精度的光刻机，贵得离谱，而且由于一些外部原因，咱们的厂家很难买到最顶尖的那台。 这好比大家本来都在同一条赛道上比谁跑得快，结果裁判突然说，那条道对你封路了，你跑得再努力，也上不了那个赛道。就在这个节骨眼上，华为的韬定律给出了一个全新的解析思路， 既然空间上我缩不下去了，那我就去压缩时间。与其千辛万苦地把晶体管本身做小，不如想办法让信号在芯片里跑得再快一点，距离再短一点。你仔细琢磨琢磨， 很多芯片性能的瓶颈，根本不是晶体管不够小，而是信号从芯片这头跑到那头，路太远，延迟太高，导致发热大、功耗高。 华为的逻辑折叠技术，就是打破传统芯片的平面设计，把几个成熟制成的芯片像盖楼一样垂直堆叠起来。这样一来，信号不用再满世界乱跑，上下楼就到了。 说白了，这就是用系统集成的巧劲去弥补单点制程的不足。过去六年，华为已经用这套逻辑悄悄量产了超过三百八十款芯片。 今年秋天即将发布的下一代麒麟芯片，据说就要完整采用这个架构，密度直接提升超过百分之五十，能效提升超百分之四十。 那这个宏大理论的物理基础是什么？就是把几个芯片面对面严丝合缝的压在一起，中间用几十万根肉眼看不见的精密电路连接起来。这在行业里有一个专门的名词叫先进封装。 你看，关键点就在这里了。在以前摩尔定律的时代，芯片性能主要看台积电、三星这些代工厂的制程能力。封装是啥？就是把造好的芯片套个壳，属于没什么技术含量的打包伙，利润也最薄。 但是，当赛道切换到韬定律的时间竞赛里，想把几层芯片像盖摩天大楼一样精准的叠起来，还得保证里面不短路、散热好。这考验呢，就完全是另一套手艺了。 谁能把这个碟碟乐玩的最稳、最准、最便宜，谁就掌握了芯片性能提升的新钥匙。这就好比以前大家只关心砖烧的好不好，现在突然发现，谁能用砖搭出更稳固、更通风的高楼，谁才是大师。 所以，先进封装在产业链里的地位，一下子从搬砖的变成了建筑设计师。既然叠叠乐成了核心手艺，那我们就得看看国内哪几家建筑公司手里真的有绝活。 首先，这里面有一位御用建筑师叫圣何金威，你没看错，他是咱们大陆唯一能大规模量产这种高端二点五 d、 三 d 封装的厂子，你可以把它理解为华为 ai 芯片的专属衣柜。 华为升腾系列的高端 ai 芯片，几乎百分之一百都在他这儿做高密度封装。他与华为既是战略投资的关系，又是技术共研的战友， 因此它的业绩弹性跟华为高端 ai 芯片的出货节奏捆绑得最紧。然后是实力最雄厚的总工程师长电科技，它是全球第三、国内第一的风测巨头。像一个技术雄厚、产物巨大的平台， 不管是华为的麒麟手机芯片，还是英伟达 a n d 的 高端 ai 芯片，它都能接得住，做得好。 他的特点是盘子大、客户广、技术储备深，不管行业的风往哪边吹，确定性最强是那种压仓石类型的选手。还有一位双面手通富为点，他一边是华为升腾芯片的第二大风测供应商，深度绑定了 ai 算力需求。 另一边，他还是全球芯片巨头 a m d 在 大陆的核心合作伙伴营收占比很高， 这种两条腿走路的策略，让它既有国产 ai 的 弹性，又有国际大客户的稳定基本盘，但也要注意平衡好两边的客户关系。 另外，像华天科技，最近刚宣布要砸三十个亿在南京破产，产能正在快速爬坡，属于正在奋力追赶的潜力股，股价弹性也比较大。 还有永熙电子也被市场寄予厚望，但目前他的高端二点五 d 封装还在给客户送样测试阶段，去年这一块的收入只有不到两百万，属于故事很美，订单还在路上的早期阶段，波动风险相对大一些。 所以你看，虽然市场一涨，大家都叫先进封装概念股，但里面的门道和差异其实是天差地别的。讲了这么多机会，我也必须把这盆冷水泼出来。 这个赛道最大的魅力在于产业地位的重塑，但最大的风险也恰恰在于它还在产业爆发的前夜。第一，良率关。 把几层芯片完美的压在一起，技术难度极高，生产过程中的任何一个工艺环节出问题，都可能导致一大片芯片报废。如果良率爬坡不及预期，成本就降不下来，商业化就是空谈。第二，订单关。 今年秋天搭载韬定律的新麒麟能不能一炮打响，实际性能跑分有没有公布的那么神？这是检验这套理论从技术走向产品的终极考试，如果低于预期，整个产业链的订单量都会受影响。第三，扩张管。 现在大家都看到仙境封庄要火了，所有龙头都在疯狂砸钱扩产，上百亿的资金往里投，如果在二零二七、二零二八年产物集中释放，而下游需求没有同步跟上，很可能就会出现阶段性的产物过剩，价格战就会开打。 第四，外部环境观。咱们也得警惕外部技术管制的加码，如果某些关键的封装设备也被限制出口，那可能会拖慢我们产能扩张的节奏。对于我们投资者来说，怎么在这些真假概念里分辨出谁真有料？核心就盯住三个数字， 第一，他的先进封装业务是不是已经产生了实实在在上规模的营收？第二，他手里拿到的是实实在在的客户订单，还是只是一个意向合作的框架协议？ 第三，它的高精尖产品产线是已经跑满了？产能利用率还是只是一个漂亮的规划图纸？把这三个问题问清楚了，这家公司在韬定律这盘大棋里的真实地位也就一目了然了。从摩尔时代的制程决定性能，到韬时代的系统集成决胜负， 先进封装正在成为未来十年芯片竞争的新高地。看懂这场价值坐标系的重构，或许就能抓住下一个产业周期里真正的核心资产。 关于韬定律与先进封装的投资逻辑，今天就拆解到这里，如果这期硬核内容让你对半导体产业链有了新的认知，欢迎点赞关注我们，下期继续深挖产业里的机会。
18财迷集结号
08:40查看AI文稿AI文稿大家好，欢迎来到本期的深度解析。最近呢，科技圈和财经圈可以说是彻底被一个词给刷屏了，那就是华为的滔定律。 伴随着这个概念在市场上爆火，很多人可能看着一堆密密麻麻的半导体专业术语感觉一头雾水对吧？没关系，今天咱们就直接切入正题，拨开这些晦涩的术语外衣好玩，扒一扒这背后究竟隐藏着怎样颠覆性的运作逻辑。 当咱们浏览最近的科技头条时，逻辑折叠、时间缩微，这些高大上的词汇绝对是高频出现，甚至还有人宣称它能等效十点四拿米。 老实说，对于非专业人士来讲，这听着确实有点像科幻电影，容易让人头大。那么问题来了，究竟什么是华为的韬定律？它是一项凭空出现的黑科技，还是某种极其巧妙的策略大转弯？ 为了真正搞懂这些概念，咱们需要先退一步，看看整个半导体行业究竟被死死的卡在了哪里。 为了理解这个破局之法，咱们得先摸清大背景来看第一部分，半导体瓶颈撞上摩尔定律之强， 咱们必须客观的看待行业背景的这种巨变。回想一下过去，在全球化的顺风局里，最符合商业逻辑，也是大家最舒服的选择是什么？就是直接去买市面上最好的现成芯片嘛， 自己花天价去搞研发，不仅成本高的离谱，而且短期内也很难拼过那些成熟的国际大厂。 但现在的情况大家也都知道了，西方实施了极其严格的技术和设备封锁，买不到现成的了。这种大环境的突变，可以说直接切断了原有的国际化分工模式，硬生生的迫使企业必须以最紧迫的姿态，自己掏出一条自主研发的路来。 过去这几十年，其实全人类在半导体领域都认准了一条死理，那就是大名鼎鼎的摩尔定律。 说白了，这就叫几何缩微，逻辑非常单一，就是在同样大小的扁平硅片上，想方设法把晶体管做得越来越小，这样能塞进去的数量不就越来越多了吗？ 整个行业都在这条单行道上狂奔，从七纳米一路往死里卷，卷到五纳米再到三纳米的物理极限。 可是呢，你要想在晶源上把线划得那么细，手里必须得有最顶级的 euv 光科技。 这就好比什么，好比要求你在单粒大米上生生雕刻出一副完整的清明上河图，那你手里绝对得握着一把极其精密的刻刀还行。这个比喻绝妙地说明了为什么缺乏 e u v 光刻机，就等于传统空间缩微这条路彻底走进了死胡同， 这就是物理级别的封锁。想把你的科技数死死锁在半山腰，那既然此路不通，咱们就必须得破局。面对死胡通怎么办？工程师们的答案是，直接换个游戏规则。我们进入第二部分，解码韬律定律，物理学视角的转换。 所以，破局的关键点落在了这个听起来有点吓人的希腊字母韬上。别怕，在物理学里，它其实就是个时间长数， 工程师们用它来命名，说实话就是在高调宣告一次极其刻意的战略大转移。好，既然在空间上把晶体管做小的路被卡住了，那我们索性跳出空间的束缚，咱们在时间上下功夫。 这就是滔定律最核心的精髓所在，时间缩微。咱们把这两者放在一起对比一下，本质区别就出来了。 摩尔定律就像什么？就像是在一条固定的平地上，拼命地把单行道修窄修短，让所有的电子信号挤在一起跑。而掏定律呢？完全换了个思路，它利用的是逻辑折叠和三 d 混合封装技术， 它不跟你死磕怎么把单条路修到最窄了，而是通过提升整个系统的协调，来完美弥补空间维度上的不足。 我特别喜欢他们内部的这个比喻，非常生动。假设你要从北京去广州传个信号，传统的笨办法就是不断提速或者缩短平面距离，对吧？而逻辑折叠是怎么干的呢？他说，我不拘泥于在这张平面的地图上划线了， 我直接把地图给折起来，或者干脆修个立体的超级高架桥，让北京和广中在三维空间里啪的一下直接贴在一起。你看，虽然物理上的绝对距离没有在平面上无限缩小，但信号到达的时间是不是被极大的压缩了？ 只要系统协调跑得足惯快，最后呈现出来的性能就完全等同于拼命缩小晶体管带来的性能理论听起来很完美，对吧？但它称得管用吗？咱们赶紧来看看第三部分，硅片上的证明。走出实验室， 咱们直接拿核心数值说话。根据华为办倒企业务部总裁最近的透露，在过去的六年里，基于他定律的这套理念，他们已经成功设计并量产了整整三百八十一块芯片模型。 大家注意啊，这可绝不是在实验室里捣鼓出几个项目拿去发发论文就完了，而是实打实的规模化量产早，又广泛覆盖了市场上的各种需求。 而且这项技术绝不是遥不可及的，它马上就要与咱们普通消费者见面了。 据爆豆，就在今年秋天即将发布的新款麒麟芯片上，就会实际搭载这种逻辑折叠技术，就是彻底证明了这项基于时间缩微的技术路线不仅完全走通了，而且已经成熟到可以直接砸进大规模的高端消费级市场里去拼杀了。 接下来这个官方给出的预期就更让人兴奋了。一点四、什么意思呢？通过这条换道超车的路径， 预计到二零三一年，基于掏定律架构的高端芯片，它的晶体管密度将能够达到等效一点四纳米制成的同等水平。 这意味着什么？意味着即便咱们不参与光刻机雕花那种极度内卷的联合博弈，通过系统架构的革新，依然能够稳稳地触摸到整个行业的最前沿。 当然，搞这么庞大的工程，背后绝对离不开强有力的经济支撑，这也就是咱们的第四部分，工业之轮，转动生存的经济学。 要支撑这一切，离不开一个极其关键的闭环，也就是所谓的工业之轮。第一步，你得把可用的芯片生产出来。第二步，推向市场去卖， 这不仅能带来国家的资金支持，更关键的是能获得消费者的认可，那是真金白银的投票啊！ 第三步，带着这些丰厚的利润和资金，毫不犹豫地重新砸向下一代技术的研发，你看，只要生产出来的东西能卖得出去，这个地带循环就轰隆隆的运转起来了。雪球越滚越大，说实话，就不存在任何攻克不了的技术难关。 最后，咱们稍微把视角拉远一点儿，来客观评估一下这项横向创新对全球科技版图的意义。 第五部分，向上的新路径，全球与地缘政治影响咱们必须中立的看到，在当今的全球科技竞争格局下，算理毫无疑问就是最底层的硬通货，没有这个底座，一切前沿科技都是空中楼阁， 无数顶尖的专家和工程师真的是压住了自己整个的职业生涯，夜以继日的在寻找替代方案。而滔定律的初步成功，可以说向整个行业客观地证明了一个铁一般的事实， 攀登科技顶峰的路线图，绝不仅仅只有西方传统定义的那一条。这正是本期解析最后想留给大家去琢磨的一个问题。 一条曾经被整个行业视为绝对不可逾越的物理鸿沟，如今正在被三维空间里的时间折叠给巧妙地跨越了。 那么当传统的摩尔定律不再是唯一的圣经，当通向山顶的道路开始呈现出多样化的时候，算力的未来究竟将有谁来定义？ 这种底层逻辑的巨变，必将深刻重塑未来的科级版图。感谢大家观看本期解析，我们下期再见！
232辛卯纪
01:48查看AI文稿AI文稿全网刷爆的华为掏定律，百分之九十九的人都没看懂，什么时间缩、微、逻辑折叠，全是专业名词，看完直接摸这条视频，我只做一件事，让你看完就能跟别人讲明白，掏定律，不用懂物理，不用懂芯片。先点赞收藏，回头忘了可以再看。 五月二十五日，上海国际电路系统研讨会，华为和庭波正式发布，人民日报第一时间报道。这是中国首次在全球半导体领域提出产业新原则，不是炒概念，已经跑了六年，量产了三百八十一款芯片。两步看懂第一步，先搞懂为什么要有掏定律，因为老路子摩尔定律走死了。 摩尔定律很简单，每时八个月，芯片上的晶体管翻一倍，性能翻倍，价格减半。过去五十年，全世界都在拼，把晶体管做小，就像盖房子，拼命把房间隔的越来越小，塞更多人。但现在极限到了，晶体管已经做到两到三纳米， 再小电子就会穿墙漏电，而且三纳米工厂要两百多亿美元，根本烧不起，全世界都卡在这里怎么办？第二步，华为换了赛道，这就是超定论，核心就八个字，时间缩、微、逻辑折叠。给你两个最通俗的比喻，听完就懂。 一，把芯片当成一座城市摩尔定律，把房子越盖越密，马路越修越窄，靠缩短距离省时间。掏定律，不缩马路了，修高架，开快车道，优化红绿灯，让车跑的更快更顺，这就是时间缩微，不拼谁的东西更小，拼谁的效率更高。比喻二，把芯片当成一家公司。摩尔定律， 拼命招人，把工位挤得密密麻麻，传个文件要穿过几十个人套。定律不招人了，重新排工位，把经常一起干活的人放一个办公室，再装内部高速电梯。这就是逻辑折叠，不是简单叠楼层，是按逻辑重组电路，让信号路径直接变短。最后划两个重点，一，今年秋季的麒麟二零二六系统会首次用上这项技术。二， 华为规划到二零三一年，基于掏定律的芯片性能直接对标一点。四、纳米之虫总结一下，摩尔定律是把东西做小，掏定律是把路修顺。这是中国人第一次定义半导体的未来。这条视频随时可能被限流，赶紧收藏，转发给你身边还没看懂的朋友，一起为中国创新点赞！
89说点实在的
39:514794三号脑洞
08:19查看AI文稿AI文稿华为会不会颠覆全球芯片研发的底层逻辑？有人说，当然因为华为的滔天律发布了， 但是也有更多的怀疑和这种观察者认为说起来容易，真正要实现一个全面的颠覆，可还需要更多的时间来验证。虽然华为的过去六年已经按照滔天律完成了三百八十多款芯片的研发，成绩非常捉注。 我们今天就说一说什么是掏定律？华为的掏定律究竟如何颠覆了芯片产业的摩尔定律，延续六十多年的统治地位？ 首先呢，掏定律的核心逻辑是什么？在首先要了解的呢，就是过去六十六十多年全球芯片产业研发，它遵循一个叫摩尔定律，说大概两年左右的时间，芯片的那个晶体管的尺寸可以成倍的缩小， 性能的成倍的提高，成本成倍的下降，对半的下降，这就是过去六十多年芯片产业的进步的秘密。从之前的中央处理器 cpu 到现在的这个算力芯片 gpu， 都是这么过来的， 芯片越做越那个尺寸，越做越小，但是性能越来越强，价格越来越便宜。不过呢，等到做到要三纳米、两纳米的时候，就发现问题就来了，物理极限出现，因为你无论再怎么往下左，越做越小，越做越细，制成越来越精度越来越高的时候， 成本并不会下降，而是会成倍的上升，对光刻机的要求呢，也会越来越高，那么相关的设备成本和费用投资也在上升。说白了，物理芯片的研发大概已经走到了极限，在这样的情况之下，那么新的芯片研发的方式是什么？ 之前有所谓的量子芯片的探索，目前看起来他说过去的这种芯片研发，他是从空间上来做这种压缩， 他想是不是可以从时间上来去做文章，比如说通过折叠、三 d 这些技术，让这个就是芯片内的这种信号数据的传输时差 变小，同时呢通过底层架构的重构以及整个系统的协同，从而达到芯片的性能的大幅度的提升。而芯片用这些成熟制成的，就是说不用什么三纳米、两纳米，可能七纳米，甚至其他的 都可以，最终他的目标是到二零三一年的时候，按照这种他定义做出来的这种芯片，我们全球通俗的称之为叫时间逻辑的芯片，那么他的呢，能够达到理论上现在按照物理逻辑做的这种空间逻辑做的 一点四纳米的这种高性能芯片的这种价值和那个能力。如果这个事是真实的，那当然这就是不仅是给中国的芯片产业的自强自立带来了巨大的振奋 和这种成功的可能性，而且中国的自研之路确实又走出了一条跟欧美日国家完全不一样的，不是通过空间的这种微缩，而是通过时间的微缩与优化来做芯片研发的一条 全新的科技道路，它是中国式道路，也是一个创新和这种颠覆，这恰好符合了中国讲的我们科技自强自立，同时要走好中国的这种新的这种科研啊创新之路。那么这个对于打破西方长期以来对中国的新天产业的封锁， 包括从光刻机、石刻机，包括光刻胶各种呃设备材料的封锁，以及对于高端芯片制成之后的这种封锁和这种限制，比如说现在这个三纳米、五纳米的芯片， 因因为哪想卖给我们受到很多约束。另外呢，就是台积电也不给中国内地的这些芯片公司在加工相关的芯片，这都使得我们的这种算力基础设施建设我们受到很多的约束。 当然呢，华为其实通过这个他的升腾芯片、麒麟芯片，用在这个算力基础设施，手机、电脑上面好像都已经越来越成功。 比如说中国的算力芯片的市场份额在二零二四年之前的话，英伟达是绝对主导，但是二零二五年华为的芯片或者国产资源芯片就已经占到了百分之四十左右，而华为的芯片占到了将近百分之三十， 那么今年二零二六年自研的国产芯片的占比会超过百分之五十，华为本身甚至都有可能会超过百分之四十，甚至到百分之五十， 但其他包括了像自己阿里啊，包括很多百度等等各种公司研自研的国产的芯片，他们的共性，那么未来是不是都建立在华为的这个韬地怒之上，可能还需要进一步的协调。 而且呢，这是一种全新的芯片的研发、设计、生产的逻辑，它其实华为单打独斗是不行的，它需要对应的上游的这种设备材料，中间的设计、制造、封测 啊，以及下游的应用，都要形成一种完整的系统的能力。所以呢，你就看到了，就韬帝律公布的那一天，五月二十五号 a 股港股的谁涨得最猛呢？中兴国际和华鸿公司，那么他们俩就是国内现在做芯片的，一家在上海，一家在北京， 那么他们很有可能在这种抛定论逻辑之下的新的芯片研发，尤其是设计生产，特别是生产这个环节的起到关键的作用。如果是这样，当然就是一个很大的好事，这说明中国的科技创新的能力确实不能小小去。所以黄仁勋曾经感慨说， 二零一八年以来对中国的封锁，很有可能导致中国进一步的提升了自己在科技创新方面的这种能力，也就是说国产替代， 就让这个英伟达的芯片以后真的在中国也就不需要了。当然我们自个一套这个体系呢，从零开始，这个过程还是会比较漫长，因为摩尔摩尔定律延续下的全球芯片产业，过去六十年它是有一个连续的这种发展路径。 好了，这也收到了我们最后一点说这件事的颠覆性，无论怎么肯定都不过分。它的积极价值对中国科技创新，尤其是在芯片产业这么一个卡脖子领域里边，对中国整体带来的种振奋和激励是非常重要的。但是我们收到了建立一个完整的体系， 拧起炉灶，搞一套新的底层逻辑、技术标准，以及相关的上中下游产业链，这个过程还是会比较漫长，需要有 更多的时间，更多的企业的参与，包括国家政策的支持和市场、资金、技术人员方方面面的协同。他建立一个基于华为的这个韬定率，但实际上是行业共享、市场共享、产业共享的 一些技术标准逻辑是另一种叫做可以为中国所拥有，同时为世界所分享的一个开放性的这么一个新的系统。 所以这个过程我们可能还要克服很多的困难和问题。比如说以华为提到的二零三一年为实现的话，也就未来的五到六年的时间，可能是中国芯片产业能否彻底的自强自立，并且形成不同于欧美摩尔定律指导之下的这么一个新的全新的标准 和逻辑的一个关键的时间段，到时候我们可以在不断的观察。但是有一点可以确定呢，就是中美的科技博弈因此变得更加的激烈，同时呢，也变得更加的有趣。既可以，你如果对于 韬定律有充满信心，对于 a 股港股的中国这个芯片产业的上中下游公司都可以给予更多的关注。 如果对涛定律同时呢，对于美国的这种发展也不应该完全的忽略，纳斯达克的好多的科技公司，特别是芯片产业公司，仍然具有世界级的引领价值， 包括你看昨天这个存储芯片的龙头美光科技，市值冲破了一万亿美元，正如我们之前所分析预测的那样。所以呢，就是说中美科技博弈在芯片产业的花开两朵，各表一致，对全球的科技创新的进步应该说是带来更大的积极作用。 同时呢，我们也乐见华为的韬定语真的是不仅影响中国的芯片产业，同时能够载入全球科技创新的 实测，成为一件一个标杆级的底层逻辑创新和基础研发的创新。好，以上是根据公开信息做的个人独立分析，市场有风险，投资需谨慎，供你参考，明天再见！
131刚好在财经
04:28查看AI文稿AI文稿今天华为刚公布的掏定律，全网都在炒，但我刷了一百条解读，大部分都讲错了。很多人都在说，这不就是换了个名字的先进封装吗？ 靠堆芯片、堆堆叠提性能？今天我用最通俗的大白话一次性给你讲透，别被带偏了。掏定律的核心压根不是封装，它是芯片最核心、最卡脖子的前道，制造革命。首先咱们先搞懂以前的芯片是怎么升级的。 过去几十年，我们信奉的摩尔定律逻辑特别简单粗暴，就是把芯片里面的晶体管越做越小， 七纳米、五纳米、三纳米，拼命缩小尺寸，尺寸越小，速度越快，越省电。但是现在这条路彻底走死了。 为什么？因为做到三纳米、两纳米之后，物理极限到顶了，再往下缩，芯片就会漏电、发烫、不稳定。而且最关键的是，这条路完全被 euv 光刻击，卡脖子，我们走不通。那华为的韬定律 走的是完全不一样的路，以前是靠缩小尺寸变强，现在掏定律是靠缩短时间变强。芯片的卡顿延迟工号核心就一个问题，信号跑的路太长，跑的太慢。掏定律的核心逻辑就是，不跟你死磕尺寸，我直接把芯片里面的电路折起来， 把信号跑路的距离直接缩短，平面变立体，长线变短线，延迟直接拉低，速度直接拉高。听起来是不是像风装？ 重点来了，这就是所有人最大的误区，我举个所有人一秒听懂的例子，彻底分清两者。你把芯片想象成盖一栋大楼，什么是钱道制成？就是造楼，钱道就是在工地上从打地机、砌墙布电线、装水管，从头到尾把这栋楼完整盖出来。 楼的层高、墙体质量、电路布局、坚固程度，全是前道决定的。楼本身好不好，全看前道，这是从零到一造，芯片是最核心、最技术、最卡脖子的环节。什么是大家说的先进封装？就是拼楼 封装，不造楼封装是别人已经盖好了好几栋小楼，封装的工作就是把这几栋楼拼在一起，连好网线，做好防水包装。你再怎么拼楼，再怎么包装，每一栋楼本身的质量、结构、性能一点都没变，只是楼变多了，整体面积变大了而已。 这就是全网最大的错误。先进封装，等于把做好的芯片拼起来组装、拼接。韬定率核心，等于在芯片出厂前， 直接把芯片内部的电路结构重新改造、折叠、升级、造芯改造，很多人傻傻分不清，我再讲的更直白一点，如果是封装堆叠，我是十四纳米的芯片，我拼十颗，拼二十颗，我单颗芯片依然是十四纳米的水平，底子没变，只是数量堆多了。 但是华为韬定律的逻辑，折叠是什么？他是在精元制造的前到环节，也就是芯片还没成型，还在硅片上的时候，直接用工艺把平面电路折成立体电路， 相当于同样的十四纳米、二十八纳米。成熟底子，我直接把楼的内部结构改了，线路变短了，效率变高了。最后实现的效果是，我不用 euv， 不 用最先进制成，我的单颗芯片性能 能等效追上一点四纳米的水平。这是封装能做到的吗？完全做不到，封装只能堆数量，改不了芯片的底子。掏定律是直接改底子，改结构，改芯片的核心性能。再换个例子，封装堆料就是你有四辆普通自行车， 你把四辆车绑在一起，他依然是四辆自行车，变不成跑车，只是载人多了。套定律，前道升级，就是你直接把这辆自行车的车架线路结构全部重构，改造成了跑车，车还是那一辆车，但性能直接越级吊打，这就是天壤之别。 所以别再被带节奏了。为什么大家都爱说是封装？因为封装好理解，看起来热闹就是堆叠拼接，但真正硬核，真正能打破国外垄断。真正绕开 u v 卡脖子 的，是掏定律背后的钱到制成虫购。封装是厚道工序，属于组装技术，锦上添花前到是精髓。制造属于造芯技术，雪中送炭是命脉。最后记住这句大白话，彻底看懂！掏定律， 封装是拼芯片堆数量，掏定律是造芯片，改本质，封装是治标，钱到治成，才是华为掏定律，真正的治本，真正的王牌。
149牛市龙运
01:59查看AI文稿AI文稿就在今天，华为芯片女皇何廷波抛出了一个半导体界的新定律，掏定律直接引爆芯片圈。仅仅几个小时后，一篇由他署名的硬核论文正式发表，详细解释了掏定律。下面我们就带你搞懂这个掏定律到底是什么。大家都知道，过去芯片进步全靠把晶体管越做越小，从 五纳米一路卷到二纳米，甚至更小。但现在这条路遇到了物理极限，再加上我们被光刻机卡脖子，先进制程这条路可以说被彻底堵上了，华为干脆就换了一个赛道， 玩立体的。而这也就是掏定律的核心，以时间微缩代替几何微缩。华为发现，不管晶体管多小，用户感受的其实都是时间，点一下屏幕要等多久有反应？ ai 训练一个大模型要等几天还是几小时？也就是说，只要能把从底层到系统的反应时间极限压缩， 那就是好芯片。顺着这个思路，华为在论文中提出了实现掏压缩的四大黑科技。首先是逻辑折叠。简单来说，以前的芯片像北京的平房，面积铺的越大，交通越堵，信号跑的越慢。而现在华为直接把芯片做成复式楼，两层电路垂直叠放，上下打通，这有多厉害呢？在不依赖最新光刻机的情况下， 麒麟芯片的晶体管密度暴增百分之五十五，能效提升百分之四十一。华为还公布了最新的路线图，今年的麒麟 cpu 频率就能重回三点，一 g 赫兹，到了二零二九年将达四 g 赫兹，未来三到五年内，手机 soc 的 效率还能再翻一倍。换句话说，你的下一部华为手机会更流畅、更省电，更颠覆的还在后面。除了手机芯片， 华为更是在 ai 芯片领域打出了一套组合拳。首先是 unified bus， 让 ai 数据中心中的所有芯片都说同一种语言，通信延迟从几十微秒直接降到约一百万秒，快了五百倍。第二是 high one， 用光代替电线传数据，每模块可提供每秒八 tb 的 带宽。 第三是三 d 折叠，把存储、供电等全部垂直叠到芯片的上方或下方，预计到二零三五年， ai 硬件的集成度将暴增一百倍以上。可以说， 这篇论文是华为在极限封锁下六年量产三百八十一款芯片的实战总结。它证明了一件事，不靠最顶尖光刻机，靠时间微缩，照样能造出顶尖芯片。
307智东西
01:43查看AI文稿AI文稿华为发布的掏定律到底是啥意思？我们听惯了摩尔定律，简单来说就是芯片厂商卷风了，为了提高芯片性能，把晶体管做小再做小，从十四纳米、七纳米一路卷到两纳米，但这条路现在彻底走到了尽头， 晶体管已经快缩小到原子级别了，再小的话电子就会开始到处乱跑，失控还需要天价光刻机和超高研发成本。而华为正式发表了半导体领域新定律 tata 定律，直接换了个全新赛道，彻底颠覆了传统思路。 大家可以把芯片想象成上班的写字楼，摩尔定律是拼命把写字楼房间压缩变小，塞满员工硬挤性能。而 t 定律根本不折腾房子大小，主打员工的工作效率。 这里的 t、 l i 就是 芯片的时间长数，说白了就是芯片里信号员工跑一趟工作路线的耗时，不圈制成大小只圈运行速度。通过芯片逻辑折叠的黑科技，把原本弯弯绕绕、七拐八拐的信号路线全部拉直拉近， 立体排布，精简路径，删掉所有多余的弯路和无效路程，让员工不用绕路，不用空耗时间，功耗率拉满原本被认为老旧的七纳米、 五纳米成熟工艺，靠这套路线优化，直接能跑出媲美顶尖先进制成的性能，等效精度甚至能追上一点四纳米级别，不仅完美避开了高端光刻机被卡脖子的难题，大幅降低芯片研发和制造成本， 还能让芯片性能持续迭代升级。简单总结就是，老的摩尔定律是靠缩小体积、堆数量、卷性能，而全新的掏定律是靠缩短时间提效率卷速度，用聪明的优化代替蛮力内卷，给芯片发展打开了一条全新的出路。
16何理阮糖
