粉丝7.9万获赞120.3万

华为提出操井率之后,大家都喊赢麻,到底赢在哪?以及缺陷是什么?这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念,而封装你听起来很高大上,你可以把它理解为一个室内的装修设计, 就是在同样的一个房屋里边,如何把效率令到最大的一个逻辑。之前的封装大家知道什么?就一块 cpu, 一 块内存条,然后再加点硬盘啊,中间 pcb 板子一连,是不是就可以干活了?这不是我们传统理解的电脑吗? 但是这个电脑越来越发展,到后边发现不够了,为什么?哎,我说在同样的一块地方,我能不能用更大的算力或者更大的存储能力去增加我电脑的性能?好,那我要不要把几块芯片一块封到一个里边去? 哎,一封的时候就发现一个问题,我的芯片做的越小,我就越占便宜,是不是由一个芯片大芯片变成小芯片再塞进去的过程,实际上就是摩尔静电的原型啊?啊?之前我比如说是 是十四纳米啊,现在我变成三纳米、二纳米的,是不是我就可以去堆更多的东西在我同一块芯片里边,但是这个堆法实际上还是有缺陷,为什么? 比如说你在手机之类需要密切的干活的地方啊,就是紧密联系,干活空间又特别小的地方,你就需要让他的交互更加的透彻,那你如何去办呢?能不能把他们直接封到一个芯片上, 好,有人就干活了。那我能不能不把这个内存横着堆了,我把它竖着堆,竖着堆之后呢,边上愚蠢一点地,我把 gpu 或者 cpu 放进去,然后我是不是就形成了一个整统一的芯片了? 这个芯片是不是就可以去决定我整个设备的核心输出效率了?而且他们隔着更近, 理论上说电阻也小啊,是吧啊?消耗也小啊,所以是不是看起来效率更高啊?这是不是就是二点五 d 封装的一个概念?因为这边上是吧是三 d 的 啊, 然后边上又放了一个平行的逻辑芯片,所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊,比如说啊,我是个传统的内存厂,我压根就不做什么 gpu 的 生意,我就想把单位面积内, 我把它内存效率拉到拉满,那个叫什么呢?那好,那我单纯的就把内存条给他堆的更密啊,是不就可以了?所以就出来这个类似这个千层千层汉堡似的啊,然后这个摩尔定律的极限就跑了,类似这种三 d 封装的技术, 所以现在所谓三星海力士核心的技术是不就在这里边?那么华为的掏净率到底在哪呢?华为掏净率人家压根就不跟你说一样的事情,你说你为了在同一个大小的房子里边塞更多的家具,你把家具做的越来越袖珍,你这是 干活吗?还是炫技?你现在追求的就不应该是类似摩尔定律这种芯片越来越小,塞的越来越多的这样一个概念,你核心追求的你是不是建了一个小型的工厂?那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题? 我跟你比的是,我能不能在同样面积的一个工厂里边,能把我的大芯片给塞到我这里边,并且通过我更合理的互联,更合理的布局,让所有人在这走动的时候动线更合理, 我去掉个什么东西,工人不需要绕一大圈,然后去哪个地方搬,我只需要简单的挪几步我就可以到了,所以这样的效率是不是就提升了,散热也更小了?然后虽然我芯片够大,但是我布局合理, 工人走的更少,所以在单位体积内,我是不是输出就有可能去追平你?所以我追求的是一个效率,你追求的是炫技,这个就是华为核心在提的一个问题。 好,整个事情清晰之后,我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的,为什么是骑在手机芯片里边?因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线,那么在这个二点五 g 封装和逻辑芯片堆叠上边,其实各家虽然没有明确的提出槽径率,但是 也在追求单位面积的更好的效率,并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢? 是因为之前虽然各个厂商也这么干,但是大家知道其实国外的厂商相对的独立性,并没有华为这种更强的全占性的能力,所以虽然他在提升各个部件之间的效率以及联通的 布局合理性,但是他永远做不到华为像这种一战全齐,而且在通信领域,尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率,不仅是一个掏尽率,而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道,如果说华为我提出要这么放,未来英伟达也要这么放,好,那你先给我交点专利费用吧,是不是就从一个传统的我只能追你打的一个地位,变成了一个我也有我独特的优势的这么一个地位去了? 好,那不足是什么呢?不足就是大家知道这次发的论文,我说是在手机芯片上,为什么是手机芯片上?大家想,因为传统的 ai 服务器没有这个限制啊,就是,所以不行,就是华为那种 超大节点啊,我一堆电脑连连在一起,你一台电脑能干?我一台电脑全连在一起,大不了我的场地更大点,能耗更大点,我也能拼,是不是?我能达到你跟你类似的性能,但是对于手机我就这么一块地,这是不是就要求装修更精致一点?那么我问一个问题,说人家 明天给你玩 a r 眼镜的呢,你现在眼镜上面就要放更小的芯片呢?你要更好的这种微型化处理芯片的这种能力呢?是不是先进制程就又被抢了一次?所以这两条路线是同样在走的,只不过大家意识到一个问题,就是摩尔定律这个地方是有极限的, 就是你现在到了两纳米,你还有多走多大的一个性价比优势,就是越走他性价比越低了,在这种情况下,哎, 我能不能在装修上面提高一些效率就显得尤为重要了,这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没?我今天没熬夜,我只是半夜醒了。拜拜。


今天国内科技圈最大的新闻应该就是华为提出了一个全新的概念, top scaling law, 也被翻译成 top 定律。那同时呢,华为还发布了一个非常关键的新技术路线,那 就是逻辑 folding, 逻辑折叠。那华为表示有望在二零三一年之前做出等效一点四纳米芯片。那大家都在热议华为的这一套 top 定律和逻辑折叠,到底讲的 是什么呢?我们先来说掏定律,我们都知道,现在已经进入了后摩尔定律时代,传统上每十八到二十四个月晶体管密度翻一翻的摩尔定律,在物理上已经接近 极限。所以呢,华为提出了一个全新的视角,不要只问晶体管还能不能变小,而是问信号还能不能传得更快,数据还能不能搬得更短,系统等待时间 能不能更少。那这里的 to 可以 理解为时间长数。在电路里面,时间长数跟两个东西有关, r 电阻以及 c 电容。 公式可以简化理解为 to 等于 r 乘以 c, 电阻越大,电容也就越大,信号变化越慢,那导线越长,电阻和电容通常也越大,所以呢,信号走得越远, 延迟就越高,功耗也越高,这就是掏定律的核心。那过去呢,靠缩小晶体管来提升性能,未来还要靠压缩时间,缩短路径,减少等待时间来提升系统性能。那掏定律呢,不是一个单一的技术,而是一个全站优化的框架, 覆盖了四层器件级、电路级、芯片级以及系统级。大家可以看这张图的电路级,这里有一个记忆点,那接下来我们来看掏定律和 逻辑折叠到底是什么关系?两者的关系呢?可以这样子理解,掏定律是理论框架,而逻辑折叠是其中在电路层面的工程实现。 奥定律回答的是芯片能不能单纯缩小晶体管还能怎么变快。而折叠逻辑呢,回答的是在电路层面怎么把信号路径变短。 那到底什么是逻辑折叠呢?传统芯片设计呢,像一张奥维的平面图,逻辑门触发器、存储单元,信号线都铺在这个平面上,那很多信号呢,要在这个平面上 很远的路,这就像是一个城市,只有平面的道路,没有立交桥以及地铁,那车越来越多,路也越来越长,堵车就不可避免了。逻辑折叠的意思呢,是把一部分原本铺在二维平面上的逻辑电路拆分到 上下多层金源里面,通过垂直连接打通。也就是说,过去芯片是一层大平层,而逻辑折叠呢,是要把它变成很多层楼,那过去信号可能要在平面上走几百微米甚至是毫米级,那现在呢,可以通过垂直方向 宽楼连接,距离可能只有几十微米。逻辑折叠不是传统意义上的封装阶段 die to die stacking, 而是呢,在设计阶段就把芯片内部的电路下沉到啊门电路触发器级别, 在多层晶圆之间进行分布式设计,而不是简单的芯片。对芯片这个区别非常重要。很多人会把啊逻辑折叠和 covers s o i c forest h b m 混在一起,那它们呢,都属于从二维走向三维的大方向,但是层级不同,具体大家可以看这张图,所以逻辑折叠更细,它不是两个完整芯片垒在一起,而是一个芯片内部的逻辑电路被折叠到很多 多层。那为什么华为提出的这件事情很重要呢?因为先进封装制成的核心瓶颈已经不只是晶体管本身,而是互联和数据移动。所以呢,这件事真正的含义不是说啊,华为马上要拥有一点四纳米,而是华为试图 在先进光刻受限的情况下,用电路封装互联和系统工程获得接近先进制成的 等效受益。那这个会给哪些技术环节带来增量呢?混合建核是最核心的增量之一,混合建核的价值在于连接间距更小,信号路径更短,寄生电阻电容更低,贷款密度更高,那更适合金源到金源 die to wafer 的 高密度互联。 所以呢,如果逻辑折叠走向量产的话,我是说如果那混合建核设备、工艺、材料检测都会成为核心增量。 t s v 硅通孔可以理解为穿过硅片的垂直电梯井,那逻辑堆叠如果要把逻辑电路分布到上下,就必须要解决垂直方向的数据以及信号传输, t s v 的 直径和间距需要进一步的缩小,同时呢,对准 精度和量率要求都非常高。金源级堆叠以及三 d i c 逻辑堆叠本质上要求设计和制造从二维走向三维,那 这会带来金源级堆叠和三 d i c 的 增量。传统先进封装很多是在后道的封装环节,但是呢,逻辑堆叠更靠近的是设计以及前后道融合,那需要金源级的工艺封装工艺设计设计工具共同来配合。 d d a 呢,可能是最容易被低估的瓶颈,那逻辑堆叠呢,不是简单的把两个芯片叠起来,而是在设计阶段就把逻辑电路拆到上下多层, 这意味着传统的二维 e d a 已经不够用了。所以呢,国产 e d a 会迎来一个非常重要的新方向,从二维芯片设计工具走向三维集成设计平台两侧检测和量率控制。三维堆叠最大的问题就是量率,那二维芯片里面一个缺陷可 可能会影响一颗带,而逻辑堆叠这种更细力度的电路级折叠,对缺陷对准啊,空洞污染、撬取硬币都非常敏感。另外要说的一点是,移动芯片能够承受大幅提升的密度,因为呢,它的散热性尚可控制, 人工智能加速器则不然,在数据中心级功耗下,折叠逻辑电路会将瓶颈转移到散热。这也就是为什么华为选择在今年秋季发布的麒麟处理器上率先采用逻辑对叠技术的原因。 不过呢,比起这一次的掏定律,我更关注的是刚刚发布的升腾九五零 n p u 架构白皮书。那升腾九五零分为九五零 p r 以及九五零 d t 两个方向,九五零 p r 呢,是更偏向于呃推荐系统 大模型以及 prefer 都模态推理。呃,九五零 d t 更偏向于大模型训练后训练以及复杂推理生成九五零的第三代达芬奇架构,可以理解为一次专门为 ai 大 模型设计的 工厂大改造。如果把芯片比成一座超级工厂,那过去的问题不是机器够不够快,而是数据过不过来,仓库够不够大,工位之间交接太慢,升成九五零这一次升级呢,就是同时改造啊,生产机器仓储系统 步流通道。那首先呢,计算核心更聪明了,负责矩阵计算的 qq 支持 high f 八等低精度格式,那大模型计算并不需要每一步都精确到小数点后很多位,就像要称一车的西瓜,不需要精确到毫克,那算力功率大幅提升。 其次呢,是 wettercore, 支持 s i m d s i m t 混合编程,那两种模式结合可以让不同的 ai 任务可以找到更合适的处理方式。那第三呢,是升腾九五零建了更大的 线上数据仓库。第四呢,是物流通道更顺呢, cube 以及 vector 之间有直连通道,减少来回的搬运。那一句话总结的话呢,是生成九五零不是单纯的堆算力,而是在系统性解决大模型 算不完,存不下、传不动的问题。随着升腾 m p u。 的 架构调整,那今年 c s p。 的 业务将会有所斩获。大家还记不记得不久前 deepsea v 四签署升腾九五零 p r 合作的 消息,而近期呢, deepsea 宣布把 v 四 pro 永久性降价,这也意味着今年将会带来新的一轮放量,值得期待。以上就是本期内容,如果你觉得这期内容对你有所启发,欢迎点赞收藏关注,我是派我们下期见!

这两天华为滔定律刷屏了,我刷了几十个视频,发现评论区吵的最凶的其实就两个问题,第一,硬件不行就搞系统优化,这不就是邪修吗?第二,既然这么牛,干嘛要公开攥手里卡别人脖子不香吗?今天咱们就好好 battle 一下这两个问题。 先说第一个问题,这不是斜修,而是绕过收费站换道超车。打个比方,造芯片就像建交通系统,电路是马路,信号是汽车。西方这些年的思路是不断把路修窄,路越窄,同样空间里能铺的马路就越多,同时跑的车就越多。但现在我们被光刻机卡住了,路修不了那么窄怎么办? 华为的答案是,把单行道改成多层立交桥,这就叫逻辑,折叠路还是那条路,但车可以上下层同时跑,效率直接翻倍。 再比如,不同车有不同需求,跑车要极致速度,那就用先进制成给他修 f 一 赛道大巴要拉更多人,用成熟制成给他修宽马路,各走各的,互不耽误,这就叫易购集成与新力技术。有的地方车辆过于密集,一到早高峰就堵车怎么办?在这里建一个立体交通枢纽,向上要空间, 这就叫三 d 封装。到了节假日,大批车辆同步出发,那就强化全程智能红绿灯与交通调度,让数据流动更聪明,这就叫系统级优化与算法。所以你看,物理不足数学补, 数学不足系统补。先利用现有的硬件条件,把性能干上去再说。别管是小叮当还是皮卡丘,只要能抓住老鼠就是好猫。那么我们从此就不再突破芯片工艺了吗?当然不是, 华为是两条腿走路,一边继续死磕先进工艺,一边升级架构设计,用稍微落后的硬件实现与西方芯片相当的性能,保证现有需求。将来我们突破了三纳米甚至更小的制成,配上这套更先进的架构,性能还会再跳一大截。 再说第二个问题,为什么要公开这是杨某,而且是顶级杨某。第一,抢规则,摩尔定律快摸到物理天花板了,整个行业都在找新方向,这时候谁先抛出完整的替代方案,谁就能定义下一代标准,以前比谁的芯片几纳米, 以后比谁的信号耗时耗时套更短,标准一变,牌桌就换了。实际上英特尔、台积电也在搞三 d 封装和新力,但华为是第一个把这些碎片化的技术上升为一套系统化的定律,并且给出了完整的替代路径。如果我们不公布, 等西方厂家公布之后,相当于白白浪费了主动权。第二,挖护城河。华为已经为掏定律申请了上千项专利,如果未来整个行业都往这条路线走,就绕不开华为的专利池,既能当规则制定者,又能握住收费站。 第三,建生态半导体产业链很长,没有任何一家企业能包打天下,如果仅靠少数几家企业闭门造车,速度太慢,成本太高。 公开涛定律本质上是向全行业发图纸,下游厂商不用从零开始摸索,可以直接基于这套方法论设计,芯片 制造厂可以按时间缩微的新逻辑同步升级产线,设备商也可以针对性研发配套工具,最终目标是形成以华为技术路线为核心的国产半导体生态圈,打破国外对 e u v、 光刻机等技术的垄断,最重要的是, 公开这套架构,等于向全世界证明,面对西方封锁,中国芯片照样能追上来,这既是技术宣言,也是战略威慑。当然,抛定律能不能彻底改写格局,现在下结论还太早。 芯片这行当吹牛没用,最后还得用产品说话。而任何新产品和新技术,必然会存在这样那样的问题。我不是无脑吹华为,而是作为一个中国人,看到我们的技术人员在被封锁的绝境里还在死磕,还在找路的时候,我觉得他们至少值得一句尊重。

今天,咱们必须得好好聊聊一件真正能载入科技史的大事。就在今天上午,华为在一个国际顶级的电路与系统研讨会上,正式发表了一个叫掏定律的新理论。 千万别觉得这只是个学术概念,这可是中国在全球半导体领域第一次提出指导产业发展的核心原则。说白了,过去几十年,全球芯片产业都是跟着摩尔定律走,也就是不停地几何缩微,把筋骨管做小、做小再做小,现在撞墙了,做不动了。 而华为提出的这条路,是要用时间缩微去替代几何缩微。这标志着我们从一个规则的跟随者,开始变成规则的制定者。 你可能会问,这时间缩微到底是什么?它到底怎么改变?芯片逻辑?很简单,芯片性能要强,关键之一是信号在里面跑得快、传得短。以前我们靠把晶体管物理尺寸硬生生缩小,现在这条路成本高得惊人,良率还难以保证。 那华为的思路是什么呢?我不死客物理尺寸了,我通过逻辑折叠这种架构上的创新,把整个系统的信号传播实验给压下来, 这背后是一个贯穿了器件、电路、芯片到系统的多层级协调优化。而且华为敢这么说,是有绝对底气的。过去六年,他们基于这条路已经悄悄摸摸,成功设计并量产了三百八十一款芯片。 今年秋天,全新的麒麟手机芯片就会出来,完整采用逻辑折叠技术。他们还预计,到二零三一年,基于掏定律的高端芯片,其晶体管密度能达到一点四纳米制成的同等水平, 不用最先进的集子外观客机,用系统架构的巧劲儿实现同等甚至更优的性能,这对投资者来说,意味着产业链的价值逻辑要被重塑了。有些朋友可能还盯着传统的制程突破,但真正的机会已经大规模转移到了架构创新、先进封装和新型材料上。我们一个个来看, 最直接立好的首先是芯片设计服务和 ip, 因为逻辑折叠是在设计层面,用架构换性能,这需要极强的设计能力。比如鑫源股份,它是国内半导体 ip 的 龙头, 现在深度绑定华为新架构芯片的设计服务,市场上都在传,华为近期通过它下单了三星的两万片晶元,对应一百万颗芯片,订单金额超过五十个亿, 这不是小数目。还有灿星股份,做一站式定制服务的,今年一季度的在手订单已经达到九点二二亿元。新架构渗透带来的设计需求正在持续释放, 接下来是掏定律落地最关键的一个物理支撑环节。先进封装、逻辑折叠,要把不同功能模块高密度集成在一起,必须用到二点五 d 和三 d 封装。这个环节的几个核心公司确定性非常高,比如长电科技,它是华为升腾系列 chiplet 封测的核心伙伴, 今年的相关营收预计能到八十到一百个亿,而且是四纳米 chiplet 的 独家供应商,订单都锁到二零二七年了。还有通付微电,它在升腾九幺零系列的二点五 d 封装里,份额超过了百分之六十。 它在合肥的基地,现在做了 h p m 产线,从满产后能占全球百分之十五的产能。当整个行业都在转向用架构和封装对冲智虫瓶颈的时候,这些公司的战略地位就一下子凸显出来了。我们再说一个容易被忽略但极具弹性的环节材料。 新架构对散热封装材料的要求是颠覆性的。比如有研粉材,它有一款新型散热铜粉,是跟华为合作,历时两年,专门为深腾芯片研发的 独家供应。这种材料的壁垒非常高,不是随便就能替代的。还有华海诚科,华为的哈博投资持有它大概百分之三的股份,它的颗粒状环氧塑封料已经进了深腾的供应链,完成收购整合后,它已经是全球环氧塑封料出货量第二的企业了。 当然,算力生态的合作伙伴是直接的赢家。韬定律的成果已经在申腾 ai 芯片上大规模验证。像华丰科技,它是商腾九五零及 atlus 三五零服务器里二二四 g 高速互联的国内唯一量产供应商,试占率超过百分之六十,哈伯也持有他股份, 这是实实在在绑定的。还有像润禾软件,它完成了底层软件站的迁移,率先推出升腾一体机,今年一季度净利润同比增长了将近百分之一百四十八,生态价值正在快速释放。顺着这条线,我们再把眼光放长远一点。 韬定律提出的多层级协调优化对整个芯片设计的方法论是颠覆性的,这给国产 e d i。 软件提供了换道超车的机会。以前我们跟着别人的工具和流程走,现在新架构需要全新的设计、仿真和验证流程。华大九天作为国内龙头,广利威作为华为哈伯投过的标地,它们的长线逻辑非常清晰, 所以各位朋友,我们不能再拿老眼光看华为产业链了。今天的华为概念股跟四年前可能已经完全不是一回事了。 过去的逻辑是跟着补短板做替代,现在是跟着一起定义新规则,开拓新路径。秋季麒麟新芯片的发布,将是滔定律技术实力的第一次公开大考,那会是产业链核心标的一次非常重要的价值重估窗口。

这两天,华为的涛定律刷屏了,他被誉为中国半导体制造的 dbc 的时刻。如果到现在为止,你还不太了解涛定律到底是什么,那么这条视频认真听,我尽量用大白话给大家解释清楚,涛定律到底厉害在哪里? 为什么套定律能够让中国半导体实现换道超车?想要弄明白咱们是怎么破局的,首先要搞清楚我们到底被困在了什么地方。芯片制造的终极目标是提供更高效的计算,就这个问题,摩尔定律给出了一个思路,就是在单位面积里边尽可能多的塞进去更多的晶体管。 那假设说在单位时间里,一个晶体管能算一个数,那我能造出十个晶体管,不就能算十个数了吗?咱们常听的十四纳米、七纳米、五纳米、一纳米,说的就是晶体管的密度,这个数字越小,说明单位面积里边晶体管的数量越多,那么你的计算效率就越好。但是想 想要做更多的晶体管,就必须有更好的光刻机,咱们呢,就卡在了这里。由于拿不到 euv 光刻机,我们的制成呢,只能到十四到七纳米,你像海外那些能拿到先进制成的这些公司,英伟达、苹果他们的芯片就可以做到三纳米一纳米。 如果在这条路上追赶,就只能拼制成,就只能去等 uv 光刻机。如果短时间没有光刻机,有没有其他的破局办法?那么华为又想到了新路径,他抓住了时间这个关键变量。 摩尔定律啊,它是在单位时间里边让十个晶体管计算出十组数据,我们现在造不出十个晶体管,那怎么办?我们让一个晶体管在单位时间里计算十次,这个结果不是一样的吗? 这个就是涛定律。所以相比之下,你会发现,摩尔定律抓的核心变量是空间,也就是他要更高的密度,但是涛定律抓的核 变量是时间,他要更高的效率。这就是大家在新闻中听到那句话,用时间缩微替代几何缩微。而当我们一旦摆脱了晶体管密度的束缚,我们忽然发现天大地大,也就是说没有先进的广可机,不影响我们造出先进的芯片。 所以呢,华为官方定的目标呢,是到二零三一年,基于涛定律制造出来的高性能的算力芯片,它的效率基本等效于一点四纳米先进工艺制造出来的芯片。 好,这个想法是很好的啊,那怎么实现呢?这就说到另外一个词了,逻辑折叠。在这个摩尔定律的视角下,芯片是二维的,他就是在一个平面里边拼命的雕刻, 力图在一个芯片里边塞进更多的晶体管。但实际上任何一个单一的晶体管,他什么作用都没有,他必须跟其他的晶体管、导线、电容、电阻连在一起,才能聚 有一个独特的功能,那到这个地方就会有新的概念电路。当下在决定芯片性能的各种因素里边,电路已经超过了晶体管,成为最重要的因素,也就是线下呢,芯片跑得慢,不是晶体管算的慢,是这个信号啊,在电路里边跑的慢, 那为什么跑的慢呢?这么多晶体管,那这个线路是绕来绕去的,所以消耗了大量的时间,这就是电路层面的平静互联强。而逻辑折叠就是在解决这个问题,如果所有的线路都在一个平面上去布,它自然是弯弯绕绕,跳来跳去的。 但是如果线路是在立体的三 d 空间里边,上下两层之间互联,是不是直来直去就可以了,这样线路就变短了,而且路径和路径之间他的干扰也变少了,所用的时间自然就降低了。所以这个逻辑折叠呢,实际上就通过电路革命来 突破晶体管工艺不足的问题。那听到这里,你可能有个疑惑啊,说这个上下两层不就是堆叠吗?那堆叠技术不是早就实现了吗?像高带宽存储芯片 hbm, 不就把很多层堆叠在一起吗?注意啊,这里面有很大的差别。 以 h b、 m 为代表的传统堆叠工艺,它堆的每一层都是一个完整的芯片,它能独立的工作,只不过呢,一层不够用,用很多层堆在一起去用。 但是逻辑折叠他堆的每一层是不能独立工作的,他其实是同一个芯片里边上下的两层,他所要解决的是单芯片跑的不够快的问题。 所以逻辑折叠跟传统的三 d 封装呢,它并不是一个竞争关系,是一个互补的关系。比如说华为的芯片里边,两种工艺也都会用,如果是酸离芯片这块,可以通过逻辑折叠提升计算的效率,而在存储那块呢, 照样可以继续用 hbm, 到这还没有结束啊。其实套近率呢,不仅仅是从单个芯片出发的,它是从一个系统出发的。在华为的论文中呢,把它提到了器件、电路、芯片、系统四个层面,系统这块大家关注一下领取总线, 如果说逻辑折叠它解决的是单个性能跑得快不快的问题,那么领取总线就解决的是不同的芯片合不合得来的问题。比如说到今年秋天将会推出的麒麟芯片,它是个 soc, 里边就集成了 cpu、 gpu、 npu, 那这个时候你只有 npu 跑得快是不行的,其他的芯片得跟得上。 所以呢,华为的这个涛定律他不是去解决单片制成的,他是提出了一个属于中国的芯片设计的新范式和新框架。以前呢,是别人定一个框,然后迫使我们去追赶制成,那种感觉就非常的疲惫。现在是 我们创新性的定一个新的框架,你想想心态立刻就变了,从战略层面咱们就变得游刃有余了。这两天也会听到一种声音啊,说这个涛定律刚提出来,还没有大规模工程化的去验证,值得市场这么兴奋吗?我想大家去想一个问题啊,摩尔定律的实际价值是什么? 是因为他提出了晶体管翻倍的曲线吗?要知道每隔十八个月,晶体管翻一倍也不是摩尔最初提出来的,他最初认为十二个月就能翻一倍,后来又修正为二十四个月。十八个月实际上是市场跑出来的结果。 但是正是因为他提出了摩尔定律,这就变成了整个行业的共识或者是战斗宣言。从英特尔到整个产业链,大家以追上摩尔定律作为自己的工作目标,投入大量资金去研发,这就推动了技术进步,使得一个预言最终变成了现实,那么现在华为 提出这个涛定律,其实同样的作用,他会使得中国甚至来自全世界的工程师啊、投资人呢,把他的注意力汇聚在这么同一个变量下,这样大家的创新呢,就能够协同了, 这种协同会产生合力,这种合力会推动着中国半导体制造新范式,最终走出一个自我实现的全新旅程。

忍无可忍,全网尬吹滔定律 e t o m d 历史狠狠打脸所有营销话术!大家好,欢迎收看这期临时加更的远观杂谈。 本来关于所谓滔定律的内容,我上期已经讲得非常透彻,非常客观了。我没有否定任何技术,我只是纠正大家的认知,告诉所有人这是行业通用工程优化,不是什么横空出世的创世理论。 我本以为讲到这里,懂的人自然就懂了,但是这两天我真的有点忍无可忍,打开抖音,打开各大平台,铺天盖地的无脑神话,无脑吹捧,强行造神, 无数自媒体完全不懂半导体底层逻辑,跟风刷屏,夸大其词,颠倒黑白,摆套行业几十年的基础操作,吹成了颠覆摩尔定律,改写人类芯片历史的人。 我看了这波舆论,真的非常烦躁,也非常气愤。我今天不玩温和科普了,咱们直接拿 ntl 和 amd 实打实的几十年行业血泪史,再次戳破这场全民话术狂欢。 我再重申一次,我不否定架构优化,不否定延迟压缩,不否定 chiplet, 不 否定先进封装。我极度反感的是把行业所有人都在做的事垄断包装成独家神迹,甚至公然否定先进制程的价值。 现在全网最大的谬论是什么?就是无数博主在洗脑。普通人不用追先进制程了,优化大于一切,滔定律吊打一切, 但凡懂一点行骗历史的人,都知道这句话有多离谱,多荒谬。我就拿最真实最血淋淋的音跳案例摆在所有人面前。当年的 intel 就是 全世界最极致、最彻底、最早建行所谓滔定律路线的公司,被锁死在十四纳米那几年,它没有摆烂, 他做的就是现在全网吹爆的所有操作,疯狂优化架构,疯狂重构逻辑,疯狂压缩延迟,疯狂打磨缓存,疯狂堆叠迭代, 十四纳米加加加加加加加,迭代了多少次,优化了多少遍?他把旧制成下的延迟优化架构压榨,做到了人类工业的极致边界。 按照现在自媒体的逻辑, intel 当年手握完整版涛定律,应该无敌才对,可结果呢?结果是被全面拥抱先进制成的 amd 直接按在地上翻盘反杀,抢占市场。 为什么?因为芯片行业有一个永远骗不了人的物理真相,架构优化、延迟压缩,全部都是边际收益极速递减的存量博弈,它有天花板,而且天花板极低。 先进制程才是真正拉开带差创造性能增量的硬实力。这就是我最愤怒的点。现在的舆论环境完全本末,导致无数不懂技术的自媒体为了流量刻意淡化制成、淡化光刻、淡化材料、淡化人类几十年硬核工业积累, 它们营造出一种极其荒谬的氛围,只要你会优化延迟,会改架构,你就能绕过所有工业壁垒,实现科技碾压。 这不叫科普,这叫误导,这是对所有芯片工程师、材料科研人员、精研制造工人的极度不尊重。我再讲句大实话,全世界所有芯片大厂全都在做韬定律这套优化, intel 做了几十年, a m d 做了几十年,英伟达、高通、台积电没人落下 阿 c 延迟公式是十九世纪的基础理论,降低延迟是所有芯片设计的入门目标,凭什么现在被单独拎出来重新命名、重新包装,就成了独一份的旷世创新? 最可笑的是,明明是全人类共同的工程积累,被营销成一人一骑横空出世的颠覆革命,明明是制成受限后的最优补短板路线,被营销成可以替代先进制造的万能真理, 我为什么一定要再出这期视频?就是看不惯这种风气。科技可以进步,技术可以创新,路线可以总结,但不能靠话术托唤概念,不能靠舆论篡改行业历史,不能靠造神消解工业硬核积累。我尊重所有技术突破,尊重所有迭代优化, 但我绝不尊重把常识当独创,把常规当神技,把补位当替代的营销乱象。 intel 和 amd 的 百年厮杀早就写死了答案。先进制成根基,架构优化是辅助,无根基的优化终究是极限内的挣扎, 双管齐下才是唯一的正道。希望所有跟风刷屏的自媒体,多看点行业历史,少造点神,少带点歪节奏。科技不靠话术封神,只靠硬实力落地。这期临时加根,只为说一句实话,我们下期再见!

那个芯片领域的掏定律到底是什么呀?感觉好厉害的样子,可好像没听国外的科学家提供呢。并不是突然冒出来的黑科技,国外的企业也早就在研究了,但他们没动力也没压力把它拔高到定律层面。怎么说? 就好比以前,大家为了让车子跑得更快,都投入巨资去研究最先进的发动机,而有家企业因为各种限制,短期内无法研究最先进的发动机。 那完了呀,没法跟人家比了。但车子跑得快并不只取决于发动机,像机身材料、轮毂、轮胎,通过提升都可以让车子跑得更快,可发动机都落后了,靠这些能抹平差距吗? 要是发动机的效率即将达到人类工程极限,提升空间急速收窄,那其他领域的突破是完全能够抹平差距的。所以套定律就是不在芯片的发动机,也就是制成上此刻了是吧? 芯片比拼的是相同面积、相同功耗下的算力,前面几十年主要研究的都是如何把晶体管做的更小,这也是摩尔定律的核心。但这条路马上就要到头了 哦,要碰到极限了。柜子的直径是零点二纳米,而两纳米的良品率已经很低了,而且三纳米到两纳米的性能提升很小,成本却暴涨,边际收益正在断崖式暴跌。 这么说,还真应该去多研究下其他方面的。掏定律则是放眼大局去研究如何让信号跑得更快,延迟压得更低,比如三 d 堆叠、先进封装、逻辑折叠等领域。 那这些领域的进步,多久能让算理追上最先进的芯片呀?目前给出的目标是二零三一年成熟之城通过掏定律优化达到等效一点四纳米的晶体管密度与性能。可要是国外也在这些领域发力,咱们不就追不上他们了? 这些领域我们跟他们是在同一起跑线的,甚至很多还是领先状态,但国外企业并不会把太多资源投入到这些领域。 为啥呀?他们就这么看不上吗?这条路线只是他们的一个可选项之一,而对我们来说却是一个必选项。一边的心态是走不同就换一条路线,另一边的心态就是必须要走下去,不然市场就要丢掉了哦。生于忧患,死于安乐, 未来最好是我们在这些领域突破了,先进之城也突破了,那人类的半导体产业就要全面转移了,你们懂的,那工业皇冠上的明珠要少好多颗喽。

一口气讲清楚掏定律是怎么干翻摩尔定律的?难怪老黄总是忧心冲冲,他肯定事先知道些什么。美国卡了中国芯片七年,没想到华为憋出了一个颠覆全球半导体规则的大招。中国企业第一次在全球芯片领域立下一条新定律,六十年没人敢动的游戏规则, 华为说不玩了。更离谱的是,这个定律一出来,美国几十年砸下去的整套制裁体系,可能一夜之间变成废纸。那什么叫掏定律? 简单说,别人都在拼命把芯片做小,华为偏偏说做小,这条路我们不走了,而且还给出了具体时间表。二零三一年,不靠最顶尖的光刻机,竟能直接干到一点四纳米, 你以为这只是嘴炮?不,它背后藏着一套人类从没走过的全新路径。这到底是真颠覆还是大噱头?往下看,先说一件事,你手里的手机,不管是苹果还是安卓,芯片里装着的晶体管数量已经超过一千亿个。一千亿塞在你指甲盖大小的一块硅片上,这是怎么做到的? 靠的就是摩尔定律,把晶体管越做越小,小一倍同样面积塞进去的数量就翻一翻,性能自然跟着翻。这条规律从一九六五年提出来,整整管了半导体行业六十年, 没有任何人质疑过他,但有一道坎没人敢提。当晶体管缩小到三纳米,也就是几十个原子并排那么宽的时候,出问题了,电子开始不听话,会直接穿透本不该穿透的地方, 像一个幽灵穿墙而过,导致芯片漏电发热,性能不升反降。这个现象叫量子碎穿效应,是物理定律, 不是工程问题,全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地,越往下坐越费劲。美国人堵的就是这个,你中国连光刻机都没有,根本没资格谈突破。 结果何庭波站出来说了一句话,把所有人的逻辑框架砸碎了。为什么芯片性能的唯一出路,必须是把晶体管做小?这就是掏定律真正的颠覆之处。 他不再盯着晶体管有多小,而是盯着信号在芯片里跑的有多快。这里有个关键概念叫套,也就是掏,指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话,把 这个时间压缩一半,芯片的等效性能就翻一倍。不需要更先进的光刻机,不需要更小的晶体管,换个方向下手听起来像走捷径,但做起来难的离谱。华为为此搞出了一项核心落地技术, 叫逻辑折叠。传统芯片是平铺的关联电路,分散在各处,信号要跑很长的水平距离才能完成交互,时间白白耗在路上。逻辑折叠的思路是把芯片竖起来,把本来隔得很远的电路单元垂直叠在一起。 两个原本相距一毫米的晶体管上下叠完之后,距离只剩几微米,信号传输速度直接提升几百倍。但这件事台积电和英特尔都玩过, 也都煞是而归。拦住他们的是三座山。第一两层芯片时钟对不起,上层算完,下层还没准备好,结果全是错的。第二,两层之间需要几百万个连接点,传统技术间距最小只能做到几十微米,精度根本不够用。第三,两层逻辑,芯片叠在一起散热是个死题, 中间的热量根本出不去,美国人三座山都没翻过去,最终放弃华为翻过去了,而且翻法完全不同。时钟同步的问题, 华为给第二层单独配了一个可以动态微调的独立时钟,实时感知第一层的输出延迟,自动调整节拍误差压到零点一皮秒以内,比头发丝还精细一万倍。连接密度的问题,自研超细间距混合键和技术层间间距压到一微米以下,比对手先进整整一个数量级。 还有散热问题,在两层芯片之间嵌入了一层只有几微米厚的微流道,冷却液直接在芯片内部循环,热量即铲即走。三座山,华为用三把不同的钥匙全部打开了, 结果呢?同样的七纳米制成晶体管,密度直接提升百分之五十三点五,相当于摩尔定律白白送你三年的进步一步兑现到二零三一年,基于这套路径,等效性能将达到一点四纳米的水平。而这还只是保守的,第一代 只折了两层,只处理了关键路径,大量潜力根本没释放。更要命的是,美国的制裁逻辑从一开始就建错了方向,从进 uv 光刻机到限制先进芯片代工, 所有的封锁手段全部压住。在一个前提上,性能提升必须靠制成节点萎缩。抛定律一出,这个前提直接不成立了。那堵花了几十年建起来的墙还立在原地,但华为已经不打算翻它了,因为旁边新开了一扇门。

华为提出了个韬定力,说二零三一年,芯片晶体管密度有望达到一点四纳米制成同等水平。这到底是遥遥领先式的吹牛,还是中国芯片真的别出大招了?先说结论啊,韬定力并不是说华为已经掌握了一点四纳米芯片, 它更像是华为在先进制程授权之后,拿出了一套改打系统战的芯片突围路线,有技术含量,但是并不是神迹。有重膜包装,但并不是纯营销,最终成色还需要看产品。那怎么理解呢?我打一个比方吧,假设一座城市要提高交通效率, 传统的摩尔定律的思路就是把车越造越小,把路越修越密,越修越多。对应到芯片里呢,就是把晶体管越做越小,同样的面积里塞进更多的晶体管。可问题是,现在你造不出那么小的车了,也没有那么先进的工具了,车只能造到这个尺寸了。那怎么办呢? 二零零一年,斯坦福大学的几位学者就提出了一个三维集成电路的思路。既然皮面上的路越来越难修了,那就像立体空间,要效率,放到城市里,就不能只盯着车的大小了,而是重构整个交通系统, 修高架桥,进隧道啊,优化红绿灯,把原本需要绕成一圈才能办完的事,尽量压缩到同一个街区内完成。华为今天讲的跳奥定律,核心就是这个逻辑, 通过器械、线路、芯片、系统四个层级面的协调优化,让数据少绕弯路,信号稍等,待互联更短,调度更快。虽然个体晶体管没有你那么小,但整个系统完成任务的时间也就是跳变短了。但注意啊,摩尔定律和系统优化并不是对立的,最理想状态当然是车越来越小,交通也越来越聪明, 先进制程依然是芯片竞争的主战场,系统优化不是替代,而是放大器。所以扎心的真相是,套定律并不是颠覆宇宙的物理学基本定律,它本质上是一套在极端压力下被华为系统化、工程化、产品化的高阶方法论。如果华为能够自由的使用最先进的制造设备和代工能力, 当然会继续追求先进制程,因为先进制程是依然绕不开的绝对优势。所谓的二零二六年秋季麒麟芯片采用逻辑折叠提升密度,二零三年达到等效一点四纳米制成,背后不是魔法,而是复杂的结构设计、封装、互联,还有系统及优化硬拼出来的等效效果。 追真实性能、功耗、散热和成本到底怎么样,还得等产品验证。看到这里,可能有人觉得我在黑化位恰恰相反。真正尊重中国芯片,就不能用一句遥遥领先糊弄所有的现实困难。 盲目追捧解决不了任何问题,面对差距才是解决问题的第一步。中国芯片现在最难的是什么?是别人把最先进的制造设备给卡住了,你就不能永远在别人定义的赛道上硬追?华为的这套思路,本质上是把竞争从单纯的比拼谁的光科技更先进, 扩展到了谁的系统工程更强,谁的架构更高效,谁能把有限的制程的潜力榨到极致,这很聪明,也很现实。但这不只是华为一家带走,苹果早就验证过全栈优化带来的巨大优势,从 二零一零年 a 四芯片的迭层封装,再到二零二零年 me 芯片的统一内存,再到二零二二年的 me ultra 用的 ultra fusion, 把两颗芯片连成一个整体, 苹果靠的也不只是质成,而是芯片、内存、封装、系统和生态的整体效率。区别在于,苹果是在先进制程、可用、供电顺畅的环境下做全站优化。华为是在先进制程受限情况下,被迫把系统工程压榨到极致。所以,华为真正值得尊重的地方,不是发明了一个别人看不懂的物理星定律, 是在被卡住的情况下没有躺平,没有制喊口号,而是把器械、电路、芯片、系统、软件、生态尽可能的拧成了一股绳,硬是在夹缝里找出了一条可以继续追赶的路。这就是韬定力最大的一,他不是让华为一夜之间打穿台阶垫,也不是让国产芯片从此不需要先进制成, 它的真谛价值,是给中国芯片争取了一个宝贵的时间窗口,在制造能力追赶的同时,用先进的系统工程把现有工艺的性能炸出来,把产品做出来,把生态刨下来,把市场稳住。但也必须承认,它不是魔法,先进制成攻克设备、材料、量率、成本这些硬骨头一个都绕不开。 系统优化可以补短板,但不能够彻底代替制造能力。而且降低延迟、优化互联、提升系统效率,不是华为独占的物理法则, 全球芯片巨头都懂,别人不是看不懂,是别人在没有卡脖子的情况下继续升级制造工艺,往往更直接、更确定。最掏定律,真正给华为的不是永久垄断,而是一个时间窗口, 这个窗口能不能够转化成优势,不看口号,看产品,看工号,看性能,看成本,看量率,看出货,跑出来才叫技术跑不出来,再漂亮的定律也只是发布会上的烟花。