
这两天,华为的涛定律刷屏了,他被誉为中国半导体制造的 dbc 的时刻。如果到现在为止,你还不太了解涛定律到底是什么,那么这条视频认真听,我尽量用大白话给大家解释清楚,涛定律到底厉害在哪里? 为什么套定律能够让中国半导体实现换道超车?想要弄明白咱们是怎么破局的,首先要搞清楚我们到底被困在了什么地方。芯片制造的终极目标是提供更高效的计算,就这个问题,摩尔定律给出了一个思路,就是在单位面积里边尽可能多的塞进去更多的晶体管。 那假设说在单位时间里,一个晶体管能算一个数,那我能造出十个晶体管,不就能算十个数了吗?咱们常听的十四纳米、七纳米、五纳米、一纳米,说的就是晶体管的密度,这个数字越小,说明单位面积里边晶体管的数量越多,那么你的计算效率就越好。但是想 想要做更多的晶体管,就必须有更好的光刻机,咱们呢,就卡在了这里。由于拿不到 euv 光刻机,我们的制成呢,只能到十四到七纳米,你像海外那些能拿到先进制成的这些公司,英伟达、苹果他们的芯片就可以做到三纳米一纳米。 如果在这条路上追赶,就只能拼制成,就只能去等 uv 光刻机。如果短时间没有光刻机,有没有其他的破局办法?那么华为又想到了新路径,他抓住了时间这个关键变量。 摩尔定律啊,它是在单位时间里边让十个晶体管计算出十组数据,我们现在造不出十个晶体管,那怎么办?我们让一个晶体管在单位时间里计算十次,这个结果不是一样的吗? 这个就是涛定律。所以相比之下,你会发现,摩尔定律抓的核心变量是空间,也就是他要更高的密度,但是涛定律抓的核 变量是时间,他要更高的效率。这就是大家在新闻中听到那句话,用时间缩微替代几何缩微。而当我们一旦摆脱了晶体管密度的束缚,我们忽然发现天大地大,也就是说没有先进的广可机,不影响我们造出先进的芯片。 所以呢,华为官方定的目标呢,是到二零三一年,基于涛定律制造出来的高性能的算力芯片,它的效率基本等效于一点四纳米先进工艺制造出来的芯片。 好,这个想法是很好的啊,那怎么实现呢?这就说到另外一个词了,逻辑折叠。在这个摩尔定律的视角下,芯片是二维的,他就是在一个平面里边拼命的雕刻, 力图在一个芯片里边塞进更多的晶体管。但实际上任何一个单一的晶体管,他什么作用都没有,他必须跟其他的晶体管、导线、电容、电阻连在一起,才能聚 有一个独特的功能,那到这个地方就会有新的概念电路。当下在决定芯片性能的各种因素里边,电路已经超过了晶体管,成为最重要的因素,也就是线下呢,芯片跑得慢,不是晶体管算的慢,是这个信号啊,在电路里边跑的慢, 那为什么跑的慢呢?这么多晶体管,那这个线路是绕来绕去的,所以消耗了大量的时间,这就是电路层面的平静互联强。而逻辑折叠就是在解决这个问题,如果所有的线路都在一个平面上去布,它自然是弯弯绕绕,跳来跳去的。 但是如果线路是在立体的三 d 空间里边,上下两层之间互联,是不是直来直去就可以了,这样线路就变短了,而且路径和路径之间他的干扰也变少了,所用的时间自然就降低了。所以这个逻辑折叠呢,实际上就通过电路革命来 突破晶体管工艺不足的问题。那听到这里,你可能有个疑惑啊,说这个上下两层不就是堆叠吗?那堆叠技术不是早就实现了吗?像高带宽存储芯片 hbm, 不就把很多层堆叠在一起吗?注意啊,这里面有很大的差别。 以 h b、 m 为代表的传统堆叠工艺,它堆的每一层都是一个完整的芯片,它能独立的工作,只不过呢,一层不够用,用很多层堆在一起去用。 但是逻辑折叠他堆的每一层是不能独立工作的,他其实是同一个芯片里边上下的两层,他所要解决的是单芯片跑的不够快的问题。 所以逻辑折叠跟传统的三 d 封装呢,它并不是一个竞争关系,是一个互补的关系。比如说华为的芯片里边,两种工艺也都会用,如果是酸离芯片这块,可以通过逻辑折叠提升计算的效率,而在存储那块呢, 照样可以继续用 hbm, 到这还没有结束啊。其实套近率呢,不仅仅是从单个芯片出发的,它是从一个系统出发的。在华为的论文中呢,把它提到了器件、电路、芯片、系统四个层面,系统这块大家关注一下领取总线, 如果说逻辑折叠它解决的是单个性能跑得快不快的问题,那么领取总线就解决的是不同的芯片合不合得来的问题。比如说到今年秋天将会推出的麒麟芯片,它是个 soc, 里边就集成了 cpu、 gpu、 npu, 那这个时候你只有 npu 跑得快是不行的,其他的芯片得跟得上。 所以呢,华为的这个涛定律他不是去解决单片制成的,他是提出了一个属于中国的芯片设计的新范式和新框架。以前呢,是别人定一个框,然后迫使我们去追赶制成,那种感觉就非常的疲惫。现在是 我们创新性的定一个新的框架,你想想心态立刻就变了,从战略层面咱们就变得游刃有余了。这两天也会听到一种声音啊,说这个涛定律刚提出来,还没有大规模工程化的去验证,值得市场这么兴奋吗?我想大家去想一个问题啊,摩尔定律的实际价值是什么? 是因为他提出了晶体管翻倍的曲线吗?要知道每隔十八个月,晶体管翻一倍也不是摩尔最初提出来的,他最初认为十二个月就能翻一倍,后来又修正为二十四个月。十八个月实际上是市场跑出来的结果。 但是正是因为他提出了摩尔定律,这就变成了整个行业的共识或者是战斗宣言。从英特尔到整个产业链,大家以追上摩尔定律作为自己的工作目标,投入大量资金去研发,这就推动了技术进步,使得一个预言最终变成了现实,那么现在华为 提出这个涛定律,其实同样的作用,他会使得中国甚至来自全世界的工程师啊、投资人呢,把他的注意力汇聚在这么同一个变量下,这样大家的创新呢,就能够协同了, 这种协同会产生合力,这种合力会推动着中国半导体制造新范式,最终走出一个自我实现的全新旅程。

七年前,海思被迫备胎转正,麒麟九千绝版成了用一颗少一颗的芯片。七年后,华为把等效台积电五纳米性能的麒麟二零二六芯片用在了 mate 九零上,九月底正式上线。 没有 e u v 和台积电,华为是如何做到的?今天继续中国科技沉浮录第三十八期, 我们先来看一看最基本的晶体管,主要是由原极、漏极、山极三个部分组成的。 晶体管的工作过程呢,和水管很像啊,原极是进水点,漏极是出水点,山极就是开关, 给山极一个电压,开关就打开通道,电子呢,就会从原极到漏极,就这样通电断电,通电断电,零一零一,实现了二进制, 这就是芯片的工作原理。而我们说的几纳米,就是山脊下的沟道宽度,这个宽度越小,晶体管密度就会越大,芯片功耗越低,性能就会越高。 过去几十年,一颗芯片想要变得更强,最有效的办法就是把晶体管做小,把更多的晶体管塞进同样大小的面积里。所以二十八纳米到十四纳米再到七纳米,五纳米是一条非常清楚的上升路径。 到了五纳米级以下,山脊宽度越来越小,漏电问题也就越来越明显了。当尺寸逐渐接近几个圆子的尺度,当电子开始穿过原本不该穿过的区域,这就是量子碎穿效应。 随着制程竞争变得更加的激烈,几何尺寸逼近了物理极限,制造难度成指数级上升,能够量产的代工厂也越来越少,权力关系开始变化。 原本是芯片公司设计好精原厂按照要求来造,如今却是精原厂定好技术路线,整个行业来适配。 就拿台积电来说吧,台积电走哪条路线,产业链就得跟着调整。在三大密节点时,台积电和三星技术路线相反,台积电选择硬钢 finnet 结构的物理极限,拿出了 finnetx 结构,还拿出了 colos 封装技术。 那为了适配这俩技术,企业在设计芯片的时候,就得按照这个来。 there are no others, so there's basically air and tsmc。 光刻机也是一样。可以说,台机电不点头,阿斯麦就很难定义下一代光刻机的技术走向。所有人都知道,摩尔定律越来越难走,但是台机电、英特尔这些巨头还在往前推,设备商和芯片公司就只能跟着走。 但这些选择在华为面前都被拿走了。二零一九年五月十七日,华为被列入实体清单,台积电不会给华为代工,关键技术和设备被卡住,华为就只能够另辟蹊径,走出自己的道路。 于是,华为不再死磕晶体管还能不能继续变小,他开始问,同一次计算能不能少浪费一点时间呢?这就是滔定律里的滔 滔定律。想要新开一本儿时间账,我们拿房子来举个例子,把芯片呢看成是一个大平层,而你就是一个信号。当你想从自己家去朋友家的时候, 几何微缩是想办法拉近两个大平层之间的距离。逻辑折叠则是把关键路径上的功能区垂直互连起来。 还是刚刚那个例子,华为的掏定律会把两个大平层变成叠拼,再在最长走的两个房间之间装一部电梯,让你能够直接到达目的地,路程少了,效率就变了。 韬定律啊,咱说虽然不是华为第一个提出的,却是第一个量产的。 mate 九零搭载的麒麟二零二六晶体管密度将达到二点三八亿个每平方毫米。按照行业口径折算,大约是一点七五亿个每平方毫米,略高于胎机电五纳米。 另外,华为不是只优化了一颗芯片,而是把器件、电路、芯片封装和系统放在一起优化。这种从芯片到系统的垂直整合,能做到的只有苹果。 套定律不代表华为赢了,他只是说明,华为不打算按照别人的标准给自己判死刑。 近几年华为最强的故事是, mate 六零 pro 带着麒麟回来,被断芯片就备胎转正,被切系统就拉起鸿蒙供应链,断血就把国产供应商一辆辆拉上战车,那是生存巨变。绕清舟已过万重山。韬定律往前多走了一步,他开始讲进攻。 当先进制程继续被锁死,华为要用自己的方式重新定义一颗芯片怎么变强。 logical folding is a new, but universal design methodology for digital circuits and。 他 不会立刻改写半导体,但他会逼行业回答一个更难的问题, 如果有一天,纳米不再是唯一答案,那么谁先找到下一套可量产、可验证、可复制的答案呢?未来三年,这件事不看口号。

我是台湾人,也是中国人。大家好,杨峰。前几日,华为发表了芯片制造技术的涛定律,网络上很多人认为这是半导体制造工程的技术突破,特别是中国缺乏先进制造技术下的弯道超车, 但是其中所涉及的技术非常复杂,也未必是许多网络博主认为的弯道超车。 从 cpu、 gpu 等芯片架构设计来看,采用这项技术会导致许多的工序需要重新设计,其中涉及许多技术上的困难。 以全球范围来看,一些世界芯片大厂也在往这个方向努力,不是只有华为一家,但是华为的做法更深入,如果做到了,那真的是要佩服华为。给予掌声。 今天我们会用最浅显的文具向大家解析报告,与韬定律相关的芯片设计制造,一定听得懂,听不懂可以找我算账。 简单说,华为发表的 top 定律是利用空间折叠技术将芯片中的晶体管 transistor, 台湾称之为电晶体。从传统的二维平面布局改为三维的立体布局, 这样做有什么好处呢?因为三 d 布局可以提高整体芯片的运算速度。为什么?简单的从两个层次来说,第一,芯片中的晶体管密度很大,有巨量的芯片, 大家不要以为一个小小的芯片了不起,几个公分大小,但是内中可能有几个亿、几十个亿的晶体管。 就以早期的 intel pentium 芯片 pentium 来说,有三百一十万个晶体管,其后的 iphone 有 七点七到数十个亿的晶体管。 第二,晶体管的距离很遥远。当我们说一些晶体管的距离遥远,有些人可能会说,你在开玩笑吧,就几公分大小的芯片,有多远呢? 虽然一颗芯片的实体不是很大,但是把这么多的晶体管放在一个芯片里头,从芯片的围观世界来看,这颗芯片就像是一座城市,一座超大型的城市, 就像我们看到的纽约、旧金山、上海、北京一样的超大都市,其中有很多的房子、楼层、办公楼、道路、桥梁,还有仓库、红绿灯等。 由于这个超大城市太大了,区的面积广,因此又分隔成北区、南区、东区、西区或是行政区、市中心、文旅中心、朝阳区、静安区、闵行区等。 但是如果从南区到北区,途中可能需要经过一些其他的区域,也会通过许多条的道路、桥梁飞,但距离遥远,时间也就耽搁了。 但是如果把北区翻到南区的上方,可以直接上去,距离不就短了吗?时间也快多了吗? 类似的道理,一些经济管到另外一区的经济管,路途遥远,道路也很长,好比说计算单元到存储区。 大家不要以为精密管很小,微电子的电路很小,当你从微电子的世界切入一点点,距离就变得很遥远。 如果道路很长,不管你是搭乘汽车还是电车,能量的消耗就大了,产生的热能也多了,对吧? 如果把一些距离比较遥远的经力管,利用空间技术把它们翻过来或是折叠上来,它们之间的传输距离就变短了,对吧? 也就是说,距离变短之后,彼此数据的传输速度可以加快,所需的时间少了。换句话说,整体芯片的效率提高了,速度变快了,能耗也可能降低,这就是他的定律的基本概念。 这个说法看起来很有概念,绝对是一个好主意。然而,事情起来可不容易啊。 想想看,把平面的城市变成立体,道路要怎么搭建?交通耗资要怎么做呢?物流要怎么做?如何传输?这些都是问题。 利用空间折叠技术,不是简单的把一些精密管或是逻辑门 gate 搬上来就可以,而是整个芯片架构几乎都要重新做,不论是 cpu 还是 gpu。 第一个可以想到的问题是,芯片设计软件 e d a。 得要重新写,传统 e d a 软件没有办法处理三 d 芯片的架构。 二零二零年五月,美国对华为寄出了零技术的芯片封锁,不管是软件、硬件还是设备,只要用上了美国的技术,都不得销售给华为,得要向美国政府申请许可。这当中就包括了 eda 设计软件, 世界三大 e d a 软件公司, synopsis、 cadence 还有 sims。 它们的 e d a 是 建立在平面的 cmos 时代,要资源空间折叠技术,这些 e、 d a 软件需要升级,要重新构造。 其中一个最困难的地方是布线 routeing。 二零二零年,我们说 routeing 是 一天软件中的一个核心重点,就好像超大城市中的道路、桥梁、高速公路要如何连接一样。 想想看,一个几十亿晶体管该如何连接呢?金属线该怎么相连?那是非常复杂庞大的工程。当我们把城市的各区域翻转过来,折叠起来,道路桥梁是不是要重新规划,重新做呢? 当晶体管的数量增加,又从二 d 变成了三 d, 布线的复杂度 routing capacity 会更高, 只有这些吗?当然不止了,还要加上电力与散热的问题。几十亿颗的晶体管放在一个狭小的空间,电力的消耗与散热都是问题。 就像在城市中,大家都开空调,大量的汽车行驶,大量使用用电,非但电力的消耗大,也会产生热量,更何况是在狭小的空间的芯片里头呢? 过去的平面空间,芯片散热是由芯片的上方或下方,但是在三 t 架构的芯片中间层,会变成一个超热的火炉,散热是一个大问题。 整体来说,三 t 堆叠的芯片,整个电力网散热结构都要重新设计。 还有,在三 d 架构下,时钟同步也比以前困难,同样需要在一到多个时钟周期卡塞口之内确保指令的完成。 此外,金属线路布线在三 d 环境下,困难度也增高了,因为金属线的连接也需要是立体的。 前面提到了 e d a 软件,其中的绕顶布线是在设计上解决金属路线的问题。 如果以城市交通做比喻, e d a 需要决定路线怎么走,用哪一层的金属,怎么避开道路的拥塞,怎么满足它命,怎么减少延迟。 在实际的制造过程中,要实现金属线路的铺设问题,显然三 d 架构的复杂度比平面要困难的多。 总结来说,三 d 架构的金属互联电源网络、始终网络热管理都必须要立体化,复杂度就增加了。 最后,软件与编辑器也要更改,要决定数据怎么切割,各个存储要怎么配置,这就使得编辑器 can play 了。还有调度器 scheduled 需要配合新的三 d 架构。 说了几个困难度,再来谈谈为什么空间折叠技术能够增加整体芯片的效率,运算速度就比较容易了解了。 前面提到的,晶体管的距离近了,传输速度就快了,这是简单的说法,我们再继续推, 其实晶体管的速度已经很快了,先进 cpu、 gpu 的 运算瓶颈,像是大城市里的交通问题,也就是数据的传输,数据传输的问题, 计算单元往往不是不够快,而是等不到数据,尤其是存出去 memory 的 速度并没有跟上处理器的发展速度。 重点是要把存储与计算的距离缩短来提高效能。当然,这是简化的说法,重点是把计算与存储堆叠起来,减少距离,甚至和与和之间也可以堆叠。 如果有本事把芯片中所有的精密管或是基本计算的逻辑门 get 都堆叠起来,做成一个完美的三 d 布局,对运算的提升就完美了。 但是要强调一点,不是只有华为在堆叠或三 d 架构上努力,因为达 m d、 台积电都在研发这方面的技术,它们也在疯狂地发展 h b n c o w o s 三 d 封装。 如果华为没有发布淘号定律,一般还是会认为英伟达、 md 在 三 d 系统架构与设计方面领先台积电、三星、 intel 在 堆叠技术的制程上领先。 这是为什么?说华为淘号定律并非是弯道超车,而是在另一个赛道上发力奔跑。 只不过华为的堆叠技术更深入,这是重点。英伟达与 md 的 堆叠技术是在三 d 封装,新力却不在技术上堆叠。而华为的堆叠技术是在最基本的逻辑门拉去 get 之间堆叠, 也就是刚刚提到的完美堆叠。当你在最基础的源接上进行堆叠,这就有了最大的挥洒空间,当然能够达到最大化的效果了。 最大的挥洒空间意味着设计上的自由度,因为没有任何的限制,可以尽情堆叠,尽情发挥。但是这也意味着复杂度与困难度是最大的。这就是为什么华为称之为掏定律定律的原因, 既然名字为定律,那就像摩尔定律一样,会有很多阶段的改进。华为敢发表套定律,肯定在这方面深耕许久了,并且在未来有了完整的进阶计划,进行一系列的技术堆叠与效能的提升。 根据华为的说法,在第一阶段,二零二六年秋季,也就是今年,把逻辑折叠技术先导入手机芯片的设计与制造,这是麒麟芯片方面。 第二阶段是二零三零年前后,导入 ai 芯片,这是在深腾芯片方面。 由于现阶段中国仍然在研发 uv 光刻机,与世界先进晶源制造大厂相比,例如台积电、三星与 intel, 中国的芯片产业仍然缺乏高端芯片制成技术, 在这个背景之下,发展三 d 折叠技术也是不得不然的办法。更贴切点说,中国现代化是两手并进,一方面持续发展 uv 光科技与先进制程技术, 另一方面路遇于对叠技术,二者同时并进,有可能在二零三零年前后,这两者都取得突破,在芯片的性能上一举赶上世界最先进的芯片技术所能够达到的效能。 我们做一个结论, goldenmore 于一九六五年提出的摩尔定律,至今已经很多年了,然而摩尔定律近来已经放缓了,而且成本是越来越高,不再适用之前描绘的发展速度, 这是因为晶体管已经小到了接近物理极限,没办法再进一步下去。华为大胆的用上了定律的字眼,这表示并且是在最底层的逻辑门进行堆叠,有无限的挥洒空间。 摩尔定律是把经理管越做越小,我今天也大胆地解释,华为掏定律要把逻辑门 get 距离越拉越短,或是说在研发的道路上把更多的逻辑门缩短距离, 如此就成就了韬定律的发展路径。说到这里,我们再换一个角度思考,如果二零三零年中国有了 uv 光刻机,再叠加华为领先的堆叠技术,那岂不是超越了美西方吗? 二零三零年会是关键年,大家拭目以待。今天的分析和推理就说到这里,这里是风云天下扬风视频扬风天下谈,谢谢各位的收看,我们下期再会,大家平安周末愉快!

华为这回真掀桌子了啊,掏定律都听说了吧,华为昨个最新发布的技术,那这技术有多牛呢?哎,就这么说吧,以后全球的芯片产业到底该怎么发展?可能啊,都得按华为说的来了。 那啥是掏定律呢?要想搞起这事,您得先知道什么是摩尔定律。这摩尔定律啊,是一九六五年英特尔的创始人咯噔。摩尔提出的 大概的意思呢,就是说,芯片越多越小,性能越来越强, 价格呢,还越来越便宜。再直白点说,就是每隔一年半,芯片的性能能直接往上翻一倍。而这个摩尔定律已经统治了全球半导体产业整整六十年了。在过去的六十年里,全世界的芯片企业都在按这个定律来办事,台机电按这个定律做代工, 英特尔按这个定律做芯片,英伟达按这个定律做 gpu, 阿斯曼按这个定律做光刻机。总之啊,所有人都相信一件事,就是把芯片上的晶体管做的越小,那就越牛逼。 小怎么了?小就不能满足你了吗?但现在的问题来了,这晶体管还能再小吗?理论上依旧可以,但实际上,目前人类的技术已经快到极限了。今天的一块三纳米芯片,上面的晶体管已经小到只有十几个原子那么宽,再小下去的话,那里边的电子就会乱窜, 导致发糖漏电,性能直接就崩了。所以这个的学名呢,叫做量子效应,也就是当晶体管小到一定程度时,电子就会从晶体管里穿墙跑出来。这就好比是你跑了一个一百米田径,人类的极限是伯尔特创造的,九秒五八,您就算再怎么练,再怎么持行为记,再怎么改进跑行, 你也跑不进九秒以内。这不是您不够努力,而是这人类的身体物理极限就摆在那了,芯片呢,他也是一个道理,晶体管已经小到十几个原子的宽度了,你要再小下去,那电子就控制不住了。所以业内管这个叫做摩尔定律失效。而比物理极限更现实的问题是,再小下去,那钱也扛不住了。这摩尔定律以前为什么灵啊? 每一代智能升级,性能不仅能涨一倍,成本还能跟着往下降,比如说这七纳米变五纳米,性能涨了不说,单位的成本反而还降了。但现在呢,这个规律失效了,芯片再往小了做,成本则会变得越来越贵。所以现在全球的芯片产业都被摩尔定律给卡脖子了。可这时候呢?哎,华为站出来了,说,咱不行,换个赛道吧。 于是乎就有了滔定律。那这滔定律又是啥呢?这滔啊,是电路理论的时间长数,代表信号在芯片里切换一次需要的时间,所以你可以理解为这滔越小,信号就跑得 越快,这样芯片的性能就会越高。所以咱们简单对比一下啊。这摩尔定律呢,是把晶体管做小,让信号跑的距离变短。而且掏定律呢,他不再死磕距离了,他玩的是让信号,怎么想办法跑快点?那怎么能让信号跑快呢?哎,这第一招啊,就是换材料。以前的信号呢,是在芯片里的硅片上跑, 硅片就是信号的跑道,但硅这玩意呢,是个半导体,所以这条跑道跑起来就没那么丝滑。而现在华为不用硅当跑道了,改用了一种新的晶体管架构,这样信号在里边跑的时候,阻力就会变得更小,相当于是把以前的乡间小路换成了柏油路。 而第二招呢,就是三维集成,就是以前的芯片啊,都是平铺在一个面上,就像在一块地上盖了一间平房,四合院一样。但现在呢,华为把这些个平房给落起来了, 这不就把平方便楼房了吗?两块芯片一上一下,用最先进的服装技术把它们连在一起,这样信号也不用跑很远,距离也缩短了,性能他也跟着上去了。因此,华为提出的这个偷定律啊,一句话总结就是,以后芯片的发展方向不是在死磕两纳米、一纳米, 而是要把七纳米、五纳米的芯片,用系统级的优化和先进的服装技术做成一个性能更强的集成芯片。那这件事更深层的意义又是什么呢?哎,这可不仅仅是技术突破了, 而是规则制定权的争夺。你看啊,在过去的一百年,全球科技产业的规则基本都是美国人定的,摩尔定律是美国人定的规矩, windows 操作系统也是美国的规矩,安卓美国的, ios 还是美 国的。而咱们中国呢,在过去的几十年里,一直在做一件事,那就是在别人定好的规则里做的比别人好,可不论咱怎么好,咱不是还得遵守别人定的规矩吗? 这滔定律的意义就在于,这是中国企业第一次在全球半导体领域提出了一个新规矩,这个新规矩不是追上去,而是咱换条路。你不是开我 euv 光刻机吗?那我就不跟你比这个制成缩小这条路了。所以这规矩是谁定的?那钱啊,就往谁兜里留, 产业就会往谁那靠。今后华为说以后都要按掏定律规矩走,那就是咱们定标准,定接口,定路线图,全球的产业链就得按照咱的规矩来,我的规矩就是规矩。所以这个故事告诉我们,当别人把你往前走的路啊,全都堵死的时候,你就剩下两条路了, 您要不停下等死,您要不就得换条路接着走。这叫什么呀?这就叫走自己的路,让别人无路可走。

华为偷定律,可能会长到让你头晕目眩。下一个五倍增长的主线,不是光模块,不是光芯片,也不是存储芯片。因为普通半导体炒了三年之后,市场已经开始变得审美疲劳了。 而华为掏定律,生态链才是未来三年 a 股的五位主线。为什么?因为华为刚刚扔出一颗技术核弹掏定律,他不再具此颗芯片的尺寸。掏定律是靠提速加堆叠。这是未来全球半导体发展的新出路, 是中国第一次提出了指导全球半导体产业发展的新规则。底层技术已经被打穿了,那生态链上的核心资产将迎来集体型的大爆发。涛定律的三大受益方向就是,芯片制造、先进封装、国产 e、 d、 a, 不 玩虚的。这七家深度绑定华为 业绩暴增的芯片企业,第一家,华鸿公司,第二家,中兴国际, 第三家,蓝企科技,第四家,通富微店。第五家,华天科技,第六家,国科微,第七家,华大酒天。

华为的 mate 九零要用到韬定力的还是麒麟二零二六的芯片。哎呦,我的华为 mate 八零还得换,没用够一年呢,用了挺得劲了。 为什么我要换呢?因为新的手机啊,是用的麒麟二零二六的晶体管密度,它提升了百分之五十三点五,达到了每平方毫米呢。二点三八亿克的晶体管理论的水平呢,接近了台积电初代三纳米的制成 屁核能效提升了百分之四十一,最高的频率提升了百分之十二点七,那么这些数字呢,放在全球的芯片榜单上,谁敢说瞧不上呢? 那么这颗芯片用的是什么工艺制造呢?其实不是台积电的两纳米,也不是三星的什么先进制程,是华为用的旧的生产线你敢想吗?靠的是一套叫掏定律的新逻辑,你说某国天天卡咱的光刻机, 卡了个寂寞呀。这就叫山重水复无一路,柳暗花明亦有一村呐。那套定律到底是什么呢?之前我专门在短视频里面讲过,华为呢,不给你卷芯片做的有多小了, 改卷信号跑的有多快了?川普的摩尔定律是把晶体管做的越来越小,小到了物理的极限。两纳米,三纳米 就需要用这个 euv 的 过客机,一台一点五亿欧元呢,就那么几台,美国呢?死死的盯着,就不让给咱们保卫说,嗯,你既然卡我,我就不走这条路了,我就把电路呢像盖复式楼一样,一层层叠起来,做成这个双层的垂直 堆叠的架构。信号呢,走的路程变短了,时间长,数掏那不就降下来了吗?这个速度能不快吗? 这就叫时间微缩,替代了几何微缩,我们华为来了个半道飙车,华为记忆陶丁利啊,过去六年的时间,已经量产了三百八十一款的芯片,覆盖了通信、计算、终端、车载等全领域, 不是今天才有的东西,是六年前都有了。二零一九年的时候,美国开始封锁华为,本来以为啊,卡住上游就断了华为的芯片,断了华为的命脉,没想到华为呢,早在六年之前就开始走上另外一条路了,今年之后呢,才发布了这个抛定率。 这是我们六十年来的第一次在半导体领域提出主导产业发展的一个新规则。上一次呢,实际上是一九六五年, 美国人写的叫摩尔定律,那么美国呢,封锁那几年呢?华为就干了这件事情,你说这个封锁封锁的对吗? 是把华为彻底给逼出来了吗?今年秋天发布的 mate 九零是掏定律首次完整的落地,那么他首次进入到了手机的芯片的这么一个新的产品,逻辑折叠技术全面上升,鸿蒙七首发搭载软硬件全电路一起联动。 iphone 十八呢,这一次也会同时发布,我觉得正面硬钢的应该不是华为了,估计是华强北吧。封锁这个事啊,本身就是让你走投无路,对于咱们中国人来讲,我们最擅长的就是变通啊, 我们这条路呢,现在不依赖 euv 的 光刻机,咱们呢,还可以教几个徒弟,周边国家的,是吧,大家一块干。 我认为这不是华为一家公司的胜利,是一个新规则重新被建立起来,他的整个产业的胜利。 就像一代宗师里面说那一句词叫有一口气点一盏灯,有灯就有人,华为呢,在绝境里面点燃了韬定力,这盏灯照亮的是整个中国半导体产业的未来。九月份,你是准备换苹果呢?还是准备换 华为 mate 九零呢?点个关注,点点小红心,一起为国货华为加油吧!蒋院长讲航天有趣又好玩,咱们下期见!

说一个炸裂的消息啊,华为发布了韬定律 v 二版本论文里面详细公开了首款韬定律芯片麒麟二零二六的性能,结合麒麟九零三零 pro 的 评测解禁, 打破了所有人的质疑。首先,麒麟二零二六的公开就已经说明了韬定律不是噱头,同样是七纳米制成的麒麟九零三零 pro, 晶体管密度是每平方毫米一百五十五兆,而麒麟二零二六通过逻辑折叠架构,把晶体管的密度提升至了每平方毫米二百三十八兆,增幅超过百分之五十三。这一密度跨度在传统摩尔定律的几何微缩路线下,需要整整两个制成节点约三年的工艺迭代才能实现。我们可以横向对比一下, 英特尔的十纳米工艺晶体管密度是每平方毫米一百零六兆,台机电的五纳米工艺晶体管密度是每平方毫米一百七十三兆,三纳米的工艺晶体管密度约为每平方毫米二百九十兆。据华为估计,基于掏定律基础路径的高端芯片,晶体管密度在二零三一年可以达到每平方毫米四百兆,也就是一点四纳米制成的同等水平。 麒麟二零二六的供电电压从一点一伏降到零点九伏,功耗降低百分之四十一,性能和主频提升百分之十三至三点一。 g 赫兹 sram 的 工作频率提升超百分之四十,全局现场缩短约百分之三十时钟,缓冲器数量减少过半。和高通传统的三纳米结构芯片做个对比, 虽然主频差距仍然明显,但是在晶体管密度和能效比上,部分性能甚至完成了超越。也就是说,通过掏定律的逻辑折叠, 麒麟二零二六能在七纳米制成的工艺下,性能和沟通当前缩小到了不到一代的差距。说白话就是七纳米的制成,三纳米的性能。之前黄仁勋还说了,台积电十年前就有这个技术了,这就是故意把逻辑折叠和传统的三 d 堆叠 chip、 light 技术混为了一谈。 传统的三 d 堆叠属于芯片封装技术,而滔定律下的逻辑折叠是深入到标准单元级的电路拓普重构,在设计阶段就将统一模块内部的逻辑单元分布到垂直堆叠的多层晶圆上,通过微米级混合件技术 在垂直方向打通信号的关键路径。 v 二版论文中首次明确的持币概念正是这一技术的核心门槛。当混合建核的垂直互联间距和芯片顶层金属布线间距足够接近时, e、 d a 工具就能将多层有圆层视为一个连续整体,实现单元级的连续优化,而非粗放的模块分层。 这也是为什么逻辑这点能在密度、石岩工号上同时获得收益,而非单纯的面积堆叠。大家可以期待一下下半年发布的枭龙八一六能不能干得过麒麟二六了。安卓阵营普遍采用白名单制的性能调度策略, 为了控制发热和续航表现,厂商会对绝大多数的应用一刀切的限制核心频率。哪怕芯片拥有顶级的理论性能,在日常的大部分场景中也很难完全释放。加上安卓系统历经十余年迭代积累的历史包袱,应用曾框架臃肿,后台进程管控松散,进一步无异消耗了硬件算力,最终出现纸面跑分登顶, 实际体验落差明显的情况。这实际上已经说明了在韬定律的逻辑折叠下,基于鸿蒙系统的深度适配,华为正在构建一个庞大的覆盖手机、电脑、汽车等全维度的生态系统。关键是国内的任何厂商都可以基于韬定律设计芯片,也可以使用开源的鸿蒙系统。 现在国内开发商已经在基于韬定律研发专门的 e d a 设计工具,这意味着中国可以围绕韬定律构建一个新的半导体产业链。 七纳米制成、三纳米性能,你让采用传统芯片制造工艺的外国厂商怎么竞争?所以,韬定律 v 二发布的更大的价值在于为全球半导体产业提供了后摩尔时代的一条可行的路径,也为中国半导体的产业破局提供了关键支点。长期以来,行业末曲,先进制程只能通过光刻机精度提升的几何微缩来实现, 也使得 e u v 光刻机成为了卡脖子的核心节点。而韬定律证明,通过架构创新、压缩信号传播实验,同样可以获得等效的制成提升,这直接重估了成熟制成的产业价值。对于当前的中国半导体产业而言, 在 e u v 光刻机尚未完全突破的阶段,依靠成熟制成的产能加逻辑折叠的架构创新,就能持续推出具备市场竞争力的高端芯片,为产业链自主化争取宝贵的时间窗口。可以展望一下未来国产 e u v 光刻机技术成熟,我们掌握了先进制程的能力之后, 几何微缩和时间微缩两条路径的结合将释放出更加惊人的潜力。传统摩尔定律走到一纳米节点之后,将面临着量子碎穿、散热失控、成本指数级上升等多重物理极限,单纯依靠光刻机的精度提升已经难以为继。 而如果在一纳米以及以下制成中引入逻辑折叠架构,就等于说国产半导体产业走入了一个全新的芯片时代。要知道,现在国外和中国台湾 都还没有基于一纳米以下芯片达成一个有共识的技术方案。这不是我们化出来的大病,而是已经在发生的现实。因为基于韬定力的麒麟二零二六下半年就要发布大规模量产了。大侄子们,你们的话术版本更新了吗?还没更新的话要抓紧了哦!

这华为昨天公布的这个套定律啊,这是要把西方称霸了六十年的那套造芯片的底层逻辑直接给颠覆掉啊。 就芯片的话呢,大家都知道的一般来说是尺寸越小,性能越好,功耗越低吗?目前西方呢,它已经能够造出两纳米的这个芯片,但我们基本上最高呢,也就只能够量产七纳米的这个芯片。两纳米芯片如果说你从设计角度来讲的话呢,我们也能设计出来, 但就是生产这种芯片的话呢,你得用到荷兰人那种最先进的 euv 光刻机以及老美的这个 e d a 芯片设计软件吗?而质量的东西只要被老美一卡的话,我们就很难造出两纳米的这个芯片了,同时也影响了目前像英伟达这种高端 ai 芯片的这个制造吗? 而昨天华为半导体总裁那个何廷波啊,居然公布了一个滔定律,简单来说就是发明了一种全新的造芯片的这个架构啊,最后可以让造出来的这个芯片呢, 既能达到两纳米甚至一纳米的这个性能,但根本就不需要用到荷兰最高的那个 euv 光科技, 只需要用到简单的这个 new 光科技就可以了。就以前西方人造芯片的这个思路呢,基本上是在这个芯片里面的话呢,就是排布很多的这种晶体管,晶体管变小变多,然后在同一块面积当中呢,像以前的这个平方一样,密密麻麻的这个排上一整个村。而华为目前的这个新思路是什么? 他是老把这个晶体管呢,按照折叠式的垂直的这个方式进行排列,相当于把以前的这个这个平房啊,村子啊都给拆了,让村民的话呢, 直接你就住上一个高楼大厦的商品房里面嘛,然后这个大楼里面的这个内部水电结构呢,他把它设计的精妙无比。那你说平房的话,平房有平房的这个味道,但是商品房呢,有商品房的这个舒服啊。华为,你看昨天那个何婷波的何总是吧,他用英文非常自信的就表示, 二零三一年,也就是五年之后,我们的这个高端芯片呢,将达到传统芯片一点四纳米的工艺水准嘛, 凭什么那么自信啊?因为华为现在啊,已经闷声不响的基于这个套定律呢,设计并量产出了三百八十一款芯片了,覆盖了智能手机、 ai 计算、互联网全部领域了嘛。 华为我跟各位讲,大家都知道他在做是历来以稳健筑成的,这些芯片肯定已经被他们优化的不错了嘛,所以说他现在才敢放出豪言呢, 数据不会骗人,你看他二零二三年的时候,这个这个英伟达的这个芯片还占据我们国内 ai 芯片市场百分之九十五的这个绝对垄断地位。 到了二零一六年第一季度,啪一看华为升腾芯片组的话,他妈已经以百分之三十七的这个份额呢,断层式的这个领跑英伟达,啪一下暴跌到只有百分之四十二点七啊。然后行业普遍预示到今年年底的话,英伟达在中国的这个份额啊,将降低到百分之八以下。 去年年底,其实老美是一芯片卖不出去,有意放宽这个管子的是吧?让这个英伟达这些芯片公司的话呢?哎,可以向中国出口一些阉割版的像 h 二零这样的这个芯片吗? 他以为我们这种烂芯片我们也能够用得着的,结果怎么着?阿里腾讯的十家头部这个科技企业集体拒绝采购,尤其是 deepsea, 最早就用上了华为的这个升腾芯片组嘛,后来豆包也跟上了,等到今年过完的话呢,升腾采购的这个比例要超过百分之六十。 华为的这个升腾芯片组的话,我去年去华为总部参观的时候我亲眼见过啊,它简单说就是由多个芯片组成这么一个芯片集群,虽然体积上它不如英伟达的像 h 二百这种芯片那么的轻巧,工化上也是他们那个好很多。但升腾芯片组的这个价格只需要七万元, 是 h 两百的这个三分之一啊,你看像华为做了七十五万颗的这个升腾芯片全部售清了,志杰拿了三十五万颗,阿里二十万颗,腾讯跟百度各拿十万颗嘛。而且你注意要升腾芯片组的话,它不是基于套定律开发的, 一旦这个东西你要再用上这个套定律之后的话,性能还会成倍放大,功耗也将得到更好的这个控制。那 西方的这个高端芯片大家都知道是在交给咱们这个台湾那个台积电做的,而华为这个升腾芯片的话呢,那多数就是交给咱们这个中兴国际在做的吗?昨天华为啪一发布的这个套定律的话,中兴国际那个股票一看 昨天单日暴涨百分之七点六,到时候大家就只要看到咱们这个中兴国际黑灯工厂里面成天二十四小时这个机器人不分昼夜的在那里造芯片的时候,你就知道我们就成了我们国家从芯片的这个设计到制造,再到测试,再到封装,再到 a r 的 这个整体应用开发, 这整个产业链彻底打通啊,他还可能创造上百万个高质量的这个就业岗位啊, 真的是利国利民的。其实这已经不是华为第一次在这个绝境当中走出一条新道路了,你二零一九年开始,他不就是层出不穷的在干这个事情吗?是吧?老美不让这个华为手机用这个安卓系统,妈自己就弄出一个鸿蒙的这个手机系统,微软不让华为用这个 windows 电脑系统的话,他妈又自己又搞出了个鸿蒙电脑系统。 华为用高端芯片的话,那直接就通过多次曝光造出来个同样高性能的九千 s 麒麟芯片嘛。华为手机不光在这个国内回归,今年二月份的时候宣布麒麟芯片实现了全流程的国产化量产,没有任何被掐不治的这个可能啦。说上 mate 八零 pro 的 话呢,再次以上万元的这个起售价重返欧洲 高端市场那天,因为他老大黄仁勋从这个北京飞回这个老美,五二零那天他不是接受了这个采访,非常无奈地在那里表示吗?哎呦,说中国的这个 ai 芯片市场的话呢,我们可能要拱手 让给华为了。老黄,你以为你失去的经济是中国市场吗?其实你错了,华为这次要的根本就不是说抢你因为他饭碗那么简单啊,华为这是要整个掀桌子了。你的规矩既然说不让人好好干活,我就连你的这个规矩我直接给你颠覆掉, 中国人不会受任何邪迫的,科技的饭碗必须端在自己的这个手里面,你说呢?

韬定律发布会的第三年,华仁勋就在台北发表了自己的看法。他说,韬定律对于华为来说是一项重大技术突破,但对台积电不构成危险,因为台积电在芯片堆叠的三 d 分 装和混合嵌合方面已经积累了很多年。既然台积电早就在做三 d 芯片,华为的韬定律到底心在哪呢? 这个问题只要清楚两个东西就行。台积电的 s、 y、 c 和华为的逻辑体系统称为三 d fabric, 其中比较有代表性的有两条路线,一个呢,叫 coos, 属于二点五 d 分 装。另一条呢,是 soc, 它叫 system on integrated chips, 它是二零一八年四月份 台积电推出的三 d i c 芯片分装技术。这个 soc 更接近我们前面讲的 loft, 是 真正把不同的带上下堆叠起来的三 d 集成平台。它可以把逻辑缓存或者其他 chip 里上下堆叠,再通过更小的绑定配置 实现高密度的 wi fi to wi fi 的 连接。而且台积电的 s、 y、 c 早就已经用上了 hyperlink, 也就是核减。换句话说,如果只是把两片芯片上下叠起来,台积电早就在做了。但是,台积电传统的三 d 集成思路更接近 二维设计加三 d 分 装,不能把抛定率简单理解成三 d 分 装。抛定率真正想推荐的是 logic folding 加真三 d e、 d a, 也就是三维设计加 logic folding 加三 d 分 装。那什么是真三 d e、 d a 呢?莫非还有假三 d e d a 呢? 那过去很多所谓的三 d 芯片设计,实际上是先把完整模块分开,比如说计算模块、缓存模块、 i o 模块, 各自先按照传统二维芯片的方式进行设计,上下两层分别完成布局,布线以后,最后再通过接口连接起来。所以它虽然最终分装成了三维的结构,但整个设计过程 本质上仍然是二维的套定率。强调的是从设计一开始就把上下两层放在一起统一规划。那上下两层不再是各设计各的,而是共同考虑逻辑布局、信号路径和垂直连接啊,最大的区别就在这里。 那学术界呢?把前一种流程称为 solo 三 d, 哎,也就是假三 d 或者是准三 d 设计,那所谓的真三 d, e d a 就是, 哎,把上下两层当成一个完整的三维空间进行设计。 所以真三 d e d 软件和设计流程才是掏定律真正的难辨之一。那这样再回头去看,黄仁勋的评价就很好理解了,哎,他说掏定律对华为来说是一项重大技术突破,但对台积电不构成威胁, 没毛病。他说台机电在芯片堆叠、 3 d 分 装和混合键和方向已经积累了很多年,这句话也没毛病。那黄仁勋并没有否定淘金女 华为提出的是一种新的三维电路设计思路,但他并没有发明一种哎台机电完全做不了的制作方式。那话说回来,既然 hifi 绑定这么重要,那键和设备自然就成了关键环节。 国外的厂商比如说 e v group, sata 啊 b s i, 那 国内主要是脱金在做,这也是为什么它股价还那么高的原因之一。因为未来不管是存储还是淘金率,只要垂直互联越来越密集,混合件和设备的重要性就会越来越高。 混合建河的呢,也不是说我贴一块就行了,而是做的密不密啊。这个要理解,两个间距,一个呢是 top metal pitch, 叫顶层金属布线间距。另一个呢是 hyper bunding pitch, 叫混合建河的间距。 beautiful 万佛山啊,那兰州呢,是唯一一个黄河穿城而过的省会城市。假设河两边每隔五百米就有一条街道, 但是呢,跨河大桥平均一千五百米才有一座。那好巧不巧,你刚好住在两座桥当间的这个大街上。你要过河的话,必须先横着走个一里半哎,才能走到最近的大桥。这个时候桥梁的间距是三里路,街道间距是一里路, 两者的比例就是三比一,这个比例放到芯片里就是 grystal, 也是齿轮比。那核两岸相当于上下两层 logic folding 的 芯片,街道呢,相当于顶层金属的路线,那跨河大桥相当于 hyper bonding 的 连接点, 那 grystal, 呃,越接近一比一,那意味着几乎每条街道旁边都有一座桥,那咱们过河就松活嘛。所以 grystal 真正衡量的是上下两层之间的这个路一样密。 公开报道转述的工程口径是 g r r, 最好控制在三倍以内,越接近一越理想。但一比一不是当前量产必须达到的硬指标,那逃定律大概就这么回事。那它的意义是什么? 过去呢?大家很容易把国产先进芯片的希望全部压在光刻机上,哎,好像国产 e u v 什么时候出来,中国什么时候才能继续往前走。那我认为它的意义就是把原来只能单线追赶变成了多条路并行追赶。那我认为它的意义就是把原来只能单线追赶,中国什么时候才能继续往前走?那我认为它的意义就是研发国产光刻机继续攻关,先进产能 继续扩大。所以华为公布掏定律,他给芯片各环节的卡脖子任务的官官争取了一个非常宝贵的窗口期。哎,那有人会问,掏定律都能制造先进芯片了,那能不能取代 ev 呢?不能。 no。 那 ev 解决的是怎样?把经济管和图形继续做小, 这件事和逃定率它是不矛盾的。那最强的方案当然是二合一啊,一个是缩小晶体管,另一个是优化信号动线。但两者最终追求的都是同一件事,在相同面积、功耗和成本下,让芯片获得更强的计算能力。 所以掏定律,它不是摩尔定律的替代品,更准确地说,它是摩尔定律在后摩尔时代的一条扩展路线。有了掏定律以后, e u v 还得研发,经济管还得继续缩小。大家呢,要永远相信你的国家啊,乘风破浪会有时,直挂云帆济沧海必死。

炸裂消息,华为涛定律 v 二版本论文曝光,首次公开了基于这一架构的全新芯片方案麒麟二零二六。这意味着涛定律并不是概念炒作, 而是一条区别于传统摩尔定律的芯片发展路线。据公开信息显示,麒麟二零二六通过逻辑折叠架构,在七纳米制成下实现了更高的晶体管密度,相比麒麟九零三零 pro, 晶体管密度提升超过百分之五十,理论上相当于跨越了多个传统制成节点的提升。 简单来说,就是用架构创新弥补制成差距,让七纳米芯片具备接近先进制成芯片的性能表现。和传统三 d 堆叠不同,靠定律中的逻辑折叠并不是简单的封装堆叠, 而是在芯片设计阶段对电路结构进行重新布局,通过垂直互联降低信号传输距离,从而同时优化密度、功耗和延迟。如果这一技术路线成熟, 那么未来芯片性能提升将不再完全依赖光刻机缩小制程。更重要的是,基于鸿蒙生态和国产 e d a 工具的发展超定律,可能推动国内形成新的芯片设计体系,让成熟制程也拥有更高竞争力。国产芯片突破支撑解软,做好锤类大模型国产化环境适配。


看似一场技术发布,实则一场绝境突围。二零二六年,华为正式发布掏定律,震撼全球半导体行业。外界只看到惊艳的技术亮相,却很少读懂背后六年华为沉默折服的艰辛。掏定律不是偶然的技术灵感, 而是华为在极端外部约束下,依照自身企业文化完成的产业范式及换道突围。本期,我们深度拆解涛定律的破局逻辑, 以及他如何极致权势、华为以客户为中心、以奋斗者为本,长期艰苦奋斗的核心价值观。很多人不知道,涛定律这条新赛道是被极致技术封锁硬生生逼出来的。 二零一九年起,美国针对华为的产业及制裁全面落地,绝非普通商业竞争,全球供应链核心软硬件全面受限, 华为高端先进制成通道被彻底封死。美国的目标就是遏制华为技术升级,卡住国内高端制造的脖子。与此同时,全球半导体产业本身已走入瓶颈,传统物理与成本双重极限, 两纳米研发成本飙升至十亿美元级别,投入巨大,收益骤减。沿用数十年的芯片迭代老路已经走不通了,全行业仍在观望。固守旧赛道时,华为被迫提前十年 直面所有科技巨头终将遇到的终极产业难题、极致压力打破行业惯性,倒逼华为跳出固有框架, 探索全新破局路径。基于深度研判,华为定下两个关键,十年判断摩尔几何缩微,十年内必然全面触顶, 是全行业共性困境破局的逻辑。折叠技术至少需要十年深耕才能落地,靠着极致攻坚团队将十年研发周期压缩至六年,完成整套技术体系突破。 这六年,无先例、无参考、无标准答案,团队在持续试错与困顿中坚守,硬生生走出了一条全新的技术道路。顶级创新从不等待条件完美,而整场逆袭的关键拐点不在实验室,而在都江堰,在研发彻底陷入死胡同, 所有主流技术路径全部失效的最低谷。何庭波带队来到都江堰,面对这座两千年古工程, 团队豁然顿悟,古人没有精密设备,没有现代理论,从不强行改变自然大势,而是顺势疏导,因地制宜。他们不等待完美条件,而是在有限约束中优化结构,解决问题,造福千年。这一刻,华为彻底打通创新逻辑。 真正的破局,从来不是坐等条件变好,而是在现有约束下重构规则,自找出路。 由此,华为彻底告别内卷的缩小尺寸老路,转向以时间缩微替代空间缩微的全新范式。简单说,就是把平面芯片架构升级为立体空间架构, 通过逻辑折叠缩短信号时延,跳出传统制成的性能枷锁。央视的采访,透露了在内少有人知韬定律的核心公关团队,内部代号为莫爷项目组, 取自古代莫爷铸剑的典故,寓意爵士宝剑必经千锤百炼,以身砥砺。何廷波曾这样总结,莫爷团队数万人历经数年,倾尽奋斗,方成这柄新时代的技术利剑。六年时间,外界只看到沉寂,却看不到数万研发人 员在幕后默默铸剑,持续攻坚。莫爷二字,本身就是华为的价值观宣示 这场公关不靠捷径、不靠替代,而是牺牲式坚守,原点式重构。范氏即换道,这正是长期艰苦奋斗的内核。核心技术从来没有捷径,唯有久久围攻,持续深耕。为何将时间长数滔宁名为滔定律, 一字藏三层格局,道尽华为的初心与远见。第一层是科学本质,它不代表电路时间长数,压缩信号时延是整套技术的物理根基。 第二层是奋斗底色,韬光其分,是六年藏锋手抓、排除干扰、潜心攻坚的真实写照。第三层是战略韬略,绝非被动重构产业规则,为后摩尔时代探出可行新赛道。 六年深耕,华为以笨信念、笨功夫交出硬核答卷,累计三百八十一款全领域量产,芯片 覆盖通信终端、自动驾驶、 ai 算力等核心领域,平均每周一点五款,迭代,落地六年,从未间断。这组数据,是以奋斗者为本最好的佐证。 真正的技术壁垒,从来不是天赋灵感,而是无数奋斗者日复一日的坚守输出。同时,所有技术突破始终紧扣以客户为中心,不为技术炫技,只为给千行百业终端用户提供更低时延、更高能效、更稳定的算力与通信方 案。更能体现华为特制的,是永不停歇的迭代精神。二零二六年五月的首发,只是阶段性成果。 一个多月后,华为迅速发布 v 二版本,补齐实测数据与落地体系。发布从不代表收官迭代,永无终点, 这正是华为自我批判、持续进取的真实体现。韬定律的价值早已超越企业自救。 客观来讲,若无外部极限施压,华为未必会提前布局这条新赛道,但正是这场绝境,让华为完成了世界级产业贡献,替全球半导体 提前十年跑完了范氏蝶代的验证之路。六年共间三百八十一款量产实证,向全球证明几何缩微走到尽头后, 时间缩微、逻辑折叠,是可落地、可规模化的全新出路。华为也从被动备胎防守蜕变为定义规则引领产业的行业领跑者。归根结底,韬定律是华为价值观的极致,工程化落地、自我批判,倒逼创新破局。 以客户为中心谋定价值方向,以奋斗者为本,筑牢技术壁垒,长期艰苦奋斗成就产业及突破。韬光其分,厚积薄发,六年藏锋深耕,华为以长期主义破局,以硬核奋斗立身。 这是中国科技企业用文化赋能技术,用长期坚守突破行业瓶颈的典范。绝境从不是终点,而是倒逼创新、重构格局的全新起点。

华为提出操井率之后,大家都喊赢麻,到底赢在哪?以及缺陷是什么?这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念,而封装你听起来很高大上,你可以把它理解为一个室内的装修设计, 就是在同样的一个房屋里边,如何把效率令到最大的一个逻辑。之前的封装大家知道什么?就一块 cpu, 一 块内存条,然后再加点硬盘啊,中间 pcb 板子一连,是不是就可以干活了?这不是我们传统理解的电脑吗? 但是这个电脑越来越发展,到后边发现不够了,为什么?哎,我说在同样的一块地方,我能不能用更大的算力或者更大的存储能力去增加我电脑的性能?好,那我要不要把几块芯片一块封到一个里边去? 哎,一封的时候就发现一个问题,我的芯片做的越小,我就越占便宜,是不是由一个芯片大芯片变成小芯片再塞进去的过程,实际上就是摩尔静电的原型啊?啊?之前我比如说是 是十四纳米啊,现在我变成三纳米、二纳米的,是不是我就可以去堆更多的东西在我同一块芯片里边,但是这个堆法实际上还是有缺陷,为什么? 比如说你在手机之类需要密切的干活的地方啊,就是紧密联系,干活空间又特别小的地方,你就需要让他的交互更加的透彻,那你如何去办呢?能不能把他们直接封到一个芯片上, 好,有人就干活了。那我能不能不把这个内存横着堆了,我把它竖着堆,竖着堆之后呢,边上愚蠢一点地,我把 gpu 或者 cpu 放进去,然后我是不是就形成了一个整统一的芯片了? 这个芯片是不是就可以去决定我整个设备的核心输出效率了?而且他们隔着更近, 理论上说电阻也小啊,是吧啊?消耗也小啊,所以是不是看起来效率更高啊?这是不是就是二点五 d 封装的一个概念?因为这边上是吧是三 d 的 啊, 然后边上又放了一个平行的逻辑芯片,所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊,比如说啊,我是个传统的内存厂,我压根就不做什么 gpu 的 生意,我就想把单位面积内, 我把它内存效率拉到拉满,那个叫什么呢?那好,那我单纯的就把内存条给他堆的更密啊,是不就可以了?所以就出来这个类似这个千层千层汉堡似的啊,然后这个摩尔定律的极限就跑了,类似这种三 d 封装的技术, 所以现在所谓三星海力士核心的技术是不就在这里边?那么华为的掏净率到底在哪呢?华为掏净率人家压根就不跟你说一样的事情,你说你为了在同一个大小的房子里边塞更多的家具,你把家具做的越来越袖珍,你这是 干活吗?还是炫技?你现在追求的就不应该是类似摩尔定律这种芯片越来越小,塞的越来越多的这样一个概念,你核心追求的你是不是建了一个小型的工厂?那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题? 我跟你比的是,我能不能在同样面积的一个工厂里边,能把我的大芯片给塞到我这里边,并且通过我更合理的互联,更合理的布局,让所有人在这走动的时候动线更合理, 我去掉个什么东西,工人不需要绕一大圈,然后去哪个地方搬,我只需要简单的挪几步我就可以到了,所以这样的效率是不是就提升了,散热也更小了?然后虽然我芯片够大,但是我布局合理, 工人走的更少,所以在单位体积内,我是不是输出就有可能去追平你?所以我追求的是一个效率,你追求的是炫技,这个就是华为核心在提的一个问题。 好,整个事情清晰之后,我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的,为什么是骑在手机芯片里边?因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线,那么在这个二点五 g 封装和逻辑芯片堆叠上边,其实各家虽然没有明确的提出槽径率,但是 也在追求单位面积的更好的效率,并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢? 是因为之前虽然各个厂商也这么干,但是大家知道其实国外的厂商相对的独立性,并没有华为这种更强的全占性的能力,所以虽然他在提升各个部件之间的效率以及联通的 布局合理性,但是他永远做不到华为像这种一战全齐,而且在通信领域,尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率,不仅是一个掏尽率,而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道,如果说华为我提出要这么放,未来英伟达也要这么放,好,那你先给我交点专利费用吧,是不是就从一个传统的我只能追你打的一个地位,变成了一个我也有我独特的优势的这么一个地位去了? 好,那不足是什么呢?不足就是大家知道这次发的论文,我说是在手机芯片上,为什么是手机芯片上?大家想,因为传统的 ai 服务器没有这个限制啊,就是,所以不行,就是华为那种 超大节点啊,我一堆电脑连连在一起,你一台电脑能干?我一台电脑全连在一起,大不了我的场地更大点,能耗更大点,我也能拼,是不是?我能达到你跟你类似的性能,但是对于手机我就这么一块地,这是不是就要求装修更精致一点?那么我问一个问题,说人家 明天给你玩 a r 眼镜的呢,你现在眼镜上面就要放更小的芯片呢?你要更好的这种微型化处理芯片的这种能力呢?是不是先进制程就又被抢了一次?所以这两条路线是同样在走的,只不过大家意识到一个问题,就是摩尔定律这个地方是有极限的, 就是你现在到了两纳米,你还有多走多大的一个性价比优势,就是越走他性价比越低了,在这种情况下,哎, 我能不能在装修上面提高一些效率就显得尤为重要了,这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没?我今天没熬夜,我只是半夜醒了。拜拜。

如果连华为掏定律都不知道,那你真的落伍了,老铁们,在国内的科技领域,华为如果说第二,恐怕没人敢说第一,这就是硬核实力的底气。就在最近,华为总结了自己的逆风翻盘绝技,三个字,掏定律。 当全世界的绞杀者都觉得华为芯片必死无疑的时候,华为不但没死,还硬生生凿开了一条通天的心路。试问还有谁?还有王法吗? 谁干的?谁干的?哈哈,那必须是我大中华的第一门面。华为掏。言归正传, 芯片这个东西,过去几十年怎么变强呢?就两个字,做小。把晶体管越做越小,一块芯片上塞进去几百亿个,这条路叫摩尔定律,但这条路走不动了,物理极限到了近一条,三纳米产线快两百亿美元, 全球能跟进的玩家只剩两三家。而我们的华为掏,凭借异于常人的眼界,拍板决定,我不修路了,我修高架。二零二六年五月,华为董事、半导体业务部总裁何庭波在二零二六国际电路与系统研讨会上首次提出 掏定律,用时间缩微替代几何缩微,怎么做到的?四个字,逻辑折叠传 芯片。电路是平铺的,信号要走很远,华为把电路叠起来,像盖楼一样,一层落一层,用超密度的垂直通道连起来。别人在平面上修迷宫,华为把迷宫立起来了,一个字,绝! 两个字,无敌。面对这样的绝技,华为创始人任正非老爷子在七月二十二日 亲自给掏定律拣写代序,名为道可道,非常道。通俗的说,掏定律是华为可以选择的唯一一条突围道路。他特别强调,其他厂家或许有多条道路可选择,而华为只有这一条, 为了逃生,活着活下去,活得好!数万名华为人六年来不断迭代,终于走出了一条已经开始成熟的道路, 不是为了颠覆谁,不是为了取代谁,就是为了活下去。瞧瞧这是什么样的境界,又是怎么样的气魄,舍我其谁,尽在掌握 有没有?有人问了,光说不练不是假把式吗?数据摆上过去六年,华为已经基于掏定律成功设计并量产了三百八十一款芯片。今年秋天要发布的麒麟二零二六完整采用逻辑折叠技术。看实测数据, 麒麟二零二六在一点一伏供电电压下,晶体管密度从每平方毫米一点五五亿个提升到二点三八亿个,提升了百分之五十三点五,这个幅度以往需要三年几何倍数才能实现, 而同时 cpu 性能和能效提升百分之四十一。麒麟二零二六的核心功能区的面积只有前代平面工艺旗舰芯片的百分之六十二点五,没换光刻机,没升级制成,纯靠设计优化 把星能干上去了,这不就是妥妥的降维打击吗?大声喊出来,中国功夫世界第一,中国智慧宇宙无敌!当规则不站在我们这边的时候,不需要哭着求着修改规则,而是要打破束缚, 勇于新建规则,这才是祖国富强民族复兴的康庄大道,五辈儿女当代代如是。好嘞,今天的热点就到这,大家慢走,下回还来瓜熟不道。

统治半导体行业六十多年的真理啊,被华为彻底改写了!前不久,何庭波直接在 china xiv 挂出了滔定律 v 二的论文,七零二零二六二零二七已经完成了流片龟片实测啊,全部通过, 七零二零二八二零二九的架构设计啊,也已经收工进入流片前的最终验证,白紫黑字的工程数据摆在那,整个半岛体圈啊,是瞬间安静了。统治了行业六十一年的摩尔定律,彻底被华为改写!点好,收藏咱们啊,今天就聊聊掏定律到底是真功夫还是 ppt? 它会给芯片产业链带来哪些变化?国产芯片是否到了历史性的拐点?首先,掏定律是什么?过去啊,全世界做芯片的都遵循的是摩尔定律, 就是每十八个月晶体管的密度会翻一翻,但到了七纳米、五纳米节点之后呢,几乎微缩的红利已经耗尽了。再往下说,量子 碎穿、漏电成本暴涨,全都是绕不开的物理坎。现在啊,产业的核心问题变了,不再是晶体管还能缩小多少,而是还能在什么地方微缩。华为的答案是,微缩时间。这个呢,就是滔天吕的核心思想,我不跟你玩晶体管的大小,而是用时间微缩代替 几何。微缩芯片的性能好不好,本质不就是完成一件事花的时间够不够短。既然平面上咱走不通,那就往天上盖,把芯片从平房改为摩天大楼,用三 d 垂直堆叠技术啊,代替了水平走线,让信号在空间上走近道,传输时间必然会大幅的降低。 听到这儿,就有同学问了,这不就是三 d 对 叠吗?台积电早就有了。别急,重点来了,市面上普通的 chiplet 三 d 封装呢,是把 cpu、 内存这些完整的大模块一块块黏在了一起,相当于呢,是把两个建好的大楼啊拼在了一起,管线呢还是各走各的?高频信号还是要在各自的楼道内啊,绕弯路。但华为总 逻辑折叠从最底层的电路单元开始拆分,把一整套的逻辑电路像折纸一样垂直分开,分层排列,通过原子级的混合键合,直接打通了中间的垂直通道。 vr 论文里专门提到了一个核心的参数,叫 持笔。当混合键合的键距和顶层金属布线的键距啊,足够接近持笔小于三的时候, e、 d、 a 工具呢,就会把多层的晶元当成是一块连续的芯片来做优化,精细到每一个标准单元。 通过时间微缩,信号的路径呢,能缩短百分之九十以上,不用缩小晶体管,光靠架构的优势就能让性能成指数级的增长,这个就是时间微缩的真正威力。 说原理呢,可能还不够硬,咱们直接上论文里的实测数据啊,看看麒麟二零二六到底是什么样的水平。我们先和同制成的麒麟九零三零 pro 对 比,晶体管的密度呢,从每平方毫米一百五十五兆,直接是干到了二百三十八兆,暴涨了百分之五十三点五。这个幅度啊,如果放在摩尔定律里,是要迭代两到三个制成节点的, 需要多花出三年的时间。但华为一代就实现了等效呢,是直接摸到了三纳米级别的密度水平,功耗降低了百分之四十一,工作电压从一点一伏降到了零点九伏, 芯片的面积缩小了百分之三十七点五,主频拉到了三点一 g 赫兹 s i m, 频率呢,也提升了超过百分之四十,相当于啊,使用更小巧的体积,跑出了更强的性能。如果和九零三零 pro 对 比啊,还不够直观,我们再来看看和最先进的台积电对比, 白机电五纳米的晶体管密度啊,大概是每平方毫米一百七十三兆,三纳米呢,是二百九十兆。也就是说,华为用成熟制成的工艺,在密度和能效上直接摸到了先进制程的门槛,把和顶尖水平的差距直接缩到了 一代之内。更狠的是路线图,论文里写的明明白白,七零二零二六二零二七已经完成了流片实测,七零二零二八二零二九的架构全部收尾。进入流片前的最终验证,四代产品的路径是非常清晰。今年秋天啊,第一颗完整的移动端掏芯片就会正式量产,而何庭波用了五个字来形容,跳跃性 搭载掏芯片的新品上市后,综合性能呢,将直接甩开竞品一个省为。此外,除了移动端, s o c 深腾 ai 芯片也是掏定律思路在 w a i c 上亮相的深腾九五零超界点,以及未来二零二八年的九七零,单颗算力目标是八 p 手机, s o c 和 ai 算力芯片也 将勾勒出完整的国产生态。说到这,很多同学会问了,这么牛的技术,华为它为什么要公开呢?自己偷偷用它不香吗?这恰恰是华为的格局所在。大家都知道,先进的 u v 光刻机突破难,成本高,周期还长, 它不是一朝一夕的事。而 tony 这条路,是用成熟制程的设备,靠架构创新就能做出高端的芯片,它可复制、可推广。所以啊,何庭博发论文, 本质是传递一种信号,在没有 uv 的 情况下,全产业链应该协同一心,围绕时间微缩、逻辑折叠的方向,把标准建起来,把生态做出来。只有这样呢,才能抱团冲出卡脖子的困局。 过去六年,华为用成熟制成量产了三百八十一款芯片,性能一代比一代强,它定律,它本身就是从 实战跑出来的路径,绝对不是一个 ppt。 这条新赛道的产业分工啊,我们也能做到完全的自主可控,核心集中在四个环节,每 华为都有对应的国产代替。第一个最确定的方向是先进封装和核心设备。要做逻辑折叠,靠的呢,就是要把两片晶圆无缝嵌合在一起的混合结合设备,它的互联密度直接决定了折叠的效果。目前国内走的最快、验证进度最靠前的呢,是拓金科技。 而负责把复杂的三 d 芯片最终封装落地的总包商,就是长电科技、通负微电这类的封测龙头。 他们和华为在系统级折叠封装上的合作呢,已经非常的深入了。此外啊,芯片要堆起来,地基呢,也得跟得上,高密度的 a、 b、 f 窄板就是三维芯片的地基,供电和信号都要靠它们承载。深南电路新生科技在这个领域啊,也正在加速突 破。第二个方向啊,是 e、 d、 a 设计工具与芯片 ip。 以前设计平房的软件呢,建不了摩天大楼,要在三维空间里布置逻辑电路啊,要同时面对仿真、散热、电磁引力等多物理场, 全新的 eda 工具就是新赛道的咽喉。国产 eda 龙头华大九天手里的多物理场仿真工具呢,正好卡为这个全新的设计流程。 还有星源股份这种提供芯片设计和 ip 的 企业啊,能把论文里的理论落地成可流片的三维芯片架构。第三个是散热芯片,从二维变成了三维,功耗密度呢,会急剧飙升,堆叠产生的巨大热量会让芯片变成一块烧红的砖头。 在芯片内部塞位电子的 m e m s 工艺可以制造出芯片级微型热管和微流体的散热通道,从内部把热量传道出来, 再加上服务器端综合曙光浪潮信息的液冷技术,热流密度的问题呢,应该也可以解决。第四个是量测配套,多层堆叠的芯片内部有没有缺陷?传统的检测呢,是很难看透的。精测电子的高精度三维无损量测设备啊,会成为保障量率的关键。这一整条产业链下来, 会发现,啊韬定律 v 二,表面看它是一篇论文,实际上啊指国产半导体从被动的追赶工艺转向了主动定义架构的里程碑。当然啊,从长期来看呢,韬定律的优势也非常明显。摩尔定律走到了今天,两纳米,一纳米的成本已经高到离谱物理极限呢,近在眼前。 而韬定律给出了一个通用的中国方案,哪怕未来我们有了 euv 几何微缩加上时间微缩,两条路叠加,只会释放出更恐怖的性能潜力。 从贝仁卡脖子到开辟全新赛道,这一路呢?华为走了六年。一个多月前还有人说韬定力是中式玄学,而现在实测数据就摆在眼前,全世界都在研究这条中国路线,我们可以期待一个全新的半导体产业新时代。