华为芯片堆叠是什么意思
今天华为正式发布了芯片领域的掏定律，彻底打破了有些人利用摩尔定律需要 euv 光刻机来卡我们脖子的局面。一分钟用大白话给您讲清楚堆叠技术到底是怎么回事。 先说结论，就相当于以前的房子都只能修一层平房，现在可以修两层甚至更多层了。同等的占地面积，住同样多的人肯定就不那么拥挤了，当然也就有更多的地方也可以用来住更多的人了。 芯片的本质也是一样的，谁堆的晶体管多，当然谁就能干更多的事。以前全世界做芯片都死磕，把晶体管越做越小，就像在一块地上盖越来越密的房子，但现在房子已经盖到原子级了，再盖就挤不下了。 而且更要命的是，所有水电交通道路都只能从城市边缘进来，房子越多越堵，这就是困了行业几十年的善出困局。 这次华为发布的掏定律直接换了个思路，不止一层楼了，盖两层甚至三层四层，把原本在平面铺开的电路垂直拆成两层硅片，用原子级的键和技术连在一起。原来信号要绕道的马路，现在直接坐几微米的电梯，速度快了百分之七十。 再把供电水管从地面改到天花板，每个房间直接供水，供电能力翻了三倍。这根本不是简单的两块芯片叠在一起，而是电路级的垂直重构。 你要听懂了这个理论，麻烦你给我点个关注可以吗？真的有很认真在做关于科技类的短视频，谢谢！
粉丝419获赞2.4万
相关视频
06:53查看AI文稿AI文稿华为提出操井率之后，大家都喊赢麻，到底赢在哪？以及缺陷是什么？这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念，而封装你听起来很高大上，你可以把它理解为一个室内的装修设计， 就是在同样的一个房屋里边，如何把效率令到最大的一个逻辑。之前的封装大家知道什么？就一块 cpu， 一 块内存条，然后再加点硬盘啊，中间 pcb 板子一连，是不是就可以干活了？这不是我们传统理解的电脑吗？ 但是这个电脑越来越发展，到后边发现不够了，为什么？哎，我说在同样的一块地方，我能不能用更大的算力或者更大的存储能力去增加我电脑的性能？好，那我要不要把几块芯片一块封到一个里边去？ 哎，一封的时候就发现一个问题，我的芯片做的越小，我就越占便宜，是不是由一个芯片大芯片变成小芯片再塞进去的过程，实际上就是摩尔静电的原型啊？啊？之前我比如说是 是十四纳米啊，现在我变成三纳米、二纳米的，是不是我就可以去堆更多的东西在我同一块芯片里边，但是这个堆法实际上还是有缺陷，为什么？ 比如说你在手机之类需要密切的干活的地方啊，就是紧密联系，干活空间又特别小的地方，你就需要让他的交互更加的透彻，那你如何去办呢？能不能把他们直接封到一个芯片上， 好，有人就干活了。那我能不能不把这个内存横着堆了，我把它竖着堆，竖着堆之后呢，边上愚蠢一点地，我把 gpu 或者 cpu 放进去，然后我是不是就形成了一个整统一的芯片了？ 这个芯片是不是就可以去决定我整个设备的核心输出效率了？而且他们隔着更近， 理论上说电阻也小啊，是吧啊？消耗也小啊，所以是不是看起来效率更高啊？这是不是就是二点五 d 封装的一个概念？因为这边上是吧是三 d 的 啊， 然后边上又放了一个平行的逻辑芯片，所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊，比如说啊，我是个传统的内存厂，我压根就不做什么 gpu 的 生意，我就想把单位面积内， 我把它内存效率拉到拉满，那个叫什么呢？那好，那我单纯的就把内存条给他堆的更密啊，是不就可以了？所以就出来这个类似这个千层千层汉堡似的啊，然后这个摩尔定律的极限就跑了，类似这种三 d 封装的技术， 所以现在所谓三星海力士核心的技术是不就在这里边？那么华为的掏净率到底在哪呢？华为掏净率人家压根就不跟你说一样的事情，你说你为了在同一个大小的房子里边塞更多的家具，你把家具做的越来越袖珍，你这是 干活吗？还是炫技？你现在追求的就不应该是类似摩尔定律这种芯片越来越小，塞的越来越多的这样一个概念，你核心追求的你是不是建了一个小型的工厂？那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题？ 我跟你比的是，我能不能在同样面积的一个工厂里边，能把我的大芯片给塞到我这里边，并且通过我更合理的互联，更合理的布局，让所有人在这走动的时候动线更合理， 我去掉个什么东西，工人不需要绕一大圈，然后去哪个地方搬，我只需要简单的挪几步我就可以到了，所以这样的效率是不是就提升了，散热也更小了？然后虽然我芯片够大，但是我布局合理， 工人走的更少，所以在单位体积内，我是不是输出就有可能去追平你？所以我追求的是一个效率，你追求的是炫技，这个就是华为核心在提的一个问题。 好，整个事情清晰之后，我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的，为什么是骑在手机芯片里边？因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线，那么在这个二点五 g 封装和逻辑芯片堆叠上边，其实各家虽然没有明确的提出槽径率，但是 也在追求单位面积的更好的效率，并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢？ 是因为之前虽然各个厂商也这么干，但是大家知道其实国外的厂商相对的独立性，并没有华为这种更强的全占性的能力，所以虽然他在提升各个部件之间的效率以及联通的 布局合理性，但是他永远做不到华为像这种一战全齐，而且在通信领域，尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率，不仅是一个掏尽率，而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道，如果说华为我提出要这么放，未来英伟达也要这么放，好，那你先给我交点专利费用吧，是不是就从一个传统的我只能追你打的一个地位，变成了一个我也有我独特的优势的这么一个地位去了？ 好，那不足是什么呢？不足就是大家知道这次发的论文，我说是在手机芯片上，为什么是手机芯片上？大家想，因为传统的 ai 服务器没有这个限制啊，就是，所以不行，就是华为那种 超大节点啊，我一堆电脑连连在一起，你一台电脑能干？我一台电脑全连在一起，大不了我的场地更大点，能耗更大点，我也能拼，是不是？我能达到你跟你类似的性能，但是对于手机我就这么一块地，这是不是就要求装修更精致一点？那么我问一个问题，说人家 明天给你玩 a r 眼镜的呢，你现在眼镜上面就要放更小的芯片呢？你要更好的这种微型化处理芯片的这种能力呢？是不是先进制程就又被抢了一次？所以这两条路线是同样在走的，只不过大家意识到一个问题，就是摩尔定律这个地方是有极限的， 就是你现在到了两纳米，你还有多走多大的一个性价比优势，就是越走他性价比越低了，在这种情况下，哎， 我能不能在装修上面提高一些效率就显得尤为重要了，这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没？我今天没熬夜，我只是半夜醒了。拜拜。
2.3万笨鸟怎么飞
10:25查看AI文稿AI文稿大家晚上好，今天继续科普学习笔记。相信大家都被这个华为的涛定律 给刷屏了吧，听新闻说到二零三一年，华为通过涛缩放理论能将芯片制成的等效节点在二零三一年达到一点四纳米，解决我们先进制成芯片被卡脖子的问题。这篇论文呢， 是海思的总裁何廷波发出来的，也是今天刚发出来，所以在第一时间呢，我为大家解读，我读完了整个英文的原文， 希望用一种更简洁的方式，大家都能听懂的方式，给大家科普一下这个涛理论到底是什么？主要分为三个部分吧，今天第一个讲他的核心观点和战略意义，第二个讲这个技术到底是什么，怎么实现的？第三个呢， 我们国产供应链的受益方主要是哪些？哪些环节会因为这个华为主导的这样一个套理论 得到在 ai 时代的一个大发展？任讲第一个，这个它的一个背景我相信不用赘述了，就是我们的先进之城被卡脖子，然后我们又需要需要非常高端的快速的这个芯片。 所以怎么办呢？我们只能通过系统工程的办法，就是绕过平面的先进制程节点三纳米级以下。 所以华为这个套路呢，它的核心将摩尔定律的新器官能做多少？它转换了一个思路， 变成了它的系统处理计算的一个速率，就是计算的一个时间，包括芯片级的和系统级的 怎么应该被缩放？他们认为不再是晶体管的尺寸，而是这个时长。 好，它具体包括什么呢？我看下面它这个掏缩放与几何缩放的对比，就是以时间长数掏统一全站优化的新范式，它包括几个层级，第一个我们可以认为是这个，呃，从晶体管到电路到芯片， 我们认为是芯片级的这样一个食盐。另外一个呢，就是系统级，从经济管级大家可以看知道他的一个套的范围是皮秒级。电路呢，因为有些 rrc 传播池志， 这个是纳秒级。到芯片呢，就是计算和存储的一些交互，他是一个微秒级，而系统都是好秒级。 简单来说，这个华为提出这个理论，就是要在这四个维度，或者说从芯片级到系统级，降低这个掏的延迟。这个应用在哪呢？其实文中举出了三类应用。第一个是这个手机，就是大概每年快一点三倍，就掏的时间减小一点三倍， 自动驾驶一点五倍， ai 是 需求最高的，需要变成每年要减小十倍。当然如何实现呢？ 这就不得不提这个麒麟的二零二六版的这样一颗芯片，它首次地提出了 叫做 logic folding， 叫做逻辑堆叠这样一个芯片制造的理念，并且应该是已经腐竹柳片有实证了，这是一个被证明的结果。双层 logic folding 什么意思啊？ 就是相当于以前的芯片都是做一个大平层，这一个芯片呢，他是做了一个复式楼，或者说叫一个双层楼别墅。我们的制程节点没有那么先进， 尺寸相对比较大一点，一层放不下，我就叠两层之间，用这些高精度的楼梯做些互联。所以我们讨论这个晶体管密度每每平方厘米的时候，从这个两层楼结构就可以比一层楼结构提高了百分之五十五，嗯，这双层结构怎么实现呢？ 就是之前提到的去年十月一号发来个视频，叫做混合建核，金元级的混合建核，在这个上面就要用，用处非常的大， 大家可以参考一下之前那个视频啊。然后除开晶体管的密度上升了，能效也是个重点考虑的对象，这颗麒麟芯片实现了百分之四十一的能效提升， 在这个架构里当然有很多芯片性能的提升，它实现起来最重要的方式还是依赖于这个混合键合，而且它是第一代的 混合键合的 logic folding 的 芯片，大家可以看到二五年的七零、九零、三零还是 plana 平面结构，二六年可能今年的秋天 实现第一代的逻辑 folding。 所以 啊，这个混合建合这样一个堆叠的思路是他非常核心的，有我们在这里想详细讲述一下，所以他这里有提到在关键路径的门店路上，就是两层的这个就是连接两层的楼梯，用什么 超细间距，超高精度的混合间隔连接，然后呢？所以这两层因为有一个高精度的互联，两层的表现为单一的连续互联，就像额外的金属层一样。大家看到这个混合间隔的一个间距啊，就是他的一个精度在微米级，并不需要到纳米那么高。 混合结合的精度啊，国产的设备都能做到几百个纳米，就是比它这里要零点五微米啊，量率很高，所以用这样一种系统集成的办法，它可以使每单位面积的晶体管密度可以不断提升，这样呢， 打破这样一个先定之城节点的一个高要求，实现这个弯道超车是吧？然后从系统级我们要聊一下这个 ai 的 整个系统，主要是三个关键路径啊。第一个叫做 unified bus， 这啥意思？ 主要就是这个不同互联之间的一个协议，我们说的 gpu 到存储， cpu 里面的计算和 sm 单元，以及说这个机柜内的其他的硬件那些互联， 现在已存的是这个 p c i e 像 n v link， 是 吧？这个 ethernet 这样一个多层的协议，占用单一的协议代替它们，然后呢，这个可以将端到端的延迟从这个几十个微秒加减两个数量级，所以它的缩减可以达到五百倍 以后的一个这个目标呢是 system s one chip， 就是 大家都用一样的协议就减少了这个沟通成本，是吧？简单来说 这第一个系统级的，第二个系统级的呢？大家听得比较多的光进同退，就是用光互联 来代替我们说的铜缆的互联，铜缆的互联其实呃不仅比较耗电，还容易有串扰，速率还没有光互联快。所以用光互光互联代替铜互联的话，第一个是可以增加待宽，增加传输速率。第二个呢，甚至是可以降低功耗， 减少误码，减少传输的错误。然后他这里额外的第三个呢，他额外提到现行模拟方案，他不用复杂的这个数字处理芯片，也可以减少计算的一个工号， 减少计算这个时间。第三个比较关键的是这个三 d 封顶，这啥意思？就是说三 d 封装，先进封装。我们看到一般来说 gpu 和 hbm 都是菱角啊，都在它的边缘，就是互联，靠 n， 就是 这个 n 是 周长嘛， 华为提出呢，要用这个我们说的三 d 的 封装，就是用 n 的 平方，就是面积，那个菱角是从面里面出来， 这样的话他的这个计算容量就会相当于这个 n 的 平方了。这样的一个效果呢，就是第一可以将这个里面的走线呀，延迟的设计啊，更加优化。第二个呢可以减少这个传输距离， 减小这个超值，是吧时间。所以这三者协同啊，他们认为可以实现 ai 系统的一百倍的应觉极限增长。像这个实现路线图呢，这个技术就不细讲了。呃，总的来说就是大概在三一年可以实现等效一点四纳米工艺的 这样一个芯片。下面我们讲讲这个产业链收益方。如果听我刚刚的解释，其实在这个套理论里面，主要技术就是两大技术，第一个呢是包括混合建核，三 d 封装，一起叫做先进封装，它是最大的直接收益。 刚刚提过了，混合建核，大家要是想电既从两微米到一微米眼镜，然后设备厂呢？呃，这个除了国外的 evg 啊，数字啊， 国内的现在大家用的比较多了，就是这个拓金科技的混合器和设备。然后就是三 d 堆叠的封装厂，实现计算存储和其他的一些器件的三 d 堆叠啊，我们国内有这个长电科技啊，铜副微电啊，华天科技等等。 另一个大的方面呢，就是这光互联嘛，代替呃电的铜的互联，实现高宽带的一个传输，低功耗的传输，相关的收益方肯定就是啊， 这个光芯片，光模块以及是那个光纤，包括这两个方面的话，还有一个特别受益的就是这个 eda 工具，之前的 eda 工具主要是在平面上做设设计， 而而以后可能是需要做这个多层楼的房子，要考虑多层堆叠的情况来做芯片设计。这个国内 eda 厂商主要是华大九天嘛。 总结来说，这个掏缩放理论代替几何缩放理论来实现高性能的一个芯片，主要用到了就是由多层的复式楼代替大平层。其实现在路径呢，主要就是靠芯片级的混合键合，以及是说 器件级的三 d 对 电封装。第二个大的技术呢，就是用光互联代替电互联，实现系统级的 高贷款传输，低功耗传输。对于更细的这个内容呢，这个材料我上传到了我的知识星球上，一般来说我都提早上传， 然后分享一些呃，不能公开说的观点，以及说其他的一些学习资料和问答交流。如果大家对这个技术细节还很感兴趣呢，我们可以在知识星球上做一些交流，谢谢大家。
2903曹博士说Micro-LED
00:53查看AI文稿AI文稿m d 的 叉，三 d 属于三 d 垂直缓存堆叠，它叠的是什么？ l 三缓存，闪存上那个一百多层，两百多层的那个叠的是什么 存储单元？两者都属于层折叠。华为这个是逻辑折叠，区别在哪呢？它是从电路布局布线互联芯片架构层面 重新设计啊，把关键的逻辑路径压短了，让它延迟下降啊。比如 gpu 跟缓存是不是经常需要独取，而且影响很大，那么就缩短他们的路径， 当然像一些开机的啊， pro 啊啊，品质很低啊，就不需要做什么优化路径了。就这么讲啊，逻辑折叠目前这个基础啊，没有任何公司公开在做这个东西。
6250浩洋知道
03:35查看AI文稿AI文稿华为的掏定律和逻辑折叠技术是什么？简单理解，这期咱们就直接说人话，直接让你们一遍听懂。先说掏定律是什么？掏定律指的是用时间微缩替代几何微缩什么意思呢？认真听啊， 芯片在计算的过程中，是不是要通过接收指令，接收信号来进行工作的？而每一个信号在芯片电路里面传递的这个时候，它都是有距离的， 有距离就意味着信号在跑的时候，他是需要时间的。而掏定律就是把信号在芯片里跑的这个时间压下来，掏就是电路里面的时间长数，掏越小，切换就越快。那要怎么做呢？那就要用到逻辑折叠技术。 好，重点又来了，认真听，逻辑折叠技术就是水平串联的这个逻辑门在垂直方向折叠排布，或者咱们直接简单理解，就是把传统的平面电路，哎，我现在堆叠起来了，平底起高楼走线从几百微米直接压缩到了几微米，那是不是信号的路径就更短了？ 再加上折叠形态的这个晶体管，那是不是就能腾出更多的这个空间，放下更多的晶体管，那密度也就能提升了？往好了说，全新的设计思路，全新的芯片技术，逻辑折叠技术确实能够在芯片制成工艺受到阻碍， 遇到瓶颈的时候，打开一个全新的突破口，能够让芯片的性能得到持续的提升。但是从客观的角度来讲，逻辑折叠技术同时也伴随着很多问题。什么问题啊？第一个就是散热问题，堆叠结构先天性就存在这个散热问题，把晶体管和电路堆叠在一起， 散热也会受到很大的影响。三 d 集成期间，功率密度是能够到每平方厘米一千瓦，局部的热点甚至超过每平方厘米五千瓦，垂直堆叠结构的节温比二 d 要高二十到三十度。 华为 ppt 说这个能效提升百分之四十一，但对比的也是同制成的二 d 设计，不是台积电的三纳米密度提升百分之五十三点五，意味着发热源也多了百分之五十三点五，散热材料跟不上，那就是火龙。所以华为未来的机型必须得具备足够优秀的散热能力，才能让芯片去稳定运行， 甚至有可能需要用到这个主动散热。第二，芯片的密度接近台积电三纳米， 但这个是芯片的密度接近，不是性能接近。七纳米制成的晶体管开关速度、漏电、控制驱动电流都远不如三纳米的用更多慢晶体管堆出来的这个密度，它的性能和用更快晶体管达到的性能完全是两个概念。 而且华为至今也没有公开他这个麒麟二零二六用的到底是几纳米的制成工艺去做的这个逻辑折叠， 外界猜测是在七纳米到五纳米之间。当然麒麟芯片主频达到这个三点一千兆赫兹确实是首次破三千兆赫兹啊，但是跟先进工艺的这个芯片相比，差距依然是不小的。第三个就是量率问题， 多层结构的量率肯定是会打折的，简单理解，叠的越多，量律控制就越难。而且逻辑折叠在同一片金源上做双层电路，工艺复杂度比控制的精度要求也要更高，芯片的量率必然是会遇到不小的挑战， 当然啊，芯片的工艺设计能有突破本身就是一件非常好的事情，但是这套方案好不好用，会不会影响到寿命，还是需要去验证的。用行业内的角度来说，就是在手机的这个 soc 上使用逻辑折叠，你的热循环硬力、 tsv 断裂见效，至少都是需要用到几年的时间来验证才是可以的。 但是对于消费者来说，实际的使用体验，实际的性能表现，还有耐用性，哎，这些才是关键的。而这些问题，华为能不能攻克，哎，这个才是最重要的。
1510老孙不慌
02:36查看AI文稿AI文稿今天，华为正式发布了韬定律，网上又出现了一些阴阳怪气的声音，说这不就是三 d 堆叠风装吗？早就有的技术换个名字又来忽悠。今天咱们不吹不黑，正经科普一下华为的逻辑堆叠和市面上的物理堆叠到底有什么本质区别。 为了让大家听懂，我们把芯片想象成一个微缩城市，城市里的每一栋房子就是一个计算单元，而芯片的计算就是电子在各个房子之间跑腿送数据。过去几十年，芯片制造遵循摩尔定律， 其实就是在这个城市里拼命盖平房，房子越盖越小，越盖越密。但现在平房密到了物理极限，再小就会漏电，路也太窄，电子根本跑不动了。平房盖不下去了怎么办？页内搞出了物理堆叠封装， 这就相当于在平房城市上面硬生生又铺了一层。城市房子确实多了，但带来了致命问题，底层城市的热量根本散不出去，而且上下楼之间的通道还是老材料，容易发热烧毁。这就是为什么简单的物理堆叠，性能提升，很快会遇到天花板。 而华为的韬定律核心叫逻辑堆叠，他不是在平房上硬铺平房，而是把同一个垫子需要频繁穿梭的房子在原地改造成立体楼房。这带来了三个颠覆性的改变，第一，缩短了通勤时间。 以前电子送数据要在平面上绕十几个路口，现在直接坐垂直电梯上下楼，距离短了，时间就省了。这个时间在物理学里就叫时间长，数套掏，这就是掏定律名字的由来，用缩短时间来代替缩小面积。第二，解决了漏电和烧毁。 华为盖楼楼层之间的电梯井用了特殊的贵金属材料，比如了和薄，这些材料耐高温，炕电迁移，保证了立体通道绝对安全。第三，从根源降低了发热，因为电子跑腿的距离大幅缩短，整体功耗直接降了下来， 跑的少了自然就不那么热了，散热问题迎刃而解。所以，别再拿简单的物理堆叠来套华为的逻辑堆叠了。摩尔定律是在空间上死磕，把房子越盖越小，直到无路可走。而掏定律是在时间和架构上破局， 通过重构电子的通勤路线实现降维打击。这是一次从平面内卷到立体优化的思维转换。在摩尔定律放缓的今天，这不仅是华为的一小步，也是中国半导体探索新方向的一大步。我是 ai 实验室，用通俗的逻辑看懂硬核科技，我们下期见。
75AI实验室
03:23查看AI文稿AI文稿两句话给你解释华为掏定律的芯片设计方案啊，就是华为的这个芯片三 d 堆叠方案，他不是无根之水啊，整个业界都在做，包括台建，包括英特尔，但华为厉害在什么地方？就是其他家做这个方案，只能做简单的芯片堆叠复杂的芯片，而华为可以做到复杂的芯片，再堆一个复杂的芯片。 当然了，以上这些呢，都是我的个人理解，如果有说错的地方，也欢迎行业大手子给我指出来。就我个人查看何廷波博士的论文以及华为今天发布的 ppt 来看，它的技术原理呢，实际上有点类似于 amd 现在卖的叉三 d 的 cpu， 的 确是把芯片叠起来，以此换取更好的性能以及更高的晶体管密度。 但是呢， amd 叉三 d 的 cpu， 它实际上是在一个非常简单的缓存芯片上面叠了一个复杂的 cpu 计算芯片，因为缓存芯片的结构相对比较简单，所以不管是发热供电相对来说都比较好做。而华为这个呢， 按照我的理解，它是在计算单元上面又叠了一层计算单元，所以它的难度比 amd 的 叉三 d 芯片要高非常非常多。你想想看，如果两层芯片同时高速运转，它这中间会产生非常多电路的噪音，会产生很大的干扰，同时还有非常恐怖的发热，所以这些东西才是华为发布会真正引发行业震惊的原因。 我们不能说台阶做不到，因为低估对手就意味着侮辱自己。台阶岩先进封装技术也是非常强的，但是台阶岩可以进口 uv 光刻机啊，我们没有啊，所以它并不需要跟华为一样螺丝壳里做倒床，用先进的封装和剑合技术来解决下一步晶体管应该怎么走的问题， 它只要用 e u v 把它的经济管结构做得越来越微缩就好了，反正生产出来的芯片在 ai 浪潮之下总有人买，而且价格呢，越来越高，毛利还越来越高，无所谓，都是泡沫嘛。所以，既然可以力大飞砖，那为什么要对堆叠和封装技术做那么精细的研究呢？ 而华为很明显，现在呢，我们都已经买不到国外的 e u v 光刻机了，甚至荷兰对于 asml 先进的 d u v 光刻机都要限制出口，而我们国产先进的光刻机很明显还需要几年的时间。 在这种情况之下，华为就选择了一条更加陡峭的山路来攀登珠穆朗玛峰，要用更底层的创新来解决多层芯片之间的干扰问题，散热问题，以及这些封装所导致良品率问题。 然后，哎，最关键的一点是，这些经验啊，以后都是可以附用的。等于后面我们国产的 euv 先进光刻机出来之后，两层芯片可以同时得到更大程度的进化，说不定哎，还可以堆叠更多层的芯片。实际上我的猜测就是看华为 ppt 里面的路线图看来的， 因为你看它二六年，也就是 mate 九零的麒麟芯片，会有一个非常大的密度的突破，就是用了双层芯片，再然后等到二零三一年，因为那一年，据说呢，正好是传说中国产 euv 光刻机投产的时候。 我知道，可能很多人对于华为有意见，可能很多事情就让你们看不爽，但是内部矛盾和外部矛盾一定要分清楚，华为在国产半导体上做的每一项突破，真的只有它能做到，只有华为才能承诺给供应链下这么大的量， 也只有华为因为本身东西卖的贵，所以他才有足够的毛利，舍得给半导体的供应链输血，才能带动国产设备不断往上走。也只有华为他别无选择，他只能带领全中国的半导体产业链去突破美国人的封锁，因为别家他有选择，他不会这么专注的。 所以华为今天这个发布会发这些技术，他不是一家商业公司的商业行为，他是可以上升到国家和民族的角度，就只要你是一个中国人，那华为在半导体上做的努力都代表了我们的共同利益。 如果我们在今天还有人分不清楚敌我矛盾和人民内部矛盾，还脑子进了水，到处去辱骂或者反串，那这种人真的应该打死之后再踩上一千只脚。
2060旌旗超智能
01:49查看AI文稿AI文稿今天呢，华为发布了一个叫掏定律的东西，我简单给大家讲一下，这个掏定律按他们的原话就是弯道超车，绕开了国际上那种精密光刻机的限制，不再去追求什么两纳米、三纳米， 而是通过往芯片上叠码，一层、两层、三层、四层，这样叠起来以后，这个芯片的晶体管密度啊，注意是密度将会达到一点四纳米的同等水平啊。 当然他也不是说单纯的往上堆，他的上下层是可以互通的，这样的话速度也能得到一定的提升，就是把芯片给折叠了，同时逻辑也给折叠了。 然后我查了一下，在二零一零年的时候，普林斯顿大学有一篇报道，一个叫贾哈的教授带领着他的团队研究了几年的芯片折叠和逻辑折叠， 然后在二零零九年的时候发表了两篇 s c i， 明确的提出了可以把芯片折叠十到五十次来缩短连线，提高密度，降低功耗。但是过去了十多年了，为什么这项技术迟迟没有落地呢？ 不是说这个想法它不好，而是说这个想法它存在几个致命的死穴。第一个是散热，你芯片一层一层往上堆，相当于把温度也一层一层给闷在里面了。 二一个是良品率，打个比方，你普通芯片做一个不合格，那就一个不合格。但是如果是堆叠芯片的话，你做一层不合格，那一堆全都不合格了，那成本就哐哐往上涨了。 三、一个是加工工艺，说白了，你这个堆叠技术所需要的加工工艺所需要的那个精度，他不一定比三纳米的那个差， 你要让大量的上下连接点完美契合，还是需要更好的加工精度的。第四一个也是最重要的一个就是没有商家支持，那些愿意掏钱的公司仔细盘算以后认为没有必要，风险太大了，回报太小了，况且可行性还有待长缺。
4375金字猫塔
14:39查看AI文稿AI文稿咱们今天还是来聊一聊半导体产业链的一些新的进展啊。最近呢，因为华为提出了这个所谓的韬定律时间微缩这个概念，然后又引发了大家对于上游的设备啊，零部件啊，以及材料领域的一些投资机会的关注。 同时呢，海外的一些设备公司的估值情况，以及国内的这个资本开支的变化，也让很多人在重新审视这个行业的成长空间。是的，这个确实是最近行业里面的一个焦点，那我们就直接进入今天的讨论吧。好的，首先咱们来聊一聊这个华为的韬定率带来的一些投资机会。 这个其实是一个大家非常关心的话题，就是这个所谓的时间微缩到底和我们之前熟知的摩尔定律有哪些本质的区别？摩尔定律他其实强调的是不断的去缩小晶体管的几何尺寸， 然后来提高芯片的集成度和性能。那这个掏定律呢？他其实更关注的是怎么去缩短信号在电路当中传输的时间。哦，他其实是提出了一个全新的衡量芯片进步的一个维度。明白了， 那这个所谓的时间微缩到底是通过什么样的具体的手段来实现性能的提升的呢？时间微缩它主要是靠缩短电路的路径，以及采用三 d 堆叠的这种方式，让晶体管的密度可以进一步的提升。嗯， 虽然说我们现在没有办法再去依赖光刻机做更小的制成，但是通过这样的结构创新和工艺创新，我们依然可以让芯片的性能实现一个跳跃式的提升。 那这个其实就涉及到技术布局和产业推进了，就华为在这个所谓的时间微缩上面到底做了哪些前沿的布局？然后在芯片量产上面又取得了哪些成果？其实他们从二零二零年就开始了对这些新工艺的探索， 然后到现在已经有差不多三百八十多款芯片是基于这个时间微缩的方案流片量产了哇，然后他们预计到二零三一年，高端芯片能够在制成的等效上面做到一点四纳米， 包括今年秋天即将发布的新的麒麟手机芯片，也会采用部分的时间微缩工艺。那这个所谓的时间微缩工艺，在 soc 和 ai 数据中心这两个场景下面到底是怎么落地的？它会给上游的哪些产业带来直接的利好？在 soc 里面呢， 有一个叫逻辑 folding 的 技术，它就是把逻辑芯片进行垂直的堆叠，然后在 ai 数据中心里面呢？这个时间微缩已经不仅仅是在芯片这个层级了，它已经扩展到了内存，扩展到了先进封装，甚至扩展到了光学互联。 嗯，那这些都是会直接带动 eda 工具、半导体设备、关键材料精研制造，还有高端封装这些环节的一个成长， 所以这是一个非常全面的对上游的一个拉动。那紧接着我们就要聊到的就是这个混合建和背面供电这两大工艺到底在技术上面有哪些创新？然后在应用上面有哪些创新？ 首先咱们先来看一下这个混合键合到底是怎么回事？它跟传统的 tsv 加 bumping 这种堆叠技术到底有哪些本质的区别？混合键合它最大的突破就是它的那个互联的键距可以做到一到两个微米，那传统的 tsv 加 bumping 可能就是十到五十个微米， 所以这个键距就小了很多很多。对，然后它是直接把两个晶圆像磁铁一样吸在一起，它是原子层级的一个键合， 所以它的这个传输的效率是非常高的，而且它的功耗是非常低的。明白了，那晶源对晶源的这种混合键合，跟现在主流的芯片对晶源的键合到底有哪些关键的不同？然后未来这个堆叠的层数提升会给我们这个易购集成带来哪些新的可能？ 现在主流的，比如说像一些 nonflash 或者是一些 drm 厂，它们用的还是芯片对晶源的这种混合键合。那晶源对晶源它最大的不同就是它不需要先把芯片切出来，它是整片直接对准键合， 所以它的这个效率会更高，然后更适合大批量的生产。所以这是一个从工艺到制造流程都不一样的生产，所以这是一个从工艺到制造流程都不一样的生产，所以这是一个从工艺到四层，甚至更多去走， 那这个时候就可以把不同类型的芯片，比如说数字的、模拟的、存储的都可以堆叠在一起， 那这样的话就会极大的提升这个系统的集成度和性能。那这个时候咱们国内的这些半导体设备企业在混合建核这个赛道上面都有哪些布局，然后会带动哪些相关的设备的需求？核心的其实就是拓金科技，它是做混合建核设备的，然后北方华创也在积极的布局。 对，那其实除了这个直接的嵌合机之外呢？像 tsv 的 打孔、 cmp 的 抛光，这些设备的需求也会跟着上去， 因为这个堆叠的越高，对这些工艺的步骤的需求就会越多，所以整个半导体设备板块都会受益。 ok， 然后我们再来看一下背面供电这个创新到底解决了什么问题，然后会带来哪些设备端的新的机会？我们可以把它类比成一个城市的交通优化。 就以前的芯片，它所有的信号和电源都是在同一层走的，那这个就很容易堵车。那现在背面供电就是相当于给这个电源专门修了一条地铁，它是在芯片的背面单独走一层， 所以它的这个供电的距离就会短很多，然后也不会跟信号互相抢到，这样的话对性能的提升应该是非常直接的。对，因为它的这个电源的路径缩短了之后，它的损耗也小了，然后干扰也少了，所以这个芯片的整体的效率就会提升。那这个时候呢，为了要去做这样的一个新的结构， 就需要用到一些新的设备，比如说刻蚀啊、薄膜沉机啊，那这些设备的市场空间也会跟着增长。现在无论是国际大厂还是咱们国内的这些企业，在背面供电这个技术的应用上面走到哪一步了？目前的话， 像海外的话，三纳米级以下的节点，他们是准备要上背面供电的。然后英特尔的话，他在十八 a 这个工艺里面已经率先的使用了， 那国内的话就是华为，他在五纳米以及等效的这个制成上面就已经开始做创新的引入了， 所以这个是一个很重要的一个突破。那这些新的工艺的出现，会给哪些产业链的环节带来比较大的受益呢？最直接受益的就是先进封装，特别是三 d 堆叠这一块。 那设备领域的话，就是啊，拓金科技的这个混合建合设备，然后还有精策电子，他在这个三 d 封装的产线上面是有一些新的布局的。嗯，还有就是随着这个堆叠的层数越来越多，对一些配套的设备的需求也会提升。懂了懂了， 那我们接下来要聊的就是这个行业的资本开支以及产业链的受益的环节，就是这些新的工艺的出现，到底会不会让大家对于先进逻辑之城的资本开支的预期发生一个比较大的变化？这些技术其实已经打破了之前大家对于光刻机的一个瓶颈的担忧。 对，你想一下，之前可能大家觉得先进逻辑的资本开支可能就到八百亿，一千亿就差不多了，但是现在因为有了这些新的公益，比如说像金源对金源的堆叠，让背面供电还有系统级的一些创新， 所以这个行业的资本开支的预期是很有可能提升到两千亿以上的。那就是说这些公益的创新会让产业链的哪些环节，哪些公司最直接的受益呢？ 最核心的受益的肯定是设备环节嘛。那除了设备环节之外呢？其实制造环节也是很受益的，就是这些新的工艺，像混合建和 tsv， 还有背面供电这些大部分都是要在精研厂里面完成的， 对，所以像中兴国际还有华鸿这些先进逻辑的精研厂，他们肯定是很受益的啊，所以这是制造环节。那其他的环节呢？还有一个就是先进逻辑的精研厂，他们肯定是很受益的啊，所以这是制造环节呢。还有一个就是先进逻辑的精研厂，他们肯定是很受益的啊，所以这是制造环节呢。还有一个就是先进逻辑的精研厂， 还有长电科技，这些都是做先进封装的，那他们肯定也会迎来一个新的增长。然后还有一些材料公司，就是随着这些新的工艺的采用， 比如说像 tsv 的 电镀液，然后抛光电和抛光液，这些都会有持续的需求的增长，所以这是一个比较长期的收益。那这一轮技术的变更到底是怎么让设备精研制造，先进封装还有材料这几个环节能够实现一个比较有层次的收益的？ 首先最直接的就是设备厂商，他们是最先能够拿到订单的，因为新工艺要上马，肯定要先买设备， 对，所以他们是最先受益的。然后紧接着就是精元制造的厂商，他们的产能会迅速的扩张。那接下来就是先进封装的环节，因为结构越来越复杂，对先进封装的需求也会大幅提升。最后就是材料，材料其实是伴随着整个工艺的升级， 用量和价值量都是不断提升的，所以这是一个从前端到后端的比较全面的一个机会。明白了，那我们下一个要探讨的话题就是海外视脚下的设备公司的估值， 现在我们看到海外的这些半导体设备的龙头，他们的估值水平和业绩的增速到底是一个什么样的情况？我们看二零二七年的话，像科雷应用材料、阿斯麦尔还有范林，他们其实普遍的适用率都是在四十倍左右，那这个其实也不便宜了。 对，然后他们的订单和业绩的增速到二零二六年的话，大部分都是在百分之二十左右的一个增长。 但是像一些测试设备的公司，比如说艾德万还有泰瑞达，他们因为增长更快，所以他们的估值也会更高，可能会到五六十倍。 最近这个海外的存储厂商，他们频繁的在上调资本开支的计划，这对设备公司的业绩和股价会带来哪些影响？比如说美光，他把二零二六年的资本开支从两百亿美元上调到了两百五十亿美元，然后他预计二零二七年还会继续增加到至少三百五十亿美元。 那其实你对比一下，他二零二五年可能只有一百三四十亿美元，那其实这就是一个两年的时间，差不多要翻倍的一个节奏。 对，所以就是说存储厂的这种扩展，直接就会带动设备公司的订单的增长，所以他们的业绩也是有一个上休的空间，那这个股价其实也是会提前去反映这些预期的变化的。那现在这个全球的存储市场和 wfe 市场，大家的预期到底是有多高？ 就目前来看的话，其实主流的这个存储厂，他们都是在加码 hbm 和 drm， 所以 我们预计就是到二零二七年全球的存储市场的规模是会超过一万亿美元的，然后对应的资本开支的话是至少一千六百亿美元，就是比二零二五年要翻一倍。 嗯，那如果说后面 n a、 n d 也开始扩展的话，那这个数字还会继续往上跳，这个增幅听起来确实挺夸张的。对，那同样的就是 w f e 市场，其实设备公司他们自己给出的二零二六年的指引也就是一千四五百亿美元， 但是现在已经有一些海外的投行，他们已经看到了一千八百亿，甚至一千九百亿美元，所以就是说海外的这些设备公司，他们其实业绩上修的空间还是很大的。 这么说的话，国内的这些半导体设备公司，他们现在的估值是不是已经很贵了？其实我们现在看的话，国内的这些设备公司，他们的股价对应二零二六年的订单其实也就是四十倍左右的 pe， 跟海外是差不多的， 但是我们的增速是要比海外快的，因为我们有国产替代的加持。对，然后再加上我们的收入确认是要比海外慢一年的。所以其实我们二零二六年的订单是要反映在二零二七年的业绩里面的。 那其实我们明后两年的订单和业绩的增长的确定性是非常高的，所以这个估值其实是很合理的，并没有说泡沫化。了解了，那我们接下来要聊的就是这个设备零部件的最新的进展了，那最近这个设备零部件的订单的增速到底有多快？然后跟之前比有什么新的变化？嗯， 这一轮的话，就是设备公司的订单的增速已经从之前的百分之二三十提升到了今年的百分之五十以上， 所以就说零部件的企业，他们的拉货的速度也是明显加快的。对，那像我们之前跟踪的晋江先锋， 他们今年一季度的在手订单是创了历史新高的，然后同比的增速是超过百分之五十的。正帆科技和新来应才这两家公司最近的订单和业务有没有什么亮点？正帆科技的话，他今年一季度的新签订单是差不多十二个亿，同比增长了百分之五十八， 然后它的半导体的订单是接近十七个亿，同比是将近翻倍的。那它的这个业务的结构也是非常好的，就是它的工艺系统、气体材料和设备零部件这三块都是齐头并进，而且它最近两年也是通过一些收购，把它的这个零部件的 gasbox 和石英键这一块也补强了， 所以他的这个现金流和他的产品的竞争力都是有一个质的提升的。听起来他们不仅是增长快，而且是业务的布局也更加全面了。没错没错，那新来应才的话，他今年一季度的半导体的订单也是同比增长超过百分之六十， 然后他的这个深圳系的客户的拓展也是非常快的，那他全年的订单也是有望保持一个高位的。对， 然后其他的大部分的零部件公司，他们今年一季度的订单增速也都是超过百分之五十的，有一些公司可能在今年的二三季度会迎来一个明显的拐点。那在设备零部件这个赛道里面哪些细分的领域，或者说哪些公司是最值得我们去关注的呢？ 从目前来看的话，就是订单增速最快的就是正帆科技和信赖应才。然后如果是看国产化的空间的话，其实射频电源这个领域是最有潜力的，那相关的公司就是海运仓和那个硬件电器。 嗯，然后如果是说看平台型的龙头的话，就是已经有规模化的产能和丰富的产品布局的，那就是复创精密和江鹏电子。最后我们来总结一下，就是现在这个时点，到底哪些半导体产业链的环节是最值得我们去关注的， 然后相关的核心受益公司都有谁？现在我们最看好的还是上游的设备板块，就像我们说的既有存储又有先进封装的这样的一些公司，比如说拓金科技、金策电子，这些都是我们重点推荐的。 嗯，那同时呢，我们也建议大家去关注金源厂，就是制造的环节，比如说中兴国际、华鸿，他们一方面是受益于这个成熟制成的景气度的回升， 那另一方面就是他们在先进逻辑上面的技术的突破。除了这些环节之外，还有哪些产业链的环节是值得我们去留意的呢？还有就是材料设备、零部件以及先进封装 这些配套的产业链的环节，其实也是景气度持续向上的，对，那相关的公司的话也是会有比较好的机会。 好的，那今天我们把半导体产业链从工艺创新到设备到零部件再到投资机会都给大家梳理了一遍，希望大家能够对这个行业的新的变化有一个比较清晰的认识。行，那我们这期节目就到这里了，然后感谢大家的收听，我们下期再见吧，拜拜。拜拜。
26追梦投研
06:41查看AI文稿AI文稿刷了一天华为韬定律，是不是越看越懵？感觉每个字都认识，连起来就不知道在说啥。别着急，今天我用大白话给你讲的明明白白，保证你听完拍大腿。 就在五月二十五号，在上海举办的全球半导体界最权威的 r c 七一国际电路系统研讨会上，何廷波当着全世界顶尖芯片科学家的面，正式发表了这个足以载入史册的大事件。这不是什么新芯片型号，也不是某个单点技术突破， 而是中国第一次在全球半导体领域提出的能引领整个行业的底层技术突破。而是中国第一次在全球半导体领域提出的摩尔定律给干退休了。 更狠的是，它让高端光刻机直接变成了过去式，就像当年新能源车换道超车、燃油车一样。这次华为直接给半导体行业开了条全新的赛道。 先给大家补个课，什么是摩尔定律？简单说就是芯片上的晶体管数量每两年翻一倍，性能也跟着翻一倍。过去六十年，从大哥大到笨重的台式机，到能跑大模型的 ai 服务器， 全世界的科技进步，本质上全在吃摩尔定律的红利。所有人都在拼一件事，就是把晶体管越做越小。 但现在这条路彻底走死了，不是人类不想做小，是物理学不允许了。现在最先进的三纳米制成晶体管，已经小到只有十几个硅原子那么宽，再往下缩，电子就会开始 穿墙，也就是量子碎穿效应，直接让芯片报废，这是硬限制，谁也绕不过去。还有个更现实的问题，就是钱 建一条三纳米的芯片生产线要将近两百亿美元，折合人民币一千四百多亿，全球能掏得起这个钱还能玩得转的厂商，一只手都数得过来。而且越往下走越离谱， 从三纳米到二纳米，性能可能只提升百分之十到百分之十五，成本却要直接翻一倍。一边是 ai 大 模型 自动驾驶对算力的需求在指数级爆炸，一边是传统做小的路线已经走到了死胡同。这个巨大的剪刀差，就是整个半导体行业现在面临的最大危机。全世界都在找新出路，有人说搞量子计算，有人说搞碳基芯片，但这些都还在实验室里摸黑， 远水解不了近渴。而华为用了整整六年时间，悄悄走出了一条完全不同的路，这就是滔定律。很多人觉得它玄乎，其实核心逻辑一句话就能说明白。 以前我们靠把晶体管做小来提升性能，现在我们不靠这个了，我们靠让信号跑得更快来提升性能。 摩尔定律的核心是几何缩微，也就是空间上的缩小。而掏定律的核心是时间缩微，也就是时间上的压缩。给大家打个最通俗的比方， 以前我们盖房子，为了住更多人，就把每个房间越做越小，越盖越密，但房间小到一定程度，人根本住不进去了。现在华为换了个思路，房间大小不变，但我把原来平铺的平房改成了复式楼、小高层， 然后把里面的走廊、楼梯全部优化到极致，让每个人从家里到公司的时间比原来还短。这样一来，虽然每个房间的大小没变，但整个小区能住的人更多了，通行效率也更高了。 华为把这个技术叫做逻辑折叠，就是把原来平铺在一个平面上的电路分层堆叠起来，变成立体结构，信号从一个晶体管的距离大大缩短，信号跑的时间越短，芯片的性能就越强， 功耗也就越低。而且最关键的是，这条路它没有物理极限，只要我们能不断优化电路布局，不断压缩信号传播的时间，芯片的性能就能一直提升下去。 这可不是什么纸上谈兵的理论。何庭波在发布会上说了一个震撼所有人的数字。过去六年，华为已经基于掏定律的思路，成功设计并量产了三百八十一款芯片，这些芯片覆盖了通信终端、车载、 ai、 计算等几乎所有领域，早就已经在我们身边默默运行了。别人还在实验室里摸索方向的时候，华为已经把这条路给走通了， 并且用几百款芯片的量产验证了它的可能性和可能性。更让人期待的是，今年秋天，华为就要发布全新一代的麒麟旗舰芯片，这款芯片将是第一款完整采用逻辑折叠技术的手机芯片。按照华为的数据， 在相同制成下，逻辑折叠技术能让晶体管密度提升百分之五十五，能效提升百分之四十一。 也就是说，不用等到什么更先进的制成，我们现在就能用成熟的工艺做出接近甚至超过先进制成水平的芯片。华为还给出了一个明确的时间表，到两千零三十一年，基于韬定力的高端芯片，等效晶体管密度将达到一点四纳米制成的同等水平， 这意味着什么？意味着我们彻底摆脱了对高端光刻机的依赖。别人卡我们脖子的那个最关键的地方，被华为用一种完全不同的方式给绕过去了。以前别人说不给你 uv 光刻机，你就做不出先进芯片。 现在华为说，没关系，我不用你的先进之成，我用我的时间缩微技术，一样能做出同样性能甚至更好的芯片。这才是滔定律真正的意义所在。 他不仅为全球半导体行业找到了一条突破摩尔定律极限的新道路，更重要的是，他让中国半导体产业第一次从技术跟随着变成了规则的制定者。过去六十年，我们一直跟着别人的规则走，别人说要做小，我们就跟着做小。 别人定了制成路线，我们就跟着追，别人卡你脖子，你就只能被动挨打。但现在不一样了，我们有自己的理论，自己的路线，自己的规则。以后全球半导体行业的发展将有两条路可以走，一条是摩尔定律的老路，一条是化为滔定律的新路。 而且随着时间的推移，滔定律这条路会越走越宽，因为它没有物理极限，成本也更低，更适合大规模推广。 今天这个日子，真的值得我们所有人记住。它不是一个普通的基础发布会，而是中国科技崛起的一个里程碑。它告诉全世界，中国人不仅能跟上世界科技的步伐，还能引领世界科技的未来。
434臧其超精选
02:08查看AI文稿AI文稿华为扔出了一颗技术核弹韬定律，芯片赛道彻底变了！最近华为公布的半导体新技术呢，真的给所有人吃了颗定心丸，而且我敢说，这是真真正正底层的原创性的突破。 以前全球做芯片的思路呢，都一样，就是拼命的把晶体管做小做细，从七纳米到五纳米再到三纳米，按说尺寸缩小呢，性能应该按平方级提升，但真正到了几纳米的级别呢？根本达不到这个预期。 为什么呢？一是晶体管太小太密，会出现电子碎穿，容易出错。二是所有的晶体管都平铺在平面上，数量一多，电流从一头跑到另一头是要花时间的，传输效率呢，自然就上不去了，再往下走，都快摸到硅基芯片的物理极限了。 但华为这次呢，直接换了条路走，不用死磕把晶体管做小的空间压缩路线了，反而用时间压缩实现性能突破。 说白了就是，原来呢，我们死命的把平房的砖做小，就为了多塞几间房。现在呢，我们直接盖多层高楼，靠三 d 的 堆叠把晶体管往上垒，再配合专属的算法优化电流，跑的距离直接缩短了好几倍，效率自然就上去了。 你以为这是简单的堆层数吗？背后是华为打磨了多年的芯片底层设计软件，完全跳出了欧美现有的工具设计逻辑，从根上就为这次的堆叠架构服务的，再加上成熟的鸿蒙生态，后面连指令级操作系统的适配问题都一并解决了。 最牛的地方是什么呢？是我们不用死等顶级光刻机的突破了，靠这条全新的技术路线，就能做出和欧美先进制成等效能的芯片。 原来我们是跟着别人定的规则跑，人家跑了几十年，我们在后面追，现在呢，我们直接开了条新的赛道，等西方的摩尔定律摸到物理极限走不动的时候，我们这条路的优势只会越来越大。反超真的不只是说说而已， 咱们中国的科技早就已经在没人走的荒路上闯出了自己的方向。致敬所有埋头苦干的人。
31薛律说财经
03:46查看AI文稿AI文稿昨天全网爆火的掏定律，今天怎么跌的这么惨？这是正常现象，这种爆火的消息面都是量化资金参与，第二天大多是砸盘。那后面还有机会吗？接下来就要靠深挖逻辑，找到预期差。我来慢慢跟你细说。先搞清楚一件事， 华为昨天发布的套定律，逻辑折叠三 d 堆叠。这套路线图听起来是在解决算力问题，但他同时制造了一个新问题， 一个比算力本身更迫切的工程难题。散热道理很简单，芯片叠的越高，热量就越难出来。传统芯片是一层平铺在散热底座上，热量直接往外倒，三 d 堆叠之后，中间那几层的热量要穿过上面的芯片才能出去，相当于给散热通道前面加了几堵墙。 高端 ai 芯片单颗功耗已经突破五百瓦，堆叠后局部热流密度逼近一千瓦每平方厘米。传统铜散热的热导率是四百零一瓦每米 k， 扛不住这个量级，过热就降频保护算力，白白浪费 散热正在成为卡住算力天花板的那块石头。那什么材料能解决这个问题？全球工程师找了很多年，最后发现只有一个答案，金刚石 c v d。 金刚石，也就是用化学气相沉淀工艺合成的人造金刚石热沉片，热导率大于两千瓦每米 k， 是 铜的整整五倍，是硅的十三倍。 华为的金刚石散热专利，已经布局到封装材料制备工艺的全链条，锁死的是金刚石散热这条唯一的出路。这不是备选方案，是刚需。问题来了，这个材料有多难做？八英寸大尺寸金刚石热尘片，直到今天，全球范围内能量产的企业寥寥无几， 核心难点有三个，一是 c v d 沉积过程中如何保证大尺寸均匀性，尺寸越大越容易出现性能偏差。二是表面粗糙度要控制到 r a 小 于四纳米，翘曲度小于两微米，这是先进封装工艺的基本门槛。 三是产能实验室能做和量产是两回事，从单片合格到月产万片，年产三十万片是完全不同的工程挑战。 黄河旋风旗下的前缘新钻是目前国内走的最快的那家产品，已经通过华为验证，关键指标，预计二零二六年 q 三进入批量供货节点，年产三十万片的产线同步推进。 量产不是预期，是订单要来的时候。说清楚三个标的的基本逻辑，黄河旋风是这条赛道的核心标的原因是三个，第一，第一家通过华为验证的八英寸产品，第一家进入批量供货节点。二零二六年国内第一条年产三十万片的专用产线头产。 但要知道他还有一个背景，传统业务是培育钻石，这两年行业产能过剩，公司业绩成压。金刚石半导体业务是他的战略转型方向，今年已经涨了百分之一百一十一，短期有不少情绪溢价。 四方达是超硬材料龙头，已进入华为供应链，有十二英寸趁底的技术能力，技术储备比黄河旋风更全面，但产品商业化落地的节奏稍慢。 力量钻石做到了单晶热导率两千两百瓦每米 k， 与台湾杰斯奥合作，建成了国内首条大尺寸金刚石散热片产线。最后把逻辑闭环一下， 华为太欧定律的三 d 堆叠路线创造了一个必须用金刚石解决的散热需求。金刚石热沉片不是华为算力产业链的一个可选配件，是整条三 d 封装逻辑能不能跑通的物理前提， 没有散热叠再多层也是过热降频，这叫算力必须散热先行。能做这个散热的企业就那么几家，国产替代的窗口才刚刚打开。
1172大A首席诗人
00:59查看AI文稿AI文稿为芯片放出一个网站，让全世界几十年做芯片的道路直接给废掉了。以前手机电脑想要变得更快，通过缩小体积，纳米级数更低。而现在的手机电脑缩小体积已经很难了，已经达到了行业的天花板和一条逆天的路。他不是通过缩小体积， 芯片性能照样拉满，这就是超定力。超定力不是通过缩小体积，而是通过让数据跑得更快，少绕弯子，少浪费时间，让普通芯片也能跑出顶级芯片的制成。华为的超定力芯片将在二零二六年秋季发布，将应用于手机电脑， 将来手机电脑上面不会卡顿，不会发烫，同时玩游戏续航时间更久，如果是老机型，性能照样拉满。高端芯片制成我们自己说了算，华为掏电力实现了弯道超车以后，手机电脑将实现行业变天，同意吗？
42星辉辉
03:53查看AI文稿AI文稿华为六年量产的三百八十一款芯片，高通一年十二款，联发科一年二十五款。今天华为给这条路啊，起名叫抛定律，但全网都在讨论先进封装、光刻机国产替代时，我追到的只是一个数字，三百八十亿。 三百八十一款芯片是先量产后命名，这意味着华为在喊出这个名字之前呢，已经默默干了六年，干成了叫抛定率，干不成就是成本，成本。但有两个问题啊，现在喊表答案。第一个是散热问题， 电路叠起来了，散热压力指数级上升，元气件的寿命损耗会不会受影响？能不能通过什么浸泡式散热啊，内部散热通道规划这些工程手段去解决，现在还没有最终答案。 所以要注意，今年秋季新一代的麒麟芯片的能效数据是第一个验证点。而第二个问题是，等效不等于等价，逻辑折叠做出来的等效一点四纳米，在工号面积、可制造性上和真正的一点四纳米平面工艺仍有差异的 消费端芯片呢，可能影响不大，但 ai 训练芯片、超算芯片这些场景工艺代差依然可能存在。还有论文里提到了，二零三一年做到等效一点四纳米，这是目标，不是订单。从实验室到量产，到客户验证，到实战率突破， 每一步都有不确定性。何婷波，二零幺九年海石备胎转正线的落款人，华为芯片业务的掌舵人。过去六年，他带队闷声干出的是三百八十亿款，不是样品，哦，不是 ppt， 是 装进手机服务器基站里的量产芯片， 平均每五到六千亿款，这个速度啊，好像你们有常操心。更有意思的是，他是先把三百八十亿款做完了再回头说。哦，原来我们走的是一条新路， 那这条路到底是什么？过去五十年，行业只认摩尔定律。 fifty years， it was always about wars law。 晶体管越小越好的，但三纳米以下的物理极限和成本曲线同时压上来，而中国大陆能拿到的光刻机卡在十四纳米左右，市场习惯呢，把这个状态叫卡脖子。 从十四纳米到三纳米的技术差距啊，难道就这么算了吗？肯定不是的，华为的答案是，不换路，修换路走。 摩尔定律呢，是修宽马路，车道越加越多，总有修不动的一天。抛定律啊，是照例较巧，把平面电路往垂直的方向去叠， 让信号走最短的路径，这叫逻辑折叠，关键点是不需要 e u v 观客机，用成熟的制程加先进封装就能做出等效的性能。如果这条路走通了，那还查什么脖子呢，对吧？这个蓄势的毛就彻底移位了。咱也先别急着下结论， 三 d 对 叠呢，大家都在做的台积电啊，英特尔、三星都在搞，是行业的大方向。分水岭不是叠不叠，而是怎么叠。别人的叠法是两栋一样的平房垒起来，华为的叠法呢，是厨房、卧室、客厅分层的，每层就只干这一件事，信号就不用绕路，自然更快。 这套数字模拟存储垂直分区的方法问了，华为是第一个命名验证并大规模量产的。何庭博在论文里啊，写了一句话的翻译过来就是，这是一九七四年以来啊，第一个给整个计算站提供统一优化目标的新原理， 这话是不是吹牛？我们现在判断不了，当一家被制裁六年的公司还有心思写论文。第一新原理，这本身就是不平凡的一件事。 三百八十一款芯片呢，先量产后命名，不是为了证明我们也能做，而是先交了六年学费。现在的问题是，这学费啊，交的值不值？还记得三纳米呢，已经量产了，英特尔十八 a 呢在爬坡，三星的 g a a 呢，在推进。 楼房能不能住人，得看成本、良率、生态这些数字啊，华为没公布，我们也猜不到，所以这个问题啊，现在回答不了，但我对国产汽车的突破一直很有信心的。今年秋天新一代麒麟新面发布啊，就是第一个验证点，这条路能不能走通，到时候一看便知，我们可以拭目以待的。 你觉得华为的楼房能不能在成本、良率、生态上跑赢其他人的平房呢？欢迎评论区留下你的看法。
307财经新转角
