韬定律3d材料消耗最大是哪个
韬定律是华为提出的一种关于芯片系统性能的新思路，他认为未来芯片性能提升的关键正在从传统的几何缩微转向时间缩微，也就是通过拉索信号传输延迟来提升性能。 这也让先进封装不再只是后到打包工序，而是逐渐成为提升系统性能的关键技术路径。目前主流的二点五 d 封装方案正是这一思路的代表， 它通过硅中介层将 g、 p、 u、 h、 b、 m 等芯片并排集成，并利用高密度布线，以 t s v 规通孔大幅缩短信号传输距离。 t 五、阿斯与 emib 等技术都属于这一方向的重要方案。相比二点五 d、 三 d 封装则进一步向垂直对叠发展， 通过 t s、 v 直接贯穿多层芯片，互联路径被进一步压缩，芯片间通信效率也随之提升。华为提出的 l j 封顶逻辑折叠思路，本质上也是通过多层有源芯片堆叠缩短互联路径，从而降低系统及时间长数以提升性能。 而实现这些高密度互联的关键则在于先进键合技术。目前主流方案主要包括热压键合 g c b 与混合键合 h b， 其中 t c b 是 当前二点五 d 与早期三 d 封装中的主流工艺，而 h b 则通过铜铜直接键合进一步缩小互联间距，降低互联电阻与信号延迟，被视为未来超高密度三 d 堆叠的重要方向。普 莱辛路 flexx t c b 无铸焊剂热压键合机全面支持热压键合与铜铜键合工艺，助力国产芯片在新路径上持续突破。 在韬丁律的思路下，未来芯片性能竞争的核心正从谁的晶体管更小逐渐转向谁的互联更快。
粉丝3.0万获赞4.5万
相关视频
10:25查看AI文稿AI文稿大家晚上好，今天继续科普学习笔记。相信大家都被这个华为的涛定律 给刷屏了吧，听新闻说到二零三一年，华为通过涛缩放理论能将芯片制成的等效节点在二零三一年达到一点四纳米，解决我们先进制成芯片被卡脖子的问题。这篇论文呢， 是海思的总裁何廷波发出来的，也是今天刚发出来，所以在第一时间呢，我为大家解读，我读完了整个英文的原文， 希望用一种更简洁的方式，大家都能听懂的方式，给大家科普一下这个涛理论到底是什么？主要分为三个部分吧，今天第一个讲他的核心观点和战略意义，第二个讲这个技术到底是什么，怎么实现的？第三个呢， 我们国产供应链的受益方主要是哪些？哪些环节会因为这个华为主导的这样一个套理论 得到在 ai 时代的一个大发展？任讲第一个，这个它的一个背景我相信不用赘述了，就是我们的先进之城被卡脖子，然后我们又需要需要非常高端的快速的这个芯片。 所以怎么办呢？我们只能通过系统工程的办法，就是绕过平面的先进制程节点三纳米级以下。 所以华为这个套路呢，它的核心将摩尔定律的新器官能做多少？它转换了一个思路， 变成了它的系统处理计算的一个速率，就是计算的一个时间，包括芯片级的和系统级的 怎么应该被缩放？他们认为不再是晶体管的尺寸，而是这个时长。 好，它具体包括什么呢？我看下面它这个掏缩放与几何缩放的对比，就是以时间长数掏统一全站优化的新范式，它包括几个层级，第一个我们可以认为是这个，呃，从晶体管到电路到芯片， 我们认为是芯片级的这样一个食盐。另外一个呢，就是系统级，从经济管级大家可以看知道他的一个套的范围是皮秒级。电路呢，因为有些 rrc 传播池志， 这个是纳秒级。到芯片呢，就是计算和存储的一些交互，他是一个微秒级，而系统都是好秒级。 简单来说，这个华为提出这个理论，就是要在这四个维度，或者说从芯片级到系统级，降低这个掏的延迟。这个应用在哪呢？其实文中举出了三类应用。第一个是这个手机，就是大概每年快一点三倍，就掏的时间减小一点三倍， 自动驾驶一点五倍， ai 是 需求最高的，需要变成每年要减小十倍。当然如何实现呢？ 这就不得不提这个麒麟的二零二六版的这样一颗芯片，它首次地提出了 叫做 logic folding， 叫做逻辑堆叠这样一个芯片制造的理念，并且应该是已经腐竹柳片有实证了，这是一个被证明的结果。双层 logic folding 什么意思啊？ 就是相当于以前的芯片都是做一个大平层，这一个芯片呢，他是做了一个复式楼，或者说叫一个双层楼别墅。我们的制程节点没有那么先进， 尺寸相对比较大一点，一层放不下，我就叠两层之间，用这些高精度的楼梯做些互联。所以我们讨论这个晶体管密度每每平方厘米的时候，从这个两层楼结构就可以比一层楼结构提高了百分之五十五，嗯，这双层结构怎么实现呢？ 就是之前提到的去年十月一号发来个视频，叫做混合建核，金元级的混合建核，在这个上面就要用，用处非常的大， 大家可以参考一下之前那个视频啊。然后除开晶体管的密度上升了，能效也是个重点考虑的对象，这颗麒麟芯片实现了百分之四十一的能效提升， 在这个架构里当然有很多芯片性能的提升，它实现起来最重要的方式还是依赖于这个混合键合，而且它是第一代的 混合键合的 logic folding 的 芯片，大家可以看到二五年的七零、九零、三零还是 plana 平面结构，二六年可能今年的秋天 实现第一代的逻辑 folding。 所以 啊，这个混合建合这样一个堆叠的思路是他非常核心的，有我们在这里想详细讲述一下，所以他这里有提到在关键路径的门店路上，就是两层的这个就是连接两层的楼梯，用什么 超细间距，超高精度的混合间隔连接，然后呢？所以这两层因为有一个高精度的互联，两层的表现为单一的连续互联，就像额外的金属层一样。大家看到这个混合间隔的一个间距啊，就是他的一个精度在微米级，并不需要到纳米那么高。 混合结合的精度啊，国产的设备都能做到几百个纳米，就是比它这里要零点五微米啊，量率很高，所以用这样一种系统集成的办法，它可以使每单位面积的晶体管密度可以不断提升，这样呢， 打破这样一个先定之城节点的一个高要求，实现这个弯道超车是吧？然后从系统级我们要聊一下这个 ai 的 整个系统，主要是三个关键路径啊。第一个叫做 unified bus， 这啥意思？ 主要就是这个不同互联之间的一个协议，我们说的 gpu 到存储， cpu 里面的计算和 sm 单元，以及说这个机柜内的其他的硬件那些互联， 现在已存的是这个 p c i e 像 n v link， 是 吧？这个 ethernet 这样一个多层的协议，占用单一的协议代替它们，然后呢，这个可以将端到端的延迟从这个几十个微秒加减两个数量级，所以它的缩减可以达到五百倍 以后的一个这个目标呢是 system s one chip， 就是 大家都用一样的协议就减少了这个沟通成本，是吧？简单来说 这第一个系统级的，第二个系统级的呢？大家听得比较多的光进同退，就是用光互联 来代替我们说的铜缆的互联，铜缆的互联其实呃不仅比较耗电，还容易有串扰，速率还没有光互联快。所以用光互光互联代替铜互联的话，第一个是可以增加待宽，增加传输速率。第二个呢，甚至是可以降低功耗， 减少误码，减少传输的错误。然后他这里额外的第三个呢，他额外提到现行模拟方案，他不用复杂的这个数字处理芯片，也可以减少计算的一个工号， 减少计算这个时间。第三个比较关键的是这个三 d 封顶，这啥意思？就是说三 d 封装，先进封装。我们看到一般来说 gpu 和 hbm 都是菱角啊，都在它的边缘，就是互联，靠 n， 就是 这个 n 是 周长嘛， 华为提出呢，要用这个我们说的三 d 的 封装，就是用 n 的 平方，就是面积，那个菱角是从面里面出来， 这样的话他的这个计算容量就会相当于这个 n 的 平方了。这样的一个效果呢，就是第一可以将这个里面的走线呀，延迟的设计啊，更加优化。第二个呢可以减少这个传输距离， 减小这个超值，是吧时间。所以这三者协同啊，他们认为可以实现 ai 系统的一百倍的应觉极限增长。像这个实现路线图呢，这个技术就不细讲了。呃，总的来说就是大概在三一年可以实现等效一点四纳米工艺的 这样一个芯片。下面我们讲讲这个产业链收益方。如果听我刚刚的解释，其实在这个套理论里面，主要技术就是两大技术，第一个呢是包括混合建核，三 d 封装，一起叫做先进封装，它是最大的直接收益。 刚刚提过了，混合建核，大家要是想电既从两微米到一微米眼镜，然后设备厂呢？呃，这个除了国外的 evg 啊，数字啊， 国内的现在大家用的比较多了，就是这个拓金科技的混合器和设备。然后就是三 d 堆叠的封装厂，实现计算存储和其他的一些器件的三 d 堆叠啊，我们国内有这个长电科技啊，铜副微电啊，华天科技等等。 另一个大的方面呢，就是这光互联嘛，代替呃电的铜的互联，实现高宽带的一个传输，低功耗的传输，相关的收益方肯定就是啊， 这个光芯片，光模块以及是那个光纤，包括这两个方面的话，还有一个特别受益的就是这个 eda 工具，之前的 eda 工具主要是在平面上做设设计， 而而以后可能是需要做这个多层楼的房子，要考虑多层堆叠的情况来做芯片设计。这个国内 eda 厂商主要是华大九天嘛。 总结来说，这个掏缩放理论代替几何缩放理论来实现高性能的一个芯片，主要用到了就是由多层的复式楼代替大平层。其实现在路径呢，主要就是靠芯片级的混合键合，以及是说 器件级的三 d 对 电封装。第二个大的技术呢，就是用光互联代替电互联，实现系统级的 高贷款传输，低功耗传输。对于更细的这个内容呢，这个材料我上传到了我的知识星球上，一般来说我都提早上传， 然后分享一些呃，不能公开说的观点，以及说其他的一些学习资料和问答交流。如果大家对这个技术细节还很感兴趣呢，我们可以在知识星球上做一些交流，谢谢大家。
2911曹博士说Micro-LED
04:29查看AI文稿AI文稿一口气讲清楚掏定律是怎么干翻摩尔定律的？难怪老黄总是忧心冲冲，他肯定事先知道些什么。美国卡了中国芯片七年，没想到华为憋出了一个颠覆全球半导体规则的大招。中国企业第一次在全球芯片领域立下一条新定律，六十年没人敢动的游戏规则， 华为说不玩了。更离谱的是，这个定律一出来，美国几十年砸下去的整套制裁体系，可能一夜之间变成废纸。那什么叫掏定律？ 简单说，别人都在拼命把芯片做小，华为偏偏说做小，这条路我们不走了，而且还给出了具体时间表。二零三一年，不靠最顶尖的光刻机，竟能直接干到一点四纳米， 你以为这只是嘴炮？不，它背后藏着一套人类从没走过的全新路径。这到底是真颠覆还是大噱头？往下看，先说一件事，你手里的手机，不管是苹果还是安卓，芯片里装着的晶体管数量已经超过一千亿个。一千亿塞在你指甲盖大小的一块硅片上，这是怎么做到的？ 靠的就是摩尔定律，把晶体管越做越小，小一倍同样面积塞进去的数量就翻一翻，性能自然跟着翻。这条规律从一九六五年提出来，整整管了半导体行业六十年， 没有任何人质疑过他，但有一道坎没人敢提。当晶体管缩小到三纳米，也就是几十个原子并排那么宽的时候，出问题了，电子开始不听话，会直接穿透本不该穿透的地方， 像一个幽灵穿墙而过，导致芯片漏电发热，性能不升反降。这个现象叫量子碎穿效应，是物理定律， 不是工程问题，全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地，越往下坐越费劲。美国人堵的就是这个，你中国连光刻机都没有，根本没资格谈突破。 结果何庭波站出来说了一句话，把所有人的逻辑框架砸碎了。为什么芯片性能的唯一出路，必须是把晶体管做小？这就是掏定律真正的颠覆之处。 他不再盯着晶体管有多小，而是盯着信号在芯片里跑的有多快。这里有个关键概念叫套，也就是掏，指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话，把 这个时间压缩一半，芯片的等效性能就翻一倍。不需要更先进的光刻机，不需要更小的晶体管，换个方向下手听起来像走捷径，但做起来难的离谱。华为为此搞出了一项核心落地技术， 叫逻辑折叠。传统芯片是平铺的关联电路，分散在各处，信号要跑很长的水平距离才能完成交互，时间白白耗在路上。逻辑折叠的思路是把芯片竖起来，把本来隔得很远的电路单元垂直叠在一起。 两个原本相距一毫米的晶体管上下叠完之后，距离只剩几微米，信号传输速度直接提升几百倍。但这件事台积电和英特尔都玩过， 也都煞是而归。拦住他们的是三座山。第一两层芯片时钟对不起，上层算完，下层还没准备好，结果全是错的。第二，两层之间需要几百万个连接点，传统技术间距最小只能做到几十微米，精度根本不够用。第三，两层逻辑，芯片叠在一起散热是个死题， 中间的热量根本出不去，美国人三座山都没翻过去，最终放弃华为翻过去了，而且翻法完全不同。时钟同步的问题， 华为给第二层单独配了一个可以动态微调的独立时钟，实时感知第一层的输出延迟，自动调整节拍误差压到零点一皮秒以内，比头发丝还精细一万倍。连接密度的问题，自研超细间距混合键和技术层间间距压到一微米以下，比对手先进整整一个数量级。 还有散热问题，在两层芯片之间嵌入了一层只有几微米厚的微流道，冷却液直接在芯片内部循环，热量即铲即走。三座山，华为用三把不同的钥匙全部打开了， 结果呢？同样的七纳米制成晶体管，密度直接提升百分之五十三点五，相当于摩尔定律白白送你三年的进步一步兑现到二零三一年，基于这套路径，等效性能将达到一点四纳米的水平。而这还只是保守的，第一代 只折了两层，只处理了关键路径，大量潜力根本没释放。更要命的是，美国的制裁逻辑从一开始就建错了方向，从进 uv 光刻机到限制先进芯片代工， 所有的封锁手段全部压住。在一个前提上，性能提升必须靠制成节点萎缩。抛定律一出，这个前提直接不成立了。那堵花了几十年建起来的墙还立在原地，但华为已经不打算翻它了，因为旁边新开了一扇门。
1.8万科学不问原由
04:20查看AI文稿AI文稿看不懂掏定律，未来十年半导体赛道，你连风口尾气都闻不到？别慌，今天三分钟大白话一次性讲清掏定律核心逻辑对各行各业的深远影响，以及产业链最核心九家企业，分别是谁？ 先记住一句话，后摩尔时代芯片产业全新发展路线，依靠缩小晶体管尺寸，依靠缩短信号传输时延，靠易购集成实现性能跨越式提升。一三分钟大白话讲透什么是掏透定律？过去几十年，全球芯片发展完全绑定摩尔定律， 光刻拼先进制成，靠不断缩小晶体管皮面尺寸提升算力。但如今，七纳米以下工艺撞上物理成本双重天花板， 这条路已经走到尽头。掏定律跳出传统思路，核心是时间缩微。希腊字母 two 代表电路信号十严，简单说，不执着把管子做更小，而是想尽办法缩短芯片内部信号跑完全程的时间。三大核心落地手段，三 d 堆叠加心力集成，把多颗功能芯片垂直叠放，拉近存储计算单元距离， 减少长线走线带来的延迟与功耗。国际折叠架构，能够芯片内部电路排布，优化信号传输路径，同等工艺下，直接拉高芯片密度与运算效率。进风装光互联，用光信号替代传统金属铜线传输数据，大幅降低高速运算下的发热损耗与延迟。 通俗对比，摩尔定律是在一层平面里拼命挤更多房间。掏定律是盖立体高楼，打通直达通道，用光代替电线，不用极致先进工艺，也能造出高性能信。 经过多款芯片量产验证，同等支撑下，芯片密度提升，能效大幅优化，彻底打开成熟金源厂的价值空间。二、韬定率和普通人产业息息相关的影响，国产芯片突破瓶颈，不再单一依赖高端光刻机 内存量二十八纳米、十四纳米成熟产线价值重估，半导体实现差异化换道超车。 ai 算力成本大幅下降。升腾等算力芯片依靠三 d 堆叠架构提升算力， ai 服务器大模型训练硬件成本持续下碳高费电子性能升级，手机平板芯片功耗降低，续航算力同步 提升，终端产品体验全面改善。车载工业芯片普及成熟工艺搭配韬定律架构，高性价比车规芯片、工业控制芯片批量落地，加速智能制造、自动驾驶普及整条产业链格局重构。 先进封装半导体设备，国产 e d a 高速光通信从配套环节升级为产业核心刚需赛道。掏定律，全产业链九家核心企业一、城电科技，全球头部封测厂商，自研高密度三 d 堆叠封装工艺，华为高端芯片主力封测合作方掏定律落地，核心在体二中心国际 国内成熟与先进金源代工龙头承载掏定律架构芯片流片制造，盘活国内成熟制成才能。三、北方华创半导体设备平台龙头， n d 堆叠所需薄膜刻时清洗设备核心供应商，多层芯片加工刚需设备厂商。 四、华大九天，国内全流程 e d a。 龙头，独家适配三维堆叠机精密架构的本土设计工具。掏定律，芯片设计必备软件。五、通付微电二点五 d 三 d 易购封装技术成熟 覆盖算力，消费类芯片封装，国内外客户同步破产。六中继续创高速光模块龙头，近封装光互联核心硬件供应商，为芯片提供低延迟光电传输方案。七、 华天科技 esv 三维集成电路量产能力完善，覆盖车规边缘 ai 芯片先进封装业务。八、中微公司高端刻蚀设备龙头，三 d 堆叠硅铜孔制造不可或缺的核心设备企业。 九、拓维信息，华为深腾产业链核心整机厂商搭载掏定律架构算力芯片落地 ai 服务器与算力服务 掏定律整体总结行业规则彻底改写，持续数十年的摩尔增长逻辑被打破，行业竞争重心从先进光刻转向风装、集成电路架构、光电互联等系统技术。国产半导体迎来差异化机遇，避开海外在先进制程领域的壁垒， 托国内完善的风测设备、成熟代工光通信产业基础，实现弯道突破，全产业链长期增量空间。从上游设计、软件制造、设备精源办公，到中游先进封装光互联器械，再到下游算力终端，全链条同步受益多场景长期落地，潜力 技术适配 ai 算力、消费电子、汽车、工业通信各类芯片，未来将持续驱动半导体产业长期技术迭代。产业现存挑战三 d 多层建核三维、 e d a 工具进风装、光电藕合等技术仍处在持续迭代阶段，工艺软件配套仍有长期公关空间。
55科技大白话
05:37查看AI文稿AI文稿华为发布的滔定律，依靠三 d 逻辑堆叠技术，成功突破了先进制成的技术壁垒，带来了很大的想象空间。 但这项技术落地也带来了一个无法回避的问题，就是芯片热密度大幅激增，成为了技术落地的核心瓶颈。 以下内容仅行业科普，不构成投资建议。为了彻底解决高热难题，华为搭建出一套完整的四维立体散热架构，分别是终端主动风冷风装及微通道液冷金刚石横向导热以及纵向 thermal t s v 导热技术。但在产业的角度来看， 整个散热赛道正在发生根本性迭代，行业正式告别传统被动散热模式，从普通的宏观散热升级到高精度的微观封装级散热，这也让夜冷设备先进散热材料的单机单柜价值量迎来快速提升的行业趋势。 首先，我们来拆解核心行业挑战，也就是逻辑折叠带来的热密度戴维斯双杀效应。华为韬定律的核心原理是时间缩微技术， 简单说就是把芯片原本横向长距离的信号走线，通过三 d 堆叠的方式纵向叠放， 大幅缩短信号传输路径，以此提升芯片性能，突破制程限制。但对应的功耗问题也随之而来，芯片 cpu 核心运算区域重叠之后，功耗密度会直接翻倍。 即便华为通过拓扑优化将芯片能效比提升了百分之四十一，设备整体的功耗密度依旧比普通非堆叠芯片高出百分之四十左右。这也意味着，过去行业通用的 vc 军热板石墨被动散热方案 已经触达物理极限，完全无法匹配如今芯片的高热流密度，行业想要持续发展，必然会全面向主动散热、新型高导热材料转型。针对这一行业痛点，华为从中端、封装材料、芯片四大维度完成了全链路的散热技术重构。第一， 终端系统级主动散热，也就是微型风扇加微泵液冷组合方案。这项技术已经落地在华为 mate 八十 pro max 风驰版 机型上。华为为了给散热模组预留充足空间，甚至取舍了一颗潜望式长焦镜头，足以体现高端机型对散热能力的刚需。从实测数据来看，这套方案有效解决了芯片高负债降频的问题，设备长时间录像的机身温度比同级别竞品低一点四度， 连续三小时直播后可温低三度，游戏场景下的帧率稳定性也提升了百分之十一，散热效果提升十分明显。第二， 封装级微通道液冷技术，实现芯片数项高效导热。华为在二点五 d 三 d chiplet 封装层之间集成了精密微通道结构， 通过注入孵化液完成数项导热，微通道宽度精准控制在零点二至零点五毫米，依靠超大换热面积实现高效散热。该技术的性能上限很高， 可支撑每平方厘米三百瓦到一千瓦以上的极端热流密度，彻底突破了传统风冷、普通水冷的散热极限，适配高端堆叠芯片的散热需求。第三， 材料级 c v d 金刚石散热技术，打破传统导热材料的物理上限。华为在芯片顶层搭载 c v d 金刚石散热层，负责芯片横向快速导热。金刚石拥有低热阻、低膨胀系数的特性，完美适配高功率芯片的热管理要求。数据层面，金刚石导热率达到两千瓦每米 k， 是铜材质的五倍，热阻相比铜降低百分之四十到百分之六十，可以让功率超一百瓦每平方厘米的高功率芯片核心温度稳定下降二十至四十摄氏度。第四芯片级 thermal t s v 导热硅通孔技术，在三 d i c 芯片内部专门设计了专属导热通道， 麒麟九零三零芯片侧面的铜柱就是典型应用这项技术可以直接将芯片内部深处堆积的热量快速导出至芯片表层，从根源解决内部积热问题。 随着华为这套四维散热架构落地，整个散热产业链的价值分布也被重新塑造，工艺升级让液冷系统价值大幅提升。传统单向冷板时代，单机柜价值大约四万美元，升级为微通道液冷方案后，单机柜价值直接提升至八到十万美元，产业增量十分明确。 接下来梳理本次技术迭代中四大核心受益产业链。第一个终端主动散热领域，含盖微泵、液冷散热、 vc 军热板。 核心产业逻辑，相关企业作为华为终端散热核心供应商，充分受益于主动散热方案在高端手机的规模化落地，渗透，终端单机散热产品价值持续提升。核心关联公司飞荣达、苏州天脉红日达。 第二个液冷驱动芯片领域，核心产品为压电微泵。驱动 i c。 核心产业逻辑，压电微泵具备小体积、低功耗、低噪音的优势，适配手机终端场景，随着主动散热机型渗透率提升，驱动芯片市场需求持续放量。核心关联公司，爱卫电子、南芯科技。第三个 先进散热材料领域，以 c v d 金刚石、金刚石复合材料为主。核心产业逻辑，金刚石是解决掏定律、高热流密度问题的核心材料，依靠 m p c v d 制备技术，高纯多晶金刚石材料正式迎来从零到一的产业化突破拐点。核心关联公司力量，钻石 四方达、中兵红舰、黄河旋风。第四个封装级液冷领域，核心产品是微通道水冷板。 m l c p。 核心产业逻辑，微通道水冷板需要精密铲齿、 高精度微通道加工工艺技术壁垒很高，是解决高端算力芯片热瓶颈的刚需产品，是封装工艺升级的核心增量环结合新关联公司，英维克、深林环境、银轮股份。
67洞察行研
02:12查看AI文稿AI文稿华为掏定律有两大误读，包括英伟达的黄仁勋这类的。西方半导体行业最大的困境就是跟还是不跟。我是功课大叔，理工视角看世界。 第一个误读，觉得掏定律就是芯片的堆叠，大错特错。芯片的堆叠是把两块成品芯片像夹心饼干似的拼在一起， 属于封装的技术，都十几年了。但华为的逻辑折叠是从芯片设计阶段就把电路化成多层，一次性制造出来，使三维架构的创新跟成品拼接根本不是一个维度，别再妄为一谈了。 第二个误读，说这是英特尔玩剩下的旧技术，误解太深了吧。因为它当年的三 d 芯片是把晶体管竖起来，比如 thin f e t， 目的是省电，减少漏电。华为的逻辑折叠是把整层逻辑电路往上叠，核心是缩短信号的传输路径，减少信号的词眼，一个省电，一个提速，技术路径和目标完全不一样。 为了实现超电率的逻辑折叠，华为不是只搞了个概念，是全电路，打通了自主开发零息架构的三维设计工具， 联合国内工厂磨了六年的原子机的制造工艺，还布局了三百八十一款芯片的专利主证专利设计工具、专属制造工艺。三道壁垒，别人想抄都难。 这套成熟制程加架构创新的路线，给国产光刻机的突破争取了至少十年的窗口期，直接重构了芯片赛道的竞赛规则。 面对这种完全不同的发展路径和体系架构，西方在半导体产业上的话语权丢了，西方不是不懂，你可以想象英伟达、台积电、英特尔、阿斯麦尔这些公司类型的错综复杂的情绪 跟吧，华为已经走在前面很远了，有点跟不上。那不跟呢？因为依靠摩尔定律提高性能确实已经触到了天花板，未来发展的潜力非常有限，所以不跟也不行。 到底是跟还是不跟呢？评论区发表您的看法，点赞、转发、收藏，理工视角看世界！
49工科大叔说
04:08查看AI文稿AI文稿各位，当你还在为中国买不到最顶级的 euv 及紫外光刻机而焦虑的时候，华为刚刚悄悄干成了一件足以改变全球芯片规则的惊天大事。 就在二零二六年五月二十五日的国际电路与系统大会上，华为半导体掌舵人何庭波正式发布了一项震惊全球科技圈的新准则，韬定律。 国内权威媒体直接惊呼，这堪称国产芯片领域的 deep sea 时刻。为什么这么震撼？因为过去大半个世纪，全世界半导体都在给摩尔定律打工，拼了命把芯片往更小纳米做。 但今天，华为直接掀了桌子，用中国人自己发明的定律，给全球半导体指明了一条不完全依赖最先进光刻机也能直达顶尖性能的新路。这是一个信息密度极高的硬核科技大瓜，今天我们用三分钟彻底讲透这项大国重器。 首先，什么是滔定律？滔，也就是物理学里代表时间长数的希腊字母滔。过去的摩尔定律，核心逻辑叫空间缩微。简单说就是把晶体管越做越小，从二十八纳米一路拼到三纳米。 但现在的痛点是撞上了物理墙和经济墙，晶体管快缩到原子极限了，而且研发一颗顶尖芯片的成本已经突破十亿美元，越小反而越贵，连地主家都没有余粮了。既然空间走不通，华为说，那咱们就拼时间。这就是掏定律的核心， 从缩小几何尺寸彻底转向压缩信号实验。未来衡量芯片牛不牛的首要标尺，不再是你是几纳米，而是你完成一项任务需要多少时间。 既然晶体管变小遇到了瓶颈，那我就通过架构创新，让晶体管之间传输信号的距离变短、速度变快，用时间换空间，那掏定律到底能干什么？ 注意，这绝不只是一篇学术论文，华为已经默默干了整整六年，它的核心杀气叫逻辑折叠。逻辑 folding 技术。 简单来说，就是把原来平铺在二维平面上的电路，通过先进的三 d 堆叠、光电、供风装等技术折叠起来，让信号跑的更短更快，横跨器械、电路、芯片到系统四大层级，实现了破圈的性能增长。效果有多恐怖？数据说话， 过去六年，华为已经按照这个定律成功设计并量产了整整三百八十一款芯片，覆盖千行百业。到今年二零二六年，华为芯片的晶体管密度已经飙升到了每平方毫米二点三八亿个，直接对标国际大厂三纳米节点的密度水平。 今年秋季即将发布的麒麟芯片就已经用上了这项技术。更狠的是，华为定下目标，到二零三一年，晶体管密度将突破每平方毫米四亿个以上，达到等效一点四纳米制成的恐怖性能， 并且在二零三零年前让超级计算机群 super pad 的 总算力狂飙一百二十五倍。韬定律的横空出世，对国家经济和战略博弈的影响是历史级的。第一，它是底层逻辑的反卡脖子， 以前别人卡我们先进光刻机就像掐住了我们的咽喉。现在华为用系统级的时间缩微架构直接开辟了第二赛道，不卖给我 euv 光刻机没关系，我用成熟制成一样能做出综合性能相当的高端芯片。 第二，稳固中国在 ai 大 模型时代的算力底座。 ai 发展极度渴求算力，华为的路线图保障了中国人工智能，算力以每年三点三倍的速度复合增长，再也不怕在 ai 革命中被别人断供掉队。 第三，引爆全新的半导体经济产业链。滔定律一经发布，国内资本市场直接沸腾。这意味着中国半导体将不再盲目跟风西方疯狂烧钱的纳米游戏，而是利用我们强大的产业链协调能力，走出一条低成本、高效率的全新产业升级曲线。 从被西方制定的摩尔定律牵着鼻子，走到用韬定律给全球科技圈立下新规矩。华为用硬核实力证明，越是打压，越是封锁，越能激发出中国走自主创新道路的恐怖潜能。没有退路，就是胜利之路。给华为点赞，给中国科技点赞，我们下期见！
41九天息壤
05:40查看AI文稿AI文稿在二零二六国际电路与系统研讨会上，华为正式提出韬定律这一概念，迅速成为半导体行业焦点，资本市场也第一时间做出反应，精元代工、先进封装、 伊达等相关板块集体上涨。相比先翻摩尔定律，更准确地说，抛定律为芯片产业提供了一条新的发展思路。过去几十年，全球半导体产业始终遵循摩尔定律，即不断缩 小以获得更高性能， 但随着制程不断逼近目标极限，每前进一步五、 继续依赖先进之城已越来越困难。对于中国半导体挑战更加明显， 先进工艺不仅设计技术突破，还受制于设备、材料、供应链等多种因素， 因此，仅依靠制程升级已难以成为唯一的发展路径。华为提出的滔定律， 核心思想就是将竞争重点从几何缩小转向时间优化，其中套代表电路中的时间长数，数值越小意味着信号传输越快，系统效率越高。 换句话说，与其一味追求晶体管更小，不如通过芯片架构优化、三维集成、先进封装、软硬件协同等方式提高整个系统的运行效率。可以把芯片理解成一座城市，摩尔定律相当于缩短道路压缩间 距，而掏定律则更像 车辆运行效率大幅提升，即使道路没有变短，整体通行能力依然能够显著增强。华为 t 一 点四纳米性能这里真正值得关注的并不是一点四纳米， 而是等效两个字。他强调的是利用系统及创新，在成熟制程基础上实现接近先进工艺的整体性，而不是单纯依赖制程突破。事实上，国际半导体行业近年来也在朝着类似方向发展。 c h a p l 一 体三体封装、易购集成等技术不断成熟，都说明未来芯片性能越来越依赖系统系统，而不是单颗芯片本身。对于投资者而言，更值得关注的是产业价值将向哪些环节重 塑？先进封装未来芯片性能越来越依赖多芯片组合和高 功率，而开始直接影响芯片性能， 有望从传统风格厂商逐步向系统集成 平台升级。其次是一代设计软件，随着芯片进入三维集成时代，设计复杂度成倍增加，需要同时模拟热销银、机械硬 币、信号完整性等多个物理过程，没有先进一代工具，复杂芯片几乎无法完成设计。因此，华大、九天、 盖伦电子、广利微等国产一大企业的重要性也将进一步提升，其价值不仅体现在国产替代，更可能成为未来芯片设计的重要基础设施。与此同时，底层设备和材料的重要性并不会下降，无论采用哪种 技术线，最终仍然需要制造能力作支撑， 以及安吉科技等材料企业依然是产业升级不可缺少 的，反而拥有更高的技术壁垒和客户异性。此外，测试验证的重要程度 同样会上升，多芯片集成之后，系统稳定性、散热性能长期可信，都需要更加完善的测试体系支撑， 因此，精测电子等测试设备企业也有望持续收益。当然，新技术路线并不意味着所有相关公司都会同步收益，真正值得长期关注的是那些具备核心技术、客户认证以及规模量产能力的企业， 而不是短期概念炒作。从更深层次来看，抛定率代表的不只是一次技术创新，更是一种产业竞争模式的变化。 过去，中国半导体更多是在先进之城上追赶国际领先企业， 设备、材料以及软硬件协 同，比拼的不再只是单点技术，而是整体创新能力。因此，抛定率真正的意义 并非简单取代摩尔定律，而是在后摩尔时代探索一条新的发展道路。从追赶先进走向定义规则，或许才是中国半导体未来最值得期待的变化。
03:18查看AI文稿AI文稿大家好，欢迎来到本期深度测评，今天我们聚焦半导体行业的新变格，内容会从技术原理讲到投资机会，最后会分享相关标的情况。如果大家有想了解的其他行业题材，也可以留言告诉我们小雅今天要聊的半导体新趋势主要包含哪些方面。 现在看到的图一列出了本期的核心内容，包括滔定律，如何重构半导体眼镜范式、逻辑折叠架构的技术原理，系统三 d 封装的突破，还有 a、 o、 d 工艺设备的国产替代机遇。最后会分享各股盈亏比数据和投资主线。这个滔定律听起来很专业，到底是什么意思？现在看到的图二，其实是对题材的核心定义。 简单说，韬定律是以特征时间长、数、 time 为核心，突破了原来摩尔定律的物理瓶颈。打个比方，原来芯片性能提升像贪大饼，平面上增加晶体管儿，现在变成盖高楼，通过晶体管、电路、芯片、系统四层协调优化，实现全站时间缩微。其中关键就是逻辑折叠架构， 用三 d 垂直堆叠，让同工艺节点性能直接跃升，再配合系统三 d 封装的混合建核技术，实现原子级的互联。那这个新技术有哪些实际亮点？对投资来说，哪些数据值得关注？ 现在看到的图三，先看性能突破，麒麟二零二六芯片已经验证，晶体管密度提升百分之五十三点五，主频达到三点一千兆赫兹，这相当于同样大小的芯片，运算速度快了近一倍。 工艺上， a、 l、 d 原子层沉积成了三 d 封装的刚需工艺，就像给芯片做纳米级装修，必须精细到原子级别。这么看， a、 l、 d 设备的国产替代空间应该不小吧？ 未来技术迭代节奏如何？错！这正是选择标的时要重点考虑的性价比核心。现在看到的图三显示， a、 l、 d 设备国产化率还不到百分之三十，替代空间超百亿。 而技术迭代方面，二零二六到二零三五年，晶体管密度有望突破四百 mt trillion 平方，这意味着未来十年设备需求会持续释放，谁能抢占技术高地，性价比优势就更明显。刚才提到各股数据，具体有哪些关键指标能帮我们判断标的价值？ 现在看到的图四是由量化大数据分析系统提供的龙头股核心数据。最值得关注的是两个信号，震仓信号，平均盈亏比十点八，四比一，最高单次达到十九比一，相当于冒一块钱风险能赚十九块。库存加信号二十五次出现，累计净贡献百分之六百七十六点零六。 简单说，盈亏比就是预期收益和风险的比值，数值越大，单位风险带来的收益越高。那具体有哪些标地在 a、 l、 d 设备领域有布局？现在看到的图五列出了三个方向的标地， 比如股票 a 主攻高深宽比金源沉积的 f t 三百 t 系列、 a、 l、 d 设备，股票 b 的 polaris a 系列，覆盖逻辑和存储全制成需求。股票 c 的 ultra furnace 系列则适配先进封装的 a、 l、 d 工艺。这些都是技术路线比较明确的方向。投资这类题材需要注意哪些风险？现在看到的图六提示了几个核心风险点， ai 应用落地不及预期会影响需求，终端需求疲软可能让设备采购推迟，新技术研发进度如果滞后会错失窗口，地缘政治也可能扰动供应链。当然， a、 l、 d 设备国产替代不及预期也是需要警惕的。最后想提醒大家，投资不能只靠听消息追热点，真正能解开市场迷雾的是数据， 比如刚才提到的盈亏比、国产化率这些量化指标。如果大家有其他想深入了解的行业题材，欢迎留言索取。当然，市场有风险，投资需谨慎。本期内容仅做知识分享，不构成任何投资建议，我们下期再见！
04:49查看AI文稿AI文稿最近经常听见有人问说，谁能给我讲讲什么叫滔定律啊？谁能给我讲明白？我我我， 虽然我不是什么都懂，但是我什么都爱打听啊，我打听明白了，我就能给您讲明白。这滔定律啊，是华为公司负责半导体业务的总裁前不久呢，在演讲的时候发布的。 这掏定律一发布，引起了特别强烈的社会反响。有人就说，有了这掏定律，不但解决了我们芯片被卡脖子的问题，而且以后呢，对于这个全球的芯片产业来说，那都是思路打开，格局打开，有了新的发展方向。那这是个什么定律呢？怎么这么牛呢？ 咱先说说他为什么叫滔定律，这个和牛顿定律和阿基米德定律还不一样，不是用科学家的名字命名的，也不是有一个叫什么滔的，科学家发明了一个定律，所以叫滔定律。这个滔呢，是希腊字母滔的音译，我们找一个汉字来对应他。 那这个字母掏它代表什么呢？代表一种时间长数。什么是时间长数呢？就是物质从一种状态变化为另一种状态所需要的时间。掏值越大，代表用的时间越多，也就越慢。 举一个简单的例子，比如说一杯热水，它是放在保温杯里凉的快呢？还是放在敞口的玻璃杯里凉的快呢？那显然是放在这个敞口的玻璃杯里凉的快呀，所以它的值呢，就更小。所以可见这个掏定律它是研究速度问题的。 我们的电脑、手机确实拼的是速度，只有计算速度越快，我们在追剧打游戏的时候，它才能不卡。那这个计算速度依靠谁呢？依靠芯片在哪呢？在电路板上。 电路板在哪啊？您把这电脑打开，就会看到一块绿色的电路板，这上面有小指甲盖。这么大的一块晶片，那就是芯片，芯片上有什么呢？有晶体管，还有金属导线。让人难以想象的是， 这么小的一块晶片上竟然有上百亿个晶体管，那个金属导线有我们的头发的万分之一那么细，这也太小了， 他不是生来就这么小，早期的计算机有几间屋子那么大，为什么呀？因为电路板大，后来呢，随着科技的发展，这晶体管呢就越做越小。这么小晶体管是怎么做到这个芯片上去的呢？靠光刻机，按照设计师的思路精密排布。总之呢， 晶体管越多，计算的速度就会越快。比如说你拿起手机戳一下，你等于给了这个手机一个指令，那他怎么样能尽快的把你这个指令完成处理好呢？ 您可以把这个芯片想象成一个大工厂，您的这个指令呢，就是已经生产出来的产品，那怎么把这个产品更快的速度运出去呢？ 就要建很多的传送带流水线，流水线旁边还会有工人。那以前咱们的思路呢，是说挤挤，再挤挤能建更多的传送带，这不速度就更快了吗？ 有人呢，就研究发现，说几乎每两年这个芯片上的晶体管的数量就会翻一倍，这是著名的摩尔定律， 它讲究的是几何微缩，要知道这种做法它是有天花板的，因为总有一天你在这个芯片上塞不下更多的晶体管了。而且我说的这个总有一天，现在已经来了，到了二零二六年，这个几何微缩这条路几乎已经走不通了， 这个时候怎么办呢？滔定律来了，滔定律说，既然空间我们卷不动了，我们就卷时间卷效率，看看怎么样能把这个信息运送的最快。 那么你可以想象，以前的这个厂区呢，它是平层的，现在把它变成立体的，底下挖地铁，中间铺高速，上面架高架，然后这个上下层之间呢，给它装上电梯，让这个路径更短，路径更顺畅，这样传送的不就更快了吗？ 可以说他是从物理学向管理学方面的转化，以前考验的是光刻机，现在考验的是设计师，用专业的话讲，这叫逻辑折叠。有人一想说，这逻辑折叠听起来好像也不太难，难道只有我们想得到，别人想不到吗？ 不是别人想不到，是别人没有我们压力大，咱们的芯片产业起步晚，而且又总被卡脖子，已经无路可走了，必须另辟蹊径。可是话又说回来，虽然他们想得到，虽然他们呢也有所实践，但是咱们就厉害在咱们可以把它量产， 预计到二零三一年，运用掏定律，咱们就可以生产出具有国际水平的高端芯片， 这个高端芯片呢，不用经过空间的压缩，就能达到相当于晶体管密度一点四纳米的水平。抛定率厉害吧？我给您讲明白了吗？欢迎您来评论区和我一起探讨。
2879主持人元元
09:07查看AI文稿AI文稿为什么坚定看好先进封装啊，以及掏定律的出现，会对先进封装和半导体产业链带来哪些投资逻辑？ 今天一条视频讲清楚掏定律和先进封装的上下游产业链逻辑。掏定律呢，简单说就是过去芯片迭代主要是把晶体管越做越小。 那现在呢，半导体产业正在多看一部，让信号少绕路、少等待、少转换，让计算结果更快出来。 传统半导体看摩尔定律啊，核心是缩小尺寸，七纳米到五纳米到三纳米，数字越小，晶体管越密，性能越强。但这条路呢，越往后越难， 设备成本、工耗量率都会成为限制，尤其是在 uv 光刻机受限的背景下，继续单纯追先进制程，难度更大。套定率换了一个角度，芯片真正要解决的问题不只是晶体管有多少，还包括信号传输要多久， 数据等待要多久，系统协调要多久。只要能缩短信号路径，减少等待，降低延迟，系统性能就还有提升空间。打个比方啊，过去呢， 芯片像是在一张平面地图上修路，目标是把房子盖的更小更密。掏进去呢，更像是把平房改成高楼，让原本要绕远路的信号可以上下直达，路短了，等待少了，速度自然就上来了。 所以呢，掏进率不是一个单点技术，而是一套半导体系统工程方法。它从晶体管、电路、芯片架构、先进封装到 ai 系统互联，都围绕一个目标展开。 压缩时间，提升效率。掏定律的核心是把半导体进步的评价标准从几何尺寸缩小，扩展到时间长处缩小，这里的时间可以简单理解为信号从一个地方传到另一个地方需要多久？ 信号内部连线太长，存储离计算太远，芯片之间协议转换太多、服务器之间通信太慢，都会拖累最终性能。所以呢，掏定律主要分为四层啊。第一层，晶体管 通过 g a 高 k 材料应变工程等方式，继续降低晶体管本身的开关延迟。这个方向呢，仍然离不开先进制造工艺。 第二层是电路，重点是减少 r c 延迟，也就是信号在金属连线和继制中传输时产生的损耗。这里呢，会用到更低电阻材料、低介电材料以及逻辑折叠混合键和 t s v 等技术。第三层是芯片， 通过三 d 堆叠、 hbm 片上互联以及 chiplet 等产业方向，把计算单元和存储单元放得更近，减少算力等数据的时间。第四层是系统， 通过统一总线、超节点、进风、装光引擎等方式，减少芯片之间、服务器之间、机柜之间的数据传输延迟。 ai 算力越大，系统及互联越重要。 这里呢，要特别说明，掏定律并不代表先进制程不重要，先进制程仍然决定芯片的底层密度、 功耗基础和性能上限。掏定律真正的意义是在先进制程成本上升、编辑收益放缓、外部约束增强之后，把性能提升，从单一制程节点扩展到制造分装、互联架构和系统协调。 换句话说，它不是让产业绕开先进制程，而是在先进制程受限或者说制程红利变弱的情况下，寻找更多提高系统效率的方法。那么，掏尽虑对产业有哪些影响？ 第一个影响是先进封装的重要性继续上升。如果性能提升越来越依赖三 d 堆叠、逻辑折叠、混合键合和 t s v， 那 么封装就不再只是最后一道加工环节，而会成为决定芯片性能的重要部分。 以 coos 为代表的二点五 d、 三 d 先进分装、 chipl、 t s v 混合键和 hbm 相关分装能力都会被市场重新关注。 第二个影响是半导体设备需求会发生变化。过去市场最关注光刻和先进制程设备，它定率强调三 d 集成之后呢，刻蚀、薄膜、层基清洗、电镀、 c m p。 剪薄键、合解键合 检测测试等设备的重要性会提升，尤其是 t s b。 课时低温见盒金元级分装设备是这条路线能否量产的关键支撑。 第三个影响是材料环节会有增量，新进分装越复杂，对材料要求越高。光刻胶、电镀液、底部填充胶、临时见盒胶、 环氧塑封料、硅微粉、 c m p。 抛光液、把材、低介电材料都可能受益于分装层数提升和互联杂度提高。第四个影响是 e d a。 设计工具有升级， 传统 e d a 呢？更多服务二维平面芯片设计、多层堆叠之后呢？要解决三维布局、不显垂直互联、热管理、持续收敛、功耗完整性等等问题。 未来三 d 原生一叠分装设计、一叠良率分析工具会成为重要的基础设施。第五个影响是测试、检测和量测重要性上升。 先进分装越复杂，良率管理越难，传统芯片更多是单颗芯片测试，但三 d 堆叠之后呢，一个小缺陷就可能拖累整个分装模组。因此 金元级测试、箭盒前检测、箭盒后检测、封装后测试、可信验证和缺陷测量都会成为三 d 集成路线里的关键配套。 第六个影响是热管理成为核心瓶颈。芯片从平面走向立体之后呢，信号路径缩短了，但是热量也更加集中， 多层有原新面对接之后，内部热量不容易散出去，频率、寿命和稳定性都会受影响。未来这条路线继续推进，不只是分装厂和设备厂的事情，也需要散热材料、热气面材料分装、散热结构和液冷系统同步跟上。第七个影响是光互联和系统互联地位上升。 ar 数据中心的瓶颈已经不止在单颗芯片，性能芯片之间、服务器之间、机柜之间的传输效率也决定整体算力。释放镜封装、光引擎、 cpu 归光、高速连接、统一总线会成为长期方向。 也就是说，掏金率最终能否实现，主要环节还是先进封装。而且先进封装会带动一整个上下游产业链，像半导体设备中的刻蚀、薄膜清洗、电镀嵌合、 t s v 光刻等等 检测与测量中的良率管理、金元测试、封装后测试、可靠型验证和缺陷检测、材料环节，光刻胶、电镀液、嵌合胶、塑底胶、硅微粉、抛光液、靶材以及 e、 a d 设计。热管理 先进封装是一个很长很大的赛道，不单单只有代工一个产业受益。但这里呢，也要注意两点，第一， colos 是 台阶的封装体系名称，国内公司更多是先进封装类 colos、 chipboard 或者呢？二点五 d、 三 d 封装能力，印刷不能简单等同。 第二个，不同环境的受益节奏不一样，先进封装、半导体设备、关键材料更容易形成短期市场映射和主题，关注 e d a 检测测试、金源制造偏中期验证光护脸和热管理空间更大，但兑现节奏取决于 ai 系统架构升级和客户导入进度。 第四个，还要看清几个硬约束。掏钉率听起来很有想象力啊，但是半导体产业最终看的是量产能力。第一个硬约束是成本，多层堆叠混合建和 t s v。 先进分装都需要更复杂的工艺流程，如果成本压不下来，就很难大规模普及。第二个硬约束是量率， 对接层次越高，工艺环节越多，任何一个环节出问题都可能影响整个模组混合间合量律、 t s v 可信金源撬取、 热引力控制都是产业化必须跨过去的门槛。第三个约束是可信芯片，不是只要跑得快，还要长期稳定运行，尤其是 ai 服务器、通信设备、车规芯片对寿命、稳定性和一致性的要求都很高。 所以呢，掏定率短期更像是半导体产业链的一次重要催化，中期要看设备、封装、材料订单能否兑现，长期呢，要看系统架构能否规模化落地。第五个，后续判断掏定率是否真正从概念走向产业，要重点看四个指标， 第一，逻辑折叠相关芯片是否真正量产并形成稳定出货。第二个，混合件和 tsv 三 d 堆叠产线量率是否持续提升。第三个，相关设备和材料订单是否出现明显增长。第四个， a i。 产业中的统一总线、进风装光引擎、超节点架构是否进入规模化部署？只有这些指标连续验证，产业链重构才有正式基础。总结来看，掏定律的意义不在于马上取代摩尔定律，而在于把产业链的注意力从只看制胜节点拉回到系统效率。 他给国产半导体打开了一条新的观测路径，但最终能不能变成产业趋势，仍然要由量产、量率、成本和客户订单来验证。
2293王馨（专注巴菲特逻辑理念）
08:54查看AI文稿AI文稿今天聊一下华为套定律背后的系统科学。如果我告诉你，沿用了整整六十年，主宰全球半导体行业，我们所有人熟知的摩尔定律已经走到了尽头，而华为给出了后门时代全球芯片行业唯一的全新解决方案，你敢信吗？今天我们就从系统科学的维度来聊一下 华为套定律背后的系统科学。让数据说话，让测试更精准。欢迎来到测试进化论，华为半导体负责人何丁波正式发布顶级行业论文，有 多层电子系统的时间尺度理论，并且在 h fe 国际电路与系统顶级会议 s c s 二零二六上公开抛出了一套颠覆性的全新技术范式套缩放理论，也就是全网热议的华为套定律。 毫不夸张的说，这篇论文的问世，直接推翻过去半个多世纪芯片行业的底层发展逻辑，靠重新定义未来十年甚至二十年全球芯片和算力产品的竞争核心。在解读套定律之前，我们先搞明白一个核心问题，为什么现在的半导体行业普 后期需要一套全新的发展规则？相信大家从小到大听到最多的一句话就是，芯片性能越强，制成工艺要越先进，晶体管尺寸要做的越小。过去六十年，整个行业的所有人都在思考一件事情，缩小晶体管，从几十微米一路卷到如今的三纳米、两纳米。 依靠摩尔定律，半导体行业靠着这种几何尺寸微缩的模式，也实现了指数级的性能增长，造就了如今的数字科技时代。其实我们细想了一下，缩小几何尺寸的目的是什么？是同等空间下放下更多的晶体管吗？ 不对，其实本质还是把信号的传输距离缩短，但现在这套所有人默认的铁律已经几乎失灵了。 几方面原因，第一是物理极限锁死了他的上限，随着质成逼近于原子级别，再往下缩小，筋力管尺寸技术难度呈现几何倍数的暴涨，光刻、刻蚀等工艺早已经触碰到了物理的天花板。第二，成本接近于失控内卷，毫无性价比。 现在一款顶尖先进制程的芯片，单单设计成本就突破十亿美金，更关键的是，行业已经出现了反向背轮，越先进的制程单位经济化的成本不降反升，性价比、性能收益微乎其微。第三，也是最现实的一点， 避源避雷。对于包括像华为在内无法自由获取顶级 uv 光刻机的企业来说，单纯靠先进制程这条路从一开始就被彻底堵死。 简单总结一句话，靠微小尺寸换性能的时代已经彻底结束。问题来了，既然走到头了，未来整个行业该往哪个方向走呢？华为的套定律给出了终极的答案。 首先，我们先来说说掏啊掏是个时间长数，也是掏定律名字的由来，它代表信号切换的状态，系统完成一次指令所需要的时间。掏数值越小，芯片响应的速度就会越快，效率就会越高。而华为掏定律的核心逻辑呢？一句话就能够概括， 告别空间的一卷转向，时间优化芯片的竞赛，不再是比谁做的更小，而是比谁能够让信号跑得更快，耗时越短。 这两者有什么区别？这里我帮大家来去拆解一下摩尔定律的本质。过去我们一直认为摩尔定律的核心缩小晶体管，但是本质上 它只是个手段，它不是目的。工程师把晶体管做小，缩短芯片布局的距离，终极的目的就是降低信号的延迟， 减少系统的无效等待时间，压缩整体的响应时间。说白了，传统摩尔定律本质就是靠缩小空间来换取时间，而它定律跳过了融于手段，直指问题的核心。 既然最终目标是压缩时间，我们为什么还要死磕尺寸？为什么不直接把时间当做芯片设计系统优化的唯一核心指标呢？ 这也是自 dana 的 缩放理论问世十几年来，全球首个能够贯通晶体管电路、芯片数据中心全层级的计算站的统一优化原则。 在这套全新范式里面，从皮秒级别的晶体管的开关延迟到秒一级的超大型 ai 数据中心的任务响应，十二个数量级的跨度啊，全部都是以时间长数掏来作为统一标识。 所有工程师不再各自为战，所有人的优化目标只有一个，想尽一切办法降低全链路的透支。很多人会认为这是一个全新的概念，其实不然，华为早已经 完成了量产级的落地验证，并且拿出了实打实的行业黑科技。论文中也公开了两个成熟落地方案，覆盖了移动端和 ai 算力两大核心赛道。第一个就是面向手机 soc 的 logic folding 逻辑折叠技术，这项技术它不再需要去提升制成，不再需要全新的光刻机，在现有工艺节点条件下就能够实现性能的飞跃。因为传统芯片是二维平面的，利用逻辑电路、存储电路就平铺在它的单层晶圆上， 过长的布线会导致大量的无效延迟和功耗。而逻辑折叠技术呢，打破了平面限制，把数字模拟存储垂直堆叠在多层主动结构中，用超细间距的混合键和来缩短信号的路径。 华为在麒麟二零二六平台上已经完成了实测，数据也相当震撼，同等支撑下，晶体管密度也直接暴涨百分之五十五，处理器的能效也直接拉升了百分之四十一， cpu 的 最高主频也提升了百分之十三， 布线长度减少了百分之三十，时钟的无效损耗也降低了四分之一。有了逻辑折叠，哪怕永远不更新制程，手机芯片也能够持续迭代升级，打破先进制程的封锁。 第二个就是面向 ai 数据中心的全套三 d 折叠解决方案。当下 ai 大 模型最大的痛点从来都不是算力不够，而是数据搬运成本太高。 行业数据显示，大型 ai 级群百分之八十的能耗都浪费在芯片机架之间的数据传输上，而非计算本身。针对这个行业通病，华为打造了三维一体的优化体系，统一总线 ianlifeibs， 进风装光互联的 high one， 再搭配 3 d 立体折叠架构。 统一总线也抛弃了繁琐的多层协议展，将跨芯片的通信延迟从微秒级压缩到百纳秒级，性能也暴涨了百倍以上。台湾光互联也解决了传统的铜缆瓶颈，因为单模块的宽带做到了八 t 比， 三 d 折叠也重构了易购封装，破解芯片算力和宽带的几何增长矛盾。按照华为的规划，依靠这套掏缩放体系，在二零三五年， ai 硬件系统的整体集成度将实现超一百倍的跨越式增长。 所以说，它的诞生，带来的不只是两项新技术，更是整个半导体行业的竞争逻辑的彻底重构。过去评判芯片的强弱，我们看纳米制成，看晶体管密度，看它的单点峰值算力。未来评价科技企业的实力， 核心标准只有一个，谁更擅长优化压缩全系统的时间长处就是投。这就意味着，未来芯片产业的战略中心会从光刻机先进制成逐步转向三维封装、 高速互联、存算融合系统架构设计。简单来说，单一硬件制成的内卷时代已经落幕，全链路系统工程的时代正式来临了。同时，这套理论呢，也完美适配了我国的云网算控一体化的算力战略。 全国一体化的算力网络，本质上就是一个超大层级的电子系统。未来算力竞争比拼的不再是算力资源的总量，而是全网的端到端的时间结构优化的能力。 贯半导体六十年的发展历史，每当行业陷入了瓶颈，都会诞生全新的革性理论。如果说摩尔定律是西方半导体产业主导时代的代名词，以后以时间为核心的韬定律就是后门时代中国科技界给出的全新答案。 他打破了海外厂商依靠先进制程、高端光刻机来铸就的技术壁垒，给全球所有受制程限制的科技界 开辟了一个全新的突围赛道，没有永远不败的定律，只有不断向前的技术。在我看来，掏定律的最大意义从来不是超越谁，而是证明芯片突围 从来不只缩小晶体管这一条路。大家是如何看待华为推出的掏定律的？欢迎评论区留言讨论，我们下期再见！
133测试进化论
00:54查看AI文稿AI文稿探针卡的限阶段和套定率相关性最强的题材套定率使用成熟制成，堆叠出先进性能，那这种多层立体堆叠意味着呢，如果任何一层存在为小缺陷，整颗封装好的昂贵三 d 芯片将会直接报废。 为了避免这种风险呢，必须进行极其严格的已知合格芯片测试，这就导致呢，单核芯片的探针卡消耗量和测试时长从倍数级的到暴涨。而对于淘定率而言呢，探针卡，尤其是十万根针级别的高端探针卡属于关键的半导体环节， 这种环节呢，长期来讲要使国产供应商，这就给了相关企业提供了一个重大的潜在机会。而且呢，高端探针卡 并非即插即用的标准件，而是需要根据芯片设计图纸高度定制的消耗性贴标产品。在早期研发阶段呢，就要深度绑定这种技术与数据的底层协调，使得其他竞争对手很难短期内切入并且占领份额。
107会思考的芦苇
03:35查看AI文稿AI文稿最近，滔定律引发了不少讨论，有人把它看成国产芯片探索新路径的一个信号，甚至进一步理解成先进制程，是不是没那么重要了？ 但很多人不知道的是，滔定律提到的逻辑折叠、三 d 堆叠、先进封装、互联优化这些方向，并不是今天才出现类似的技术路线，全球半导体企业已经探索了多年。所以这件事真正值得关注的不是滔定律能不能取代摩尔定律，而是两个更现实的问题， 它到底能解决什么？又不能解决什么？关注财经社牛，看懂时代潮流。要理解这个问题啊，得先说清楚摩尔定律。很多人一听 摩尔定律，会以为它是一条物理规律，或者某种具体技术，其实都不是。它更像是半导体行业过去几十年形成的一条经验观察， 就是，一块芯片上的晶体管数量大约每十八到二十四个月翻一倍，同时成本也跟着下降。过去啊，芯片行业很大程度上就是沿着这条路往前走，把晶体管越做越小，同样面积里塞进更多晶体管，性能和能效也就有机会提升。我们经常听到的二十八纳米、十四纳米、七纳米、五纳米、三纳米，都和这条路线有关。 只不过呢，越往后走，越接近材料和制造精度的极限。但这不是说先进制程就走不下去了。事实上，按照国际先进制程厂商公开的技术路线， n 二工艺已经在二零二五年第四季度进入量产， a 十四节点也计划在二零二八年量产， 只不过继续缩小制成背后的研发成本、制造难度、良率压力也在上升，经济红利确实没有过去那么明显了。所以这几年半导体行业一直在讨论一个问题，当芯片越来越难，只靠做小来提升性能， 还能从哪里继续挖效率？这时候，抛定律提出的是另一种观察角度，那就是芯片进步能不能不止看制成，而是通过逻辑折叠等技术，把信号传输时间缩短，实现半导体与电子系统的持续演进。 这句话听起来有点抽象，翻译成大白话就是，数据在芯片里跑，能不能少绕点路？信号从一个模块传到另一个模块，能不能少等待？ 芯片和芯片之间通信能不能更快更省电？你可以把芯片比作一座城市，摩尔定律更像是把楼越盖越密，让同样面积住进更多人。抛定律更像是重新规划道路、地铁和高架，让人流、车流跑得更快更顺。 而这件事放到 ai 时代就更关键了，因为 ai 计算怕的不只是芯片算的不够快，还有数据送不过来。此外，内存跟不上、数据搬运慢、芯片之间通信效率低，都会造成算力浪费。所以你会看到，这几年整个行业都在重视先进封装、 hbm、 光互联这些方向。 说白了，不只是让芯片算得快，还要让数据送得快，这样整套系统才会更高效。不过这里有一个地方一定要说清楚，抛定率不是一条绕开先进之城的捷径。为什么你可以这么理解啊？ 如果把芯片比作一辆车，先进制程就像发动机系统，效率更像是变速箱、轮胎和风阻优化，你把车调的更顺，当然能跑的更快更省油，但如果别人的发动机本来就更强，同时也在优化变速箱和轮胎，那他的优势依然存在。 放到芯片里也是一样，你用普通制成去做堆叠，做互联优化，别人用更先进的制成也可以做堆叠和互联优化。所以韬定律不能简单理解成有了它就不需要先进制成了，它更像是在制成越来越难、越来越贵的时候，通过结构设计、封装互联和系统协调，继续把芯片效率往上推。 至于韬定律能不能成为行业通用路径，还要看后续产品量产成本和产业链配合。但它至少说明一个趋势，未来芯片竞争不能只用几纳米一个指标来理解。关注财经社牛，勇攀财富高楼！
5733财经社牛养成记
03:00查看AI文稿AI文稿被刷屏了吧，知道是什么意思不？看不懂没关系，今天混子哥带你来盘一盘华为掏定律。话说拆开我们的智能手机，能得到这样一块板子，叫电路板，上面密密麻麻分布着各种原件，其中还有个最金贵的叫芯片， 没他你手机就是个砖头，把芯片黑壳敲掉，露出里面真正干活的核心叫集成电路。把集成电路放大，从侧面看，长这样再放大就会发现，芯片其实就两层，上面一层金属导线，下面一层晶体管。这个晶体管可不得了，它大概长这样，跟俄罗斯方块似的。 一个芯片里，晶体管越多，芯片算力越强，通常一枚小小的芯片里能有上百亿个晶体管。这么多晶体管，具体都看啥？你可以这么理解，晶体管等于快递站，当你点开手机的瞬间，其实就是给芯片下了一个指令， 可以看成一个包裹，会有专门的快递员挨个往驿站送来货了。驿站收到包裹，处理完数据，前方直走上一家， 再让快递员送到下一个驿站去找相机，一站传一站，直到送达目的地，相机收到，正在打开你的指令就完成了。 在这过程中，快递员跑的越快，路上耽搁越少，你的手机反应就越快，发视频不卡，打游戏不飘，各种嗖嗖嗖，抬手就来 showtime。 除了手机，其他有芯片的东西也都是一样的套路。于是各家芯片公司就有题可做了。怎么送快递才更快呢？大家磕来磕去，最终磕出一个共识，那就是驿站越小越好。只要驿站够小，同一块地盘就能塞更多驿站，装更多包裹，完成更多指令， 同时快递员跑的路也更短，送货速度自然就上去了。这就是大名鼎鼎的摩尔定律，也就是新闻里提到的几何微缩。意思是约过两年，芯片里晶体管数就会翻一倍，性能提升，价格骤降。过去大家就是靠这个办法，固卷性能，把晶体管越做越小。 这时问题来了，异端再小也不可能无限缩小。现在最先进的芯片只有两纳米，快缩到原子级别了，再往下缩就薄的像纸，科技员一抬腿直接穿墙跑了。专业点，这叫量子碎砖。空间上已经快缩到物理极限了，想再加速还能怎么办？这时华为站出来了， 思路打开，各位，咱们换一条路走。华为的方案是用时间缩微替代几何缩微。翻译成人话就是，既然驿站不能无限增加，不拼驿站数量了，咱拼快递速度。这就是华为掏定律的通俗解释。 这个掏是个时间长数，放置的意思就是送一个包裹要多少时间。而华为的终极目标就是要降低掏。具体咋降低呢？这就要用到一个手段，也就是新闻里说的逻辑折叠。 其实很简单，就是把原本的电路拆开，然后像盖楼房一样，垂直堆叠成几层。以前快递员要在一片地上走南闯北到处跑，现在搭个直梯上楼就行，平层变楼房，运速哐哐涨。这个思路并不是华为的原创，事实上，其他芯片公司也都在往这个方向探索，所以华为只是起了个名。 那倒不是，起名不难，难的是你能做出来还得量产。华为在这方面已经成功走出了第一步。基于该定律，华为过去六年已成功设计并量产了三百八十一，用现有的条件造出更强的芯片，才能更大程度避免被人卡脖子。这一点华为开了个好头。让我们为华为鼓掌！
1.3万混知
01:27查看AI文稿AI文稿摩尔定律被一家中国公司终结了。两分钟搞懂华为的韬定律，摩尔定律统治了半导体行业半个多世纪，核心逻辑就一条，每十八个月 芯片晶体管数量翻一翻。但这条路快到头了，物理极限摆在那里，三纳米之后，一纳米，零点五纳米，晶体管不可能无限缩小，继续此刻。但依芯片的制程成本、边际效益趋近于零，行业需要换一种玩法。 抛定律的核心就一句话，用时间缩微替代几何缩微什么意思呢？抛是电路理论中的时间长数，决定了信号的切换速度。 过去的思路是把晶体管尺寸压小，让信号跑得更快。现在华为提出不压尺寸了，优化系统的时间响应，通过把多个芯片用先进封装技术堆叠 协调起来，从整个系统的架构层面提升算力。简单说，不用造出最强的单颗芯片，但要造出最强的芯片系统。 据华为透露，过去六年已基于涛定律量产三百八十一款芯片，预计到二零三一年，基于涛定律的高端芯片晶体管密度将达到等效一点四纳米制成的水平。 从拼尺寸到拼系统，摩尔定律给出了半个多世纪的答案。如今掏定律给出了第二个答案。华为用三百八十一款芯片的量产证明了一条路，这条路正在改写芯片产业的游戏规则。
23艾科威半导体
00:38查看AI文稿AI文稿很多人搞不清楚摩尔定律、 hbm 工艺以及我们的涛定律，点赞一下，简单告诉你是什么逻辑，尺寸越来越小，成本越来越低，但是功能却越来越强大，甚至不变，就类似于麦当劳这个汉堡的大小。什么是 hbm 工艺？杯底的更多功能就越强大， 但是呢，散热就会很麻烦，就类似汉堡王，肉层加多了感觉就不错了。那什么是超定律呢？把需求集中在短时间内完成，降低时间的长数，效率呢，就能最大化，就比如肯德基的汉堡， vivo 五十疯狂星期四。
238子辉先生❤️起床炒股
08:31查看AI文稿AI文稿哈喽，大家好，欢迎收听我们的播客。那今天咱们来聊一聊这个最近大家都很火的这个掏定律啊，把芯片折叠起来之后会遇到什么散热的难题？嗯， 好啊，那这个确实是个很有意思的话题，那我们就开始吧，咱们今天第一个要聊的就是这个掏定律，到底跟这个散热的难题有什么关系？就折叠芯片为什么会让散热变得这么棘手？ 就是其实这个芯片他从一个平面的结构变成了一个立体的结构之后，就像你把一张纸叠成了一个纸盒子， 然后他里面的这些晶体管啊，这些发热的原件就会被塞到一个很小的空间里面，那这个时候他的这个单位体积里面的热量就会大幅的增加。对，而且尤其是在一些高端的应用里面，他的这个热流密度可能会飙到每平方厘米一千瓦 就非常非常的高。哇，这个数字真的很夸张，更麻烦的是这个热量要从这个芯片的内部导出来，它要经过很多层的这个障碍。对，就不像以前它是一个平面的芯片，它可以直接就散掉了，现在它这个路径变长了，然后每一层之间它的这个材料的特性还不一样， 就会产生这种所谓的热偶合。就是你会有一些局部的热点，可能就会导致整个芯片的性能下降，甚至坏掉。那就是说现在这个三维的芯片如果要散热的话，传统的那些方法为什么就不顶用了？ 就以前的芯片，我们就是用一些铜啊什么的，就可以把它的热量很快的导出去。但是现在这个三维的芯片它的这个功耗和热流密度都翻了好几番，那你这个传统的这些材料的这个导热能力就根本跟不上了， 然后你就会出现这种芯片还没有发挥它全部实力，就因为过热自动降频了。那是不是说就是说在这个芯片设计的时候就必须要把散热当成一个核心的问题来考虑？完全没错，就现在已经不是说我最后再加一个散热片就可以了， 现在你这个散热的方案必须要跟你的芯片的结构、电源的分布一起去规划。对，你必须要在前期就把它解决掉，不然的话你这个芯片就根本跑不起来。那你觉得这个三维的芯片的散热问题如果没有办法突破的话，会带来什么样的结果？ 其实就现在这个散热已经变成了一个拦住这个芯片性能提升的一个最大的难题。就你这个芯片哪怕设计的再强，如果你没有办法把这个热量导出去的话，你这个芯片就只能自动降频，然后你就发挥不出你应该有的这个算力，那整个系统的效率都被拖慢了。 所以现在这个高集成的芯片要想真正的释放他的这个潜力，就必须要在散热技术上面有一个质的飞跃。我们来聊第二个部分，就是说面对这个折叠芯片带来的这个散热的难题，华为都研发了哪些散热的方案？然后这些方案都是在哪些层面上去解决这个问题的？ 华为的话它其实是开发了一整套的痊愈的散热体系，那这个里面就包括了，比如说它的这个三维的立体的 vc 军热板，然后还有就是嵌入式的微通道的液冷，甚至还有就是更进一步的就是系统级的主动散热，就这三个层面，从芯片 到封装到整个系统层层都有专门的这个散热的设计，听起来就非常的细致啊，就是连芯片内部都没有放过，对，没错没错，就比如说他的这个立体的 vc 军热板，就是让这个热量可以在三个维度上面快速的扩散， 然后这个嵌入式的微通道的液冷呢，就是直接在芯片内部最热的地方进行降温，那系统级的主动散热就是把整个终端的这个散热的能力再往上提。就华为的这一整套的组合拳下来， 就是为了保证不管是日常的使用还是极端的覆盖下面这个芯片都可以稳定的输出它的性能。 哎，那这个华为的这个三维的立体的 vc 军热板到底是怎么做到让这个芯片的散热效率翻倍的？就是它其实是在传统的这个军热板的基础上，增加了垂直方向的这个散热的通道， 所以他的这个热量可以同时往上下左右前后六个方向走，所以他就不容易堆积啊，就等于说这个芯片就不容易出现局部过热的问题了。没错没错，而且他是配合了这种高导热的石墨烯， 然后覆盖在这个芯片的表面，所以他的这个热量就会被迅速的导走，就是他的这个整个的导热效率是比上一代提升了百分之五十到百分之百， 就哪怕是这个手机在长时间的高负荷的情况下，也可以保持一个很低的温度，那这个芯片的性能也就不容易掉下来。 哎，那华为这个嵌入式的微通道液冷技术到底有什么过人之处？这个其实就是它们在芯片的这个硅片的背面，或者说在这个 interpose 上面刻出非常非常细的这种微米级别的小勾道，然后让这个 特殊的冷却液可以直接流到芯片最热的那个地方，把它的热量带走。这听起来就像是给芯片装了一个专属的空调啊，没错没错，而且这个它是跟这个芯片的制造工艺是完全兼容的，就是它是用的 m s 和 t s v 的 工艺，所以它就可以 在这个芯片内部就把这个热量高效的带走，那这样的话就可以避免出现这种局部的热点，然后也可以让芯片一直保持在一个高性能的状态。我们来啊，进入到第三个部分啊，我们来聊一聊这个散热问题的未来啊，就是这个韬定律下面的这个芯片的散热难题真的是一个死结吗？ 就现在工程上有什么样的破局的方法？其实这个这个业界早就不把这个散热当成一个事后诸葛亮的问题了，就现在的这个芯片从设计的一开始， 他的这个立体的结构怎么安排，他的这个供电怎么安排，他的这个散热的通道都是一起考虑进去的，就他是边走边搭这个电路边解决你这个发热的问题， 所以他不会出现说我最后才发现哦，我这个热量没地方去，就原来他们已经把这个事情提前就解决掉了，没错没错，而且就是现在比如说像华为，他们还会用一些人造的金刚石的散热片，就这种新材料，他的这个导热能力是比铜还要强好几倍的。 然后包括一些玻璃的基板啊，一些液冷啊，一些军热板这些东西的组合，让这个芯片的这个热点可以迅速的疏散。嗯，对，所以现在其实已经有很多的芯片在量产环境下已经可以稳定的工作在这个几 g 的 主频下了， 就这个散热已经不再是一个不可跨越的障碍。你觉得接下来几年这个芯片散热领域会有哪些新的突破？我觉得就是首先随着这个芯片越做越密， 像这个三维的集成啊，然后包括这个金刚石的散热啊，还有这个玻璃的基板啊，这些新的方案都会成为一个主流， 对，就会让这个芯片的这个结构和材料都会焕然一新，感觉连制造工艺都要大变样了，没错没错。然后就是行业巨头们也在联合起来，就是大家想要建立一个更开放的生态，再加上这个智能化的散热管理，加上这个全链路的协调设计， 这一套组合拳下来，就会让这个散热技术跟上芯片发展的步伐，真正做到高效、智能和生态融合。 现在就是说这个韬定律出来之后，大家觉得这个芯片散热领域是不是彻底的换了一个赛道了？完全是这样，就是现在这个散热已经不再是说你单纯的去加一个风扇，或者说加一个什么散热片这种 被动的方式啊，现在已经变成了一个和这个芯片的结构和这个系统的设计深度融合的一个核心的环节。对，而且它直接决定了这个芯片到底能跑多快，有多可靠。所以说现在这个散热已经升级成了一个芯片性能的一个新的分界线。没错， 那这个就是中国的这些企业在这个先进风装和系统级散热上面的话语权越来越强，然后再加上全球的合作，加上这个材料创新，一起去推动这个事情。所以说这个未来的散热技术我觉得不光是要解决这个高热流的问题， 还要做到智能，做到绿色，做到朴实。嗯，对，就是谁能够在这个散热上面领先，谁就能够在这个半打铁的赛道上面领跑。聊到这，咱们今天把这个折叠芯片带来的散热的难题以及背后的一些创新的方案都给大家聊了一遍。嗯，可以看出来 这个虽然说挑战巨大，嗯，但是其实每一个难题的背后都隐藏着新的机会。嗯，对，所以这个就是看大家谁能够最先的去突破这个瓶颈，嗯，那谁就能够引领下一轮的芯片革命。对，今天的分享就到这里了，然后感谢大家的收听，咱们下期节目再见，拜拜。
02:46查看AI文稿AI文稿最近华为正式发表掏定律，引起了全球的轰动，掏定律可以说是重新改写全球的半导体产业发展格局，同时呢也催生了一些新的机会。下面呢，我们一起来看一下。这次华为掏定律， 它的核心就是时间效率定律，全链路时间长处越小，它的芯片性能越强，以时间缩微来代替几何缩微。那么 实际上路径是什么呢？就通过逻辑折叠，逻辑折叠呢，可能大家比较难理解啊，一个是立体堆叠加电路的重构，跟三 d 的 堆叠是有明显差异的，三 d 还是物理上的堆叠，那么实际上是底层电路已经进行重构了，这是逻辑堆叠很大的一个区别， 从一开始设计的时候就考虑了这个电路的重构这个逻辑，那么通过逻辑对叠实现了什么？晶体管的密度提升百分之五十三点五，能效水平提升了百分之四十一，另外呢，运行的频率 提升了百分之十三。而且呢，华为这个明确的目标就是到二零三一年，据涛定力，这个高端芯片呢，它的晶体管的密度将会达到一点四纳米，先进制成的同等的这样水平，对于我们国家的高端芯片的可以说是重大的技术突破了。 那么这一次的涛定力可以说贯穿了从器件到电路，芯片和系统的多层级的协调的优化 啊，这是一整套体系。从投资角度来讲，六个环节是最受益的，包括了像 eda 工具，先进材料，还有设备以及芯片的设计服务、先进分装等等。对应的上市公司呢，我做了些梳理，大概有十七家 是值得去关注的，比如说像这家企业，这家企业的产品就包括了这个 eda 软件，还有光子设计自动化软件 pda 以及金元级的测试设备， 那覆盖了从芯片产品设计到制造的前生命周期的数据管理和分析，能够有效的提升 保障芯片的良率。而且呢他的这个技术优势很强，这家公司的发明专利有目前来讲有一百七十九项，国际发明专利有十六项，也凭借 e d a 软件加测试设备和数据分析的软硬一体的协调模式， 也形成了独特的商业闭环。像这家企业呢，我觉得呢是可以去重点去跟踪的，总体来讲就是基于华为的韬定率，整个全球的半导体产业发展呢泛是迎来了重大的转变，刚才提到就是到二零三一年， 晶体管的密度将会达到一点四纳米先进制程的同等水平，那么整个半导体产业版图会重构，那么这个呢，是值得我们接下来要持续的做重点去跟踪的一个方向。
62与学同行
