你有没有注意到,呃,最近这几年啊,整个半导体行业好像陷入了一种怎么说呢,悄无声息的集体焦虑。 确实啊,这种焦虑感在行业内非常明显,就是大家都在谈论三纳米、二纳米甚至更往下的支撑。 但其实就算是最外行的科技爱好者也能感觉到,那种单纯靠消缩小晶体管尺寸就能让性能翻倍的所谓的好日子已经一去不复返了。 对,物理极限摆在那,取而代之的是现在满天飞的什么 a 三 d 封装啊,芯片堆叠这些词。 那么今天我们要为你精心策划的这场深度探讨呢,就是在这个节骨点上梳理一份极具争议的硬核资料,也就是华为最近发布的那个滔定律。 嗯,这个定律最近讨论度非常高。是的,说实话,很多业内人士看到这个词的第一反应是带着一点审视的, 就是把行业里大家其实都在做的堆叠技术重新打包一下,就敢自称为定律,这到底是颠覆性的未来指南呢?还是仅仅是一张为了缓解技术焦虑画出的大饼?呃,我觉得这种审视是非常必要的, 当我们看这份资料的时候,绝不能停留在企业公关或者说那种营销词汇的表面。对,我们今天的任务其实就是拿着放大镜去拆解他底层的物理逻辑和架构眼睛。 我们要看清楚韬定律指出的这条路,在数学和物理的硬性约束下,到底。呃,能不能走的通?那我们先退一步来看啊, 在工程和科学界,随便拿出一个新技术框架,是不可能随随便便被冠以定律这个名字的,那肯定的,要想把定律这个则立得住,他必须得具备某种超越具体技术周期的特质,对吧?没错,这个特质就是我们常说的持续演进性。 你可以回想一下,摩尔定律为什么伟大?嗯,因为他统治了行业几十年。对,他并不是因为某一项具体的工艺有多神妙,而是他给出了一条极具纪律性的眼睛路径。他告诉圈行业,只要你沿着这条路走, 每隔十八到二十四个月,性能就能翻倍,就是一种确定性。是的,这种在几十年时间尺度上一代接一代有路径可循的确定性,才是定律的灵魂。如果一个理论,他只能解释为什么我们现在要把两块芯片叠在一起,而不能指出十年后、二十年后我们该往哪走。完全正确, 只能叫现象,不能叫定律。但这恰恰是目前最大的争议点啊。现在大家讨论掏定律,视线都被牢牢吸附在什么三 d 封装啊,折叠形态上。可问题是,物理空间是有限的呀, 空间是有天花板的,就像盖楼一样,对吧?平面铺不开了,我们就往上改,一层两层,十层八层。但你总不能把芯片堆成一座摩天大楼吧?散热解决不了,体积也受不了啊。 没错,如果所谓的远近,只是在物理空间上把晶体管越堆越多,总有堆晚的一天。这怎么看都像是一个短期的权益之计啊, 这怎么能称之为长期可眼津的路线图呢?你刚才提到的这个物理空间,现实还有散热墙,其实正是传统芯片设计目前撞上的南墙,也是大家最焦虑的地方。对,但如果你仔细研读这份资料,就会发现,把韬定律等同于在空间上堆叠晶体管, 是一个完全偏离靶心的误读。哦,误读?对,这份资料里最核心的底层逻辑,其实是把衡量芯片先进性的标识从空间彻底切换到了时间。呃,等一下,从空间切换到时间?是的, 过去几十年,我们在摩尔定律的惯性下,脑子里的潜意识都是面积和密度。就是我要在指甲盖大小的灰片上塞进上百亿个晶体管没错,但你要想,芯片存在的终极目的并不是为了堆积晶体管,它是为了计算 先进性的,本质是用最少的时间处理更多的数据和信息。嗯,这个视角很有意思,就是说, 不管你用什么封装形态,不论你塞进去多少个计算单元,如果你不能在系统层面上把数据处理的连值降下来,那所有的堆砌都是无效的。也就是说,掏定律的核心是直接把时间作为统一的优化目标,对, 时间才是终极的。北京星,这个视角的转换其实非常耐人询问。呃,我之前在看资料的时候,脑子里蹦出了一个关于工厂流水线的画面。哦,怎么说?过去我们以为要让工厂产量翻倍, 最直接的办法就是疯狂往车间里塞更多的工人,也就是塞更多的晶体管。嗯?人多力量大吗?对,但现在车间已经塞满了,工人们挤在一起连胳膊都抡不开,甚至还互相散发热量,导致整个车间温度过高。这不就是目前芯片面临的漏电流和热强问题吗? 哈哈,对,这时候你再往里塞工人已经没用了,真正的坡局点不再是人,而是物流系统。物流系统?有道理, 比如你把传送带的速度提升十倍,把仓库到操作台的距离缩短十倍,让工人一手手就能拿到零件,那么即使工人数量不增加,整个工厂产出结果的等待时间也会大幅缩短。 时间才是衡量这套流水线效率的终极标准。这个流水线的比喻触及了问题的核心。 其实当你把实践或者说低延迟作为北极星指标的时候,你再去看华为提出这个定律,就会发现一个极其深层次的跨界共振。跨界共振对,你可以跳出芯片制造的单一视角,去看看通信领域的基石, 香农定律。呃,香农定律探讨的是通信信道的容量极限吧?这和半导体芯片的物理计算是怎么联系起来的?你想啊,通信的本质是什么? 是在有限的信道单宽和有限的时间内抗胀声,尽可能多且可靠的传递信息。 嗯,这是通信的核心。那你把这个逻辑平移到芯片内部,芯片内部是什么?是无数个逻辑门和互联线,数据在内存和处理器之间穿梭,电子在同导向里跑。 所以其实芯片内部就是一个微缩的极其复杂的通信网络。完全正确,也就是说,芯片设计也撞上了类似通信领域的物理速度是有上限的, 导线越细,电阻反而越大,那个 r c 延迟就是电阻,电容延迟就越严重。这就对了, 一边是跨越几千公里的光纤网络,另一边是只有几毫米见方的芯片内部走线,虽然尺度天差地别,但他们面对的物理铁律是一模一样的。 大家都在和时间赛跑哇,这个打通真的很奇妙。既然通信网络可以通过信道编码、多天线技术来逼近相同极限, 那么芯片系统同样可以通过架构重构来逼近计上的时间极限。韬定律看似在讲芯片,其实它借用的是通信系统的底层灵魂。殊途同归啊, 那既然确定了时间作为终极标尺,我们必须得看点硬核的真东西了。嗯,具体怎么落地? 对,如果单靠缩小物理尺寸这条老路走不动了,电子移动的速度又遇到了瓶颈,那韬定律具体给出了一套什么样的技术路线图来保证这个?呃,数据处理时间还能一代一代的持续缩短? 资料里其实给出的是一套跳出单一维度的系统性破局方案,它明确指向了几个关键的技术重构方向是哪几个? 第一是底层戒指的革新,比如光计算。第二是计算范式的颠覆,比如存算一体。 第三是基于先进封装的系统机重构。咱们一个一个来拆解。先说光计算, 光子的移动速度确实比电子快,但在现有的硅基体系里,这具体是怎么落地的?我们刚才提到,现在芯片最大的延迟之一 是数据在不同模块、不同芯片之间传输时的电信号延迟。对,走铜线嘛,会发热,会损耗。没错,而光霍子技术,或者说光互联,就是把传统的电信号通道直接替换成光通道, 光子之间没有电或相互作用,它们可以在同一根坡道里并行传输海量数据, 带宽极大,而且几乎不发热,这就相当于把刚才那个工厂里的普通传送带直接换成了真空管道磁悬浮列车。哈哈哈,对, 虽然处理器还是那个处理器,但是数据搬运的时间被极其恐怖的压缩了。明白了,那第二个存算一体呢? 这个概念其实最近里年很火,但在缩短时间这个大框架下,它到底解决了什么痛点?它解决的是困扰了计算机架构几十年的,也就是所谓的冯诺伊曼瓶颈。 在传统的架构里,处理器、 cpu 和存储器内存它是物理分离的。让我打个比方,这就好比,呃,我们的处理器是一位顶级的米其林三星主厨,主厨做菜的速度极快,对,刀工极快,但是呢,它的厨房里没有食材。 巧妇难为无米之炊,每一次切菜,他都必须开着货车跑到几十公里外的农场,也就是内存那里拔一颗萝卜再开回来切,切完了再开车去拿一颗白菜。这个比喻非常生动。 在实际的芯片运行中,由于处理器算力提升的速度远远快于内存数据读取速度的提升,导致处理器有极大的比例是处于空转状态, 就干等着数据送过来。这就是时间上最大的浪费。而且不仅浪费时间,搬运数据消耗的能量可能比计算本身还要大几个数量级,油钱比萝卜还贵。确实如此, 所以存算一体的逻辑就是不再让主厨开车去农场,而是直接在农场里建一个厨房哇,直接在农场做饭,或者是把食材仓库直接搬到主厨的砧板旁边, 通过一些特殊的存储材料,比如组变存储器或者相变存储器,让存储单元本身具备逻辑计算的能力,数据在哪里计算就在那里发生。对,这就从根本上抹掉了数据来回搬运的时间成本。 你回头看,不管是光护帘还是存算一体,他们其实都不是为了把晶体管做小,而是为了把莲池打掉。这就完全解释通了。那第三个方向,基于先进封装的系统及重构又该怎么理解? 回到我们刚才聊到的三 d 封装,既然他不是单纯为了堆叠空间,那他在这个系统里扮演什么角色?先进封装其实是把单点技术融合成一个系统的关键。 比如硅通孔技术,也就是 t s v, 它能在垂直方向上把不同功能的芯片打通。嗯,打通上下层。对,你不要把它看作是简单的堆叠,你要把它看作是把原本需要在电路板上跑几十毫米的平面距离,变成了垂直方向上只有几微米的物理距离, 距离短了,时间自然就省下来了。没错,而且更进一步,系统级重构不仅仅停留在单颗芯片上,还会延伸到哪里?一直延伸到整个数据中心,把数据中心里上千万台四服务器的算力 存储网络节点,通过极低廉耻的高速总线彻底打通,在逻辑上整合成一台巨大的超级工程。哇,这是一盘大棋啊!是的, 当一个庞大的 ai 模型在训练时,数据跨越思科技 no 的 节点的通信链池被压缩到了接近芯片内部互 联的水平。我完全明白了,这其实就是一张可以年年往前走的路线图,就像我们在晶体管尺寸上的微缩工艺,暂时慢下来了,没关系,我们可以通过存算一体,把数据搬硬的时间砍掉。没错,东变不亮西变亮。对, 如果单芯片性能到了极限,没关系,我们可以通过光互联和数据中心架构重构,把系统层面的通信时间榨干。 就是每一代技术的眼镜都有不同的手段去接力,但唯一不变的准星就是持续降低蓝池。这种系统级的视角,正是打破单点无力瓶颈的终极武器。聊到这里,其实底层逻辑和技术路径已经完全自掐了, 但我必须代表听众提出最后一个可能,也是最现实的追问,嗯?你说为什么偏偏是华为提出了这个宏大的系统性定律? 我们知道,传统的半导体巨头,无论是做架构的 arm, 还是做制造的台积电,或者做 gpu 的 英伟达,它们都在各自的领域做到了极致。为什么韬定律这种强调整体时间压缩的框架会诞生在华为?其实, 如果你透视一下华为这家公司的技术版图,就会发现,这不是巧合,而是必然。怎么说,我们刚才梳理的路径,要求的是从底层的晶体管封装,到芯片架构,到通信网络,再到整个数据中心和能源管理的全面联动。 你需要在一个庞大系统的每一个节点上动刀子。放眼全球科技圈,能够同时拥有底层芯片设计能力,主导过全球通信网络标准,自己建构超大型数据中心,甚至连底层操作系统都自己做的企业取之克数,对 这种全站式的硬核技术沉淀确实是极其罕见的。传统的芯片巨头往往只看到硅片上的世界, 而传统的数据中心厂商又缺乏对底层芯片物理特性的深度掌控,视角受限了。对,但华为的视角是跨界的, 他们不仅知道在硅基微观世界里,电子怎么跑的最快,更知道在宏观的网络节点中,数据包怎么走最省时间。正是这种全站式的视角,催生了以系统及优化抵抗时间的韬定率。但这同时引出了一个巨大的悬念啊, 既然这套理论跟华为自身的业务版图和全站基因贴合的这么紧密,那么韬定律会不会变成仅仅属于华为自己的一套内功心法?你是说只有他们能实现?对啊, 一个定律,要想真正在科技史上立足,绝不能只是某一家公司的独角戏吧?这确实是检验韬定律最终历史地位的唯一标准。物理定律面前是没有特权的。华为看到了这条系统系压缩时间的路径,但这绝不意味着只有全站公司才能走, 行业肯定需要分工。没错,未来的半导体产业一定会走向更加深度的血统。代工厂、 ip 供应商、存储厂商和云服务商必须在系统架构层面达成新的共识与标准,大家得进入网易促使。是的, 只有当整个行业都不再死磕单一物理节点的极限,而是共同向系统级低廉池这个大目标引进时,这个行业才能迎来下一波长达数十年的繁荣。 也就是说,他必须被全行业接受,甚至逼迫全行业进行生态重构,才能最终确立他的历史地位。完全正确。 时间不仅是这套定律的优化目标,时间本身也将是检验这套定律生命力的最终裁判。 哇,今天这场深度解析确实帮我们拨开了眼前的迷雾。我们不仅重新定义了什么是可持续远近的定律,更重要的是,我们抓住了一把极其锋利的标尺,时间!时间才是科技进步的终极北极星。 对,我们看到,不管是相同定律在宏观网络的狂飙,还是韬定律在微观芯片里的突围,其实科技进化的底层逻辑就是人类在不断地挑战信息传递的延迟极限, 而且这种穿透表象看时间效率的思维模型,同样可以应用在你我个人的学习和工作上。没错, 这非常有启发性。那么,在今天这场探讨即将结束之际,基于我们今天梳理的这些前沿脉络,我要为你留下一个无需立刻寻潮答案,但绝对值得你在节目后去发散思考的终极悬念。嗯,大家可以闭上眼睛想象一下, 如果未来所有的硬件系统真的如同滔天律严的那样,将处理时间压缩到了极致,逼近零年时。对, 在一个硬件几乎零延迟的世界里,为了匹配这种拥有着神一样速度的底层硬件,我们每天使用的软件生态,甚至是人类自身与机器的交互方式将面临怎样翻天覆地的重构,这是个巨大的未知数。 甚至说,当机器的计算和响应不再有任何等待,一切都在瞬间完成时,我们人类这种呃,受限于生物神经元传输速度的探测,大脑还能在那个零延迟的世界里跟得上机器的演进节奏吗?这是一个留给未来十年的深刻命题, 感谢你今天与我们一起完成这场极具启发性的深度探索,期待下一次,我们继续在海量信息中为你提炼最硬核的知识与洞见。再见,再见!记得关注再走哦!
粉丝53获赞2598

华为为整个中国半导体产业趟出来一条新路,真正利好半导体产业链上的哪些细分环节?这里有一个先决条件。华为的这套方案不是对某个环节的改良,是对整个半导体制备工艺的路, 不仅创造性的做出来一套新的方法论。我强调这个东西的目的在于,你不能只是从软件层面去理解他带来的好处,他对硬件也是有驱动的。他这套原则是从四个层面重构整个固一流程,其中直接立好的第一个方向, 时间缩微和逻辑折叠。它对目前的先进封装环节三 d 堆叠工艺有了一个更实质性的促进,它确确实实是要把线路叠起来,但是这不是过去的二点五 d、 三 d 的 东西了,它是对三 d 堆叠技术能力的进一步加强, 那就意味着与先进封装相关的那些材料和设备,它的重要性会被进步强化。比如说 t s v 设备、热压件和设备,这些都能够对应到 a 股具体的相关公司上去。第二个板块是什么? 其实你要看到它的新原则、新方案电路设计的第一个环节就要发生改变,也就说采用华为的新原则、新方案设计芯片的时候,第一步 e d a 软 件,这个环节你的能力要跟得上,你画电路图和之前画电路图都已经不一样了,也就是 e d a 软件的相关公司其实是收益的。第三个直接收益的环节是什么?国内的 ai 芯片企业, 现实是我们的算力卡、存储卡目前和英伟达和 s k 海力士还是有差距的。这两类芯片采用华为的这个新方案之后,它的能力会得到迅速的提升,因为华为的论文里面已经明确的说了,我们只要整个系统 全站的能力,按照这个新原则去重新架构,重新设计,去创新之后二零三一年能做到等效一点四纳米。 也就是说现在的这些 ai、 gpu 和 ai 所用的 hbm 能力不够的这个问题就会被解决掉,或者说至少是让国产的 gpu 和 hbm 的 能力会有一个明显的跃升。 同时有一个大家可能不太关心的第四个直接收益方向,大家看到没有,今年下半年麒麟二零二六芯片就采用这个技术将要上市,意味着这个技术方案在我们消费级的芯片上已经商用落地了,那也就意味着消费级的芯片的性能也会同步跃升。 现在当然只是华为自己在搞,所以落地的第一款产品是麒麟二零二六,那后面其他的手机芯片以及新能源汽车用的芯片也会被这个技术赋能。还有第五个谁是直接受益的?就是以中兴国际为代表的国产京元代工厂, 他们采用了这一套方案之后才能都会进步释放,因为现在我们没有 e u v 光刻机,你做不出来更先进的芯片,即便是做出来七纳米的芯片,你还要经过 n 加二甚至 n 加三去做,才能是一定受限制的, 还能受限制的同时你的量率也比较低,一旦超定律的整套系统,整套架构日趋成熟之后,这些做代工的精员大厂,他们的才能会上一个台阶,他们的量率会上一个台阶,这两个指标一旦改善他们的毛利率,他们的营收规模就会再上一个台阶, 这是直接收益的。所以涛定律发布的第二天,中新国际涨了百分之十六历史新高,这是个大家伙,能涨这么多,就说明市场认同他对京元代工厂的刺激和奇镇,我认为这是直接收益的五大方向。美得很。嘹,咋了?

华为提出了个韬定力,说二零三一年,芯片晶体管密度有望达到一点四纳米制成同等水平。这到底是遥遥领先式的吹牛,还是中国芯片真的别出大招了?先说结论啊,韬定力并不是说华为已经掌握了一点四纳米芯片, 它更像是华为在先进制程授权之后,拿出了一套改打系统战的芯片突围路线,有技术含量,但是并不是神迹。有重膜包装,但并不是纯营销,最终成色还需要看产品。那怎么理解呢?我打一个比方吧,假设一座城市要提高交通效率, 传统的摩尔定律的思路就是把车越造越小,把路越修越密,越修越多。对应到芯片里呢,就是把晶体管越做越小,同样的面积里塞进更多的晶体管。可问题是,现在你造不出那么小的车了,也没有那么先进的工具了,车只能造到这个尺寸了。那怎么办呢? 二零零一年,斯坦福大学的几位学者就提出了一个三维集成电路的思路。既然皮面上的路越来越难修了,那就像立体空间,要效率,放到城市里,就不能只盯着车的大小了,而是重构整个交通系统, 修高架桥,进隧道啊,优化红绿灯,把原本需要绕成一圈才能办完的事,尽量压缩到同一个街区内完成。华为今天讲的跳奥定律,核心就是这个逻辑, 通过器械、线路、芯片、系统四个层级面的协调优化,让数据少绕弯路,信号稍等,待互联更短,调度更快。虽然个体晶体管没有你那么小,但整个系统完成任务的时间也就是跳变短了。但注意啊,摩尔定律和系统优化并不是对立的,最理想状态当然是车越来越小,交通也越来越聪明, 先进制程依然是芯片竞争的主战场,系统优化不是替代,而是放大器。所以扎心的真相是,套定律并不是颠覆宇宙的物理学基本定律,它本质上是一套在极端压力下被华为系统化、工程化、产品化的高阶方法论。如果华为能够自由的使用最先进的制造设备和代工能力, 当然会继续追求先进制程,因为先进制程是依然绕不开的绝对优势。所谓的二零二六年秋季麒麟芯片采用逻辑折叠提升密度,二零三年达到等效一点四纳米制成,背后不是魔法,而是复杂的结构设计、封装、互联,还有系统及优化硬拼出来的等效效果。 追真实性能、功耗、散热和成本到底怎么样,还得等产品验证。看到这里,可能有人觉得我在黑化位恰恰相反。真正尊重中国芯片,就不能用一句遥遥领先糊弄所有的现实困难。 盲目追捧解决不了任何问题,面对差距才是解决问题的第一步。中国芯片现在最难的是什么?是别人把最先进的制造设备给卡住了,你就不能永远在别人定义的赛道上硬追?华为的这套思路,本质上是把竞争从单纯的比拼谁的光科技更先进, 扩展到了谁的系统工程更强,谁的架构更高效,谁能把有限的制程的潜力榨到极致,这很聪明,也很现实。但这不只是华为一家带走,苹果早就验证过全栈优化带来的巨大优势,从 二零一零年 a 四芯片的迭层封装,再到二零二零年 me 芯片的统一内存,再到二零二二年的 me ultra 用的 ultra fusion, 把两颗芯片连成一个整体, 苹果靠的也不只是质成,而是芯片、内存、封装、系统和生态的整体效率。区别在于,苹果是在先进制程、可用、供电顺畅的环境下做全站优化。华为是在先进制程受限情况下,被迫把系统工程压榨到极致。所以,华为真正值得尊重的地方,不是发明了一个别人看不懂的物理星定律, 是在被卡住的情况下没有躺平,没有制喊口号,而是把器械、电路、芯片、系统、软件、生态尽可能的拧成了一股绳,硬是在夹缝里找出了一条可以继续追赶的路。这就是韬定力最大的一,他不是让华为一夜之间打穿台阶垫,也不是让国产芯片从此不需要先进制成, 它的真谛价值,是给中国芯片争取了一个宝贵的时间窗口,在制造能力追赶的同时,用先进的系统工程把现有工艺的性能炸出来,把产品做出来,把生态刨下来,把市场稳住。但也必须承认,它不是魔法,先进制成攻克设备、材料、量率、成本这些硬骨头一个都绕不开。 系统优化可以补短板,但不能够彻底代替制造能力。而且降低延迟、优化互联、提升系统效率,不是华为独占的物理法则, 全球芯片巨头都懂,别人不是看不懂,是别人在没有卡脖子的情况下继续升级制造工艺,往往更直接、更确定。最掏定律,真正给华为的不是永久垄断,而是一个时间窗口, 这个窗口能不能够转化成优势,不看口号,看产品,看工号,看性能,看成本,看量率,看出货,跑出来才叫技术跑不出来,再漂亮的定律也只是发布会上的烟花。


哈喽,大家好,最近啊,全网刷屏的掏定律,估计啊不少人刷到了各种颠覆行业超越摩尔定律的说法满天飞。 但但是今天啊,我直白说一句,这根本算不上什么技术创新,本质就是炒概念造噱头,说法是营销包装出来的伪定律啊,一点不为过。 先简单捋一下他对外宣传的核心宣称啊,不再是死磕缩小经济管专靠时间 是吧?所谓逻辑折叠提升芯片性能,还被啊吹成摩尔时代的全新产业法则,可懂行的人啊,一眼就看出这套技术思路在半导体领域啊,早就存在了,所谓的逻辑折叠优化、信号延时 都是行业里沿用多年的常规工程优化手段,全球各大芯片厂商、设计公司一直在用,根本不是什么独家创新,更谈不上凭空创造一条 吗?行业定律,真正的科学定律啊,是经过数十年全球产业反复验证,形成统一标准,引领整个行业发展的规律。就像摩尔定律,实打实啊,影响了芯片发展六十年。 但反观涛定律,只是把成熟的技术路线换了个高大上的名字,强行巴克到定律的层面,他既没有颠覆性的底层技术突破,也没有全新的理论支撑, 更没有啊建立起让全行业认可落地推广的基础体系。目前来看啊,也只是单一企业的产品优化思路,距离成为啊行业通用法则差的十万八千里。现在舆论大势旋转,弯道超车,摆脱自成限制 更是啊,过度解读这套方案没法突破物理极限,也绕不开现有的芯片产业链,光刻机、 e d a 工具等核心环节,把常规的工艺优化包装成跨时代的重大突破,借助热度制造话题,带动情绪。这波操作啊, 营销味道远大于技术价值。总结一句话,技术是成熟的老思路,名头啊,是刻意包装的新概念,别被天花乱坠的宣传带偏,理性看待,噱头啊,远大于实际创新。

听说昨天华为发布完掏定律,台积电、英伟达高管的茶杯都摔碎了好几个,是不是我们的芯片不再被卡脖子了?从昨天开始,我刷到一堆解读掏定律的,没几个说到点子上。 接下来我要讲的这些东西,涉及到半导体的行业内幕,视频可能不会存在太久,大家可以先下载再观看,如果有描述不严谨的,也请大家批评指正。 咱以前总觉得哈,做芯片就跟打游戏升级装备似的,你得有 uv 光刻机那个大炮才能轰出三纳米、五纳米。现在华为拍桌子说我没炮,但我照样能把阵地给你端了。你还真别不信,也别给我扣五脑锤的帽子,今天我就用大白话给你把滔对对这事掰扯明白。视频结尾和告诉你, 这玩意不是弯道超车,而是田忌赛马。掏定律那是有代价的。首先,到底什么是掏定律,咱先打个比方,比如中美各有一支车队,要比谁的赛车跑得快。老美说这还不简单,砸钱研发 v 十二发动机,马力直接干到两千匹,这叫摩尔定律,拼制成拼晶体管的大小。 可咱们呢,也想搞发动机,可咱现在没有最先进的机床, v 十二造不出来,按照以前的逻辑,那完了,忍说吧。但华为的滔定律就说了不对,从第一性原理出发,咱比的不是谁的发动机厉害,而是比谁先冲过终点线,谁的圈速更快。 什么叫时间缩微?就是说你跑完一圈需要一分十秒,这一分十秒里发动机做工只占一部分时间,还有换挡时间,过弯减速时间,轮胎空转损耗的时间等等, 老美把所有的精力都花在了缩短发动机那零点一秒上。华为说,我发动机比你差点是事实。当我换挡,从零点五秒缩到零点一秒,把过弯路线切到极致,把风阻降到最低,一圈下来我也能追上那零点四秒。 用在芯片上就是制成不行,我就在数据传输、缓存延迟、电路干扰这些地方下刀,只要最后预算出来的结果,那个时间跟你一样快,甚至比你快,我就赢了。那掏定律要怎么实现呢?不是叠被子,是逻辑折叠,具体怎么干,说白了就是把芯片摞起来。现在 amd 也有个叉,三 d 技术就是叠芯片。 amd 是 怎么叠的?它是在一个简单的储物间上面,叠一个复杂的大客厅。储物间没什么热量,也没什么噪音,好搞,等于一楼是杂物间,二楼是精装的大客厅,没什么难度。但华为干的是个什么事呢?它是在一个复杂的大客厅上面,再叠一个更复杂的大客厅,两层全是高精尖的计算单元。 你想想,俩客厅楼上楼下同时开派对,中间就隔了一层楼板,楼上蹦迪的震动,楼下说话的声音,全都串到一起了。这就是芯片里的电路噪音和发热。这东西拿到什么程度?拿到台机电英坦。不是说做不出来,而是人家有 euv 矿客机, 能把晶体管做起来提高性能,干嘛要费这个劲?就像你有起重机,你当然不会拿手搬砖了。那怎么办?只能练一指禅, 用更精密的键合技术,把这两层疯狂互动的客厅粘在一起,还得减少串音、发烫和漏电。而且最狠的是华为做的不是实验品,他是玩真的。 据说今年也就是 mate 九零就是要量产的双层复杂芯片,你想想这良品率得压到什么程度?这比在螺丝壳里做倒产还难。 而且大家以麒麟九零三零的性能作为参考,看一下预估的新麒麟的性能,那是直接起飞的,这玩意有没有缺点? 有,而且几乎没有人给你讲明白,咱不能光吹牛,得说人话。我最烦的就是那种讲技术只讲优点的。缺点一,不通用这种掏定律优化出来的芯片,有点像给性能车换了个专跑牛尾的悬挂。你跑牛尾呢,是没有对手的,但是让你去跑沙漠越野的拉力赛,效率一定不高。什么意思?就是这种芯片为了特定的算力任务, 把传输缓存运算前接的一块优化了,他干这个活是超人,再换个别的算法,可能性能就会衰减。 缺点二,这不是替代,是补充。千万别信什么不用光刻机就能造出一点四纳米,那是捧杀,何庭波博士自己都没有这么说,抛定率是在你现有的制成下,通过堆叠和架构达到相当于一点四纳米制成的性能密度。 等哪天咱们国产的 uv 光刻机真出来了,两层先进制层芯片叠在一起,那才是真正的绝杀。但现在这只是田忌赛马, 我用我的上灯码,对,你的中灯码,不是直接碾压你的上灯码。缺点三,热热还是发热?两层计算单元一起烧,散热是地狱级的难度。手机不是服务器,你不能背个水泵出门,但是这种技术用在基站、车载或者 pc 上你就不用担心,散热性能是可以放飞跑的, 手机上要用那就得加风扇。最后咱说点实在的,有人说你华为搞这个不就是没 uv 光刻机给逼的吗?有什么可吹的? 对了,逼出来的那才叫本事劳没有先进制程,所以他可以大力推砖,用更高的毛利继续砸新制程。咱没那个条件,但华为干了一件事,他把一条看似走不通的路,用最笨也是最聪明的办法给走通了。 这件事最大的意义不是说今天干翻了谁,而是等未来的三年、五年,咱们自己的国产光刻机从实验室里爬出来的时候,你就会发现,到时候咱不光有先进的堆叠和封装技术, 两层仙气的支撑叠在一起那是什么?那是核弹,是降维打击。现在华为干的这些脏活累活,包括那些电路噪音、散热难题,见核良率,都是给未来国产半导体的产业链练级的经验包。 这些经验别家有,可以选择不做,但华为没得选。所以不管你对华为这个牌子有没有意见,在这一刻,他在半导体上每砸出的一锤子都是实实在在,这口子撕大了,咱就再也不用看隔壁那谁的脸色了。

华为发布的掏定律到底是个啥?打鸡血的人太多了啊,这事其实还是得理性看待啊,不要过度神话。还有很多人搞不明白,掏定律和先进封装到底是个啥区别啊?都跑到我前两天发的先进封装那个视频底下评论这个事情,今天给大家来分析分析这两者的区别,以及掏定律到底是个啥。 先说说掏是什么?掏是希腊字母,在电路里面叫时间长数啊,他描述的是信号从一个地方传到另外一个地方,花了多少时间。 打个比方啊,把电流想象成水流,那么芯片呢,就是一座城市的水网。摩尔定律做的事情呢,就是不断的把水管做细,把水泵做密啊,在更小的空间里面塞更多东西。 而掏定律做的事情,就重新设计整个城市的供水系统,让水不再走远路啊,不用等红绿灯,不用在管道里面排队。掏越小,水从水源到用户的时间就越短,整座城市的运转效率就越高。 芯片同理,掏越小,信号传输就越快,芯片的实际性能就越强。那怎么才能让掏变小呢?行业里面其实已经有了三层的思路,但各有不同。 第一层就是先进封装,或者叫三 d 堆叠啊,这个说白了,就把原来分散在城市各处的泵站啊,水库、进水厂,直接盖到一栋楼里面,水不用再跑半个城了,楼上楼下就能搞定 啊。台积电的 cos 啊,英伟达用的 hbm 的 封装都是这个思路,让内存和计算单元贴在一起啊,物理距离短了,它自然也就降了。但注意啊,这只是缩短了距离,水还是要流动的啊,只是少留了一段路而已。 第二层就是海力士主导的方向,叫 hbm, 把内存的芯片像千层蛋糕一样垂直的叠起来,这就等于把单一的水库啊,修成了摩天修水塔, 容量巨大,水压极高,出水极快。那么海力士呢,最新还推出了一个新的方向,叫 i h b m, 就是 把存储的底座用逻辑芯片的工艺来做, 相当于在水库的底部啊,直接建了一个小型的水处理厂,水不用送出去,就做一个初步的处理。这条路很猛,但它本质上还是让必须流的水啊,流的更快而已。第三层才是华为套定率真想做的事情。现在的芯片里面啊,最大的浪费呢,不是计算慢,而是数据的搬运, ai 大 模型跑一次推理超过百分之八十的能耗,花在把数据从内存搬到计算单元啊。再然后呢,再从计算单元搬回到内存, 就像一座城市,大部分的能源不是花在用水上面,而是花在运水的路上。华为的逻辑折叠技术就直接在芯片的内部盖摩天大楼啊,这次说的逻辑折叠,就是把关联度高的电路上下把它堆叠起来啊,原本相距一毫米的晶体管, 那么叠起来之后呢,距离就足够近了。这不是先进封装啊,先进封装是把不同的芯片拼在一起,记住啊,是不同的芯片拼在一起啊,逻辑折叠是把同一个芯片内部的计算逻辑分层重构啊。华为还做了四件事情,让这个体系闭环能够运转起来啊。第一个就局部数据滞留, 这就像每个小区有自己的小水池啊,常用户呢,就近取水,不用每次都从总的水库去调度。第二个呢,就减少全区的同步啊,不让全城统一调水,改成了分区自治啊,一个小区堵了不影响到别处。第三个叫重构计算图, 重新规划水流路径啊,哪条路最短走哪条,提前预判需求啊,提前调水。第四个就动态任务调度啊,根据实时需求决定谁来供水啊,什么时候供,先供给谁。 这四件事情加在一起啊,不是修管道,不是修水库啊,是重新设计了整座城市的供水逻辑。说到这个,提醒一下大家啊,理性看待,不要过度。神话涛定律并没有发明什么新的物理方程,他既不是相融啊,信息理论那样的数字革命啊,也不是摩尔定律那样的产业级的预测工具, 它更像是把行业里面已经分散存在的优化方向,比如说先进封装呀,存算一体呀,异步计算呀,算子融合啊,统一到一个框架底下,用降低时间长数这个核心指标来统领大局。 本质上它是一套统一的认知框架啊,不是颠覆性的科学发现。华为自己也承认啊,这条路至少还得走个几天时间,目前只是起步阶段。外媒也有质疑说啊,堆叠设计确实提升了密度,但是真正的一点四纳米需要解决的良率问题,功率问题,散热问题,华为并没有全部解决。 这个质疑是合理的,也是健康的。那问题来了,这些是国际大厂不也在做吗?啊?为什么是华为提出来?没错,因为它的 nv 令可在降低 gpu 之间的通信的套 啊, google 和 mate 在 大规模的集群调度上面走在最前面啊。台积电和三星在先进封装和制程上面领先全球,英特尔在单芯片的架构上积累深厚, 但他们有个共同的特点,就是他们自己只擅长于自己内层。英伟达不管操作系统怎么写啊,台积电不管 ai 框架怎么调度,海力士更不管 ai 框架怎么调度了,对吧?这是全方位分工的正常状态啊!华为的独到之处就是他是被逼出来的,因为用不上台积电的三纳米 啊,华为如果只做单点优化,根本追不上来。所以华为必须把芯片设计、编程、 ai 框架、操作系统、高速互联、先进封装啊,这些自己都捏到自己的身边,每一层都往死里掏,才能用成熟制程去追平先进制程的性能。 放眼全球,谁能把这所有的系统啊都全部打通呢啊,除了华为,我感觉几乎没有第二家。这就是华为提出套定律最核心底气, 他的全站能力,让他可以站在系统大局的高度啊,看见单点公司看不见的大局优化空间啊!检验这一套答案的唯一标准,就是今年秋天那个搭载逻辑折叠技术的新麒麟芯片啊,到时候是骡子是马跑起来才知道。

但是这里呢,我觉得一定要澄清的是什么,就是这个不是华为独有的一个玄学,其实是整个全球半导体行业都在往后摩尔时代在走的一个路径。最近网络上关于华为掏定律颠覆芯片规则的新闻很火, 有很多报道说华为不走西方老路,绕开芯片界的摩尔定律,用时间微缩代替几何微缩,未来甚至能够做到等效一点,四纳米的先进工艺制成。 那大家知道,我跟我先生呢,都是科班出身,学芯片的。所以我们看到这一类新闻,第一反应呢,不是先激动,也不是先泼冷水,而是会想三个问题,第一个问题,这件事情是真的吗?第二个问题,技术上说不说的通。第三个问题,他对于中西方科技竞争到底意味着什么? 那么我们下面一个一个来讲,先说第一个问题,这件事情确实是真的,华为官网也发布了这个消息。二零二六年五月二十五日,在 i 戳 e i s c s 国际电路与系统研讨会上, 华为的何廷波发表了主旨演讲,提出了滔定律。这里呢,大家要注意,不是 pi, 是 希腊字母滔,在工程里面,我们经常用滔来表示时间长数。 华为官方的技术报导也说这个思路呢,是用时间微缩来代替单纯的几何微缩,就通过逻辑折叠等技术压缩信号传播的食盐, 提高晶体管的密度和系统性能。华为还说啊,过去六年,他们已经基于这一路线设计并且量产了三百八十一款芯片。二零二六年秋季的麒麟芯片也会率先采用 logic folding, 就是 逻辑折叠架构, 他们还说啊,二零三一年,高端芯片晶体管的密度预计会达到等效一点四纳米的制成水平。 好,这是第一个问题,消息确实是真的。那么第二个问题,技术上合理吗?那我认为呢,整体的方向是合理的。做技术的人都知道,半导体的性能确实不是只由晶体管有多少来决定的, 芯片里面真正消耗大量时间和能量的,很多时候不是单个晶体管的开关,而是信号和数据在芯片内部、芯片之间、服务器之间来回搬运这个过程当中所消耗的。 所以如果能够把关键的路径变短,那么性能和能效确实是可以提升的。这也是这一次华为掏定律的这个技术的重点,比如他们通过逻辑折叠缩短关键路径走线等等, 所以华为掏定律在技术上是说得通的。但是这里呢,我觉得一定要澄清的是什么?就是这个不是华为独有的一个玄学,其实是整个全球半导体行业 都在往后摩尔时代在走的一个路径。比如台积电就早就提出了一个三 d 的, 就是三维的 fabric, 强调芯片三维的堆叠,强调先进的分装工艺,强调折叠,把芯片当作一个小系统来做。 英特尔也早就提出了 forests, e b, r m 等等二点五维三维的芯片分装技术,目标同样是通过更加密集的,我们叫 die to die, 就是 芯片到芯片的连结来实现这个路径的缩短,延时的缩短和功效的提高。 所以我觉得必须实事求是的说,并不是只有华为想到了这一条技术路径。另外真正需要谨慎表达的是这句话,就是说华为不用先进制成工艺就能够做到一点四纳米,成本还更加低。那坦白讲,我个人认为这句话目前还不能这么说,这也是普通人最容易被误导的地方, 因为芯片它不是一个指标来决定一切的。你说等效五纳米,等效一点四纳米,到底等效的是什么?是晶体管密度,十分子的性能,是单位的功耗性能,是良品率,是成本?是面积还是实际的产品的体验,这些都不是一回事情。 所以技术人最怕的是什么?就是用一个漂亮的词,把所有的产品的体验,这些都不是一回事情。所以技术人最怕的是什么?就是用一个漂亮的词,把所有的产品的体验,这些都不是一回事情的全部意义。 华为韬定律的这个技术路线的公布,依然值得全世界华人感到振奋,我觉得它至少有三层的意义。 第一,它说明中国半导体确实在从单点追赶转向系统突围过去呢,我们总是盯着光刻机几纳米的制成节点,这很容易陷入别人定义的赛道。 华为这一次提出滔定律,本质上不是放弃先进制程工艺的追赶,而是在先进制程受限的前提下,尽量把系统工程能力发挥到极致。 第二点,它也说明了中西方技术的竞争已经从单点技术比拼进阶到整体系统组织能力的比拼了,其实这早已经就是趋势了。 台积电的强是制造工艺和全球生态的强,英伟达的强是 gpu, 是 他们的扩大软件生态和数据中心系统的强。那么华为现在走的方向也是把芯片、通信终端、服务器、 ai 集群、操作系统和产业链尽量打通,这是正确的方向。 所以,未来的竞争不会是一个芯片对一个芯片的竞争,而是系统对系统、生态对生态、供应链对供应链的竞争。 第三,华为掏定律说明了美国对于中国半导体的封锁确实在倒逼中国发展替代路线。这个呢,其实英伟达的创始人黄仁勋早就看到了这一点,他几个月前就提醒美国人,他说华为很强,美国对于中国的技术封锁会倒逼中国技术进步。果然被他说中了。 we should also acknowledge that huawei is one of the most formidable technology companies the world has ever seen we compete with this company they're formidable they're agile they move incredibly fast, we said if united states was not in china, china's ai industry would be set back, no absolutely has not happened as a result, their semiconductor industry has double, double double。 最后呢,我也想表达一下我的观点,我认为真正成熟的科技自信,不是听到一个突破就立刻沸腾,也不是看到差距就马上悲观。真正的自信是承认做这件事情很不容易,承认他有很多工程难关要去攻破, 也能够看到中国技术突围的价值和进步。同时还要能看清,全球半导体体系仍然高度复杂的 不是口号,而是十年、二十年持续做男士的能力和毅力。如果你也同意我的观点,请在评论区写同意两个字,我们下个视频再见。

那个芯片领域的掏定律到底是什么呀?感觉好厉害的样子,可好像没听国外的科学家提供呢。并不是突然冒出来的黑科技,国外的企业也早就在研究了,但他们没动力也没压力把它拔高到定律层面。怎么说? 就好比以前,大家为了让车子跑得更快,都投入巨资去研究最先进的发动机,而有家企业因为各种限制,短期内无法研究最先进的发动机。 那完了呀,没法跟人家比了。但车子跑得快并不只取决于发动机,像机身材料、轮毂、轮胎,通过提升都可以让车子跑得更快,可发动机都落后了,靠这些能抹平差距吗? 要是发动机的效率即将达到人类工程极限,提升空间急速收窄,那其他领域的突破是完全能够抹平差距的。所以套定律就是不在芯片的发动机,也就是制成上此刻了是吧? 芯片比拼的是相同面积、相同功耗下的算力,前面几十年主要研究的都是如何把晶体管做的更小,这也是摩尔定律的核心。但这条路马上就要到头了 哦,要碰到极限了。柜子的直径是零点二纳米,而两纳米的良品率已经很低了,而且三纳米到两纳米的性能提升很小,成本却暴涨,边际收益正在断崖式暴跌。 这么说,还真应该去多研究下其他方面的。掏定律则是放眼大局去研究如何让信号跑得更快,延迟压得更低,比如三 d 堆叠、先进封装、逻辑折叠等领域。 那这些领域的进步,多久能让算理追上最先进的芯片呀?目前给出的目标是二零三一年成熟之城通过掏定律优化达到等效一点四纳米的晶体管密度与性能。可要是国外也在这些领域发力,咱们不就追不上他们了? 这些领域我们跟他们是在同一起跑线的,甚至很多还是领先状态,但国外企业并不会把太多资源投入到这些领域。 为啥呀?他们就这么看不上吗?这条路线只是他们的一个可选项之一,而对我们来说却是一个必选项。一边的心态是走不同就换一条路线,另一边的心态就是必须要走下去,不然市场就要丢掉了哦。生于忧患,死于安乐, 未来最好是我们在这些领域突破了,先进之城也突破了,那人类的半导体产业就要全面转移了,你们懂的,那工业皇冠上的明珠要少好多颗喽。

韬定律是怎么干翻摩尔定律的?美国插了中国芯片七年,没想到华为憋出了一个颠覆全球半导体规则的大招,中国企业第一次在全球芯片领域立下一条新定律。 这个定律一出来,美国几十年砸下去的整套制裁体系,可能一夜之间变成废纸。那什么叫掏定律?简单说,别人都在拼命把芯片做小,华为偏偏说做小,这条路我们不走了,而且还给出了具体时间表。 二零三一年,不靠最顶尖的光刻机,竟能直接干到一点四纳米。你手里的手机,不管是苹果还是安卓,芯片里装着的晶体管数量已经超过一千亿个, 一千亿塞在你指甲盖大小的一块硅片上,这是怎么做到的?靠的就是摩尔定律,把晶体管越做越小,小一倍同样面积塞进去的数量就翻一翻,性能自然跟着翻。 这条规律从一九六五年提出来,整整管了半导体行业六十年,没有任何人质疑过它。但有一道坎没人敢提。 当晶体管缩小到三纳米,也就是几十个原子并排那么宽的时候,出问题了,电子开始不听话,会直接穿透本不该穿透的地方,像一个幽灵穿墙而过,导致芯片漏电发热,性能不升反降。 这个现象叫量子碎穿效应,是物理定律,不是工程问题,全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地,越往下坐越费劲。美国人赌的就是这个, 你中国连光刻机都没有,根本没资格谈突破。结果何庭波站出来说了一句话,为什么芯片性能的唯一出路,必须是把晶体管做小, 这就是掏定律真正的颠覆之处,它不再盯着晶体管有多小,而是盯着信号在芯片里跑的有多快。 这里有个关键概念叫掏,也就是掏,指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话,把这个时间压缩一半,芯片的等效性能就翻一倍。 不需要更先进的光刻机,不需要更小的晶体管,换个方向下手听起来像走捷径,但做起来难的离谱。 华为为此搞出了一项核心落地技术,叫逻辑折叠。传统芯片是平铺的关联电路,分散在各处,信号要跑很长的水平距离才能完成交互,时间白白耗在路上。 逻辑折叠的思路是把芯片竖起来,把本来隔得很远的电路单元垂直叠在一起。两个原本相距一毫米的晶体管上下叠完之后,距离只剩几微米,信号传输速度直接提升几百倍。 但这件事台积电和英特尔都玩过,也都歃雨而归。拦住他们的是三座山。第一两层芯片始终对不起,上层算完,下层还没准备好,结果全是错的。 第二两层之间需要几百万个连接点,传统技术间距最小只能做到几十微米,精度根本不够用。第三两层逻辑芯片叠在一起散热是个死题,中间的热量根本出不去。 美国人三座山都没翻过去,最终放弃华为翻过去了,而且翻法完全不同。时钟同步的问题,华为给第二层单独配了一个可以动态微调的独立时钟,实时感知第一层的输出延迟, 自动调整,节拍误差压到零点一皮秒以内,比头发丝还精细一万倍。连接密度的问题,自研超细间距混合件和技术层间间距压到一微米以下,比对手先进整整一个数量级。 还有散热问题,在两层芯片之间嵌入了一层只有几微米厚的微流道冷却液,直接在芯片内部循环热量,即产即走 三座山,华为用三把不同的钥匙全部打开了,结果呢?同样的七纳米制成晶体管,密度直接提升百分之五十三点五, 相当于摩尔定律白白送你三年的进步,一步兑现到二零三一年,基于这套路径,等效性能将达到一点四纳米的水平。而这还只是保守的第一代,只折了两层,只处理了关键路径,大量潜力根本没释放。

韬定律的发布是中国智慧在被别人逼入墙角,退无可退的情况之下一次绝地反击,是中国科技圈在芯片领域当中的一次定义,未来三十年甚至五十年科技走向的关键一步。 我是大白,这两天全球的科技圈都被一个词给刷屏了,就是掏定律,它是中国的华为公司针对未来芯片领域当中到底往哪走,给出了一个全新的理论构想和框架, 可以说这个东西是一次划时代的意义。那掏定律是什么?它跟摩尔定律又有什么样的关系?那接下来大白就给您分析分析,讲一讲这个事背后的好玩的地。 要想理解什么是掏定律,首先我们得先理解什么是摩尔定律。其实摩尔定律讲的就是每十八到二十四个月,我们小小的那么一颗芯片,对吧?里面的晶体管你要往上翻一倍,那你的价格要往下降一半, 这就是摩尔定律所讲的,所以我们手机当中那颗小小的芯片,我们电脑当中用的 cpu, 这也是芯片,对吧?遵从的都是摩尔定律,所以它从十四纳米变到七纳米、五纳米、三纳米,你会发现手机性能越来越强,但是手机好像越来越便宜。对,这背后就是摩尔定律在起作用。 这就相当于是什么呢?有点相当于是我们的孩子从零分考到九十五分,不需要拼天赋,你只需要足够努力就可以。但是如果你要是想从九十五分往上多拿那一分,那你要付出的努力可就绝对不是付出十倍努力,百倍努力,甚至是更多。 那问题就来了呀,那请问从零到九十五,摩尔定律解决了,那九十五在网上是摩尔定律能解决的了吗?我跟你说,摩尔定律解决不了,因为摩尔定律突破不了一个物理的极限, 我们怎么去理解这个事呢?就相当于是马拉松比赛,他从 a 点传递信息到 b 点,然后呢拿着信息再返回,整个这一来一回算一个流程。那那些先进的制程相当于什么?相当于是在一个标准的场地当中灌注了更多的马拉松运动员。 但是问题就来了,你的场地就那么大,你 c 再多的运动员也许就跑不开了,大家想象一下那个画面就知道了,对吧?人山人海,你最后反而会降低效率。对,摩尔定律现在面临的就是这个物理极限的问题, 但是滔定律在这个过程当中,实际上他就反其道而行之,他寻找了一个本源的问题,那就是我们制造这些芯片,我们要往这个芯片里堆这么多的晶体管,我们的目的是到底要在一个规定的场地之内塞更多的运动员, 还是说我们要让这些运动员能够更快的到达目标呢?所以从这个角度来讲,让运动员能够跑得更快,其实不是在运动员身上下文章,也就意味着不是在晶体管的数量上下文章,而是要在结构上下文章。 那具体怎么做?时间缩微大家就理解了,就是把原来平面的两个点从 a 点到 b 点,现在给他折叠起来,给他中间搭个梯子,从而实现了一次我们称之为叫逻辑折叠。对,这就是韬定律的核心逻辑,可以说这真的是一个神来之笔, 所以大家不要小看这一步逆向思维,其实这一步真真正正的踏足到了一个核心的关键。如果我们想要突破西方的芯片封锁,突破西方的啊,这个高端的光刻机的封锁, 我们只有另辟蹊径,那这一条路就是中国智慧所想到的一条绝佳的另辟蹊径的可行办法。 而且这不是一个纯理论,华为内部已经针对这一个理论进行了实操,这五年的时间,他们已经有三百多款芯片就是用这个逻辑来生产出来的。而为了能够实现滔定律,你会发现整个游戏规则都在重新的定义,你的软件必须要重写, 那原来的这套所谓的芯片软件都是在平面当中做的,我们现在如果要是做立体微缩,那你就得做重新的软件开发, 那你的架构也得重新的变,那你的光刻的技术也得重新跟着变,所以它不是在原有技术之上做小修小补,它是在一个全新的领域当中开拓出了一片新的天地。 所以现在您就能理解了,滔定律的出现绝对具有划时代的意义,它是中国智慧,中国科技在世界当中 有了一个非常明晰的自己的理论框架,而且这个理论框架我们还真正能给它做出来,我们能够做出自己的东西,而且不用被西方卡住脖子,这种智慧真的是太厉害了。所以给华为点赞,给中国科技点赞!

忍无可忍,全网尬吹滔定律 e t o m d 历史狠狠打脸所有营销话术!大家好,欢迎收看这期临时加更的远观杂谈。 本来关于所谓滔定律的内容,我上期已经讲得非常透彻,非常客观了。我没有否定任何技术,我只是纠正大家的认知,告诉所有人这是行业通用工程优化,不是什么横空出世的创世理论。 我本以为讲到这里,懂的人自然就懂了,但是这两天我真的有点忍无可忍,打开抖音,打开各大平台,铺天盖地的无脑神话,无脑吹捧,强行造神, 无数自媒体完全不懂半导体底层逻辑,跟风刷屏,夸大其词,颠倒黑白,摆套行业几十年的基础操作,吹成了颠覆摩尔定律,改写人类芯片历史的人。 我看了这波舆论,真的非常烦躁,也非常气愤。我今天不玩温和科普了,咱们直接拿 ntl 和 amd 实打实的几十年行业血泪史,再次戳破这场全民话术狂欢。 我再重申一次,我不否定架构优化,不否定延迟压缩,不否定 chiplet, 不 否定先进封装。我极度反感的是把行业所有人都在做的事垄断包装成独家神迹,甚至公然否定先进制程的价值。 现在全网最大的谬论是什么?就是无数博主在洗脑。普通人不用追先进制程了,优化大于一切,滔定律吊打一切, 但凡懂一点行骗历史的人,都知道这句话有多离谱,多荒谬。我就拿最真实最血淋淋的音跳案例摆在所有人面前。当年的 intel 就是 全世界最极致、最彻底、最早建行所谓滔定律路线的公司,被锁死在十四纳米那几年,它没有摆烂, 他做的就是现在全网吹爆的所有操作,疯狂优化架构,疯狂重构逻辑,疯狂压缩延迟,疯狂打磨缓存,疯狂堆叠迭代, 十四纳米加加加加加加加,迭代了多少次,优化了多少遍?他把旧制成下的延迟优化架构压榨,做到了人类工业的极致边界。 按照现在自媒体的逻辑, intel 当年手握完整版涛定律,应该无敌才对,可结果呢?结果是被全面拥抱先进制成的 amd 直接按在地上翻盘反杀,抢占市场。 为什么?因为芯片行业有一个永远骗不了人的物理真相,架构优化、延迟压缩,全部都是边际收益极速递减的存量博弈,它有天花板,而且天花板极低。 先进制程才是真正拉开带差创造性能增量的硬实力。这就是我最愤怒的点。现在的舆论环境完全本末,导致无数不懂技术的自媒体为了流量刻意淡化制成、淡化光刻、淡化材料、淡化人类几十年硬核工业积累, 它们营造出一种极其荒谬的氛围,只要你会优化延迟,会改架构,你就能绕过所有工业壁垒,实现科技碾压。 这不叫科普,这叫误导,这是对所有芯片工程师、材料科研人员、精研制造工人的极度不尊重。我再讲句大实话,全世界所有芯片大厂全都在做韬定律这套优化, intel 做了几十年, a m d 做了几十年,英伟达、高通、台积电没人落下 阿 c 延迟公式是十九世纪的基础理论,降低延迟是所有芯片设计的入门目标,凭什么现在被单独拎出来重新命名、重新包装,就成了独一份的旷世创新? 最可笑的是,明明是全人类共同的工程积累,被营销成一人一骑横空出世的颠覆革命,明明是制成受限后的最优补短板路线,被营销成可以替代先进制造的万能真理, 我为什么一定要再出这期视频?就是看不惯这种风气。科技可以进步,技术可以创新,路线可以总结,但不能靠话术托唤概念,不能靠舆论篡改行业历史,不能靠造神消解工业硬核积累。我尊重所有技术突破,尊重所有迭代优化, 但我绝不尊重把常识当独创,把常规当神技,把补位当替代的营销乱象。 intel 和 amd 的 百年厮杀早就写死了答案。先进制成根基,架构优化是辅助,无根基的优化终究是极限内的挣扎, 双管齐下才是唯一的正道。希望所有跟风刷屏的自媒体,多看点行业历史,少造点神,少带点歪节奏。科技不靠话术封神,只靠硬实力落地。这期临时加根,只为说一句实话,我们下期再见!

华为六年量产的三百八十一款芯片,高通一年十二款,联发科一年二十五款。今天华为给这条路啊,起名叫抛定律,但全网都在讨论先进封装、光刻机国产替代时,我追到的只是一个数字,三百八十亿。 三百八十一款芯片是先量产后命名,这意味着华为在喊出这个名字之前呢,已经默默干了六年,干成了叫抛定率,干不成就是成本,成本。但有两个问题啊,现在喊表答案。第一个是散热问题, 电路叠起来了,散热压力指数级上升,元气件的寿命损耗会不会受影响?能不能通过什么浸泡式散热啊,内部散热通道规划这些工程手段去解决,现在还没有最终答案。 所以要注意,今年秋季新一代的麒麟芯片的能效数据是第一个验证点。而第二个问题是,等效不等于等价,逻辑折叠做出来的等效一点四纳米,在工号面积、可制造性上和真正的一点四纳米平面工艺仍有差异的 消费端芯片呢,可能影响不大,但 ai 训练芯片、超算芯片这些场景工艺代差依然可能存在。还有论文里提到了,二零三一年做到等效一点四纳米,这是目标,不是订单。从实验室到量产,到客户验证,到实战率突破, 每一步都有不确定性。何婷波,二零幺九年海石备胎转正线的落款人,华为芯片业务的掌舵人。过去六年,他带队闷声干出的是三百八十亿款,不是样品,哦,不是 ppt, 是 装进手机服务器基站里的量产芯片, 平均每五到六千亿款,这个速度啊,好像你们有常操心。更有意思的是,他是先把三百八十亿款做完了再回头说。哦,原来我们走的是一条新路, 那这条路到底是什么?过去五十年,行业只认摩尔定律。 fifty years, it was always about wars law。 晶体管越小越好的,但三纳米以下的物理极限和成本曲线同时压上来,而中国大陆能拿到的光刻机卡在十四纳米左右,市场习惯呢,把这个状态叫卡脖子。 从十四纳米到三纳米的技术差距啊,难道就这么算了吗?肯定不是的,华为的答案是,不换路,修换路走。 摩尔定律呢,是修宽马路,车道越加越多,总有修不动的一天。抛定律啊,是照例较巧,把平面电路往垂直的方向去叠, 让信号走最短的路径,这叫逻辑折叠,关键点是不需要 e u v 观客机,用成熟的制程加先进封装就能做出等效的性能。如果这条路走通了,那还查什么脖子呢,对吧?这个蓄势的毛就彻底移位了。咱也先别急着下结论, 三 d 对 叠呢,大家都在做的台积电啊,英特尔、三星都在搞,是行业的大方向。分水岭不是叠不叠,而是怎么叠。别人的叠法是两栋一样的平房垒起来,华为的叠法呢,是厨房、卧室、客厅分层的,每层就只干这一件事,信号就不用绕路,自然更快。 这套数字模拟存储垂直分区的方法问了,华为是第一个命名验证并大规模量产的。何庭博在论文里啊,写了一句话的翻译过来就是,这是一九七四年以来啊,第一个给整个计算站提供统一优化目标的新原理, 这话是不是吹牛?我们现在判断不了,当一家被制裁六年的公司还有心思写论文。第一新原理,这本身就是不平凡的一件事。 三百八十一款芯片呢,先量产后命名,不是为了证明我们也能做,而是先交了六年学费。现在的问题是,这学费啊,交的值不值?还记得三纳米呢,已经量产了,英特尔十八 a 呢在爬坡,三星的 g a a 呢,在推进。 楼房能不能住人,得看成本、良率、生态这些数字啊,华为没公布,我们也猜不到,所以这个问题啊,现在回答不了,但我对国产汽车的突破一直很有信心的。今年秋天新一代麒麟新面发布啊,就是第一个验证点,这条路能不能走通,到时候一看便知,我们可以拭目以待的。 你觉得华为的楼房能不能在成本、良率、生态上跑赢其他人的平房呢?欢迎评论区留下你的看法。

华为海思的滔定律是不是吹牛逼,我应该能讲的很清楚。有人问了 grok, 也就是马斯克诺的那个 ai, grok 是 这么说的,他说芯片行业里用了十几年英伟达, amd, 苹果、英特尔天天都在玩的这些关键路径优化,逻辑重构,持续收敛 这些常规操作啊,集中打包了一下,然后郑重其事的取了个高大上的名字叫滔定律,再拿到国际会议上一宣布,仿佛中国半导体界就突然开天辟地了一样。 那这种说法呢?恨国党民也在疯狂的传播。举个例子,有 amd 的 三 d 对 叠,这个是把 sirram 缓存芯片对叠在 cpu 的 上方,或者有英特尔的三 d 分 装,这个是把计算粒心和基础粒心上下对叠好,那这里就有第一个混淆点了, 你说这些半导体企业有没有三 d 对 叠技术?有,但不论是 gore 的 回答,还是 amd 和英特尔的这个对叠技术呢?都是芯片与芯片之间的对叠,是一整个逻辑电路和另一个可能是内存,也可能是什么其他东西的芯片的 堆叠的分装。而华为的涛定律之所以开天辟地,堪称国产半导体的 deepsea 时刻,因为它堆叠或者说它折叠的是逻辑电路本身。我和各位观众一样,我也不是专业搞芯片的,所以我花了四五个小时在 ai 里排除了大量的虚假信息,通读了两遍和停播的论文原文,最终现在用两分钟的时间通俗易懂的总结给大家。 处理器是用逻辑电路来完成计算的,我们对他的要求就是尽可能的提高能力,密度就是相同面积下尽可能算的更多,算的更快。那么摩尔定律的意思很简单,就是把每个计算单元做的尽可能的小,然后呢,其他半导体公司的堆叠技术呢?其实是为了加速逻辑电路和外界通讯的速度, 或者说是在一个二维平面上去优化逻辑电路内部的通讯时间。但是他们的逻辑电路本身我们可以简单的理解为是一个二维平面化的。 那么华为对逻辑电路的折叠是手段而不是目的,并不是为了折叠而折叠,目的是要让芯片算的更快,快才是目的。那既然我没有最顶尖的光刻设备,在缩小单个逻辑单元的尺寸上我没有办法,那我就缩短逻辑电路内部每个逻辑单元之间的通讯时间。 我打个比方,现在你在一零一号房间,你的工作完成了,要交给二零六房间的同事,那现在的芯片设计,二零六和一零一在一个平面内,你走过去可能需要一百米, 华为呢,就直接把这个二开头的房间全部搬上了二楼,然后做了很多很多的楼梯,这个时候你从一零一到二零六可能只需要走二十米了,那你们的工作效率一下子就提高了很多。 当然这件事情非常难,非常非常难。比如你把哪些房间留在一楼,哪些房间搬到二楼,楼梯怎么布置?一楼和二楼每一个房间的位置怎么定才是全区的最优解, 这个需要极强大的软硬件一体能力,否则就很有可能出现设计失误。本来你从一零一比如说到二零一只需要走五十米,结果搬上门搬,搬到楼上以后可能反而需要走六十米, 这种情况在设计不当的情况下也是有可能的。所以何婷波在论文的最火原话翻译过来是这么说的,他说未来十年的工作范围已经明确,许多问题仍未解决, 没有任何一个组织能够独自应对。工具链标准、精准测试啊,设备的物理特性以及经济模型,这些都需要来自华为公司以外的伙伴一起贡献。因此,本报告既是一份来自该领域的报告,也是一份邀请。 所以回到最开始的问题,华为掏定律是吹牛逼吗?如果华为做不到,那就是吹牛逼,你管啥不管埋呗。这个思路形态,半导体公司不是没有想到过,只是因为确实太难了,做不到。在过去的几十年里,一直都是缩小体积更容易一些。 现在摩尔定律到天花板了,或者说进一步缩小体积已经没有意义了,那半导体就不发展了吗?肯定还是要发展的。那这个时候华为第一个站出来说,我们不卷体积了,我们去卷时间吧, 但是你要卷时间,就会有无数个难如登天的问题等着你,比如更复杂的光刻过程会导致极低的量率怎么办?比如两层逻辑电路之间怎么散热? 比如我前面提到的,你怎么去设计通道和分层,去实现整体的计算速度提升这些问题的难度在以前可以说是比提高光刻机的性能更难更贵的,所以大家才会不约而同的去等这个阿斯麦出更贵的新款,而不是去做三 d 逻辑电路嘛。 所以华为到底做不做的出来?看今年 mate 九零的麒麟二零二六呗,丑媳妇总得见公婆。如果麒麟二零二六用落魄的工艺制成,能做出先进的性能,那就是华为真牛逼。那如果麒麟二零二六翻车了,那就是华为吹牛逼是真的还是吹的?我们秋天见。

华为 tony 的 公布,让我心中好几个疑问有了清晰的答案。第一个问题其实我在思考,有中美科技站也到了最重要的部分,半导体之战, 我们的制成跟别人一直有差距,造不出相应制成的先进芯片。过去很长时间,我们在十四纳米、二十八纳米一直追赶,甚至现在实现了反超,可以从出口数据看出来, 但是在高端的五纳米、三纳米,当然现在咱们还用这个名字去叫啊,咱们现在为了大家理解方便,先这么讲, 以后韬定律普及了以后,我们就不讲几纳米了啊,你不要跟我讲你到底用什么制成的,你就说你做同样的事情用了多少时间,这就是比实打实的呀,从唯物主义视角去出发的呀,因为我们芯片最终是要拿来做一些特定功能的啊,你到底是 一个辣秒做出来,还是说你是一个微秒做出来?对于我用户而言,这个是最直接的感受,你点开一个软件,到底是快还是慢? 当然这个要等到我们的套定律慢慢成为了主流以后,哎,这个时候大家就会把这个标准改换过来啊,在此之前,我们还是叫五纳米、七纳米、三纳米,那么刚才的疑问就是我们去追赶别人吗? 现在台积电已经在做三纳米,他们还在做二点几纳米,那如果说我们去追赶别人也在进步啊,我们何时能够去追上? 现在跟业类人士去聊下来,就这个芯片有很多很多仪器,我们光去造出高端的光刻机,就那种阿斯麦尔的最高端的,我们可能都要到五年、十年, 那这个五年、十年我们怎么办?追上了别人又往前走了一步,我们又该怎么办?我们是永远的追赶吗? 啊?这是我过去心中的第一个疑问,第二个疑问就是华为是如何用 有十四纳米,或者说就这个以上的这种光刻机怎么样造出等效仪五纳米芯片,类似这种操作流畅度的芯片,他怎么做的? 有人呢?在讲是不是这个也用了一些 uv? 我 个人觉得应该不会。那么这次呢?也解惑了,就是在于 如果说我们按着别人的路径去走,你最多最多跟别人是无限接近,因为标准在别人手上,这个标准在过去就是叫摩尔定律。摩尔定律是什么? 就是说每十八个月芯片的性能会翻一翻,这个是摩尔提出来的,那我们站在上帝视角,从结果来看,应该来说摩尔是有远见的。这么多年的半导体发展,确实在按照他预测的规律再往前走, 但是当走到了几纳米,一个晶体管只有几十个原子去组成的时候,这个时候摩尔定律就失效了,因为遇到了物理学的极限, 你想你把芯片再做小,你把晶体管再做小,你不能比原子还小吧,你不能比它小吧?你总得有几十个原子组成吧?你不能再小了,这是物理学的极限。还有你去传输的时候, 你原来比较大的时候,比较几微米,或者甚至几百纳米的时候,那个时候你的距离相比光束来说还很小,所以你的传输时间可以忽略不计。 而今天当你把纳米数不断的做小,你的线不断的变多的时候, 那你的频率不断变快,你计算时间不断变短,那么这个时候你的传输时间就不能够忽略,那这个时候就相当于摩尔定律遇到了物理学的极限,这个就是华为这次套定律突破的关键点, 也就是他过去的设计漏洞,就是我们能够去我把他叫着换道单飞的机会,不是换道超车,我们不要到他那个道路上去,我们直接换到其他的道上去。 由此我就更加理解我们经常出现的一个词语叫相向而行。什么是相向而行?我们已经在几十年前告诉你了啊,我提出了滔定律, 这是指半导体领域里面的,这个是更接近有真实场景的,也就是我以后不看你什么制成,不看你这个设计,那个就看最终结果 是骡子是马,拿出来遛一遛,做同样的事情,你到底时间长还是时间短?我觉得是比原来的一种标准上的超越,你原来从空间去讲, 那你遇到物理学家瓶颈,你的空间缩小就没有意义了吗?你那个定律就不对了吗? 就像我们说的你牛顿定律,你在天体世界里面,哎,你没有问题,你可以预测非常精准的,但是你牛顿定律到了量子领域,你就不准了, 所以就需要爱因斯坦出一个量子熵学,那这个他定律相比原来的摩尔定律, 他就类似于量子力学的原理。面对牛顿力学的原理,就我不管你阿成 c, 你 最后就是这个滔吗?你就算这个时间最终你到底是快还是不快, 那么我们提出这样一个标准,你要不要跟对吧?你要跟就是相向而行,你不跟,那么意味着将来等我这一套造出来的时候,你就是落后了。 通过这些分析啊,其实让我想起了论持久战,这真的很像任老爷子在半导体领域里面 发出的一个论持久战的文章,如果非要用战争做比喻的话,其实也是战争了。科技战,去年的 deepsea 突破,相当于是对敌人前进路上的一次伏击啊,他想用 ai 把整个美国的科技带飞, 我们没让它飞那么快,让它掉下来了一点,但是呢,本质上它还是在领先,毕竟它有先进制成的芯片, 我们到现在为止, ai 芯片最多,你可以说等效,但是你单颗的芯片上跟别人还是有差距的。而今天华为说的套定律,那就是一场全面的硬碰硬的全产业链的对抗, 因为我们提的是标准,这就相当于持久战要进入到相持阶段,而当我们的光刻机突破到七纳米的时候,就会进入到战略反攻阶段。为什么这么讲呢?因为近百年的半导体发展都是在美国主导的标准下进行的, 这个呢,他有先发优势啊,一九四七年的时候,美国人就发明了晶体管,再到一九五八年开始有集成电路, 然后到一九六五年,摩尔提出了摩尔定律。大家想一下,美国人造出晶体管的时候,我们还在进行人民解放战争呢,那在近百年,我们在一直追赶到中间,还有一度是放弃,我们觉得 看不到希望啊,照不如买呀,干脆买别人的吧,照出来也跟别人有那么大差距,照他干嘛呢?从现在来看,这是一个非常短视的行为,好在我们有黄丽仪,黄老他凭借着个人顽强的毅力,让我们的半导体没有完全去中断,也就等到我们重启的时候, 我们也能够有一些自己本土的人才。但是经历这么多年的发展,美国在半导体领域是有绝对的领先,从类似半导体的工业母机就是 e d a 软件,到相应的高端测试仪器,你就像高性能的释波器, 逻辑分析仪、频谱仪,还有很多很多跟半导体设计相关的这些仪器,哪一个你要从头去研发,都得投入大量的人力物力, 而且你做出来他销售的用户还没有那么多,而对手又有比你更先进更成熟的仪器, 要是完全按资本的逻辑,这种投入产出比是非常低的,没有人会去投资做这样一个先进的仪器的。而你一旦有了 eda 软件,有了这些测试仪器,你相应做出来的芯片就是这个模子里刻出来的, 这就是说标准在别人手上,那么再到后面的指令集操作系统相应的软件生态,如果说不是美国完全要去这么卡死我们,哪怕高价卖给我们 都很难去突破。那说到这里,有些人还是有疑问,这次突破到底是不是真的呀?原理是什么呀?我给大家稍微非常非常简单的讲一讲,就知道这次突破到底是真的还是假的了。 就过去在摩尔定律之下,他是在一个平面上去设计,他在不断的追求着把这个晶体管做小, 就半导体电路,你说起来他是非常非常的复杂,但是要猜到原理呢,也是可以用简单的几句话把它讲清楚的,但是要做呢,他是很复杂的啊,最简单原理是什么?先有一个晶体管, 那那晶体管呢?是什么特性呢?就给大家讲二极管就知道了。二极管是什么意思呢?就你给他通电大过某一个域值,那么他的电阻就是为零,那就直接就通过去了, 你要是不大意他这个域值,他电阻就是无穷大,等于他要么电阻是无穷大,要么是零。我们有时候不形容一个人说你不要有二极管思维吗?就这个意思,你不要非黑即白, 那好像要么他对,要么他错,哎,你得有一个辩论的思维去看待他。哎,这二极管思维这么来的啊,那么有这个二极管呢,就会出现这种晶体管,那晶体管就在数字世界里面,它主要是二静止的,就处理零和一的关系啊,我零和一在一起, 到底是我把零变成一还是一变成零,这叫非吗?那如果你是非就是一变成零变成一吗?那么你零跟一两个在一起 到底是怎么样个规律?这里面就有像这个 and, 就 和和是什么意思呢?就里面只要有零,相当于乘法一样的,你把它零乘一,那么这么简单的比喻吧啊?零乘一如果说是一个 and 的 关系,就是乘法的关系, 你只要有一个零出现,那么他就是零。那么还有一种呢,就是跟这个 and 相反的,叫做 o o 里面就是零,零才是零,零一,他是一, 简单吧,就这么简单。见到二进字,那么当然还有其他的了,就是这个啊,或非啊,已或非,那通过这样几个与非就可以组成加法器,比方两个东西出进去得到两个结果嘛? 那么加法器是干嘛?他有个进位吗?对吧?你到底是说两个加起来,到底是得到一还是得到这个进位的一,所以他是跟这个是一样的,组成一个加法器。一个加法器里面大概是有二十到四十个晶体管就可以做出来。但是你想一个二阶值在我们现实中用不了啊。那么你比如说你去做一个六十四位的加法器, 它大概就要用到两千到四千个这种晶体管,那么这两千到四千个晶体管呢?如果说我,我这个芯片就是一个加法器,我现在就用这个来做简单的比喻嘛,现在的芯片当然比这个要 复杂一亿倍了啊,它里面有各种指定的流水线啊,这个,这个咱不做,这个就没有必要去了解,我们只要了解它这个加法器怎么做的,你大概就知道了,那个大的芯片它就是在复杂度上非常复杂。原理呢?大概是这么个原理。对,我们理解这个套定律, 那就说它在这样一个平面里面放了这种晶体管摆在这里,那么这晶体管如何去实现加法的逻辑?它有一个六十四位的输出, 那当然两个了,一个 a, 一个 b, 你 加吗?对,两个东西相加吗?等于我们在现实中看到的十进字数据,它最终呢会被转换成二进字数据做输入输入。那你两个做进去之后,它里面就要把刚才的这种加法器通过这种逻辑电路去拼起来, 那怎么拼呢?这里面怎么做呢?其实有 eda 布线工具,不用你工程师去一个个去拉他的线,他会告诉你这个线怎么拉,怎么去优化,怎么优化你的线路要少,但是你再怎么优化,他是在一个平面里的,这一个平面里面表摆了一个四千个魔术管, 那么怎么样用线路把这个四千个魔术管去连接起来,而且这里面大家要注意,你看加法器, 他一定是从低位一步一步去加到高位,他不能同时进行的,因为你上一步不加出来,你就不知道你下一步的输入,所以这个里面你要做完,他需要有六十四次的这种频率往里面去不断的去走这个电路, 那么你每一次的时间,如果说你的电路走的时间长短,就会决定你这个加法器最好花多少时间把这个加法去算出来。 那么这次华为就做了一个改变,什么改变呢?我们也可以用一个叫降维打击来形容,也可以就他把这个变成了三维的,那这里面设计空间就更多了,那数学算法呢?就会变得更复杂, 所以这件事情相比他而言,在 eda 软件上是会更复杂的。怎么做的呢?比方你这里有四千个晶体管,对吧?那么我在这里先假设我,我就还是按你原来的思路,其实这里还可以优化啊,那我就直接把这个 一个平面上摆一千个晶体管啊,摆一千个晶体管,那你想如果我这样做的话,我会大幅的提高效率。就你看你这个走的路径啊,你从这里到这里,你这个路径,你这个线路, 他其实在这地方你平面上走的路径更多,因为而我我把它叠起来的时候,我上下这一层我是很短的,我是贴在一起的吗? 所以他上下的路径把原来这种平面不要从这里到这里的路径,对吧?原来比如说这里,这里到这里的路径有这么长吗?我这个就直接变成了从上面到下面这个路径,那这个通讯时间就会变得更短,这样的话就会对你而言实现一个速度的大幅的提升。 那我的芯片里面加法器做成这样,别的乘法器,乘法器的晶体管就更多了啊,可能你六十四位的要到几万个了,有可能,那么你不断的去堆叠这些各种各样的原件的时候,都变成那种立体的时候, 这是一种重新设计,那这就是说抛定律它围绕的时间去走,就你别管你制成多少啊,那我现在虽然制成比你大一点,但是我通过这种方式就可以做到跟你原来的两纳米、五纳米是等效的, 那这样我就跟你没有走在同样一个道路上,那用这样个原理,我就可以在我的光刻机没有到你的制成的时候做到跟你一样的水平。过去我们一直在防守,相当于我们一直在追赶, 今天我们有类似二十八纳米、十四纳米的光刻机比你第一代,而我用这样一个逻辑堆叠,我就可以做出跟你等效的事情,那至少在我的光刻机没有突破之前,我和你保持了相似,那这个相似到什么时候呢?按华为的计划,二零三一年, 因为二零三一年要用这种技术去做出一点四纳米的芯片出来,那我想 对于西方这个体系,它到二零四一年差不多也是一点四纳米的体系。那当我讲完逻辑堆叠的这些原理,我们就可以知道它跟目前的像台积电的,它的二点五 d, 包括英特尔的三 d, 它是有本质上的不同的。 无论说台积电的 coors 还是说英特尔的 forrest, 它的堆叠是把已经成型的东西放到 一个芯片里面去,本质上它不会对内部结构产生这种变化,也就过去它是平面的还是平面的,它比如说把内存 cpu 通过一个桥接,哎放到一起放到一片里面去, 这个本质上呢就是缩短了芯片跟芯片放在外面之间的距离,但他内部这个通讯的距离还是没有得到改变,所以跟今天套定律提出来的逻辑堆叠是完全不一样的。那等我下一讲再去讲逻辑堆叠的几个发展阶段的时候, 我们还可以看到对这种也是一种降维打击。那二零三一年以后呢?我们的光刻机七纳米出来的时候,我也可以把这个空间造小,造小了,我又用这种逻辑堆叠,那会比你造出更高的性能出来,所以我把它称之为叫换到单飞。为什么单飞呢? 他不会跟,他也跟不上。在过去那个半导体标准里面,每一个赛道里面投入可能都是上万亿美元,而且涉及到全球多家先进公司的协助, 你让那些所有的公司能够全部去换道超车吗?这是不可能的, 过去他这些半导体产业里的优势恰恰会限制他往秦塞道的发展,所以我把他叫做换道单飞,因为他根本就不会跟上来。正所谓百万朝功,衣食所系, 跟当年英国人拿着蒸汽机来找乾隆啊,说你看我这个有蒸汽机,乾隆一看奇迹引巧,倒不能去骂乾隆不识别新技术,而是这样一个蒸汽机要大量的替代劳动力的时候, 他底下那些地主阶级都不会同意的。你看地主阶级,他拥有的资源就是这些劳动力,他靠剥削这些劳动力去生存。而你要是有蒸汽机能够把这些劳动力去大幅替代的时候,那他土地价值就失去了, 变成资本为主导了。所以他那样一个旧体制,必然会去排斥蒸汽机,排斥那些先进的生产力,这就跟今天以美国为主的半导体生态链,他一样会去排斥。掏定律排斥这样一个逻辑堆叠一个道理。所以这次 我看到华为的负责人出来讲这个掏定律的时候,我本来源定去录美元的镰刀,我都把它搁置了, 因为这样一个技术实在是太重要太重要了,他是在标准级别的。让我想起了寻子劝学里的一句话,若怯求领,屈无子而顿之,顺者不可胜俗也。他的意思就是你叠衣服,你拎住一个领子,关键的地方一拎, 那衣服自动就叠好了。而这次的掏定律就是那个关键的拎的地方。而要实现它,当然不是说它会自然而然就产生的,这里面还要我们很多工程师做出巨大的努力。 所以第一步我们已经看到了华为,他说有三百八十一款芯片有这种逻辑堆叠去优化过了, 给出了大量的数据,确实取得了很大的进步。那么接下来华为的旗舰机 mate 九零有了最重要的 cpu 逻辑芯片,就要用这种逻辑堆叠来去实现了。 那这一步的实现呢?还是在过去的大的体系之下去完成的,因为这种颠覆式创新,也不可能说完全就是自己自建炉灶,还是要建立在原来的大体系之下,对吧? cpu、 gpu 内存。 但是根据华为的规划,这只是第一步,到后面整个半导体的生态链都要发生变化,因为它里面有一句话,就以后可能都不分 cpu、 gpu 内存这些,完全按照自己的掏定律标准来。 那接下来又将如何走?又分成几步走?我在下一个视频给大家做详细分享,然后你买了我宏观课的同学也记得六月份来听课,我会分两讲来把韬定律啊,他的底层原理, 他对哪些产业可能有影响,给大家做一个系统的全面的分享,不要忘记来上课,这里是名人说,爱国爱家爱自己。

hello, 大家好啊,感觉有点憔悴啊,因为前两天我们有一个重大突破嘛,就是某个遥遥领先的这种公司发明了,发现了一个新的物理定律啊,就 掏定律掏啊,就是,我就非常好奇,因为首先这是一家科技公司,它不是一个研究院或者是一个科研机构啊,它能发现新的物理定律,我觉得。卧槽,这个有有重大突破,所以我 咱那个底子又不是那么好,所以花了一两天来研究啊,今天我研究明白了,我就用一分钟告诉你什么叫韬定律,这个 很多呃,网络上很多人专家在解释,我觉得听的物物里云里的啊,这太复杂。那我总结呢?先说结论呢,我觉得他应该叫赢定律啊,这个韬定律不是那么准确,怎么个意思呢?啊?咱们来详细的说一下啊。就是, 呃,咱们不是做不了那么小的东西吗?因为你看他是一个非常小,一纳米两纳米的东西,那么咱做不了呢,咱就弄 八个这个,比如说七纳米,十纳米的给捆一块,原来那是二维,你看咱一挪不就变成三维空间了吗?对不对啊?你这落起来他不就有高度了,变三维空间他就同样能完成那个 一纳米的能干的活,确实挺厉害,弯道超车了。哎呦,这个确实很强大,他相当于啥呢?就是有的学生他能考一百分吗?咱考不了一百分, 咱就弄这个八个这个考二十分的学生给他捆一块,那个咱不就一百六了吗?对不对啊?那个考一百分的呢?他一天学习十个小时对吧?他平常还得睡觉干啥?那咱这八个考二十个,你差生吗? 你就捆一块,你别睡觉了,一天就就学二十四个小时,对吧?那肯定就超过那个 一百分的那个优等生了,是吧?那这个理论,其实前一阵这个台湾好像有个叫于北辰的啊,这么一个人也发明过这么一个理论。有点像啊,因为他之前说 这个弯弯的导弹不准吗?命中率只有百分之七十,那么咱就发百发,三枚导弹,三枚齐发,那就是三七二百一,就百分之二百一十的这个命中率了, 就百发百中了,基本道理是一样的。哎,我唯一就是担心一点啊,虽然从二维我们晋升到三维,回头可能还有四维的。这个进步啊,确实很厉害, 但是你就别烧坏了,对吧?你八个差生,你让他干二十四小时,容易给脑子烧坏了,对吧?

一口气讲清楚掏定律是怎么干翻摩尔定律的?难怪老黄总是忧心冲冲,他肯定事先知道些什么。美国卡了中国芯片七年,没想到华为憋出了一个颠覆全球半导体规则的大招。中国企业第一次在全球芯片领域立下一条新定律,六十年没人敢动的游戏规则, 华为说不玩了。更离谱的是,这个定律一出来,美国几十年砸下去的整套制裁体系,可能一夜之间变成废纸。那什么叫掏定律? 简单说,别人都在拼命把芯片做小,华为偏偏说做小,这条路我们不走了,而且还给出了具体时间表。二零三一年,不靠最顶尖的光刻机,竟能直接干到一点四纳米, 你以为这只是嘴炮?不,它背后藏着一套人类从没走过的全新路径。这到底是真颠覆还是大噱头?往下看,先说一件事,你手里的手机,不管是苹果还是安卓,芯片里装着的晶体管数量已经超过一千亿个。一千亿塞在你指甲盖大小的一块硅片上,这是怎么做到的? 靠的就是摩尔定律,把晶体管越做越小,小一倍同样面积塞进去的数量就翻一翻,性能自然跟着翻。这条规律从一九六五年提出来,整整管了半导体行业六十年, 没有任何人质疑过他,但有一道坎没人敢提。当晶体管缩小到三纳米,也就是几十个原子并排那么宽的时候,出问题了,电子开始不听话,会直接穿透本不该穿透的地方, 像一个幽灵穿墙而过,导致芯片漏电发热,性能不升反降。这个现象叫量子碎穿效应,是物理定律, 不是工程问题,全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地,越往下坐越费劲。美国人堵的就是这个,你中国连光刻机都没有,根本没资格谈突破。 结果何庭波站出来说了一句话,把所有人的逻辑框架砸碎了。为什么芯片性能的唯一出路,必须是把晶体管做小?这就是掏定律真正的颠覆之处。 他不再盯着晶体管有多小,而是盯着信号在芯片里跑的有多快。这里有个关键概念叫套,也就是掏,指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话,把 这个时间压缩一半,芯片的等效性能就翻一倍。不需要更先进的光刻机,不需要更小的晶体管,换个方向下手听起来像走捷径,但做起来难的离谱。华为为此搞出了一项核心落地技术, 叫逻辑折叠。传统芯片是平铺的关联电路,分散在各处,信号要跑很长的水平距离才能完成交互,时间白白耗在路上。逻辑折叠的思路是把芯片竖起来,把本来隔得很远的电路单元垂直叠在一起。 两个原本相距一毫米的晶体管上下叠完之后,距离只剩几微米,信号传输速度直接提升几百倍。但这件事台积电和英特尔都玩过, 也都煞是而归。拦住他们的是三座山。第一两层芯片时钟对不起,上层算完,下层还没准备好,结果全是错的。第二,两层之间需要几百万个连接点,传统技术间距最小只能做到几十微米,精度根本不够用。第三,两层逻辑,芯片叠在一起散热是个死题, 中间的热量根本出不去,美国人三座山都没翻过去,最终放弃华为翻过去了,而且翻法完全不同。时钟同步的问题, 华为给第二层单独配了一个可以动态微调的独立时钟,实时感知第一层的输出延迟,自动调整节拍误差压到零点一皮秒以内,比头发丝还精细一万倍。连接密度的问题,自研超细间距混合键和技术层间间距压到一微米以下,比对手先进整整一个数量级。 还有散热问题,在两层芯片之间嵌入了一层只有几微米厚的微流道,冷却液直接在芯片内部循环,热量即铲即走。三座山,华为用三把不同的钥匙全部打开了, 结果呢?同样的七纳米制成晶体管,密度直接提升百分之五十三点五,相当于摩尔定律白白送你三年的进步一步兑现到二零三一年,基于这套路径,等效性能将达到一点四纳米的水平。而这还只是保守的,第一代 只折了两层,只处理了关键路径,大量潜力根本没释放。更要命的是,美国的制裁逻辑从一开始就建错了方向,从进 uv 光刻机到限制先进芯片代工, 所有的封锁手段全部压住。在一个前提上,性能提升必须靠制成节点萎缩。抛定律一出,这个前提直接不成立了。那堵花了几十年建起来的墙还立在原地,但华为已经不打算翻它了,因为旁边新开了一扇门。