韬定律会替代摩尔定律吗
半导体圈最近发生了一件大事，华为正式抛出了一个全新的定律，叫掏定律。这不仅仅是一个新的概念，这很可能直接改写了全球芯片产业的竞争规则。 那么这个掏定律到底牛在哪里？咱们 a 股哪些板块和个股又迎来了真正的风口？今天一条视频给大家讲透。过去的十几年，全球的芯片行业都遵循着摩尔定律，核心就是拼命的把晶体管做小，也就是说几何缩微。但现在物理极限快到了，这条路越走越难。 华为提出的这条掏定律直接换了一个思路，这里的掏代表的是电路里的时间长数，简单来说，以前是把房子盖小来塞进更多的人，现在是房子大小不变。但我把城市的道路重新规划，拉直主干道，修建立交桥，让大家办事效率爆棚。 华为把这道叫做逻辑折叠，通过把芯片电路从平房改成摩天大楼的立体对联，让信号少绕路，从而在不依赖最顶尖光刻机的情况下，把性能硬生生的提上去。 华为透露，今年秋季发布的麒麟二零二六年芯片就是这项技术的首次实战。那么这套打法会引爆哪些投资机会？核心逻辑就一条，谁能帮华为把芯片立体堆叠起来，谁就是最大的赢家。
粉丝1240获赞6110
相关视频
02:59查看AI文稿AI文稿今日最重磅的消息就是华为在上海发布了套定律，这可是我国第一次在全球半导体领域提出产业指导新原则，这绝对是限阶段最大的科技趋势。如果说不看这个出去，可别说自己是玩科技的。今天的主题就是用最简单的话让你听懂套定律到底是什么，怎么回事，听明白了原理，你才能听懂我今天分享的这三只 e、 t、 f 含金量有多高。分享之前，还是希望大家能够动动发财的小手，多互动，点点小红心，多留言，这样我才能知道大家想看什么， 才能做出对朋友们帮助最大的视频内容。不啰嗦啊，先科普这个套定律，最后科普这个 etf。 目前老的这个摩尔定律快走不动了。摩尔定律是过去五十年芯片行业的金科玉律， 他追求的是把这个晶体管越做越小，然后塞进同样大小的芯片里。理论上这个芯片上的晶体管数量翻一倍，性能也可以翻倍，价格还可以减半。但发展到现在，遇到了两大麻烦，一就是物理这个极限已经做到了三纳米，二纳米，再往下就接近这个原子的效应全出来了，做不下去了。 二成本爆炸，越往小做这个研发啊，建厂费用就是天价，性价比越来越低。一句话，靠这个缩小尺寸这条路走到头了。现在华为这个定律就是换一条新的路，就打破这个原则，从缩尺寸，改缩时间。核心就一句话，不再死磕把晶体管越做越小， 而是改走时间缩微，想尽办法缩短信号在这个芯片里的跑的时间，用逻辑折叠技术，照样能把性能跟密度提上去。 打个比方啊，这个摩尔定律就是，原来房间不变，把人做的更小，塞的更多人。而这个套定律就是把人不变，但是把房间折叠道路拉直，让这个每个人干活更快，走路更胆，配合更紧。那如何实现这个逻辑折叠实现套定律呢？主要是三部分，一、先进封装。二、芯片设计。 三、半导体是个设备加材料。所以说我今天科普这三只 etf 啊，全部对应了这三步找的，而且都是市场中含金量最高的。一、科创半导体 etf， 华夏 先进封装逻辑折叠技术，这套定律最直接最艰难的受益环节，这，这 e t f 啊，先进封装含量高达百分之五十九，全市场同类第一，前十大重仓股均为科创板设备材料龙头，一句话，这是先进封装的最优选。二、科创新片设计 e t f 天虹芯片设计啊，是这个折叠逻辑的图纸规划， 这个逻辑折叠需要在芯片设计层面提前布局，做全新的电路架构规划。这是 etf 芯片设计占比超过百分之九十六，全市场最纯的芯片设计 etf， 前十大重仓全都是芯片设计龙头，一句话，这是芯片设计的最优选。三、半导体设备 etf 招商特定率芯片均在这个中芯国际流片，需要大量的这个半导体设备去支撑， 支撑这个先进封装进园制造逻辑折叠，而且它们都需要这个规通孔啊，混合建合、 c、 m p 等全新的配套设备支持。 etf 设备加材料合计占比约百分之六十三点八，设备含量为同类中最高的前十大中仓股，覆盖了设备、 材料、设计制造业全产业链，一句话，半导体设备加材料，这是最优选。最后啊，每日提醒我，科普 etf 绝对不是让大家去最高的， 而是希望借助这个视频科普，让更多的朋友了解科技的逻辑，让没有权限的朋友能够享受科技的红利。最后也感谢大家的关注啊，后续我会分享更多的行业逻辑科普以及精选的 etf， 让每个人都能享受到科技的红利。
1851新锐作手论
20:35查看AI文稿AI文稿华为 tony 的 公布，让我心中好几个疑问有了清晰的答案。第一个问题其实我在思考，有中美科技站也到了最重要的部分，半导体之战， 我们的制成跟别人一直有差距，造不出相应制成的先进芯片。过去很长时间，我们在十四纳米、二十八纳米一直追赶，甚至现在实现了反超，可以从出口数据看出来， 但是在高端的五纳米、三纳米，当然现在咱们还用这个名字去叫啊，咱们现在为了大家理解方便，先这么讲， 以后韬定律普及了以后，我们就不讲几纳米了啊，你不要跟我讲你到底用什么制成的，你就说你做同样的事情用了多少时间，这就是比实打实的呀，从唯物主义视角去出发的呀，因为我们芯片最终是要拿来做一些特定功能的啊，你到底是 一个辣秒做出来，还是说你是一个微秒做出来？对于我用户而言，这个是最直接的感受，你点开一个软件，到底是快还是慢？ 当然这个要等到我们的套定律慢慢成为了主流以后，哎，这个时候大家就会把这个标准改换过来啊，在此之前，我们还是叫五纳米、七纳米、三纳米，那么刚才的疑问就是我们去追赶别人吗？ 现在台积电已经在做三纳米，他们还在做二点几纳米，那如果说我们去追赶别人也在进步啊，我们何时能够去追上？ 现在跟业类人士去聊下来，就这个芯片有很多很多仪器，我们光去造出高端的光刻机，就那种阿斯麦尔的最高端的，我们可能都要到五年、十年， 那这个五年、十年我们怎么办？追上了别人又往前走了一步，我们又该怎么办？我们是永远的追赶吗？ 啊？这是我过去心中的第一个疑问，第二个疑问就是华为是如何用 有十四纳米，或者说就这个以上的这种光刻机怎么样造出等效仪五纳米芯片，类似这种操作流畅度的芯片，他怎么做的？ 有人呢？在讲是不是这个也用了一些 uv？ 我 个人觉得应该不会。那么这次呢？也解惑了，就是在于 如果说我们按着别人的路径去走，你最多最多跟别人是无限接近，因为标准在别人手上，这个标准在过去就是叫摩尔定律。摩尔定律是什么？ 就是说每十八个月芯片的性能会翻一翻，这个是摩尔提出来的，那我们站在上帝视角，从结果来看，应该来说摩尔是有远见的。这么多年的半导体发展，确实在按照他预测的规律再往前走， 但是当走到了几纳米，一个晶体管只有几十个原子去组成的时候，这个时候摩尔定律就失效了，因为遇到了物理学的极限， 你想你把芯片再做小，你把晶体管再做小，你不能比原子还小吧，你不能比它小吧？你总得有几十个原子组成吧？你不能再小了，这是物理学的极限。还有你去传输的时候， 你原来比较大的时候，比较几微米，或者甚至几百纳米的时候，那个时候你的距离相比光束来说还很小，所以你的传输时间可以忽略不计。 而今天当你把纳米数不断的做小，你的线不断的变多的时候， 那你的频率不断变快，你计算时间不断变短，那么这个时候你的传输时间就不能够忽略，那这个时候就相当于摩尔定律遇到了物理学的极限，这个就是华为这次套定律突破的关键点， 也就是他过去的设计漏洞，就是我们能够去我把他叫着换道单飞的机会，不是换道超车，我们不要到他那个道路上去，我们直接换到其他的道上去。 由此我就更加理解我们经常出现的一个词语叫相向而行。什么是相向而行？我们已经在几十年前告诉你了啊，我提出了滔定律， 这是指半导体领域里面的，这个是更接近有真实场景的，也就是我以后不看你什么制成，不看你这个设计，那个就看最终结果 是骡子是马，拿出来遛一遛，做同样的事情，你到底时间长还是时间短？我觉得是比原来的一种标准上的超越，你原来从空间去讲， 那你遇到物理学家瓶颈，你的空间缩小就没有意义了吗？你那个定律就不对了吗？ 就像我们说的你牛顿定律，你在天体世界里面，哎，你没有问题，你可以预测非常精准的，但是你牛顿定律到了量子领域，你就不准了， 所以就需要爱因斯坦出一个量子熵学，那这个他定律相比原来的摩尔定律， 他就类似于量子力学的原理。面对牛顿力学的原理，就我不管你阿成 c， 你 最后就是这个滔吗？你就算这个时间最终你到底是快还是不快， 那么我们提出这样一个标准，你要不要跟对吧？你要跟就是相向而行，你不跟，那么意味着将来等我这一套造出来的时候，你就是落后了。 通过这些分析啊，其实让我想起了论持久战，这真的很像任老爷子在半导体领域里面 发出的一个论持久战的文章，如果非要用战争做比喻的话，其实也是战争了。科技战，去年的 deepsea 突破，相当于是对敌人前进路上的一次伏击啊，他想用 ai 把整个美国的科技带飞， 我们没让它飞那么快，让它掉下来了一点，但是呢，本质上它还是在领先，毕竟它有先进制成的芯片， 我们到现在为止， ai 芯片最多，你可以说等效，但是你单颗的芯片上跟别人还是有差距的。而今天华为说的套定律，那就是一场全面的硬碰硬的全产业链的对抗， 因为我们提的是标准，这就相当于持久战要进入到相持阶段，而当我们的光刻机突破到七纳米的时候，就会进入到战略反攻阶段。为什么这么讲呢？因为近百年的半导体发展都是在美国主导的标准下进行的， 这个呢，他有先发优势啊，一九四七年的时候，美国人就发明了晶体管，再到一九五八年开始有集成电路， 然后到一九六五年，摩尔提出了摩尔定律。大家想一下，美国人造出晶体管的时候，我们还在进行人民解放战争呢，那在近百年，我们在一直追赶到中间，还有一度是放弃，我们觉得 看不到希望啊，照不如买呀，干脆买别人的吧，照出来也跟别人有那么大差距，照他干嘛呢？从现在来看，这是一个非常短视的行为，好在我们有黄丽仪，黄老他凭借着个人顽强的毅力，让我们的半导体没有完全去中断，也就等到我们重启的时候， 我们也能够有一些自己本土的人才。但是经历这么多年的发展，美国在半导体领域是有绝对的领先，从类似半导体的工业母机就是 e d a 软件，到相应的高端测试仪器，你就像高性能的释波器， 逻辑分析仪、频谱仪，还有很多很多跟半导体设计相关的这些仪器，哪一个你要从头去研发，都得投入大量的人力物力， 而且你做出来他销售的用户还没有那么多，而对手又有比你更先进更成熟的仪器， 要是完全按资本的逻辑，这种投入产出比是非常低的，没有人会去投资做这样一个先进的仪器的。而你一旦有了 eda 软件，有了这些测试仪器，你相应做出来的芯片就是这个模子里刻出来的， 这就是说标准在别人手上，那么再到后面的指令集操作系统相应的软件生态，如果说不是美国完全要去这么卡死我们，哪怕高价卖给我们 都很难去突破。那说到这里，有些人还是有疑问，这次突破到底是不是真的呀？原理是什么呀？我给大家稍微非常非常简单的讲一讲，就知道这次突破到底是真的还是假的了。 就过去在摩尔定律之下，他是在一个平面上去设计，他在不断的追求着把这个晶体管做小， 就半导体电路，你说起来他是非常非常的复杂，但是要猜到原理呢，也是可以用简单的几句话把它讲清楚的，但是要做呢，他是很复杂的啊，最简单原理是什么？先有一个晶体管， 那那晶体管呢？是什么特性呢？就给大家讲二极管就知道了。二极管是什么意思呢？就你给他通电大过某一个域值，那么他的电阻就是为零，那就直接就通过去了， 你要是不大意他这个域值，他电阻就是无穷大，等于他要么电阻是无穷大，要么是零。我们有时候不形容一个人说你不要有二极管思维吗？就这个意思，你不要非黑即白， 那好像要么他对，要么他错，哎，你得有一个辩论的思维去看待他。哎，这二极管思维这么来的啊，那么有这个二极管呢，就会出现这种晶体管，那晶体管就在数字世界里面，它主要是二静止的，就处理零和一的关系啊，我零和一在一起， 到底是我把零变成一还是一变成零，这叫非吗？那如果你是非就是一变成零变成一吗？那么你零跟一两个在一起 到底是怎么样个规律？这里面就有像这个 and， 就 和和是什么意思呢？就里面只要有零，相当于乘法一样的，你把它零乘一，那么这么简单的比喻吧啊？零乘一如果说是一个 and 的 关系，就是乘法的关系， 你只要有一个零出现，那么他就是零。那么还有一种呢，就是跟这个 and 相反的，叫做 o o 里面就是零，零才是零，零一，他是一， 简单吧，就这么简单。见到二进字，那么当然还有其他的了，就是这个啊，或非啊，已或非，那通过这样几个与非就可以组成加法器，比方两个东西出进去得到两个结果嘛？ 那么加法器是干嘛？他有个进位吗？对吧？你到底是说两个加起来，到底是得到一还是得到这个进位的一，所以他是跟这个是一样的，组成一个加法器。一个加法器里面大概是有二十到四十个晶体管就可以做出来。但是你想一个二阶值在我们现实中用不了啊。那么你比如说你去做一个六十四位的加法器， 它大概就要用到两千到四千个这种晶体管，那么这两千到四千个晶体管呢？如果说我，我这个芯片就是一个加法器，我现在就用这个来做简单的比喻嘛，现在的芯片当然比这个要 复杂一亿倍了啊，它里面有各种指定的流水线啊，这个，这个咱不做，这个就没有必要去了解，我们只要了解它这个加法器怎么做的，你大概就知道了，那个大的芯片它就是在复杂度上非常复杂。原理呢？大概是这么个原理。对，我们理解这个套定律， 那就说它在这样一个平面里面放了这种晶体管摆在这里，那么这晶体管如何去实现加法的逻辑？它有一个六十四位的输出， 那当然两个了，一个 a， 一个 b， 你 加吗？对，两个东西相加吗？等于我们在现实中看到的十进字数据，它最终呢会被转换成二进字数据做输入输入。那你两个做进去之后，它里面就要把刚才的这种加法器通过这种逻辑电路去拼起来， 那怎么拼呢？这里面怎么做呢？其实有 eda 布线工具，不用你工程师去一个个去拉他的线，他会告诉你这个线怎么拉，怎么去优化，怎么优化你的线路要少，但是你再怎么优化，他是在一个平面里的，这一个平面里面表摆了一个四千个魔术管， 那么怎么样用线路把这个四千个魔术管去连接起来，而且这里面大家要注意，你看加法器， 他一定是从低位一步一步去加到高位，他不能同时进行的，因为你上一步不加出来，你就不知道你下一步的输入，所以这个里面你要做完，他需要有六十四次的这种频率往里面去不断的去走这个电路， 那么你每一次的时间，如果说你的电路走的时间长短，就会决定你这个加法器最好花多少时间把这个加法去算出来。 那么这次华为就做了一个改变，什么改变呢？我们也可以用一个叫降维打击来形容，也可以就他把这个变成了三维的，那这里面设计空间就更多了，那数学算法呢？就会变得更复杂， 所以这件事情相比他而言，在 eda 软件上是会更复杂的。怎么做的呢？比方你这里有四千个晶体管，对吧？那么我在这里先假设我，我就还是按你原来的思路，其实这里还可以优化啊，那我就直接把这个 一个平面上摆一千个晶体管啊，摆一千个晶体管，那你想如果我这样做的话，我会大幅的提高效率。就你看你这个走的路径啊，你从这里到这里，你这个路径，你这个线路， 他其实在这地方你平面上走的路径更多，因为而我我把它叠起来的时候，我上下这一层我是很短的，我是贴在一起的吗？ 所以他上下的路径把原来这种平面不要从这里到这里的路径，对吧？原来比如说这里，这里到这里的路径有这么长吗？我这个就直接变成了从上面到下面这个路径，那这个通讯时间就会变得更短，这样的话就会对你而言实现一个速度的大幅的提升。 那我的芯片里面加法器做成这样，别的乘法器，乘法器的晶体管就更多了啊，可能你六十四位的要到几万个了，有可能，那么你不断的去堆叠这些各种各样的原件的时候，都变成那种立体的时候， 这是一种重新设计，那这就是说抛定律它围绕的时间去走，就你别管你制成多少啊，那我现在虽然制成比你大一点，但是我通过这种方式就可以做到跟你原来的两纳米、五纳米是等效的， 那这样我就跟你没有走在同样一个道路上，那用这样个原理，我就可以在我的光刻机没有到你的制成的时候做到跟你一样的水平。过去我们一直在防守，相当于我们一直在追赶， 今天我们有类似二十八纳米、十四纳米的光刻机比你第一代，而我用这样一个逻辑堆叠，我就可以做出跟你等效的事情，那至少在我的光刻机没有突破之前，我和你保持了相似，那这个相似到什么时候呢？按华为的计划，二零三一年， 因为二零三一年要用这种技术去做出一点四纳米的芯片出来，那我想 对于西方这个体系，它到二零四一年差不多也是一点四纳米的体系。那当我讲完逻辑堆叠的这些原理，我们就可以知道它跟目前的像台积电的，它的二点五 d， 包括英特尔的三 d， 它是有本质上的不同的。 无论说台积电的 coors 还是说英特尔的 forrest， 它的堆叠是把已经成型的东西放到 一个芯片里面去，本质上它不会对内部结构产生这种变化，也就过去它是平面的还是平面的，它比如说把内存 cpu 通过一个桥接，哎放到一起放到一片里面去， 这个本质上呢就是缩短了芯片跟芯片放在外面之间的距离，但他内部这个通讯的距离还是没有得到改变，所以跟今天套定律提出来的逻辑堆叠是完全不一样的。那等我下一讲再去讲逻辑堆叠的几个发展阶段的时候， 我们还可以看到对这种也是一种降维打击。那二零三一年以后呢？我们的光刻机七纳米出来的时候，我也可以把这个空间造小，造小了，我又用这种逻辑堆叠，那会比你造出更高的性能出来，所以我把它称之为叫换到单飞。为什么单飞呢？ 他不会跟，他也跟不上。在过去那个半导体标准里面，每一个赛道里面投入可能都是上万亿美元，而且涉及到全球多家先进公司的协助， 你让那些所有的公司能够全部去换道超车吗？这是不可能的， 过去他这些半导体产业里的优势恰恰会限制他往秦塞道的发展，所以我把他叫做换道单飞，因为他根本就不会跟上来。正所谓百万朝功，衣食所系， 跟当年英国人拿着蒸汽机来找乾隆啊，说你看我这个有蒸汽机，乾隆一看奇迹引巧，倒不能去骂乾隆不识别新技术，而是这样一个蒸汽机要大量的替代劳动力的时候， 他底下那些地主阶级都不会同意的。你看地主阶级，他拥有的资源就是这些劳动力，他靠剥削这些劳动力去生存。而你要是有蒸汽机能够把这些劳动力去大幅替代的时候，那他土地价值就失去了， 变成资本为主导了。所以他那样一个旧体制，必然会去排斥蒸汽机，排斥那些先进的生产力，这就跟今天以美国为主的半导体生态链，他一样会去排斥。掏定律排斥这样一个逻辑堆叠一个道理。所以这次 我看到华为的负责人出来讲这个掏定律的时候，我本来源定去录美元的镰刀，我都把它搁置了， 因为这样一个技术实在是太重要太重要了，他是在标准级别的。让我想起了寻子劝学里的一句话，若怯求领，屈无子而顿之，顺者不可胜俗也。他的意思就是你叠衣服，你拎住一个领子，关键的地方一拎， 那衣服自动就叠好了。而这次的掏定律就是那个关键的拎的地方。而要实现它，当然不是说它会自然而然就产生的，这里面还要我们很多工程师做出巨大的努力。 所以第一步我们已经看到了华为，他说有三百八十一款芯片有这种逻辑堆叠去优化过了， 给出了大量的数据，确实取得了很大的进步。那么接下来华为的旗舰机 mate 九零有了最重要的 cpu 逻辑芯片，就要用这种逻辑堆叠来去实现了。 那这一步的实现呢？还是在过去的大的体系之下去完成的，因为这种颠覆式创新，也不可能说完全就是自己自建炉灶，还是要建立在原来的大体系之下，对吧？ cpu、 gpu 内存。 但是根据华为的规划，这只是第一步，到后面整个半导体的生态链都要发生变化，因为它里面有一句话，就以后可能都不分 cpu、 gpu 内存这些，完全按照自己的掏定律标准来。 那接下来又将如何走？又分成几步走？我在下一个视频给大家做详细分享，然后你买了我宏观课的同学也记得六月份来听课，我会分两讲来把韬定律啊，他的底层原理， 他对哪些产业可能有影响，给大家做一个系统的全面的分享，不要忘记来上课，这里是名人说，爱国爱家爱自己。
12.9万明缘说
10:23查看AI文稿AI文稿这个华为的滔定律啊，是昨天发布的，马上今天这个各大网站呢，就开始热议，大量的视频出现了，现在这么一个纯粹的 技术的发布，已经变成了百姓讨论的话题啊。那么起初呢，我也以为是不是华为受制于这个先进之城，没有 euv 的 光刻机 而做出来的一个妥协替代方案啊，也就是所说的菜不够罐头凑啊。但深究半导体技术的底层逻辑啊，我们也发现华为半导体专家啊，其实他真正抓住了芯片的本质的核心 啊。穆尔定律呢，几十年的核心逻辑，从来不是把静电管做的越小越好，而是通过缩小尺寸，让这个电信号呢，跑得更快，延迟更低， 工耗更低，效率更高啊。既然物理制成已经达到了天花板进水管的尺寸呢，无法进行微缩，那产业迭代的唯一的出路就是直接让电信号提速，把全链路的时间损耗压到极致。 那这次华为何庭波发布的掏时间微缩定律，是全球半导体行业里边的一个重磅的突破啊，也为这个陷入平静的硅基半导体 找到了第二春，彻底开启了全新的后门时代。结合何廷波发布在中科院预研本平台的那个论文啊，题目是多层电子的时间微缩理论 套定律也结合我这些年呢啊，苦苦的啃了几本芯片设计和制造的书以后的那点行业感悟，那么我呢，试图用通俗一点的语言来讲明白这个全新的行业范式。 一九六五年，格登摩尔提出了摩尔定律啊，成为半导体行业五十年的核心的发展范式，集成电路的晶体管数量每两年呢翻番啊，芯片性能随集成度的提升持续的对待。七五年的时候， 邓纳德塑放理论应运而生，进一步的完善了这个行业规则啊，进水管数量缩小的同时，电压可同步比例缩小，实现了尺寸更小，功率更低、性能更强的正向循环。 几何塑放搭配邓纳德的塑放两大理论呢，相辅相成，推动着半导体产业的实现史诗级的迭代制成呢。大家都知道，从几十纳米啊，一路 精进到十纳米，七纳米，实现了镜铁管密度、能效比、性价比的指数级的提升，这行业呢，也越做越大，越做越重要。 但是呢，现在这个运行半世纪的黄金规则，在七纳米节点上呢，已经走向了失效。如今行业面临的无法突破的物理制故室，先是邓纳德的塑胖彻底的失效了， 定压无法随着尺寸缩小同步降低啊，这功耗降不下来，后续的摩尔定律呢，也进入到半失效的一个状态，即使现在台积电可以量产五纳米，三纳米， 有了这样的制成，但只是勉强推进，不仅制造成本飙升到离谱，性能提升的边际也大幅的降低， 还始终被什么漏电家具啊，发热失控啊，按规闲置等问题的卡住啊。对于被这个 euv 光刻机卡脖子无法跟进极致几何微缩路径的华为而言呢，继续死守传统的文尔定律等同于走进死胡同。 这也意味着半导体行业持续五十年的尺寸更小，数量更多，性能更好，成本更低的传统迭代模式彻底宣告瓦解了。 自此呢，半导体的核心发展命题就要改写，行业不再比拼晶体管缩到多小，不再依赖光刻机极限突破，而是转向了全新的方向，时间优先，空间服务于时间啊，这就是 我们著名的华为的逃定律。纵观芯片的数十年迭代，所有的几何微缩的底层，目的都是为了减少时间的损耗。 更小的晶体管是为了降低开关的延迟，更密集的布线布局是为了缩短信号传输的距离，更高的集成度是为了减少模块间的数据交互的耗时。 所有的硬件迭代的终极目标从来都是提速、降延迟，本质都是对时间损耗的优化。华为呢，将代表电路时间长数，要用一个希腊字母韬来定义啊，就出现个韬直， 以此构建全新的一个塑胖理论。通俗来说呢，时间长处掏直就是一套系统的固有的耗时。比如说你从家里到学校啊，你用力跑，用力跑，那就是三分钟啊，这是就是极限的一个值 啊。但是呢，这是可以优化的。比如说，你现在呢，找到了一个能超的近路啊，改变了一个行进的路径，能把这个时间呢降到两分钟啊，这个时候呢，你的掏直就得到了优化。芯片阶段呢，也是这样子， 进铁管开关的速度现在已经接近了物理极限了。但芯片的设计中呢，大量的这个布线的迂回路径的涌于模块布局的不合理，它造成了巨量的无效时间消耗。 针对这些行业痛点，韬定率呢，就构建了进铁管电路芯片系统四层的全站时间的 缩微体系啊，全方位的压缩这个掏汁消除无效的耗时。第一呢进水管的层级啊，进水管优化，进水管本征开关的延迟，大幅的降低 线路当中的寄生的电阻和电容，从物理层进行提速。第二呢就是电路层级重构信号的这种传输的路径，优化核心的 r、 c、 e 传输的延迟，解决不限涌流带来的这种损耗 啊。第三呢是芯片这个层级，优化算力调度和内存访问的逻辑，减少数据读写的延迟。第四呢是系统层级优化多多设备多模块端到端的传输和同步机制啊，压低全系统的耗时。 韬理论当中最核心的一个颠覆性技术就叫做逻辑折叠啊，可以用一个经典的故事来讲透啊，一个老国王临终前呢啊，要求五个儿子来分割国土 啊，而且要求呢，任何两块国土都必须接壤，这些儿子们就在平铺的地图上开始分割， 百般尝试以后啊，都实现不了啊，比较犯愁啊。最后呢，一个智者出现了，说是能分割，你要把这地图呢进行一个折叠，原本相邻最远的土地不能接壤的，现在瞬间紧密的连接。 这个正是逻辑折叠的核心的一个内涵啊，传统的芯片设计呢，是纯平面的布局，所有那些逻辑门预算电路 平铺在单层的这个柜片上啊，依靠上层金属层走线连接距离越远布线越长啊，产生的寄生的 r、 c 的 损耗就越大，关键的路径延迟就越高啊，芯片的速度就受到限制。 那逻辑折叠呢，彻底打破了这个平面布局的物理局限啊，将核心关键路径的逻辑电路拆分布局到两层甚至更多层，垂直堆叠的有圆层 啊，经过这个超细间距的混合键合技术，实现层间的超短互联，彻底摒弃了永长的平面绕线，让远距离的电路啊就近给我衔接 这样的能够极致压缩传输距离和这个延迟。这套全新的理论和技术体系啊，是华为深耕了六年的一个自研的成果 啊，且经过了海量的量产的验证。目前华为半导体已经面向移动终端、 ai 算力、汽车、电子啊，工业控制技术设施等全场景完成了三百八十一颗芯片的设计和量产， 全方位验证了这个掏时间塑放理论的可能性、先进性和落地性。 这个呢，也正式的宣告一个时代的落幕和新生依赖极致光刻几何尺寸微缩的芯片的迭代时代 彻底的终结了，全层级的套协同的优化，立体升级的后摩尔时代正式的开启了。 往后呢，评判芯片强弱的标准将得到彻底改写，你不用再问说这个芯片呢是几纳米的，而可能要问说这芯片的掏值够不够优秀。
3226碳和氢
04:29查看AI文稿AI文稿一口气讲清楚掏定律是怎么干翻摩尔定律的？难怪老黄总是忧心冲冲，他肯定事先知道些什么。美国卡了中国芯片七年，没想到华为憋出了一个颠覆全球半导体规则的大招。中国企业第一次在全球芯片领域立下一条新定律，六十年没人敢动的游戏规则， 华为说不玩了。更离谱的是，这个定律一出来，美国几十年砸下去的整套制裁体系，可能一夜之间变成废纸。那什么叫掏定律？ 简单说，别人都在拼命把芯片做小，华为偏偏说做小，这条路我们不走了，而且还给出了具体时间表。二零三一年，不靠最顶尖的光刻机，竟能直接干到一点四纳米， 你以为这只是嘴炮？不，它背后藏着一套人类从没走过的全新路径。这到底是真颠覆还是大噱头？往下看，先说一件事，你手里的手机，不管是苹果还是安卓，芯片里装着的晶体管数量已经超过一千亿个。一千亿塞在你指甲盖大小的一块硅片上，这是怎么做到的？ 靠的就是摩尔定律，把晶体管越做越小，小一倍同样面积塞进去的数量就翻一翻，性能自然跟着翻。这条规律从一九六五年提出来，整整管了半导体行业六十年， 没有任何人质疑过他，但有一道坎没人敢提。当晶体管缩小到三纳米，也就是几十个原子并排那么宽的时候，出问题了，电子开始不听话，会直接穿透本不该穿透的地方， 像一个幽灵穿墙而过，导致芯片漏电发热，性能不升反降。这个现象叫量子碎穿效应，是物理定律， 不是工程问题，全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地，越往下坐越费劲。美国人堵的就是这个，你中国连光刻机都没有，根本没资格谈突破。 结果何庭波站出来说了一句话，把所有人的逻辑框架砸碎了。为什么芯片性能的唯一出路，必须是把晶体管做小？这就是掏定律真正的颠覆之处。 他不再盯着晶体管有多小，而是盯着信号在芯片里跑的有多快。这里有个关键概念叫套，也就是掏，指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话，把 这个时间压缩一半，芯片的等效性能就翻一倍。不需要更先进的光刻机，不需要更小的晶体管，换个方向下手听起来像走捷径，但做起来难的离谱。华为为此搞出了一项核心落地技术， 叫逻辑折叠。传统芯片是平铺的关联电路，分散在各处，信号要跑很长的水平距离才能完成交互，时间白白耗在路上。逻辑折叠的思路是把芯片竖起来，把本来隔得很远的电路单元垂直叠在一起。 两个原本相距一毫米的晶体管上下叠完之后，距离只剩几微米，信号传输速度直接提升几百倍。但这件事台积电和英特尔都玩过， 也都煞是而归。拦住他们的是三座山。第一两层芯片时钟对不起，上层算完，下层还没准备好，结果全是错的。第二，两层之间需要几百万个连接点，传统技术间距最小只能做到几十微米，精度根本不够用。第三，两层逻辑，芯片叠在一起散热是个死题， 中间的热量根本出不去，美国人三座山都没翻过去，最终放弃华为翻过去了，而且翻法完全不同。时钟同步的问题， 华为给第二层单独配了一个可以动态微调的独立时钟，实时感知第一层的输出延迟，自动调整节拍误差压到零点一皮秒以内，比头发丝还精细一万倍。连接密度的问题，自研超细间距混合键和技术层间间距压到一微米以下，比对手先进整整一个数量级。 还有散热问题，在两层芯片之间嵌入了一层只有几微米厚的微流道，冷却液直接在芯片内部循环，热量即铲即走。三座山，华为用三把不同的钥匙全部打开了， 结果呢？同样的七纳米制成晶体管，密度直接提升百分之五十三点五，相当于摩尔定律白白送你三年的进步一步兑现到二零三一年，基于这套路径，等效性能将达到一点四纳米的水平。而这还只是保守的，第一代 只折了两层，只处理了关键路径，大量潜力根本没释放。更要命的是，美国的制裁逻辑从一开始就建错了方向，从进 uv 光刻机到限制先进芯片代工， 所有的封锁手段全部压住。在一个前提上，性能提升必须靠制成节点萎缩。抛定律一出，这个前提直接不成立了。那堵花了几十年建起来的墙还立在原地，但华为已经不打算翻它了，因为旁边新开了一扇门。
1.8万科学不问原由
04:40查看AI文稿AI文稿啥玩意？现在造芯片都不需要 uv 光刻机了？华为发布了一条半导体产业的新规律，叫做掏定律。这玩意要是在董王仿华的时候掏出来，那可真比当初雷蒙多仿华的时候，华为自研的麒麟芯片重新上市还要炸裂的多。为啥呢？ 因为如果华为的这个定律要是真成功了，美国在芯片领域永远不可能再卡中国的脖子了，甚至全球芯片半导体产业都要重新洗牌。大家都知道，半导体产业的核心就是摩尔定律，也就是芯片制成做的越小，性能就越强，不论是阿萨曼尔、台积电、三星还是英伟达这些半导体企业都 都是围绕着这个核心去做的。但是中国没有 euv 光刻机啊。所以华为提出了用时间换空间这条定律的核心思路是不再沿着摩尔定律把晶体管尺寸持续做小的单一路径去追赶，而是通过重新构建芯片的内部架构、优化系统设计和三维集成等方式，用成熟的制成实现先进制成的性能。 具体来说，就是要在七纳米工艺条件下，让芯片的实际算力和能效比达到甚至超过三纳米芯片的水平，用时间换空间，用结构创新代替工艺微缩，让芯片性能的增长脱离对 euv 光刻机的绝对依赖。这就等于是在半导体产业搞出了一条全新的道路。这个想法换其他任何一个国家提出来都有吹牛逼的嫌疑。 过去几十年，国际上并不缺少试图改写半导体行业规律的尝试，不论是材料创新，还是新型晶体管结构，亦或是缝纫机慢架构，许多实验室都有理论突破，但最终都未能撼动现有的产业格局。 最核心的原因就是半导体是一个高度藕合的长链条产业，单一环节的创新，如果没有设计工具、制造工艺、封装测试的全链配合， 就没有办法变成可量产的产品。一家公司可以提出一种新的芯片架构，但如果 e d a 工具不只是高效实现，经原厂没有专门的工艺调优封装技术无法匹配其互联和散热的要求，那么这个架构就只能停留在论文或者原型阶段。但是华为不光是有理论，而且是真的给出了技术方案。掏定律落地的核心技术体系 便是逻辑折叠。在这个基础之上，华为构建了贯穿器件、电路、芯片、系统四个层级的协调优化架构。华为二零二六年秋季即将面世的麒麟芯片将率先采用逻辑折叠技术。华为已经公开表示，预计到二零三一年，基于掏定律的高端芯片 晶体管密度将达到一点四纳米制成的同等水平，而台积电等晶圆工厂的目标也是在二零三零年左右实现一纳米芯片的量产。也就是说，在性能发展中，两条技术路线的进度是对齐了的。 也就是说，华为提出了新定律，并且给出了一套新的技术方案。我们的芯片设计工具 e d a 可以 专门根据这套技术方案进行优化。我们的芯片制造设备、厂商、生产工艺都可以进行优化。而且先进的封装技术储备充足，二点五 d 和三 d 封装芯片堆叠归中介层等能力 可以支撑把多颗功能芯片高密度集成，用系统级封装实现，等同于单片三纳米的性能表现。这种从设计、制造到封装的完整链条，可以在同一个目标下同步迭代，快速闭环，把理论上的定律变成生产线上的良率和出货。而且对于这些厂商来说，跟着华为的新定律走是真的能赚到钱呢。你想想， 我们的人工智能、机器人等前沿科技都需要高制成的 ai 芯片，这些我们买得到吗？现在我们七纳米的 ai 芯片功能就可以直接对标国外三纳米的了，关键是制造七纳米芯片的成本可能也只有三纳米的一半不到，低成本、高性能，你们的产品怎么和我们 pk？ 这将直接改写全球的采购逻辑，下游的服务器厂商、智能汽车企业、机器人产业没有理由拒绝这种高性价比的产品。市场一旦打开， 芯片设计企业获得可观的订单和利润，净原厂可以保持高产能和利用率，并贪薄研发成本，封测企业因为高密度封装需求的提升而增加技术溢价。 e、 d、 a， 厂商有持续的收入来迭代工具设备厂商看到清晰的需求牵引去攻克下一阶段的设备，整个链条上的参与者在商业上都是赢家， 这就形成了自驱的正向循环，让韬定律可以不断自我完善。更关键的是，中国是一个有着十四亿人口的庞大市场，美国已经限制了我们获取高性能的 ai 芯片，这就让国内的企业不得不去支持华为的韬定律落地美国对华半导体管制的着利点全都掐在先进制程这个命门，从限制 e u v 到禁止先进芯片代工，都是围绕着公益节点设墙。 一旦性能增长的驱动力从制程微缩转向架构的创新和系统优化，这堵墙就变成了马其诺防线，再也起不到限制中国算力发展的作用，美国对中国芯片产业的制裁就会彻底失败。而且中国拥有了和英伟达一样高性能的 ai 芯片，你觉得美国的 ai 产业还有机会吗？那么到时候受到影响了，可 就不只是半导体产业了。过去全球半导体的底层逻辑、设计范式、制造规范，几乎全部都由西方的企业和机构来定义，中国企业更多是在既定的框架内进行应用开发和工艺追赶。但韬定力不只是一项产品技术，它的背后需要一整套新的设计方法学、 新的一对一算法模型、新的工艺制成模型、新的工艺控制模型和新的封测接口标准。围绕着这条定律，华为必然会和国内产业链一起，构建一套从设计到量产的完整技术体系，并逐步形成事实标准。这是一次全球半导体产业的重新洗牌，华为在被美国制裁了七年之后，终于要开始绝地反击了。
8.6万全球档案馆
05:17查看AI文稿AI文稿顺利借国力， ai 顺利时代，中国彻底把桌子给掀了。华为掏定律横空出世，意义不亚于第一次引爆这个震惊世界的东西。一个被美国制裁了七年的中国公司没死？不但没死，还在这一天釜底抽薪，在安 s c s 全球顶级学术讲台上把半导体霸权制定者们的神摩尔定律判了死刑。何庭波，华为半导体总裁，当着全球半导体领域最顶尖的大脑门的面是神了，说了一句，修不摩尔定律无济于事，延续几何，所谓是死胡同。沉默了几秒，炸 炸了呀，这个话是能说的呀，真话也不能当着我们的面说呀。更炸的是他提出了新法则涛定律，诶，苍天一次晃天荡地就是这个感觉，这是啥呀？不是单纯的技术革命，是一份新的列车时刻表。从此，人类半导体的列车时刻表彻底翻篇了，换新的了，值班司机只剩下了两个人，中国 和美国。好多人说，何庭波提出来的逃定律只是技术导向，不是定律啊。好家伙，你这个话说的，那摩尔定律是定律啊？不是呀，摩尔定律是一场被半导体参与国门维护了几十年的工业节奏。对，你没有看错，每隔十八至二十四个月，晶 体管数量翻一倍，性能涨一倍，成本降一半，从来就不是从半导体物理公式里推导出来的物理定律。也不是说行业什么都不做，芯片就会自动便秘，一开始他就是个精 经验判断，但是逐渐大家就觉得，哎，前面几年都是这么过来的，未来大概率应该还能再这么走一段。于是慢慢的，摩尔定律就变成了一种投资默契，投资节拍器，他把复杂的技术、眼镜压缩成一个行业都可以理解的，可以投资，可以考 巧合的节拍。一旦大家相信这个节奏，并围绕他配置资本、人才和供应链，他就会反过来提高这个节奏继续成立的概率。就像列车时刻表，火车不是因为时刻表本身才会跑，但是没有时刻表调度、检修和运力安排他就会乱。换句话说，摩尔定律从来就不是发动机本， 而是时刻表，而且他已经脏了。过去五十年，维持摩尔定律都依靠单芯片晶体管数量或密度，疯狂卷先进之尘，七纳米、五纳米、三纳米，都卷都圆自己了。没办法，时刻表上面就这么写的呀。但是列车开始晚点了，因为终点站就要到， 物理极限就在眼前，越往后量子碎穿效应越严重，肉店越厉害，光刻机越贵，工艺良品越低。现在建一条三大米产线要烧掉二百亿美元，贵到连台积电都疼的很啊妈呀，手艺不再自动传到终端体验里，他就完 完了。这个事他们不知道吗？知道呀，没法公开说呀。几万亿美元的投资还在摩尔定律上翻滚死亡蹦迪，美国人还在卡着光刻机，日本人还赚着材料，韩国人还在拼了老命的卷制成喊刹车，谁敢呐？哎，巧了吗？不是有这么一家公司，二零一九年被踢出全球芯片供应链，全 全世界都怕他死心。全球媒体口径一致，没有先进制程代工芯片业务活不过三年了。结果七年过去了，不但没死，还设计量产了三百八十一款芯片，今年秋天，首款完整用逻辑折叠的麒麟 芯片就要发布了，而且事关 euv 光刻机产业链，但华为它没有 euv 啊！既然如此公开示神，这件关乎西方半导体产业链的事情，哎，就由他来吧。顺便给旅客们发张新的列车时刻表，二零三一年用掏定律密度做到等效一点四纳米。那有的小伙伴就要问了，那到底 什么是掏定律？之前芯片平面上的缩微已经到达了极致，只能往立体层面发展了。就好比原来大家都盖四合院，然后变成筒子楼，再然后是摩天大厦， 虽然容量密度上去了，但交通不行了，随时堵车，上楼下楼还要等电梯。但华为的逻辑折叠呢？搞的就不是地面交通系统，而是把楼和楼之间都修成了天桥到隔壁楼，不需要下楼，走上去再上楼一步就跨过去了。说到这个，你想到了什么？重庆，对头，魔都 重庆来自五都十八楼，出来拿快递一看，靠，还是一楼。华为把老北京横屏竖直的老四合院为主的城市改造成了魔都。重 字号少弯路，延迟就低，数据少搬运工号就小。哎，这就是最为硬核，极其考验功力的工程架构优化。而这个不就是通信吗？这个不就是华为的老手一活吗？对了，当几何缩微这条路走到尽头的时候，时间缩微掏的附加时刻表就 上桌了。那有的小伙伴就又要问了，既然这一块一直是华为的强项，为什么要在这个时间点宣布掏定律呢？ 因为 ai 芯片和传统芯片，它压根不是一回事啊！手机芯片最大的公司沟通一个季度利润七十个亿！手机芯片时代，没有人敢跟华为绑在一起度明天，但 ai 芯片就 完全不一样，最大的 ai 芯片长英伟达，一个季度的利润五百八十多亿。所以为什么黄仁勋要在荒郊野外的阿拉斯加拔飞机，也要来北京喝豆汁啊，上万亿美元的盘子呀，顺利继国。 所以，华为掏定律，本质上就是 ai 时代新的时刻表，游戏规则变了，决定了谁留在桌上吃饭的问题。有了掏定律，我们 就在桌上。华为的技术突破就是整个中国芯片行业的突破。制成工艺我们仍然会加速赶上，但是在我们全面工艺赶超之前，在座各位先看看这份掏时刻表，提神醒脑啊！
5453镜哥杂物社
06:31查看AI文稿AI文稿各位，刷了一天的华为掏定律了吧？是不是都没怎么听明白？我来给你们讲明白，这是足以载入史册的大事， 他让摩尔定律彻底失效，他是来替代摩尔定律的，并且让光刻机彻底成为过去。就像我们用新能源车换道超车了燃油车一样，华为的掏定律 可以让我们彻底摆脱光刻机。注意，不是追上，不是自己造出来，是可以彻底摆脱。二零二六年五月二十五号，上海，在全球半导体界最权威的 i e e e 国际电路系统研讨会上， 何廷波站在台上，当着全世界顶尖的芯片科学家和工程师，正式发表了抛定律， 这不是什么新的芯片型号，也不是某个技术突破，而是一整套指导未来半导体产业发展的新规则。这是中国第一次在全球半导体领域提出了属于自己的能引领整个行业的底层理论。 哎，在这之前，我们不是一直都有摩尔定律吗？没错，摩尔定律统治了半导体行业整整六十年。他说的很简单，集成电路上的晶体管数量大约每两年翻一翻，换句话说，芯片的性能每隔两年就能翻一倍。 过去这六十年，整个世界的科技进步本质上都是在吃摩尔定律的红利。从最早的大哥大到现在的智能手机，从笨重的台式机到能跑大模型的 ai 服务器，所有的一切都建立在 把晶体管越做越小的这个基础上。但是现在这条路走不动了，不是人类不想继续做小啊，而是物理学他不允许了。 现在最先进的三纳米制成晶体管的尺寸已经小到只有十几个硅原子那么宽，再往下缩，电子就会开始穿墙，也就是量子碎穿效应。他会不受控制的从晶体管的一边跑到另一边，让芯片彻底失灵，这是硬限制，谁也绕不过去。 还有一个更现实的问题，就是钱，建一条三纳米的芯片生产线需要将近两百亿美元，折合人民币超过一千四百亿，全球能掏得起这个钱还能玩的转的厂商，一只手都数得过来啊。而且越往下走，成本涨的越快，性能提升却越来越慢。 现在从三纳米走到两纳米，性能可能只提升百分之十到百分之十五，成本却要翻一倍。一边是 ai 大 模型自动驾驶对算力的需求在指数级的爆炸，一边是传统的做小路线已经走到了死胡同。 这个巨大的剪刀叉，就是整个半导体行业现在面临的最大危机，全世界都在找新的出路，有人说搞量子计算，有人说搞碳基芯片，但这些都还太遥远，远水解不了近渴。而华为用了整整六年的时间，悄悄走出了一条完全不同的路，这就是滔定律。 很多人看不懂这个定律啊，觉得他很玄乎，其实他的核心逻辑特别简单，一句话就能说明白，以前我们是靠把晶体管做小来提升性能，现在我们不靠这个了，我们靠让信号跑得更快来提升性能。 摩尔定律的核心是几何缩微，也就是空间上的缩小。而涛定律的核心是时间缩微，也就是时间上的压缩。你可以这么理解啊，以前我们盖房子，为了住更多人，就把每个房间越做越小，越盖越密，但房间小到一定程度，人就住不进去了。现在华为换了个思路， 房间大小不变，但我把原来平铺的房子改成了复式楼、小高层，然后把里面的走廊、楼梯全部优化，让每个人从家里到公司的时间比原来还短。这样一来，虽然每个房间的大小没变，但整个小区能住的人更多了，通行效率也更高了。 华为把这个技术叫做逻辑折叠，就是把原来平铺在一个平面上的电路分层堆叠起来，变成立体结构。这样一来，信号从一个晶体管跑到另一个晶体管的距离就大大缩短，信号跑的时间越短，芯片的性能就越强，功耗也就越低。 而且最关键的是啊，这条路他没有物理极限，只要我们能不断优化电路布局，不断压缩信号传播的时间，芯片的性能就能一直提升下去。 这不是什么纸上谈兵的理论，何庭波在发布会上说了一个非常震撼的数字，过去六年，华为已经基于掏定律的思路，成功设计并量产了三百八十一款芯片，这些芯片覆盖了通信终端、车载、 ai 计算等几乎所有领域， 早就已经在我们身边默默运行了。这才是最可怕的地方，别人还在实验室里摸索的时候，华为已经把这条路给走通了，并且用了六年的时间，用几百款芯片的量产验证了它的可能性和可能性。 更让人期待的是，今年秋天，华为就要发布全新一代的麒麟旗舰芯片，这款芯片将是第一款完整采用逻辑折叠技术的手机芯片， 按照华为的数据，在相同制成下，逻辑折叠技术能让晶体管密度提升百分之五十五，能效提升百分之四十一。也就是说，不用等到什么更先进的制成，我们现在就能用成熟的工艺做出接近甚至超过先进制成水平的芯片。 华为还给出了一个明确的时间表，到二零三一年，基于掏定律的高端芯片等效晶体管密度将达到一点四纳米制成的同等水平。这意味着什么呢？意味着我们彻底摆脱了对高端光刻机的依赖，别人掐我们脖子的那个最关键的地方，被华为用一种完全不同的方式给绕过去了。 以前别人说不给你 euv 光刻机，你就做不出先进芯片。现在华为说，没关系，我不用你的先进制成，我用我的时间缩微技术，一样能做出同样性能的芯片。这才是涛定律真正的意义所在。它不仅为全球半导体行业找到了一条突破摩尔定律极限的新道路， 更重要的是，他让中国半导体产业第一次从技术跟随者变成了规则的制定者。过去六十年，我们一直跟着别人的规则走，别人说要做小，我们就跟着做小，别人定了制程路线，我们就跟着追，别人掐你脖子，你就只能被动挨打。但现在不一样了，我们有自己的理论， 自己的路线，自己的规则。以后全球半导体行业的发展将有两条路可以走，一条是摩尔定律的老路，一条是华为韬定律的新路。而且随着时间的推移，韬定律这条路会越走越宽，因为它没有物理极限，成本也更低，更适合大规模推广。 今天这个日子值得我们所有人记住，他不是一个普通的技术发布会，而是中国科技崛起的一个里程碑。他告诉全世界，中国人不仅能跟上世界科技的步伐，还能引领世界科技的未来。
5.8万也读书
08:16查看AI文稿AI文稿华为最近呢，抛出了一个滔定律，结果呢，全网就嗨了，说这是中国芯片绕过风速啊，打破这个摩尔定律的秘密武器。昨天晚上呢，我连夜盘了两个小时，说实话，我觉得大家有点过分解读了。我先说摩尔定律遇到啥问题了， 过去五六十年呢，芯片都在跟着摩尔定律跑，就是每十八到二十四个月，芯片上晶体管的数量会翻一倍。那它的核心思路呢，是压缩空间， 就是把晶体管越做越小啊，比如从十四纳米到七纳米，再到三纳米、两纳米，这就像是在土地上修房子啊，房子越建越小，越盖越密，以此呢来容纳更多的人。 但是现在啊，这个模式遇到两个瓶颈，首先是物理极限，如果晶体管小到接近原子尺度啊，大概是一纳米左右的时候呢，就会产生量子随穿效应，这也是我现学的。那电子呢，就会像漏水一样到处乱跑，芯片会失效。然后呢，是经济极限 制成，越往下走，就是越做越小的时候呢，研发和建厂的成本他就越高，建一条三纳米的生产线非常贵，但是带来的性能提升很有限啊，白话说就是不那么经济了，性价比在降低。在这个时候呢，华为提出了头顶率，核心是四个字，时间折叠。 既然在空间上已经走到尽头了，不能再小了，那就换一个维度啊，从这个空间竞赛转成时间竞赛， 打一个形象的比喻。过去的摩尔定律呢，像是在一座城市里边不断的压缩距离，原来两栋楼可能隔着一百米啊，后来呢，变成五十米、二十米，十米五米，距离呢，是越来越短， 那从一栋楼啊，到另外一栋楼啊，那就越来越快，这就是为什么芯片越来越强。但是问题是呀，压到今天呢，已经没有地方压了，再往下缩呀，那可能就得把双车道压成自行车道了，施工难度和成本开始爆炸式的增长。而华为现在这个逃定律呢，思路变了， 就是既然地面已经挤不动了，那咱就别横着铺了，咱往天上盖。以前呢，是一大片平房啊，车子从 a 到 b 呢，需要在地面上绕好几公里，现在呢，直接改成这个摩天大楼，很多路线不再横着跑了，而是坐电梯上下直达。 所以呢，表面上占地没变，但是信息的传输距离缩短了，以前靠的是把路修短，实现提速，那现在呢，是靠把城市立体化来提速。而且呢，他不只是盖楼啊，他还把整个城市一起重新规划，路怎么修，红绿灯怎么配啊，电梯怎么调度， 甚至连这个人的出行方式也一起优化了啊，对应到芯片里，那就不再是这个晶体管有多小了，而是芯片、软件、数据传输一起优化。 所以他想表达的是呀，未来计算机性能的提升啊，不一定非得把零件越做越小，也可以靠系统优化去解决， 这个定律不是纸上谈兵。那何庭波在演讲中说呀，基于掏定律，华为在过去六年已经设计量产了三百多款芯片，而且后续呢，还会有更多的落地计划，比如这个今年秋天面试的这个麒麟手机芯片采用的也是这种技术，据说性能是会大幅提升的。 然后呢，华为还预测到这个二零三一年的时候呢，基于掏钉率，它的芯片能达到等效一点四纳米的性能标准。 掏钉率公布之后呢，这个外界的争议很大，但是不管最后成不成啊，我觉得有一点是明确的，芯片行业呢，确实开始从这个单纯拼制成转向拼系统架构了。但是呢，我觉得掏钉率有几个很有争议的点，最核心的其实就是一句话，它把系统优化包装成了物理定律， 因为摩尔定律呢，虽然名字叫定律，但本质上呢，它是一个长期被产业验证的经验规律，它背后是整个半导体工业几十年的真实演技。而华为这个淘定律呢，我觉得它更像是一种工程路线图，或者说是产业战略宣言， 多芯片儿协同先进封装啊，软硬件联合优化，还有降低数据搬运成本这些东西呢，其实大家早就在做了， 比如 amd 的 chiplet 这个，英伟达的 cobos 封装， 这些本质上啊，都属于这个优化系统结构。但这些公司呢，没有一个把这种做法命名成一个新定律啊，为啥呢？因为行业默认这些只是工程优化，不是底层物理规律的改变，这是两码事啊，他不是没有价值，但是呢，他的层级是不一样的，而且淘定率里边有一个容易被质疑的数据， 他说二零三年的时候呢，要实现等效一点四纳米的这个晶体管密度，注意这个词，等效啊，这个词我觉得非常关键， 因为它并不代表华为真正制造一点四纳米的晶体管，而是通过一些优化手段，让整体的系统效率看起来像是一点四纳米，这就像什么呢？有点像你没有 f 一 发动机，但是呢，你把变速箱、空气动力学、轮胎路线规划全优化了，最后呢，也跑出了接近 f 一 的速度， 这当然很厉害，但是呢，这和我已经制造出了性能 b 级 f 一 的发动机，这是两个完全不同的概念，你没法说这个表表示有问题，但是呢，这里边我觉得有概念外扩的嫌疑。还有一个荒诞点是啥呢？我们的技术趋势呀，越来越像金融市场里的讲故事了，而不是严谨的工程，说明 今天很多科技发布呢，已经不只是技术交流了，而是在争夺资本预期，国家战略话语权，产业信心，还有市场情绪。尤其是在中美科技战的背景下， 定义新规则本身呢，其实就是一种战略行为，那因为一旦大家默认先进制程不是唯一的路，那美国在光刻机上的卡位优势理论上呢，就会被削弱。 所以你会发现，掏定律呢，是技术趋势，但是呢，它更像是产业心理战，它真正的目标啊，不是证明自己已经超越摩尔定律了，而是要告诉整个产业链，就算先进制程被封锁，我们还是能继续引进的。 从这个角度上看呢，我觉得他更像是一面旗帜，而不是真正意义上的科学定律。但是呢，在半导体行业呀，制定底层引进标准的，我觉得永远是行业大佬。当年是英特尔，后来呢是台积电、阿斯曼，还有这个应用材料这些垄断巨头， 华为现在是被全球最顶尖半导体供应链联合封锁，理论上呢，是没有办法拿到门票的企业，但是呢，恰恰是这个被关在门外的人 跑到国际电路与这个系统研讨会上啊，给屋里那些拿着顶尖设备的巨头们发了一份产业邀请函啊，然后说，你们以前的那套已经过时了，我这套才是以后的标准。 一个处于被动防守，甚至在制程上落后的企业，反过来呢，去定义全球产业的下一代眼镜钢领，这种现实的错位感，我觉得多少有点荒诞。 因为无论怎么去定义，你最终还是绕不开这个技术制造的能力。系统协同，先进封装，多芯片架构，这些当然能提升性能，但是呢，他们有一个共同的前提，就是底层芯片本身不能太落后， 因为封装再强，他也不能凭空创造晶体管的性能，你可以靠团队协助补一点差距，但是呢，如果单兵能力太差，那系统复杂度，功耗、发热量率这些都会失控。 关键是这个技术呀，不是可以拿去卡对方脖子的技术，你明白吧？那你优化，人家也在优化对不对？最典型的问题是 ai 时代， 现在真正现实大模型的呀，是这个单位功耗下的真实的算力密度。你如果底层支撑落后别人一代两代，最终啊，就会出现一种情况，为了达到同样的性能，你需要更多的芯片，更大的机柜，更高的能耗，更复杂的散热。最后呢，你会发现， 虽然躲过了光刻机的门槛，但是呢，电费和维护成本这些呢，又上去了。虽然老黄之前开玩笑说中国有用不完的电啊，可以靠堆芯片数量来凑算力，但这句话呢，我觉得大家听听就行了。老黄，人家卖显卡的，你还真打算把三峡的电都拿来烧，那么行吗？ 更关键的是呀，先进封装本身呀，也高度依赖先进制造。很多人以为啊，这个后门时代啊，永远是绕不过去的。你就记住这句话， 就像电动车，我们的电动车发展起来了，但是呢，我们的燃油车核心技术瓶颈并没有突破，高精度的变速箱，发动机的热效率极限啊，还有底盘悬挂的调教，这些需要几十年数据喂养和这个工艺迭代的硬骨头，我们没有啃下来。 电动车的火爆呢，并没有消除机械制造的差距啊，这种有底层材料精密加工和这个时间沉淀构建的工业壁垒，不会凭空消失的。 所以啊，底层材料精密加工，那些硬骨头靠弯道超车是绕不过去的，没有扎实的基础制造，所谓的领先，不管你喊的有多摇摇啊，它都没有根。行了，今天就下聊到这，喜欢的点赞、收藏加关注，谢谢大家！
1186sangangshuo
02:09查看AI文稿AI文稿开门见山，我们不争论华为的掏定律能不能战胜摩尔定律，用三个真实的行业案例给大家讲清楚。掏定律早就接棒摩尔定律，带领全球半导体行业再往前冲浪。第一个案例，坚守摩尔定律的西方阵营中，最典型的代表就是高通， 如今它的新一代旗舰芯片采购价高达三百三十美元，折合人民币差不多两千多块。大家算一笔账， 现在一台终端的旗舰手机售价也就三四千，单一颗芯片就占了整机成本的一半。可反观性能呢，提升了幅度微乎其微，就是摩尔定律走到物理极限过后的真实困境。 性能涨得慢，价格却一路飙升，原因无非两点，一是高通常期占据高端市场，暴利已经成为了它的基因。二是这款芯片采用的是台积电最新的两纳米的制成，直接就推高了生产成本，使守摩尔路线的弊端在高通最新的芯片上显露无疑。 第二个案例，我们来看看存储领域的巨头三星，按理说它应该是紧跟摩尔定律的脚步，但实际上三星早就叛变了，悄悄地借鉴起了华为的掏定律，它兑现了烂的产品，堆叠的层数已经达到了八百层， 它这一招就实现了技术领先，比咱们国内遵循掏定律的长江存储还跑得快。这就很有意思了，这种行业巨头嘴上在挺摩尔定律，但行动却格外的诚实， 心里清楚得很。堆叠架构创新才是未来的新方向。第三个案例也最有说服力。华为作为韬定力的开创者，华为多年来始终坚持这条全新的半导体发展路线， 截至目前，一脱这套技术体系，华为已经打造出了三百八十多款全品类的芯片，覆盖了各个应用领域，全程几乎看不到技术瓶颈。按照华为的规划，到二零三一年，它的芯片就能够实现本效一点四纳米制成的性能水准。 反观这个行业，眼下连两纳米的工艺都还没有能够全面普及，差距是一目了然的。这三个案例出来过后，未来的格局其实已经十分清晰了。当摩尔定律撞上了物理天花板，以架构创新、堆叠技术、时间微缩为核心的韬地略的强势崛起是必然的趋势。
396黑牛聊科技
01:10查看AI文稿AI文稿华为提出了一个很炸裂的新概念，掏定律。很多媒体已经开始说要打破摩尔定律了，但先别急，这件事情其实没有那么玄学，在过去的几十年中，芯片性能提升靠的是把晶体管越做越小，这就是摩尔定律。但问题来了，现在芯片已经小到快碰到物理极限了，继续说发热暴增，成本爆炸 提升还越来越小。所以现在全球半导体行业都在寻找后摩尔时代的新路线。而华为这次的韬定率核心就一句话，不只是让芯片更小，而是让数据跑得更快。因为现在真正拖慢 ai 芯片的， 很多时候已经不是算力了，而是数据传输延迟。你会发现，英伟达、 amd、 苹果、台积电这几年都在疯狂的搞三 d 封装， chiplet、 hpm 高速互联，其实本质都是一件事， 减少数据搬运。所以华为的这个方向其实是踩中了行业趋势，而且它还有一个更加关键的意义，中国现在缺的不是芯片设计能力， 而是先进光刻。那怎么办呢？只能制程不够，架构来凑了。所以掏定律真正重要的不是一句口号，而是他给国产芯片找到了一条不完全依赖先进制程的路线。当然，他短期内不可能干翻摩尔定律，但他很可能会成为后摩尔时代中国芯片的一条重要突破口。
1352悦宇玩机
09:01查看AI文稿AI文稿朋友们，今天我们来聊一下华为提出的芯片领域的新法则，掏定律。大家都知道，传统的摩尔定律呢，增长的模式啊，遇到了前所未有的挑战，一是物理极限在逼近，当晶体管小到纳米级别呢， 量子碎穿漏电发热问题啊越来越严重。二是经济成本的激增，造一颗最先进芯片，动辄几亿美金的设计费， 建一座新园厂呢，更是几百亿美元砸下去，投入产出比啊，已经让人望而却步。再加上地缘政治与技术封锁，不是谁想用最先进工艺就能用的。所以啊，整个行业都在寻找出路，不能再死磕几何微缩这条老路了，必须找到新的增长引擎。 这是在这样的背景下呢，华为这家在全球通信和智能终端领域举足轻重，却在先进制程芯片获取上遭遇严重阻碍的企业呢，展现出了非凡的战略眼光。海思半导体负责人何金波正式提出了滔定律，是对未来发展逻辑的重大战略宣誓。 滔定律的提出啊，立刻在全球半导体产业引发了广泛关注，被视为后摩尔时代的一个非常重要的新范式。 那涛定律到底是什么呢？简单来说，他核心思想啊，是时间微缩。那摩尔定律呢，追求的是几何微缩，把晶体管做的更小更密。而涛定律则认为啊，与其费尽心思把晶体管尺寸呢缩小一点点，通过架构创新，大幅度的信号在芯片内传播的时间。 用一个更形象的比喻呢来理解，在摩尔定律时代，我们就像在建设一座无限扩张的单层城市，通过不断缩小房屋的占地面积来容纳更多的居民， 而滔定律呢，则彻底的改变了游戏规则，我们为什么不向上发展呢？那通过建造立体交通和摩天大楼，那即使每栋楼的占地面积不变，整个城市的运载效率和容量也能实现指数级增长。那这就是从二维思维到三维思维的跃迁。 要理解掏定律的精髓啊，我们必须先去认识他要解决的头号问题，信号延迟，也就是时间长数掏，那掏的数值越小呢，表明信号跑得越快，芯片性能就越高。 从这个公式啊可以看出来，掏和线组成正比，而线组和线长呢，又成正比。因此啊，想要减少信号延迟，就需要系统性的优化信号传输路径，降低这个时间长数。掏在今天的尖端芯片里，高达百分之七十的性能损耗呢，来自于传输路径。 那如何实现时间微缩呢？涛定律给出的关键技术路径叫做逻辑折叠，这可不是简单的芯片堆叠，而是一种革命性的三维立体电路重构， 把原本平铺在二维平面上的复杂电路，像折纸一样垂直折叠起来，形成多层立体结构，让原本相距遥远的两点呢，可以直接垂直连通在芯片里，这意味着原本相距遥远的两点呢，可以直接垂直连通在芯片里，这意味着原本长达几百微米的垂直通道。 那这种改变呢，带来的性能提升啊，是颠覆性的。具体怎么做呢？首先在设计阶段，就把功能模块啊，智能的划分到不同层， 规通孔或者混合键合技术啊，在这些层之间呢，建立超短距离的垂直连接通道。那最关键的是，通过这种折叠，让原本相距遥远的两个逻辑单元呢，变成上下层垂直对齐，信号路径从长长的水平线呢，变成了极短的垂直线。 那这些改变呢，不是理论上的微调，而是实实在在的性能飞跃。那根据华为公布的数据啊，仅仅通过逻辑折叠，在同样的制造工艺下，能减少走线长度百分之五十到百分之八十，芯片性能可以提升百分之三十到百分之百。 这意味着原本需要两年换代才能达到的性能，现在一次性就能实现。更惊人的是，由于信号路径缩短，功耗平均降低了百分之四十以上。那对于手机用户来说，这意味着你的设备在运行大型游戏时啊，不再发烫，那续航时间呢，也可能延长将近一倍。 那韬定力的厉害之处呢，在于，它不仅仅是一项技术，更是一套系统性的工程方法论。它强调打破传统芯片中各个部门之间的壁垒， 建立一个从器械、电路、芯片到系统的四层协调优化体系。这意味着，从最底层的晶体管材料和工艺，到中间的电路设计，再到芯片架构和封装，最后到顶层的软件系统，所有的环节呢，都要围绕着时间微缩这个核心目标进行协调优化。 比如在硬件层面，即使用成熟工艺，也要想办法提升晶体管的性能，在电路层面就是极致应用。逻辑折叠 在芯片层面，可能要用 chibili 的 思想呢，结合先进封装。在系统层面呢，操作系统和编程器呢，都要能够感知并利用这四种三维架构， 这需要设计工艺、封装软件等内从一开始就紧密合作，共同的攻关。那很多人可能会问，啊涛定律是不是要取代摩尔定律呢？那我的看法是呢，至少在短期内，它更可能呢，是一种互补和并行的关系， 而不是简单的替代。你可以把掏定律看作是摩尔定律的解药，那专门解决互联延迟这个瓶颈问题。而且掏定律的技术啊，比如逻辑折叠和三维堆叠啊，可以应用在任何制成的节点上， 比如用七纳米工艺结合掏定律，就能做出接近三纳米工艺的性能。反过来，如果未来摩尔定律还能继续往前走，比如发展到两纳米或者一纳米的性能。反过来，如果未来摩尔定律还能用上，那进一步榨干性能。 所以未来很可能是双轨并行的新常态。一方面摩尔定律继续探索更小的制程，另一方面呢，韬定律通过三维堆叠和架构创新提升系统的性能， 那两者相互促进，共同推动芯片产业呢？向前发展。那说了这么多理论，那掏定律到底能不能落地呢？华为给出了一个非常具体的答案，那就是麒麟二零二六芯片，这款即将发布的旗舰芯片，据官方透露，将全面采用掏定律技术，并且使用在新款的 mate 九零手机上。 这意味着他们将使目前可及的七纳米工艺来打造一颗在能效表现上能够直接挑战甚至超越台积电或者三星用最昂贵的三纳米工艺生产的芯片。 可以预见，麒麟二零二六在性能和功耗方面会有显著的提升。更重要的是，麒麟二零二六的成功，将证明韬挺力的可行性，打破华为在先进制程上的技术封锁，实现芯片的自主可控。 长远来看，套利率有望成为后摩尔时代芯片发展的一个新范式，并带动整个产业链的升级，包括先进封装、 e d a 工具、专用设备等等。 随着三维堆叠和先进封装的重要性凸显，产业链的价值重心可能会从前端的芯片制造环节，向后端的先进封装、系统设计、架构创新等环节转移。像长电科技、通富微电这样掌握三 d 封装技术的公司啊，将从过去的配套厂呢，一跃成为新的战略核心。 根据权威机构的预测啊，从二零二四年到二零二七年呢，全球先进封装市场的年复合增长率将达到惊人的百分之十五， 这是传统员带工资数的三倍。这意味着在未来几年，其资本回报的想象空间将远大于已经极度内卷的前端制造。而通往三维芯片的大门，还缺一把最关键的钥匙，能够进行真三维设计的 e d a 软件。我们今天所有主流的芯片设计工具啊，都是为二维平面世界打造的。 他们无法处理跨层级的信号持续分析，也无法精确仿真三维堆叠带来的复杂热效应。这既是当前最大的技术瓶颈，也是巨大机遇。新斯科的 ceo 曾经说过， e d a 是 让摩尔定律成真的引擎，现在整个行业都在等待一台能让它定律成真的新引擎。 当然，任何颠覆性的技术，从理想到现实都必须跨越严酷的工程鸿沟。它定律面临两大难度， 第一是热胀，把发热的逻辑单元堆叠在一起，如何高效散热是个世界级的难题。第二是量率陷阱。如果每一层金元的量率是百分之九十，那么堆叠十层最终的负荷量率呢？就只剩下不到百分之三十五。 这意味着对每一片新历的测试和筛选都提出了前所未有的苛刻要求。技术本身再好，也需要一个统一的生态系统来支撑。目前呢，套近率还面临着一个软挑战标准的缺失。 我们如何在全球范围内用一套统一的尺子去衡量一颗三 d 芯片的时间微缩效呢？ 不同的星力之间应该遵循什么样的通用连接协议，才能像乐高积木一样自由组合？如果缺乏这些共识，韬定力的生态发展呢，就会受阻。 这需要像华为这样的先行者与全球产业伙伴一起共同来定义游戏规则。总而言之，韬定力为我们描绘了一幅厚摩尔时代的全新战略地图，它证明了当一条路走到尽头时，真正的创新不是把路再向前延伸一寸，而是抬头仰望，发现一个全新的维度。 无论是对于寻求突破技术封锁的企业，还是寻找下一个增长引擎的投资者，亦或是规划国家科技战略的决策者，那理解并拥抱这场从二维到三维的泛式转移，都将是未来十年最重要的一课。
29余清研习
31:07查看AI文稿AI文稿一般会拿这个华为掏定律跟这个摩尔定律做对比，所以咱做的话就还是得从摩尔定律说起。呃，摩尔定律的话就是，嗯，呃，是摩尔提出的。一九一九六五年，他的核心表达是 就是在成本不变情况下，集成电路可容纳的晶体管数，每十二到二十四个月翻一翻。这个最开始是在是一九六年提的，一九六年提的时候说的是呃，十二个月翻一翻， 呃，就是一年翻一翻，但是到一九七五年的时候，他自己更新过一次，变成了二十四个月翻一翻。呃，中间还有这个英特，英特有人发过一个版本叫十八个月翻一翻，所以现在一边表达为十二到二十四个月翻一翻。 呃，其实你从这里也能看出呀，他这个表达也不是一成不变，他当时怎么做呢？就是呃他收集了几年的数据，然后去看他上面的 呃比单位，比如单位规片上能容纳的集成，呃这个晶体管数量，然后就对的取取对数，得到一个限性的一个一个一个一个曲线， 他认为这个发展可能是符合这个就指数性的规律，就是翻翻的往上涨。但是你从他七五年更新过一版，从这个翻翻的时间从十二个月涨到十二十四个月，其实你就能看出他这个规律。 呃，不是说那个一成不变能成这个速度随这个发展，他这个速度也会呈现一个减慢的一个趋势。 那么到现在的时候到七纳米以内啊，到五纳米，那这个就碰到一个更高的极限了，就是这个应该是维持不下去了，就这个斜率呢，他还得再降低，就是时间会拉的更长，二十四个月可能都翻不了一翻了。 呃，这是那个先给大家复习一下这个摩尔定律，然后摩尔定律的本质呢？它是啥？它不是一个自然规律， 他不是一个自然规律，他是工程能力极限下的自实现就是，呃，摩尔本质上也是个工程师嘛。他通过统计以往发现，呃，这个半导体行业、集成电路行业能做到这一点，然后后来呢？把这个发布出来之后，一九六五年发布出来之后， 呃，这个半导体行业也都奔着这个目标去实现，就是争取十二个月翻一翻。呃，到一九七五年的时候发现翻不动了啊，就变成二十四个月翻一翻。那到最近几年啊，可能是二零二零年以后， 呃，七纳米、五纳米的时候，发现连这个二十四个月翻一翻都不太可能的时候，他是碰到物理极限了。 那所以他就需要一个新的一个指导思想。摩尔定律他其实是个指导思想，就是对这个半导体行业大家都有这个预期啊。就是比如我是一个开这个芯片公司的， 呃，如果我两年翻一翻，就两年之后我的晶体管容量、单位面积如果不能翻一翻，那意味着我就要落后，我可能就要被淘汰，所以大家都毛毛着这么一股劲，哎，结果他就自我实现反倒成为了现实啊。他是一个工程定律，不是自然定律， 那就是很明显吗？他就是几何微缩，就在一个，呃晶源上能容下容，容下一个或者一块芯片上吧，单位面积能容纳的晶体管数量越来越多，越来越多，那单个晶体管要越来越小成几何微缩，但你这个总要碰到这个上限啊，物理极限啊，到原 原子尺度的时候你就缩不动了啊，所以它也存在编辑，编辑水解效应嘛，一九六五年的时候，呃，一年翻一翻，呃，七五年就两年翻一翻，二零二零年以后啊，七纳米以内，五纳米的五纳米就翻不动了，这是摩尔定律一个极限。 那么我们讨论这个华为的掏定律的时候，就会不自然的对比说掏定律是不是取代这个摩尔定律， 我认为其实不是，它是一个新的指导思想，但它其实并不是取代摩尔定律，而是在摩尔定律，呃，不管它失效不失效，在摩尔定律之上，它接着能起作用，能给大家带来新的方向。 然后现在啊，下面咱要正式进入这个套定律啊。套定律的拆解这块，首先信息主要的关键词啊，就是时间缩微，还有一个逻辑折叠， 时间思维的话的话，他主要是，呃，相对摩尔定律这个空间思维来说，摩尔定律你可以认为就是就是在单位面积之内啊，增多这个晶体管数量，拿种地来比的话，可能就密值啊，值的非常密。 我原来比如一块地啊，种一百颗啊，一百颗这个小麦啊，现在我种一万颗啊，再翻一翻，两万颗，这样往上翻，但你不可能种的无限密，等小麦挨着小麦的时候，水稻挨着水稻的时候，你就密不下去了。 那这个套定律呢？它是，它是用时间来换空间，摩尔定律是在空间上做文章， 怎么在单位空间内放更多的晶体管，或者说晶体管怎么越做越小？掏定律是意识到你小的话已经出到极限了，小麦已经挨小麦了，水稻已经挨水挨水稻了， 中间放不进去了，那么我可以在时间上下功夫。那最简单的，我是不是能增缩短这个植物的生长周期？小麦本来比如说是一年一收，我，我给你来个一年两收啊，一年一年三熟啊，一年四熟，类似这样， 可以这样打个比喻，所以这个时间微缩上大概就这么缩，微上大概就这么意思，他是在这个时间上下功夫，但他按照官方的解释，他的时间缩微主要是降低这个信号传播的时延。 嗯，这个就，哎，不太好理解了。呃，其实我你我们这样想，摩尔定律，为什么他受到重视？他正着来说是在成本不变的情况下， 呃。集成电路可容纳的晶体管数十到十，十到二十四个月翻一翻，也就是说在成本不变时性能会越来越高，简单说就是性价比越来越高。呃，那这个掏钉率，它时间微缩， 那它在成本不变的时候它性能还要上升，那这个性能是啥？你以 cpu 啊，这些算力芯片来说，它可能就是算得快 啊，当然你一存储来说，他可能是存的多啊，你算来说就是算的快，那算的快一方面是我，我通过这个减少晶体管，减小晶体管的尺寸啊，集成更多的晶体管啊，就人多力量大，让他算的快。一种也可能是说， 哎，我通过别的，比如这个传输信号，信号传输的时候这个时间短，我也能让他 传的快啊，因为你时间一降一降低，就是算的快了吗？算的快就相当也提高了性能，但他能不能达到像以前这个十二到二十四个月翻一翻这个官方也没有说，就没有这个参数了，没有多久翻一翻这一说了，只是说有新的方向，是这个时间缩微，但时间怎么缩微相关的就一个名词叫逻辑折叠。 那逻辑怎么折叠，那就只能说自己去理解了，因为官方没有发布啊，至少是我没有找到发布，谁找到有那个官方资料说这个逻辑折叠具体指的是什么？ 哎，大家可以发给我，咱一起学习学习。那我个人猜测的话，他可能有点类似于这个时空折叠， 就原来比如说我我我一个硅片啊，我一个芯片，他是平面的，他两个点之间啊，距离可能是比较远，但是这个距离说的所谓的距离远也都是纳米级、微米级的，这距离比较远， 那么我通过一个折叠啊，就像个虫洞一样，原来宇宙中两个位置光跑，跑个几年几十年都跑不到，哎，但是我把它用虫洞把两个空间折叠了，折叠起来了，两个地方打通了，那我就能很快过去。 嗯，大概就是冲动的思想。那逻辑折叠会不会也就是这么一种，他类似于早些年一种不好的做法？大家有如果是从事这个电子行业的，或者这硬件行业的，可能听过这么一个词叫飞线啊，飞线， 飞线一般什么时候用呢？就是我比如设计一个 pcb 板，我，我是要求的是我这个所有线在一个平面上，并且不交叉， 因为他都同做的吗？你一交叉他就那个串了这个这个电电路就串了。我觉得不交叉，但是我设计没设计好，整完之后有问题，但我设计因为某种原因有缺陷，我可能没法改了，哎。我飞线， 我就是从这二维平面拉出一根线，拉到三维空间，再直接接到另一个点上，让他两个点本该在二维平面联通的点，现在我在四维联通， 那我在二维空间，我为了那二维，二维之间的那个导线不相交，我可能需要啊，曲曲折折才能过去，但是我采用了飞线这种思想，我可以直线啊，我只要提升三维空间直接就过去了。 这可能是种思路，也是跟那个目前网上说的比较多的这个三 d 堆叠这种这种思路可能是比较相关， 但他跟这个三 d 堆叠还不一样，因为三 d 堆叠的话，一般说这是存储芯片，就是长江存储，做这个可能是为了个存储容量比较大 啊。一般打比方是这个平房跟楼房，平房能住，比如一间平房住一家四口，你修到十楼啊，修到十层你就你能住十户人家。但他这个飞信，他这个 逻辑折叠，他不同意。这个三 d 堆叠，他不是为了提高你的容量，他是为了因为你提高容量的话，跟时间缩微就没有关系了。 他的逻辑直觉是为时间思维服务的，是为了压缩信号传播实验。压缩信报，信号传播实验是官官，是这个媒体吧，大媒体公开报道的，就是思路就是压缩信号传播实验。那么这个逻辑直觉， 他比如通过三 d 就是 超出这个二维平面来来，比如用用这个飞线的方式走的话，他本质上 哪怕他用了三 d 这个方式就往上堆的方式，他是为了降低两点之间这个通信的路径啊，这是一点。当然也比如说存在一种方法，说我们有光信号，那边有光信号，但这个都无所谓啊。包括我说这个飞线是不是飞线，是不是，我们说用光信号，这个其实都无所谓，都不重要。 因为后面我会给大家推理，他说一个真正的东西，这个也是比较接近于官方的说明， 就是逻，时间思维也好，逻辑这里也好，它的本质是贯穿器件、电路、芯片到系统层面的多层级协调优化，这句话比较绕啊。呃，它的重点时间在这多层级协调优化， 然后他是系统层面，就意味着他不是单个的某个技术。比如说前面有人说的，是不是 啊？时钟频率更高，是不是内部光通信这些都不重要，因为 包括我这说的，哎，是不是飞线啊？飞线以前可能是为了修 bug， 现在就是我们在设计层面也允许用这种方法来呃，来缩短两个点、两个点之间的距离，这个都不重要，因为咱们说的都是具体的 某个技术，而他他实他实际上不是某个具体的技术，他是一个系统层面的一个多级协调优化。这句话说的听上去很虚，但是我不知道在座的各位有没有那个动拐核心的观众。动拐核心上一期 啊，应该就是今天二十六、二十五、二十三、五月二十三日。那那一期我刚讲过一个东西啊，我现在给大家看，大家看完之后应该能立马理解这句话啊，如果是咱们狠心的过程，立马能理解，就是后面这个。 最近我在讲那个全球工程前沿，里面有这个亚五纳米节点芯片系统设计与制造工艺协调优化。你看这个前沿技术，这是工程院在那个中国工程院在全球工程前沿。二零二五， 这个是二零二六年三月二十五日刚发了一个工程前沿信息，与电子部分写的排名第三的一个工程前沿技术，你看这个描述跟这个华为的滔天帝这个描述 相似不？相似啊？我再给你念一遍，你再琢磨琢磨，那很多地方这东西需要琢磨，因为官方没有文档给你说明白，说具体怎么搞。 滔滔定律官方发布的描述的最准确的是贯穿器件、电路、芯片到系统层面的。嘿，我这个软件有点毛病啊， 但是这已经是我能找到的最好的软件了，没有办法，忍着点啊。贯穿器件、电路、芯片到系统层面的多层级协调优化，然后工程院的前沿， 呃，工程的前沿是亚五纳米节点芯片系统设计与制造工艺协调优化，大家要看着这这两个描述一样不一样。 嗯，所以我认为，呃，华为这个掏，华为这个掏定律，其实 呃并不是很新的东西，他很前沿，但他并不是说率先他，他都有他的价值。后面我也讲，但他并不是破天荒那个东西。其实你从这个中国工程院这个里面其实是能得到一些启发的。 工程院这个压五纳米节点，首先他针对的也是这个摩尔定律失效的情况下，下一步芯片行业往哪个方向发展？同时他强调的也是系统设计与制造工艺，系统优化跟这个 呃套定率强调的贯穿期间电路芯片系统层面多级，多层级系统优化其实是一模一样的，可以认为是一个意思，就是为什么要提这个系统优化？这个其实很简单啊， 就是现在一个事实是我们的光刻技术，不管是不管是阿斯麦的 uv 光刻技术有多强，他确实触碰到了这个极限，触碰着这个物理极限， 你再往下走，呃，你的身体尺寸，你再往下降不容易了，因为他有个你，你，你再降的话就容易漏电啊，简单说就容易漏电，他没法无限缩小， 那么你还想提高怎么办呢？你很多地方就不能是这个制造工艺来，按你设计来。这个拿互联网公司打个比方，互联网公司啊，你比如你做 app 的， 一般是产品经理给你出方案，然后成学照着产品经理的方案开发， 但是呢，你有些有些功能他受技术限制，他就是做不到。比如说一个经典的案例 啊，之前应该是个，应该不是个段子，是个真实的案例，但这个案例有点那个太玄乎了，就是一个产品经理要求他们的前端工程师把这个 app 的 背景色 做的跟随用户的手机壳变化，大家能听明白吗？就是 app 的 背景色取决于用户用什么手机壳，但是我在代码上，我在这个 不管安卓也好， ios 也好，那提供的系统接口上没有这个，这个接口说我可以获取用户的手机壳是什么颜色，那这个你怎么弄？你做不出来，你就只能去说服产品经理说你去改设计， 芯片产业现在也类似，就阿斯曼这么厉害啊， euv 光刻机，它也不能说无限的提升，跟你搞到什么两纳米、一纳米、七纳米以下，都基本是等效，说等效的价就是商业宣传，真实的这个升级尺寸没有那么短， 这时候你在设计上，你在那个芯片设计上，你设计也很超前，你说我要搞这个搞那个，你在这个 e d 上一画图，你画出来了啊？你自己脑子想出来的，他真正的代工厂他做不出来，这就是现实。 那你要再不怎么进步提升怎么办呢？你没法说压榨这个代工厂，或者你说放互联网公司，你压榨程序员说你就得给我做，你就得把我这个 app 做的跟随这个用户的手机壳变色啊，做不出来我就投诉你，然后给你打个第一效， 打的一笑他也不解决问题，最后你怎么办？你还得说改你的设计方案，芯片也是 在你这个工程工程实验上啊， uv 光刻啊，在工厂加工厂碰到极限上，你只能去改这个设计方案，所以最终的方案就是 在压五纳米，呃，五纳米以内接电以下，你只能说设计和制造协调优化，共同提高，不能单独说谁依赖谁。不是，不是单向的从设计到这个工程，而是可能要从工程也要反过来到设计 工程上，我就告诉你，这个地方做不了，你给我改设计吧，改完设计之后咱这个性能能不能提？哎，走是不是能够降低这个传播时间？是不是能够呃，降低这个，呃时间长，说实现这个时间缩微，那是咱们设计和开发共同来实现。 然后呢？呃，这里又说到具体了，就就这个设计与制造系统优化。那怎么优化？ 他里面其实列了很多，但是跟我刚才给大家举的例子其实差不多，就是可制造业设计你的东西，不能说你设计出来之后，我就按你的来，你很多地方得顺着来，你的设计能不能实现是一个问题。 但这后面这些都不细讲了，这里其实给大家展现的是说这个思，这个思路其实并不新，这里面讲过很多三星在三纳米上也在用这个思想。呃，你像这个 amd 啊，很多都已经在用这个思想了。 呃，我看后面这里啊， 那这么思，这个思路的核心是啥？就是如果我，我用这个协同协同设计的方法设计制造协同优化的方法实现这个时间缩微。呃，那么我的思路是啥？或者我的关键点是啥？ 那，那这个核心核心在哪？既然我说它这个核心不在三 d 对 联，也不在封装上，那它的核心在哪呢？实际上在 e、 d、 a 上， 因为 eda 是 工业软件，他一方面联系着你的设计，一方面联系着你的工业现实。他为啥叫工业软件？因为他软件上不像你写个哎，写个互联网的 app， 你 你你各种产品经理的逆天想法啊，只要你代码能写出来，你都给他实现。工业软件要考虑工业现实， eda 就是 那个结合点， 一方面他连着设计，你用这个 eda， 按我这个工业上能实现的方式给我设计，一方面他也考虑这个工业现实，所以 eda 我 认为是核心，而在当前这个背景时代背景下， ai 是 核心， ai 不 能说 ai 核心， eda 是 这个实现的核心， ai 是 这个关键点，其实就是人工智能加。 eda 这个也是十五的方向，国家贴的很明确，人工智能加只是在这个地方， 在这个套定率，在这个亚五纳米节点设计、制造、协同的时候，它叫做人工智能加。 e d a。 嗯 啊，禁止表达说，我也觉得不是封号。对这个因为目前官方没有明确说，大家见仁见智，但是我们考虑问题的时候，我们要这个怎么说呢？我们要常识。我再给大家说一个常识，为什么 我觉得不是封装？你们想一想这个掏钉是谁提出的？掏钉是华为提出的，华为的长处在哪里？华为的长处在芯片设计，而不是芯片制造。 他有没有可能说我一个以芯片设计建成的公司？我提出一个定律，提出一个概念，把这个重头戏压在了后端的制造上面，他可不可能 就是我提出了一个很厉害的、很前沿的，能引起全互联网轰轰动的一个概念，但这个概念跟我自己关系不屌大，而是跟我的下游，哎，跟这个实现者，跟别人关系大， 我提出东西，最后这个压力全压在了，呃，这个，比如代工厂压在了中心国际头上，他可不可能或者压在设备场上，压在这个上海微电子啊？压在这个 啊？北方华创压到了这些公司头上，他可不可能？华为是个芯片设计公司，他一设计现场，他搞出来东西一定是跟设计相关的，大家就大家就从这个思路出发，他就不可能是关系的，他就不可能是封装这一块， 大家能明白这个常识吗？这都不需要你懂芯片，你只需要知道基础的设计跟这个代工的分工。你从这个常识推理，他是华为提出的， 他一定是大概是跟设计相关，而不是你的这个代工相关，或者是他他，但他不是完全无关，但他不可能说代工怎么制造是重头，他顶多是双方协同。 如果你能明白这个常识的话，你大致就能够有些自己的看法。但我也我不能说人家这个封装一定错，保不住人家是对的，我是错的，只是说在没有官方明确定性的时候，各方消息都很乱，大家看的时候要思考，要有常识，要利用，要充分的利用常识。 然后再说他的核心点在哪？相关公司啊？相关公司其实我也没细讲，我只给大家讲个大分类，因为这个芯片人工智能现在太火，咱不能说相关公司啊。这个就很明显，首先是 ai， 那 华为提这个就非常合理，因为华为 ai 建厂生成芯片，他有这玩意，那我提个概念，提个套定律，跟我的 ai 相关，那就很正常，他为什么会跟 ai 相关？就前面说的， 你要做这个设计制造系统，它的核心节点在于 eda， 因为 eda 能够贯通两边，一边是设计，一边是生产，因为是工业软件，工业软件就意味着它要贯通设计和生产。那么在当前话，当前语境下， 你这个 eda 所有软件相关，它就是 ai 相关的。然后所以它首先相关的是 ai， 但也不是乱七八糟的 ai， 比如说你是个聊天的 ai， 跟那没关系，他就是工业上的 ai， 工业上用于工业软件的这种 ai， 这是第一个，第二个就是 eda， 因为 eda 是 核心节点。 这是我今天说的，跟你现在视频上看到信息不太一样，大家都在关注冯装。其实我觉得不是那么回事啊，我的依据前面也讲了，你如果看那个东改核心星，你看了上一期这个亚国纳米，呃，刑龙制造，你应该能理解这一点，所以我认为他的核心核心节点的核心是这个 e、 d a， 其次是代工厂。为什么是代工厂？这也是基于中国工程院的判断啊，不是他提供的资料，不能说他的判断。 前面说这个亚五纳米芯片的设计制造协同专利最多的是台积电，是台积电是代工厂专利公开量，核心专利公开量一百七十三， 比后面的高很多。第二名 ibm， 大 陆这边有中兴国际，看明白没？这些专利很多掌握在代工厂手里，那他跟代工厂关有关联，其实也很好利。还是前面说的，你既然要做设计和制造的协同，那么你便要贯通两边你的核心 节点，核心关键点在于 eda， 那 eda 他 跟工业结合的地方他不能凭空来啊，不能说我 eda 公司 华炸九天坐那一想，我又勾勒出来，他是要跟这个代工厂深度结合，去了解你的生产实践，你的生产上是什么样的，有什么困难，什么能做，什么不能做，你要非常明白，明白之后你把这些东西跟你的 e、 d a 结合， 所以直接相关的是 ed 背后这个加成的，加持的是 ai 下游产业链相关的制造相关，实际上是代工厂，包括这个很多专利， 很多专利它实际上在代工厂手里大致就这么个意思，你像三星也是代工厂，三星代工厂。今天我讲这些东西只在于你认不认同，认不认同。 华为这个套定律是在中国工程院亚五纳米节点芯片系统设计、制造工艺协调优化这个框架下提出来的，在这个框架下点明了时间缩微， 呃，这个发展思路和这时间缩微这个目标和这个以时间缩微替代几何缩微这个目标和这个逻辑，这个思路 只在你认不认这一点，而他的结合点就在这句话贯穿器件、电路、芯片到系统层面的多层级协调优化。所以就是我开始说的，他不是一个单独的某个技术，不是像摩尔定律一样，你去把晶体管给我缩小， 呃，两年翻一翻，你就是摩尔定律了，他的呃滔滔定律的明确方向是时间所微啊，你要给我降低这个时延，但是他在方法论上 他提到这个逻辑折叠，但这个逻辑折叠你展开说的话，他实际上不是某个单独的地方优化，不是说你缩小个进体管，或者你，你来个飞线，或者你啊升级个时钟频率，或者你改成什么光通信，不是单独的，他是一个系统方法， 他是要通过各方的协助，从设计到生产，从器械到电路到芯片，多级协同来实现这个时间所为。你只要能理解到这一层，能抓住这个核心，而不是被这个， 而不是被时间所为逻辑这些这些名词迷惑，你马上就能关联到全球工程前沿里面这个亚稳纳密节点设计制造系统优化，当然前提是你得知道这东西 我在这个东莞黑心工程陷里面实际上讲了很多东西，他非常有用，单独看的话他很超前，但是你需要知道很多东西融会贯通之后，你才能真正的理解它的价值。 九月华为要出新的麒麟芯片，跟这个有关吗？那必然有关啊，你以为华为是说着玩呢？现在我看到很搞笑的一点，有很多人说华为是在搞噱头，华为这个搞噱头，华为这个没有什么真实意义，那是扯淡。 你看这个也是那个新闻上报的，就华为基于该定律在过去六年成功设计并量产三百八十一款芯片，就过去六年，从今年往年算，二零二零年华为开始，从二零二零年开始，也就是二零一八年，他被那个美国制裁，二零二一八年之后的第二年， 二零二零年开始到现在设计并量产的芯片，设计并量产的三百八十一款芯片，全部都是在这个涛定律指导之下完成的。 然后你理解这个现实之后，这个也是那个科技日报的报道啊。你离这个现实之后，你再结合我的想法，二零二零年，二零二零年的时候我们明显没有先进光刻机，别说 euv 了啊，那个金瑞式的 duv 都保不期都不一定有。 我们在没有光刻机的情况下，华为已经能在二零二零年开始在韬定力指导下生产设计并量产芯片，到现在累计了三百八十一款，他通过了一定的设计方法，他一定是改善了设计， 通过设计上的提高，然后在当前的现实的情况下，比如我们没有 euv 的 情况下，我们就是没有 euv 的 情况下，我通过改变我的设计，我照样能把这个芯片做好，大家能明白这个意思吗？所以我说他跟这个封装关系不大，他靠的是设计 时间换空间的方案。有些人认为他这个单一的方案，比如说我这个封装啊，我，或者我，或者我的堆叠，或者我什么光通信，内部光通信啊，或者我，我始终频率或者或者 a， 或者 b， 或者 c， 但是很明显不是，就是我刚才说的，目前暴露信息很明确， 就这句话，我把这个五官都给你折叠起来，就这句话，他是贯穿器件、电路、芯片的系统层面，多层级的 协同优化，他是从设计到实现他的协同优化。你你，你看这个华为，这个因为华为创造了个新名词，叫叫滔天宇，创造了新名词，然后又拽出来这个时间，所以和逻辑这里也很有迷惑性。但如果你去看我上一期东莞黑心星， 上期讲这个亚五纳米节点芯片系统设计指导系统优化，你看这个会非常明显知道他是怎么回事，他并不神秘， 我并不是贬低这个套经理，我只说套经理不是破天荒的东西，但是他并不虚，哪怕是在这个有这个工程院成熟这个框架下，你能够指出他的关键点在于时间缩微，他的方案在于逻辑，这点他也很重要，他是对这个框架的生化， 所以这个掏钉里的不虚啊，他过去六年一直在用，从二零二零年，现在他在这个指导下已经设计并量产了三百万一款芯片，哎，所以保不齐反过来就是工程院提这个工程前沿啊。亚国纳米芯片这个行动制造，他可能也是在华为的，新华为的实践之上提出来的， 所以并不一定是说，哎，工程院一群大牛新鲜的产生了这个思路，然后工程华为安特左，也可能是华为的，先有，先有华为这个实践，最后大家总结，因为你你不能设想这个华为跟这个中国工程院两者各列的 华为跟中国工程院，这肯定肯定有密切关系，各种大牛院是肯定都有来往，最后大家一块搞，搞来搞去，根据华为这个实践，最后发现说压我那么几点，只能通过或者最好最优的方案，就是通过设计指导、协调优化来实现。 最后华为啊，这两天啊，昨天又给大家总结说，这个就是套定律啊，时间所为逻辑这点 啊。最后如果你看的东西多，关注东西多，你可能能挖到这一层，挖到这个工程院这个亚五纳米，亚五纳米啊啊，设计之道形成，形成优化，你能挖到这一层，但是如果你没有这个引线，一般人不会关注这东西，我是恰好相反，我是先关注这东西，我再一看这个 华为这个套套定律，一看他这个内涵贯穿期间什么什么系统优化，我一看就能意识到他讲的这个东西，并且这个华为这个这个预言，二零三一年，二零三一年就是到 十五，十六五的开，开局之年就十五摸，要做到一点四纳米等效，一点四纳米 uv 光刻机肯定做不出来，物理尺寸肯定做不出来，他只能是说协调优化，你把这个怎么实现？我不管 你这一点四大米等效，你各种各种协调优化，大家一块上，通过系统工程，你把一点四大米给我等效出来，这是二零二零三一年的目标。
301科工洞洞拐
02:19查看AI文稿AI文稿韬定律啊，据说是改写全球半导体行业六十年的游戏规则。过去呢，芯片行业基本都是跟着摩尔定律，核心就是一个谁把芯片做的小，谁的制程就更先进，谁就更强。 但是问题是，现在的先进制程背后绕不开光刻机啊，这个光刻机没有技术，一样生产不了，达标不了。 所以华为这次换了一种思路，说不再只盯着晶体管尺寸，而是提出了用时间微缩代替几何微缩。 那你可以理解成过去是在一块平地上盖平房，想提升算力，只能把房间隔的越来越小。但是掏定律的思路是把平房盖成楼房，通过逻辑折叠，立体折叠，缩短信号传播线路，提高效率， 就是让同样的晶体管在同样的时间里干更多的活。据说呢，这项技术已经经过六年的时间打磨了， 那这种立体堆的想法有没有呢？其实外国比如英伟达、英特尔、台积电都有尝试。掏定律和摩尔定律一直都不是独立存在的， 现在只是两者中间选择了侧重摩尔定律，那只能是侧重摩尔定律。 这里面最大的瓶颈就是芯片散热和能耗。大家有没有看过电脑上面的 cpu 呢？一块小小的 cpu 上面放着一块散热片，然后还要加一个风扇进行散热，才能让电脑不卡流畅运行。 那即使是这样，有时候电脑依然温度过高，这只是一个 cpu 啊。那假设一下，如果两个 cpu 叠加在一起变成楼房，那么这个散热该如何解决呢？如果散热解决了，可能会测中逃定率去堆叠，而现在解决不了这个散热啊， 每升高两度，可靠性能下降百分之十，温度达到七十以上，性能降低百分之五十， 反而会让芯片的性能下降啊。所以如果解决了散热，那么这不管是掏定律也好和这个摩尔定律也好，都将是为芯片服务的路线。
693内蒙小包总
04:38查看AI文稿AI文稿韬定律是怎么干翻摩尔定律的？美国插了中国芯片七年，没想到华为憋出了一个颠覆全球半导体规则的大招，中国企业第一次在全球芯片领域立下一条新定律。 这个定律一出来，美国几十年砸下去的整套制裁体系，可能一夜之间变成废纸。那什么叫掏定律？简单说，别人都在拼命把芯片做小，华为偏偏说做小，这条路我们不走了，而且还给出了具体时间表。 二零三一年，不靠最顶尖的光刻机，竟能直接干到一点四纳米。你手里的手机，不管是苹果还是安卓，芯片里装着的晶体管数量已经超过一千亿个， 一千亿塞在你指甲盖大小的一块硅片上，这是怎么做到的？靠的就是摩尔定律，把晶体管越做越小，小一倍同样面积塞进去的数量就翻一翻，性能自然跟着翻。 这条规律从一九六五年提出来，整整管了半导体行业六十年，没有任何人质疑过它。但有一道坎没人敢提。 当晶体管缩小到三纳米，也就是几十个原子并排那么宽的时候，出问题了，电子开始不听话，会直接穿透本不该穿透的地方，像一个幽灵穿墙而过，导致芯片漏电发热，性能不升反降。 这个现象叫量子碎穿效应，是物理定律，不是工程问题，全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地，越往下坐越费劲。美国人赌的就是这个， 你中国连光刻机都没有，根本没资格谈突破。结果何庭波站出来说了一句话，为什么芯片性能的唯一出路，必须是把晶体管做小， 这就是掏定律真正的颠覆之处，它不再盯着晶体管有多小，而是盯着信号在芯片里跑的有多快。 这里有个关键概念叫掏，也就是掏，指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话，把这个时间压缩一半，芯片的等效性能就翻一倍。 不需要更先进的光刻机，不需要更小的晶体管，换个方向下手听起来像走捷径，但做起来难的离谱。 华为为此搞出了一项核心落地技术，叫逻辑折叠。传统芯片是平铺的关联电路，分散在各处，信号要跑很长的水平距离才能完成交互，时间白白耗在路上。 逻辑折叠的思路是把芯片竖起来，把本来隔得很远的电路单元垂直叠在一起。两个原本相距一毫米的晶体管上下叠完之后，距离只剩几微米，信号传输速度直接提升几百倍。 但这件事台积电和英特尔都玩过，也都歃雨而归。拦住他们的是三座山。第一两层芯片始终对不起，上层算完，下层还没准备好，结果全是错的。 第二两层之间需要几百万个连接点，传统技术间距最小只能做到几十微米，精度根本不够用。第三两层逻辑芯片叠在一起散热是个死题，中间的热量根本出不去。 美国人三座山都没翻过去，最终放弃华为翻过去了，而且翻法完全不同。时钟同步的问题，华为给第二层单独配了一个可以动态微调的独立时钟，实时感知第一层的输出延迟， 自动调整，节拍误差压到零点一皮秒以内，比头发丝还精细一万倍。连接密度的问题，自研超细间距混合件和技术层间间距压到一微米以下，比对手先进整整一个数量级。 还有散热问题，在两层芯片之间嵌入了一层只有几微米厚的微流道冷却液，直接在芯片内部循环热量，即产即走 三座山，华为用三把不同的钥匙全部打开了，结果呢？同样的七纳米制成晶体管，密度直接提升百分之五十三点五， 相当于摩尔定律白白送你三年的进步，一步兑现到二零三一年，基于这套路径，等效性能将达到一点四纳米的水平。而这还只是保守的第一代，只折了两层，只处理了关键路径，大量潜力根本没释放。
194机器人AI
07:23查看AI文稿AI文稿华为又出大事了！韬定律引爆全球芯片圈，中国彻底改写半导体规则，不靠光刻机硬卷制成，硬生生改写全球芯片升级底层规则。很多人至今不懂 韬定律，根本不跟摩尔定律抢同一条赛道，他跳出尺寸缩微死胡同，用时间维度突破物理极限枷锁。反观曾经封神的摩尔定律，如今早已撞上无法突破的瓶颈，全球顶级光刻机拉满精度也难再提升，芯片性能分好。 当全世界半导体陷入停滞，华为掏定律开辟全新破局之路，仅凭压缩芯片信号时延，实现算力跨越式暴涨，碾压传统制程。 这套独创底层逻辑，直接撕碎西方半导体多年的技术垄断，这也是华为能逆风翻盘，领跑国产芯片的真正核心底牌。今天我就用清晰的三步逻辑，把华为掏定律彻底讲透， 先讲旧规则为何失效，再讲新规则到底是什么。最后告诉你，这对中国芯片意味着什么。 全程硬核无废话，统治全球芯片行业整整六十年的摩尔定律，真的走到了终点。过去几十年，全球所有巨头都在死磕一件事，把晶体管越做越小，从十四纳米、七纳米，一路卷到三纳米、两纳米， 以为这就是芯片性能提升的唯一出路。可没人想到，当制成逼近原子级别，量子碎穿效应直接让芯片疯狂漏电，功耗飙升、发热失控，再先进的工艺都成了摆设。 更致命的是，一条三纳米产线造价超两百亿美元，西方还趁机用光刻机卡死我们的脖子，半导体行业彻底陷入死局。 讲到这里，你会发现，旧赛道已经彻底走不通了。既然老路走死了，那华为到底换了一条什么样的新赛道？答案就是震惊世界的掏定律！这不是简单的技术改良， 而是彻底颠覆半导体底层逻辑的范式革命。摩尔定律拼的是空间，拼命压缩晶体管尺寸。 而掏定律拼的是时间，核心就是压缩信号在芯片内传输时长长述掏的变化，意味着数据跑得更快，处理更高效，用时间缩微替代几何缩微，绕开所有物理与设备限制， 这一招直接把全球芯片行业的游戏规则彻底改写。可能你会疑惑，不卷尺寸，只拼速度，真的能提升芯片性能吗？华为用硬核数据给出答案，只要把时间长数掏降低一半，芯片等效性能就能直接翻倍。 这意味着，我们不用依赖 euv 光刻机，不用死磕两纳米一纳米制成，仅凭优化信号传输效率，就能实现和顶尖制成同等的性能表现。 更恐怖的是，韬定律的优化跨度极广，从晶体管到系统层级都能提升，发展潜力无限，这是摩尔定律永远无法企及的高度。 到这里，韬定律的核心逻辑你已经完全听懂了，新逻辑有了，那华为靠什么技术把它落地成真？ 答案就是自研黑科技逻辑折叠技术。传统芯片像单层平房信号要跑很远才能完成，交互延迟极高。逻辑折叠直接把芯片变成双层复式楼， 将关联电路垂直堆叠，信号传输距离大幅缩短，速度直接提升数百倍。 即将发布的麒麟新一代芯片将首次搭载这项技术，晶体管密度直接提升百分之五十五，能效暴涨百分之四十一，相当于传统制程三年才能达成的进步。 很多人不知道，逻辑折叠看似只是堆叠，背后却是三座世界级技术大山。 首先是信号同步，联同华为用动态时钟校准完美解决。 其次是互联难题，传统焊球根本不够用，华为自研超细兼具混合键合技术，连接更稳更快。最后是散热难题，华为在芯片内部嵌入微流道散热层，彻底攻克多层堆叠散热死穴。 这三大难题全世界研究十几年没突破，华为一次性全部解决技术难关。全部攻破，意味着掏定律不是 ppt， 而是能真正量产的硬实力。更让人振奋的是，掏定律不是空理论，而是已经落地多年的成熟技术。 过去数年，华为基于这条全新路径，已经量产数百款芯片，覆盖通信、车载、 ai、 消费电子等全领域。 用千行百业的实际应用，证明了这套理论的可行性。按照规划，到两千零三十一年，基于韬定律的高端芯片将达到一点四纳米制成的等效水平，而这是西方传统路线至少需要五到十年才能触及的高度。 一项技术的成功，从来不是孤军奋战，韬定虑的爆发，直接带动整个国产半导体产业链全面崛起，先进封装领域，三 d 堆叠混合建核成为核心刚需。光互联领域，光芯片、 光模块需求暴增，用光信号替代电信号，进一步压缩传输时延。 e d a 工具也迎来改革，从平面设计转向多层立体设计，国产厂商迎来弯道超车窗口，这不再是单点突破，而是全产业链的体系化逆袭。 最后，我们把权威逻辑收束，一句话总结我今天想证明的核心，摩尔定律的旧规则走到尽头。华为用韬定律开辟全新赛道， 凭借可落地的硬核技术、量产验证的真实成果，带动全产业链突围，最终证明中国芯片不用跟着西方跑，我们完全能自己制定行业未来的新规则。 回望过去，我们在半导体领域被卡脖子多年，西方用光刻机先进制成筑起高墙，妄图阻挡中国芯片的脚步。但华为用十年折服证明，真正的科技突围，从来不是跟着别人的规则跑，而是自己制定新规则。 韬定律的诞生，标志着中国首次在全球半导体的定义权，从追赶者彻底变成引领者。 从麒麟芯片回归到韬定律横空出世，华为用行动告诉世界，封锁下不倒中国科技打压挡不住民族崛起。 未来，芯片行业不再是西方独大的独角戏，中国将以全新的技术范式引领全球半导体迈入后摩尔时代。 这不仅是华为的胜利，更是中国科技自立自强的最好证明，属于中国芯片的黄金时代正式到来。
96一揽星河
