如果光刻机被卡住了,那中国的芯片是不是就无路可走了呢?华为啊,最近给了一个很有意思的答案,这就是掏定律,为了让更多人看懂呢,我们啊,从头说起。 就拿咱们每天都用的手机来说,从以前那种大个大砖头一样,变成了现在只有几毫米的 iphone。 而推动这一切的底层逻辑呢,其实就是摩尔定律,相同面积的芯片,每隔十八到二十四个月,晶体管的数量呢就翻一倍,性能呢也能随之翻倍。 那怎么能把晶体管的尺寸越做越小呢?这里面呢,有两种技术引进方向。第一个呢,就靠光刻技术的迭代,不断地制造出波长更短的光,就能刻出尺寸更小的晶体管。 那第二个方向呢,就是不断地去迭代晶体管的架构,从 most fat 到 finfat 再到 ga, 本质呢,就是把晶体管越做越小。 那晶体管到底长什么样呢?这个呢,是单晶硅,最外层呢是四个共价键,八电子的稳定态在其中呢,分别参入三架棚和五架林。三架棚啊,只能和硅形成三对共价键,流出了一个空穴。这个呢,就叫 p 型半导体。 而五架林呢,只需要四个电子形成共价键,多出一个,这个呢,就叫 n 型半导体。 p 型半导体和 n 型半导体结合在一起呢,就形成了 p n 结,它呢,正向导通,反向呢不导通。以此为基础呢,我们就能制造出一个简单的平面场效。晶体管中间的衬底呢是 p 型半导体, 顶部呢有一个山脊,可以施加电压。山脊下面呢是一块绝缘体,两边的漏极和原极是 n 型半导体, 里面有很多可移动的自由电子,如果我们给山极呢施加一个正电压, p 型中的电子呢,被吸引到在绝缘体层附近形成一个电子通道, 这个时候呢,给原极和漏极通电, n 型中的电子呢,就能利用这条通电完成导通,这样呢就实现了给山极通电,晶体管导通,断开就不导通,这个通道的长度呢,也就是山极长度,就是我们常说的芯片制成, 它就像一个关住电子的一个闸门,但随着芯片制成越来越小呢,缩短到了二十二纳米以下时, 这个闸门呢就越来越关不住电子了,晶体管呢就失效了。为了在不断缩小芯片制成的情况下也能关得住电子,就出现了更先进的 finite 和 g a a。 但无论什么架构,芯片制成呢,是不可能无限缩小的,因为啊,微原子的直径呢,只有零点二纳米。 当制成逼近这个尺度时呢,电子呢就会直接穿过绝缘体,晶体管呢就失效了,摩尔定律呢,就被物理尺寸掐死了, 那怎么办呢?华为这次提出的掏定律呢,就是用时间缩微代替了几何缩微,什么意思呢?芯片完成一次计算,本质上呢就是信号,走过相应的电路,就像外卖小哥穿过一片城区,送货上门。 那要提高效率的话呢,过去的办法呢,就是多修路,在平面上呢,排列越来越多的晶体管,但这个呢是有物理极限的,而抛物定律呢,就是缩短这个送货时间。怎么缩短呢?用逻辑折叠, 打个比方啊,我们都知道呢,两点之间,平面上呢是直线最短,但如果你把这张纸折起来,那原本两个很远的点呢,是直线最短,那逻辑折叠呢,就是利用了这个原理, 原来的信号呢,要绕很远的路,现在呢,通过逻辑折叠把平铺的逻辑电路呢,折到更近的位置, 芯片里的信号呢,路径变短,延迟下降。这样呢,就不用死壳晶体管的尺寸了,继续能提高芯片的性能,再加上从器件、电路、芯片到系统层面的协调优化,预计到二零三一年,基于该定律的高端芯片晶体管密度呢,将达到一点四纳米制成的同等水平。 注意啊,这里呢是等效水平,不是说已经绕过了所有的制造难题。即便如此呢,他的意义呢,依然是很大很大的。因为过去别人掐你的方式呢,是把最先进的光科机给你掐住,而咱现在开始做的呢,是重新定义了一部分比赛规则,换了新赛道。 接下来要看的呢,就是采用逻辑折叠的麒麟芯片制造出来以后,实际性能啊,功耗呢和量产的表现究竟是怎么样的? 先别着急喊遥遥领先,也别着急唱衰芯片,这盘棋呢,远远还没下完呢,我是前任安迪,关注我呢,用基础科学拆解改变生活的硬核科技,那我们就下一期,再见!
粉丝268获赞1352

能想象吧,此刻你的手中紧握着上百亿个晶体管,答案就藏在这枚手机芯片里。指甲盖大小的龟片却容纳了超百亿个晶体管。晶体管尺寸越小,排布间距越近,数据处理便越快。 可如今,这种单纯缩小尺寸的方式已接近物理极限。华为的工程师跳出几何长度的束缚,转而寻找新的路径,时间微缩,这就是涛定律。 工程师采用逻辑折叠技术,把平面电路叠成立体,就像把平房盖成楼房,在两层之间加装高速电梯,既缩短了关键路径距离,也降低了关键路径。实验不是多个芯片的简单堆叠,就像氨基酸精 过有序折叠,才能构成具备生命活性的蛋白质芯片,通过逻辑折叠释放更多性能与功能。从尺寸够小到运行更快,工程师以最长的守候淬炼出最快的加速度。


摩尔定律正式被中国公司改写。五月二十五号,华为在 i e e 大 会上扔了一颗核弹。掏定律。摩尔定律搞了几十年,把晶体管变小,华为说,不,我们换条路,把芯片叠起来。过去几十年,全世界芯片行业都在卷一个数字,七纳米、五纳米、三纳米、两纳米, 谁的制成更先进,谁就更强。但现在,华为突然提出了一个新的半导体定律,叫做掏定律。 这件事的核心不是华为发明了一个新概念,而是它可能代表着国产芯片不再只跟着摩尔定律卷制成,而是开始寻找另一条突围路线。那问题来了,这个新定律到底是什么意思?它会带来哪些产业机会?对应到 a 股又有哪些公司可能受益?今天我们把它讲清楚。先说结论, 所谓掏定律,简单理解就是芯片性能的提升,不一定只靠把晶体管做得越来越小,也可以靠缩短信号传输的时间。这里的掏代表的就是时间长数,延迟信号传输效率。 过去芯片行业提升性能,主要靠把房子盖得更小,晶体管越小,同样面积里塞进的晶体管越多,竟能就越强。但问题是,先进制成越来越难。一方面,两纳米、一点四纳米这样的制成技术门槛极高,另一方面, euv 光刻机又被严格限制。 所以,华为现在提出的思路是,既然我们暂时不能在最先进制程上硬碰硬,那能不能换一个维度,不是单纯卷筋皮管有多小,而是卷数据跑的有多快,连接有多短,系统协调有多高效。这就是韬定律背后的逻辑。 那它对产业链意味着什么?我认为最重要的不是芯片本身,而是三个方向。第一个方向叫做先进封装和高速互联。因为如果你要缩短信号传播时间,就要让芯片和芯片之间、板和板之间、服务器和服务器之间连接的更快、 更近、更高效。这就会带来三个直接机会,先进封装、 pcb 连接器对应到 a 股可以重点关注几类公司先进封装方向,比如长电科技、通富微电、华天科技、永曦电子,这些公司对应的是多芯片封装, chiplet、 易购集成, 简单说就是把多个芯片像搭积木一样组合起来,让它们协同工作。如果未来华为要通过系统级方式提升芯片性能,先进封装一定是绕不开的。第二类是 pcb 和封装基板,比如深南电路、兴森科技、沪电股份、盛宏科技。 为什么它们重要?因为 ai 服务器、交换机、超节点集群对高速 pcb 的 需求会大幅增加。以前大家可能只看单颗芯片,但在 ai 时代,真正决定算力效率的是整个系统芯片之间怎么连,服务器之间怎么连,数据中心内部怎么连,这就会让高速 pcb 的 价值量上升。 第三类是高速连接器和电缆,比如华丰科技、中航光电、瑞可达、电联技术、航天电器。 这类公司听起来没有芯片性感,但他们其实是算立高速公路的收费站,芯片再强,如果信号传不过去,系统性能也发挥不出来,抛定率强调的正是降低时延。所以高速背板连接器、高速电缆、服务器连接方案会成为一个非常关键的环节。 第二个大方向是光通信和光互联。这个方向也非常关键,因为当 ai 算力集聚越来越大,传统电信号连接会遇到瓶颈,数据中心内部未来会越来越多使用光模块、光芯片、归光方案,对应到 a 股可以看中,继续创 新、益盛、天福通信、光讯科技、元杰科技、世家光子、长光、华新。这条线的逻辑很清楚,华为强调超节点,强调系统及互联,最终都会增加对高速光通信的需求,尤其是八百 g、 一 点六 t 光模块以及硅光激光器,这些方向都可能首意。 所以如果说芯片是大脑,光通信就是神经系统, ai 集群越大,神经系统就越重要。第三个方向是国产半导体底座抛定率不是一个孤立概念, 它背后需要 e、 d a。 设备、材料制造、测试、整套国产半导体体系支撑。比如 e、 d a 方向可以关注华大九天、盖伦电子、广利威、新源股份,因为复杂芯片设计、先进封装系统及协同都离不开 e d a 工具。 半导体设备方向可以看北方华创、中微公司、拓金科技、华海青科、新源微、圣美上海。材料方向可以看安吉科技、互规产业、雅克科技、顶龙股份、南大光电、江枫电子。 这些公司不是最容易短线爆发的,但它们是国产半导体长期自主可控的底层资产,如果华为这条路线真的持续推进,最底层的设备材料 e、 d a 一定会长期受益。 最后还有一条线,就是华为升腾和 ai 算力生态,韬定律和华为的升腾鲲鹏超节点、零渠互联很可能会被市场放在一起理解,对应 a 股市场,会关注神州数码、拓维信息、软通动力、润和软件、四川长虹、恒维科技、高新发展。 但这里要提醒大家,这一类公司里面,概念弹性很大,但业绩兑现差异也很大。有的公司确实参与华为生态,但相关业务占总额收入的比例不一定高。所以不能只看华为概念四个字,还是要看三个东西,第一,是否真的有订单。第二,业务占比有多高。第三, 毛利率和利润能不能兑现。所以总结一下,华为这次提出抛定率,真正重要的地方在于,它可能代表国产芯片从单点制成追赶转向系统级性能突破。过去我们问的是这颗芯片是多少纳米, 未来可能还要问它的封装效率有多高,芯片之间连接有多快,系统协调能力有多强,整套算力集群的食言有多低。对应到 a 股,我认为可以分成三层看,第一层,短期弹性最强,先进封装、高速 pcb 连接器、光通信。 第二层,中长期确定性更强。 e d a, 半导体设备、半导体材料。第三层,主题热度最高,华为升腾、鲲鹏、超节点生态。但最后一定要记住一句话,概念是第一波,订单才是第二波,业绩才是最终答案。 抛定律会不会成为国产半导体的新拐点,现在还不能下定论,但可以确定的是,这条路线如果持续推进, a 股里真正受益的不一定是最会讲故事的公司,而是那些卡在关键环节、有真实客户、有真实收入、有技术壁垒的公司。这才是我们接下来最应该盯紧的方向。如果这期视频对你有所帮助,可以点赞关注我的账号,我会持续分享更多内容,我们下期再见!

这两天,华为的涛定律刷屏了,他被誉为中国半导体制造的 dbc 的时刻。如果到现在为止,你还不太了解涛定律到底是什么,那么这条视频认真听,我尽量用大白话给大家解释清楚,涛定律到底厉害在哪里? 为什么套定律能够让中国半导体实现换道超车?想要弄明白咱们是怎么破局的,首先要搞清楚我们到底被困在了什么地方。芯片制造的终极目标是提供更高效的计算,就这个问题,摩尔定律给出了一个思路,就是在单位面积里边尽可能多的塞进去更多的晶体管。 那假设说在单位时间里,一个晶体管能算一个数,那我能造出十个晶体管,不就能算十个数了吗?咱们常听的十四纳米、七纳米、五纳米、一纳米,说的就是晶体管的密度,这个数字越小,说明单位面积里边晶体管的数量越多,那么你的计算效率就越好。但是想 想要做更多的晶体管,就必须有更好的光刻机,咱们呢,就卡在了这里。由于拿不到 euv 光刻机,我们的制成呢,只能到十四到七纳米,你像海外那些能拿到先进制成的这些公司,英伟达、苹果他们的芯片就可以做到三纳米一纳米。 如果在这条路上追赶,就只能拼制成,就只能去等 uv 光刻机。如果短时间没有光刻机,有没有其他的破局办法?那么华为又想到了新路径,他抓住了时间这个关键变量。 摩尔定律啊,它是在单位时间里边让十个晶体管计算出十组数据,我们现在造不出十个晶体管,那怎么办?我们让一个晶体管在单位时间里计算十次,这个结果不是一样的吗? 这个就是涛定律。所以相比之下,你会发现,摩尔定律抓的核心变量是空间,也就是他要更高的密度,但是涛定律抓的核 变量是时间,他要更高的效率。这就是大家在新闻中听到那句话,用时间缩微替代几何缩微。而当我们一旦摆脱了晶体管密度的束缚,我们忽然发现天大地大,也就是说没有先进的广可机,不影响我们造出先进的芯片。 所以呢,华为官方定的目标呢,是到二零三一年,基于涛定律制造出来的高性能的算力芯片,它的效率基本等效于一点四纳米先进工艺制造出来的芯片。 好,这个想法是很好的啊,那怎么实现呢?这就说到另外一个词了,逻辑折叠。在这个摩尔定律的视角下,芯片是二维的,他就是在一个平面里边拼命的雕刻, 力图在一个芯片里边塞进更多的晶体管。但实际上任何一个单一的晶体管,他什么作用都没有,他必须跟其他的晶体管、导线、电容、电阻连在一起,才能聚 有一个独特的功能,那到这个地方就会有新的概念电路。当下在决定芯片性能的各种因素里边,电路已经超过了晶体管,成为最重要的因素,也就是线下呢,芯片跑得慢,不是晶体管算的慢,是这个信号啊,在电路里边跑的慢, 那为什么跑的慢呢?这么多晶体管,那这个线路是绕来绕去的,所以消耗了大量的时间,这就是电路层面的平静互联强。而逻辑折叠就是在解决这个问题,如果所有的线路都在一个平面上去布,它自然是弯弯绕绕,跳来跳去的。 但是如果线路是在立体的三 d 空间里边,上下两层之间互联,是不是直来直去就可以了,这样线路就变短了,而且路径和路径之间他的干扰也变少了,所用的时间自然就降低了。所以这个逻辑折叠呢,实际上就通过电路革命来 突破晶体管工艺不足的问题。那听到这里,你可能有个疑惑啊,说这个上下两层不就是堆叠吗?那堆叠技术不是早就实现了吗?像高带宽存储芯片 hbm, 不就把很多层堆叠在一起吗?注意啊,这里面有很大的差别。 以 h b、 m 为代表的传统堆叠工艺,它堆的每一层都是一个完整的芯片,它能独立的工作,只不过呢,一层不够用,用很多层堆在一起去用。 但是逻辑折叠他堆的每一层是不能独立工作的,他其实是同一个芯片里边上下的两层,他所要解决的是单芯片跑的不够快的问题。 所以逻辑折叠跟传统的三 d 封装呢,它并不是一个竞争关系,是一个互补的关系。比如说华为的芯片里边,两种工艺也都会用,如果是酸离芯片这块,可以通过逻辑折叠提升计算的效率,而在存储那块呢, 照样可以继续用 hbm, 到这还没有结束啊。其实套近率呢,不仅仅是从单个芯片出发的,它是从一个系统出发的。在华为的论文中呢,把它提到了器件、电路、芯片、系统四个层面,系统这块大家关注一下领取总线, 如果说逻辑折叠它解决的是单个性能跑得快不快的问题,那么领取总线就解决的是不同的芯片合不合得来的问题。比如说到今年秋天将会推出的麒麟芯片,它是个 soc, 里边就集成了 cpu、 gpu、 npu, 那这个时候你只有 npu 跑得快是不行的,其他的芯片得跟得上。 所以呢,华为的这个涛定律他不是去解决单片制成的,他是提出了一个属于中国的芯片设计的新范式和新框架。以前呢,是别人定一个框,然后迫使我们去追赶制成,那种感觉就非常的疲惫。现在是 我们创新性的定一个新的框架,你想想心态立刻就变了,从战略层面咱们就变得游刃有余了。这两天也会听到一种声音啊,说这个涛定律刚提出来,还没有大规模工程化的去验证,值得市场这么兴奋吗?我想大家去想一个问题啊,摩尔定律的实际价值是什么? 是因为他提出了晶体管翻倍的曲线吗?要知道每隔十八个月,晶体管翻一倍也不是摩尔最初提出来的,他最初认为十二个月就能翻一倍,后来又修正为二十四个月。十八个月实际上是市场跑出来的结果。 但是正是因为他提出了摩尔定律,这就变成了整个行业的共识或者是战斗宣言。从英特尔到整个产业链,大家以追上摩尔定律作为自己的工作目标,投入大量资金去研发,这就推动了技术进步,使得一个预言最终变成了现实,那么现在华为 提出这个涛定律,其实同样的作用,他会使得中国甚至来自全世界的工程师啊、投资人呢,把他的注意力汇聚在这么同一个变量下,这样大家的创新呢,就能够协同了, 这种协同会产生合力,这种合力会推动着中国半导体制造新范式,最终走出一个自我实现的全新旅程。

全网刷爆的华为掏定律,百分之九十九的人都没看懂,什么时间缩、微、逻辑折叠,全是专业名词,看完直接摸这条视频,我只做一件事,让你看完就能跟别人讲明白,掏定律,不用懂物理,不用懂芯片。先点赞收藏,回头忘了可以再看。 五月二十五日,上海国际电路系统研讨会,华为和庭波正式发布,人民日报第一时间报道。这是中国首次在全球半导体领域提出产业新原则,不是炒概念,已经跑了六年,量产了三百八十一款芯片。两步看懂第一步,先搞懂为什么要有掏定律,因为老路子摩尔定律走死了。 摩尔定律很简单,每时八个月,芯片上的晶体管翻一倍,性能翻倍,价格减半。过去五十年,全世界都在拼,把晶体管做小,就像盖房子,拼命把房间隔的越来越小,塞更多人。但现在极限到了,晶体管已经做到两到三纳米, 再小电子就会穿墙漏电,而且三纳米工厂要两百多亿美元,根本烧不起,全世界都卡在这里怎么办?第二步,华为换了赛道,这就是超定论,核心就八个字,时间缩、微、逻辑折叠。给你两个最通俗的比喻,听完就懂。 一,把芯片当成一座城市摩尔定律,把房子越盖越密,马路越修越窄,靠缩短距离省时间。掏定律,不缩马路了,修高架,开快车道,优化红绿灯,让车跑的更快更顺,这就是时间缩微,不拼谁的东西更小,拼谁的效率更高。比喻二,把芯片当成一家公司。摩尔定律, 拼命招人,把工位挤得密密麻麻,传个文件要穿过几十个人套。定律不招人了,重新排工位,把经常一起干活的人放一个办公室,再装内部高速电梯。这就是逻辑折叠,不是简单叠楼层,是按逻辑重组电路,让信号路径直接变短。最后划两个重点,一,今年秋季的麒麟二零二六系统会首次用上这项技术。二, 华为规划到二零三一年,基于掏定律的芯片性能直接对标一点。四、纳米之虫总结一下,摩尔定律是把东西做小,掏定律是把路修顺。这是中国人第一次定义半导体的未来。这条视频随时可能被限流,赶紧收藏,转发给你身边还没看懂的朋友,一起为中国创新点赞!

套定律火了,不但有希腊字母,还被叫做定律,还是华为出的,还和 ai 半导体芯片有关,这简直就是科普的重灾区啊。 但是我也不是专业人士,所以我认真观看了套定律的发布会,阅读了预发布在 china xiv 上的论文,同时呢,又预习了与其相关的芯片制造流程、半导体工艺以及数电摩电中的 rc 电路等相关知识,希望可以用大白话给大家讲明白。 套定律说的详细点叫套缩放定律,其实就是提出了一种新的 scaling log。 在 技术领域,这个 scaling log 可是无处不在,用 在半导体芯片上就是统治多年的。摩尔定律,就是晶体管尺寸越小,芯片性能就越强,用在大模型上,就是参数越多,模型能力越强。那再比如说,用在我们人身上,就可以是学习的时间越多,期末考试的分数越高。 总之呢,就是找到了这么一个定律,它既是历史经验的总结,比如说确实发现学生延长了学习时间,可以提高成绩,同时又是未来发展的理论指导。 之所以各个领域的 skill level 如此受欢迎,正是因为它简单粗暴。比如说让学生哐哐学就行了,啥也不用管,成绩自然就提高了。但是凡事都有个度, 比如说让学生天天不睡觉去学习,那成绩肯定是不降反升了。那在芯片领域也是如此,摩尔定律已经失效了,尤其是进入七纳米之后,在几何层面的记忆索小的红利已经消失了。要说明白这个事,还得从芯片上最小的结构开始说起。晶体管。 晶体管可以简单理解为一个开关,断开表示零,联通表示一,当然实际的芯片逻辑就是由一个个的小晶体管构成的。 过去的几十年里,半导体产业一直以纳米作为衡量技术进步的单位,大约每隔十八个月,晶体管尺寸缩小,频率上升,单位逻辑门的成本下降,非常舒服。 但是呢,当晶体管尺寸缩小到一定程度时就不行了,会出现一些微观层面才会遇到的问题,比如说漏电,可以理解为断开的开关仍然会有电流经过,所以后来人们在微观结构上开始做手脚,出现了 finfied 等技术的改良。 但是这个时候半导体工艺有多少多少纳米这个词已经不像之前那么单纯了,之前就是单纯的指晶体管中的三极长度,但是现在长度没法再缩小了,但是呢,通过结构上的改造,仍然能提升芯片的性能,那这该怎么起线呢? 聪明和狡猾的人类发明了等效尺寸这个概念,比如说我晶体管的工艺仍然是二十纳米,但是我通过结构上的一些改造,它的性能提升到了理论上三纳米的水平,那我就说自己是三纳米。 这个问题导致了各个厂商的标准不一样,理论上就是说我自己想等效多少纳米,那就是多少纳米,反正你也不知道我是咋算的。 同时呢,也导致了我们这些科普博主非常头疼,每次解释这个问题的时候,都是要资料没资料,要图片没图片,死活也说不清楚。那这样一个既失去了对比意义,又增加了咱老百姓理解成本的历史遭迫,为啥不放弃呢?所以华为的这次的第一个目标就是提出一个新的衡量指标,炮 及时间维度上的缩放,代替传统晶体管尺寸的这个衡量指标。那为什么起了这么一个奇怪的名字呢?套输入法我都不知道怎么打出来。那这就不得不提到电路中的 r c 电路, r 就是 电阻, c 就是 电容,连起来就是个 r c 电路了。芯片上呢,到处可以抽象为这种 r c 电路, 我们可以把电容想象成一个水桶,只不过里面装的是水,而不是电盒。电阻就是水管,有入水管和出水管,当水桶被装满水时,对应的数字是一。反之,如果把水放干净了,对应数字是零, 那么这个从零变化到一,或者从一变化到零的时间就是一个非常关键的信号时延。那这个时延和什么有关呢?第一,桶的大小。第二,水管的流速, 这个桶越小,同时呢,这个水管越短越粗,装满这个水的速度就会越快,对应到电路中就是一个电容的充放电速度更快,那对应到数字中就是零,变化到一的时间更快。 这个 r 和 c 都是物体固有的属性,所以说它们的乘积也是个常数值,我们给他定义为时间常数套,那你可以算一下电阻乘以电容的量缸也确实是秒。 这个数字越小,电路中的信号的时延就越小。而我们在芯片上折腾来折腾去,最终的目标其实就是降低这个时延, 缩小晶体管尺寸,仅仅是为了实现这一目标的其中一个手段而已。比如说华为这次提出了一个逻辑折叠的技术,究竟怎么实现呢?我肯定是不懂的, 我的理解大概就是之前的思路呢,是在二维平面上缩短距离,缩小尺寸来让信号传的快一点,而逻辑折叠是在垂直方向上通过键合技术连接,进而缩短距离,加快时间,有点像虫洞一样。 所以说,纵观几年的技术演进,早就不是以缩小筋骨尺寸为目标了,而是降低食言。所以我们自然需要一个更大的 scope 来指导我们前进,这就是华为的套定律。那有人就会说了,这不是大家已经都在这么做了吗?华为不就是总结一下而已吗? 那这我就要批评一下你了,就算是这个角度,那凭啥就不能是咱国家总结呢?马斯克提出了一个第一性原理就行,咱们提一下就不行了。 虽然套这个名字来自 rc 电路的时间长数,但华为论文中的这个食言定义更为广泛。具体呢,分为晶体管层、电路层、芯片层、系统层的时间延迟,每层都有不同的解法。 所以说原文中也说了,套之所以能够成为一个有效的核心指标,而不是对基友的指标的重新命名,是因为它在整个堆栈中具有一致性,频率、延迟、待宽和吞吐在各自层上都受套支配。 公益技术人员、电路设置人员和系统架构师可以围绕同一个量并用相同的单位展开讨论。炮式实践,端到端全站协调优化的共同语言,过去那种各层独立优化、持续作为残差的时代已经结束了。 呃,最后说一下我的个人观点,第一,为什么是华为提出这一定律呢?其实我觉得就是争夺话语权嘛。 首先,芯片制成已经到了瓶颈,但是美国依然能够享受到先进工艺带来的红利,所以呢,提出了新的指标的动力就没有这么强。但是呢,华为却不一样,二零二零年之后,我们知道先进工艺就受限了,简单说就是不能使用 euv 光刻机, 小尺寸的晶体管造不出来,那如果仍然用之前的以晶体管尺寸为衡量先进技术的指标,显然是对我们不利的。在结合这六年,华为确实是从其他维度找到了突破摩尔定律的方法,所以呢,进行了一场话语权的争夺,重新定义了先进之城的衡量指标, 这个我觉得既合理也是好事。第二,这个定律我觉得其实和摩尔定律有个本质的不同,就是摩尔定律是可以直接指导半导体产业的发展方向的,就是缩小晶体管的尺寸嘛。但是华为这个套定律更像是一个目标,我暂时还没有发现它可以直接指导怎么造芯片这个路线。 当然还有一个目标就是可以提升行业的信心嘛,就是说告诉大家摩尔定律依然存在,只不过是换了个 scope 更大的描述而已。 那这就要看今年秋季发布的麒麟芯片是否有他的论文和发布会说的那么好了。我在视频中没有说,也是因为这只是单方面的一个数据暴露,而不是公开的测评结果,那我们就拭目以待吧。 第三,很多自媒体呢,又开始老样子,要么就吹上天,要么就说的没意义。其实我觉得还是那个更古不变的道理,就是太阳底下没新鲜事,现在已经不可能有什么惊世骇俗的技术突破了,更何况只是一个技术定义和展望而已。 但同时呢,我觉得这件事是有意义的,即便是争夺话语权这一个目的,我觉得也是有意义的。我们能接受别人用等效尺寸这种欺骗性的描述来宣传自己的芯片,那为什么就不能接受咱们提出个新思路来打破这个话语权的垄断呢?好了,本期视频就到这里,我们下期再见。拜拜。

最近,华为发布了一个新东西掏定律报道,原文是这么写的,什么是掏定律?什么是逻辑折叠?什么是摩尔定律? 感觉很牛,但有点难懂,以及还有个更现实的问题,靠它,我们真的能绕过光刻机吗?对此,我没法下判断,这事还得交给时间看接下来的芯片表现, 但至少他到底是个傻,我们可以先了解个大概。为此,我做了点功课,也研究了华为何廷波的原始论文。当然,为了大白话科普,有些地方简化到了不太准确,真正的芯片要比这复杂一万倍。所以如果有补充,欢迎在评论区告诉我。一、摩尔定律不是科学定律,是产业共识。 要讲清楚掏定律,得先讲清楚摩尔定律。为什么?因为摩尔定律走到尽头,才有掏定律登场。摩尔定律,它由英特尔创始人之一哥德摩尔提出,大意是芯片上的晶体管数量大约每两年翻一倍, 性能大幅提升的同时,价格也会骤降。但你可能不知道,摩尔定律并不是实验验证的科学定律,而是一个经验归纳,就像你发现隔壁孩子每年长高五厘米,未来几年大概也会这么长一样。既然只是经验归纳,凭什么能统治行业六十年? 因为它降低了一样东西内耗成本。你想啊,如果没有摩尔定律,设计公司说我觉得明年密度能涨百分之五十,制造厂说我顶多做出百分之二十,设备商又说都不对,我估计是百分之二十五,结果就是设计出来的芯片制造厂造不出来。但有了摩尔定律,整个行业就有了共同预期, 晶体管数量会持续高速增长。于是设计公司、制造上、设备上按同一个节奏前进,内耗大幅减少。战略真正的价值是减少内耗。摩尔定律就是半导体过去最核心的战略。那实现这个战略的核心办法是什么? 把晶体管做小,关键工具就是光刻机。但是这条路走到现在,好像到了头。什么意思?物理上到了极限,一个硅原子大约零点二,二纳米已经进入一纳米节点, 在这么小的尺度下,电子也不听话了,它会直接穿过晶体管的开关,让控制变得越来越难。经济上也到了极限。论文中有详细的描述,前沿芯片的设计预算已经超过每颗十亿美元, 而在最先进之城上,每晶体管成本已不再下降。于是行业陷入迷茫,晶体管不能再做小,我们接下来该往哪走?二、掏定律,不问还能做多,小问还能少?等多久?华为说,我有一个答案,掏定律用大白话翻译,就是靠缩短延迟来提升性能,而不再只是把晶体管做小。 什么意思?过去几十年,行业一直在做一件事,把晶体管做小。但把晶体管做小,其实不是目的,只是手段。晶体管变小,开关速度更快,信号距离更短,传输延迟更低,最后音响体验的不是小本身,而是延迟变低。所以,真正要优化的是计算系统里的各种延迟, 电路信号传播的延迟,数据从存储搬到计算单元的延迟,多颗芯片之间通信的延迟,每一个都是性能损耗。于是华为做了一件事,把分散在各层的延迟统一抽象成一个指标,涛就这么登场了。涛定律的核心目标就一个,压缩延迟 怎么做到?如果只看电路层有一个核心瓶颈叫 r c 延迟, r 是 电阻, c 是 电容,电阻是什么?电阻会阻碍电流,就像水管的粗细,会影响水流的快慢。水管越细,水越慢,电阻越大,电流也越难通过。电容是什么? 电容会存电,就像水桶用来存水,信号传输的延迟,你就可以大概理解成把水桶接满水的等待时间。水管细,水桶大,延迟自然大。所以电路曾降低延迟办法很直接,要么降电阻,要么降电容。具体怎么做,华为的论文里给了一个核心方向,逻辑折叠。 三、逻辑折叠,把芯片从平房盖成楼房。什么是逻辑折叠?想象一座办公楼,如果整家公司的部门都挤在同一层,市场部找产品部,产品部找研发部,每次沟通都要穿过长长的走廊,时间全浪费在路上了。但如果换一种设计呢? 市场部在一楼,产品部在二楼,研发部在三楼,原本上百米的横向距离只剩下十几米的楼梯,逻辑折叠就是这个思路。把原本平铺的电路叠起来,信号就不用横着跑马拉松,竖着走楼梯就行,路易短,电阻下降,并排不限,也少了, 延迟自然就压缩了。那这套方法效果怎么样?何丁波的论文里给了两个数字,密度提升百分之五十五,能效提升百分之四十一。这或许说明华为这条路已经走出了第一步,但华为的目标不止于此。二零三一年达到等效一点四纳米制成的水平。四等效一点四纳米不是物理尺寸,是综合水平。 什么是等效一点四纳米?具体说就是,在华为看来,我不一定非得把晶体管做到那么小,但通过逻辑折叠这些办法,我能让整体水平毕竟一点四纳米节点还是用办公楼。打比方, 传统路线是在一层楼里,把每间办公室越做越小,这样一层就能塞下更多人。但滔定律的路线,这办公室大小不变,但把办公楼从一层改成多层,同样是那块地,楼层高了,能用的房间反而更多。但要做到这一点并不容易,路上的拦路虎一个接一个。 第一个工具问题。今天芯片行业的设计软件大多还是平房时代的产物,软件默认你是在盖一层楼,现在你突然说我要盖大楼,机房、电梯、管道都要一起优化,原来的工具很多就不够用了。第二个工艺问题, 理论上能叠起来,不代表现实里能稳定量产。盖平房施工误差还好控制,但盖高楼难度陡增。更关键的是,楼盖高了,楼梯本身也要占地方。 芯片里的垂直互联结构不光占空间,还会带来额外的电阻电容,让制造更复杂,良率上不去,成本就高到没法商用。第三个能耗发热问题。 晶体管叠起来,单位面积的功耗和发热都会猛增,热散不出去,芯片就会过热降频。论文里有一句话特别有洞察,掏是时间定律,而不是交而定律说白了就是快不等于省电。 所以压缩延迟这件事,不能只看快不快,还要看值不值。如果为了求快把系统变成一个耗电怪兽,那商业上一样不成立。 所以你看这条路,真正的难点不在某一项技术,而是要重塑整条工程链。设计工具要重做,制造工艺要跟上,能耗要做平衡,连测试标准都可能要重写,不容易,二零三一年的目标,还需要华为一步一步去验证。最后回到大家最关心的那个问题,我们靠它真的能绕过光刻机吗? 答案还不得而知。因为真正的商业世界,不是提出一个概念就等于赢了,你还要落地,要验证,要大面积推广,要看实际效果到底如何, 散热良率、软件生态等等,每一道坎背后都是海量的资金和工程师。在这些问题没解决之前,任何大获成功的结论都为时尚早。所以面对当下的争论,我们大可保持最大的理性和克制。 但路漫漫其修远兮,吾将上下而求索。祝福华为,关注刘润,降低商业的认知门槛!


朋友们实在是太让人兴奋了,当全世界还在为阿斯麦的光刻机争得头破血流,求爷爷告奶奶的时候,华为直接掀翻了整个半导体行业的牌桌,不拼大小,改拼时间了。那今天我们就通俗而全面的讲一讲,掏定律到底是个啥,有什么影响?那又有哪些利好? 来扒一扒这个让英伟达都几倍发粮的时间核武器。以前芯片界的老祖宗是摩尔定律,摩尔定律告诉我们,每隔两年,集成电路里的晶体管的数量就得翻个倍。为了完成这个 kpi, 全球的工程师像疯了一样,把晶体管越做越小。 但现在啊,这条路快被物理极限给堵死了,为啥?因为物理规律它不答应啦!现在的工程的质成都要逼近一纳米,甚至零点五纳米了。 在这么小的微观世界里,电子就开始不听话了呀,它就可以直接玩儿穿墙术,也就是量子碎穿效应,你让它往东,它就漏电给你看。芯片还没怎么开始运行,它就可以烫的当暖手宝了,更别提经济账了。 现在啊,建一座三纳米先进制成的金源厂,随随便便都是两百个亿 dollar 起步,全球能玩起的玩家一只手就数得过来。这就像啊,在一块寸土寸金的地皮上,你已经把平房盖的密密麻麻像火柴盒一样了,你再想往里面塞人空间,他不答应,钱包更不答应啊! 这个时候,被业界称为芯片女皇的华为半导体业务掌门人何廷波站出来说,既然地皮不让盖,那咱们就不聊空间,聊时间,这就是中国首次在半导体上提出新的指导性原则,滔定律, 这个读作滔的希腊字母,在电学里面其实是一个时间长数,它代表信号在系统传播的过渡过程中的基础耗时。 华为的逻辑啊,用大白话讲,其实非常的通俗。我们以前费尽心思要把经济管做小,本质上不就是为了缩短它们之间的距离,让信号跑得更快吗?所以空间微缩它只是一个手段, 压缩时间才是终极目的。既然空间被封锁了,那么为什么不直接把目标定为缩短特征函数掏呢? 这个就是时间微缩代替几何微缩,不纠结于单颗芯片能做多小,而上整个高速公路实现零堵塞。所以滔定律背后,其实是华为总结出的一套方法论,一套思维转化的范式,用系统性的思维来解决问题。 哎,那有网友就说,嗨呀,不就是概念吗?你们最会玩这套了,听着很像吹牛啊。但是华为人家是直接有成绩单的,过去六年,他们基于这套逻辑已经量产了覆盖通信、计算终端、车载几大品类,三百多款芯片, 截止今年三月份,搭载鸿蒙 o s 智能终端的设备已超过了五千万台。那鸿蒙车鲲鹏这套庞大繁荣而且高度自主的软硬件生态网络, 不仅仅是这三百八十一款芯片的终极容纳器,而且可以实现业务的赋值反馈,加速了掏进率的时间尺度的迭代和优化。这里面最绝的一招就叫做逻辑折叠。以前呢,二维芯片设计就像一个超级大平房, 所有的电路都要铺在一层硅胶上,信号为了连接就要七拐八绕的走很远,路走的长了吧,电学就会延迟,而且还耗电。这个逻辑折叠呢,就是直接给你建一个 loft, 建一个别墅, 把电路垂直叠起来,在楼板之间,用这个一点五微米超细锯的混合键技术,直接打孔连接。 以前呢,隔着两条街的邻居,现在变成了楼上楼下,信号一抬脚就到了,路程啊,直接缩短了百分之三十。就在今年秋天,新一代的麒麟芯片就要完整地采用这项技术,在代工制成被限制的情况下,这颗芯片的主频逆势重回三点一兆赫兹。这就好比, 虽然我们没有买到最新款的进口超级跑车,但是呢,我们通过优化了高架桥和立交桥,硬是把捷达开出了高铁的速度。 哎,你以为这只是华为在战略自嗨吗?在大洋彼岸的英伟达,已经真金白银的在替华为的掏定律做着实验。 大魔呢,最近拆解了英伟达下一代顶级 ai 的 vr 二百,好家伙,这玩意儿单机啊,直接是比前一代翻了一倍,达到了七百八十万美元。 最耐人寻味的细节是,在它这个总的成本里面,最核心的 gpu 芯片的占比反而从以前的百分之六十五降到了百分之五十一。那翻倍的钱去哪了呢? 答案是,内存涨了百分之四百多, pcb 涨了百分之两百三十三, a b f 也涨了百分之八十二。为啥呢?因为 gpu 的 计算实在是太快了, 芯片之间的通信效率和数据搬运是最大的瓶颈。上百颗芯片要关联在一起, 光是信号连接、排队传输就耗费了海量的资源,这不就再一次印证了滔定律吗?算力的瓶颈早就不在单颗芯片上能跑多快,而是芯片之间的沟通时间。英伟达啊,它也是要花大量的时间和金钱去解决这个时间长数的。 所以不要再整天盯着阿斯麦的光刻机和国产替代死磕了。半导体的价值链中心已经发生了战略的转移,以前呢,是前道光刻称王,现在呢,是中后道先进封装称霸。 哎,你想做这个垂直堆叠的逻辑设计,那你就必须要把表面磨到这个纳米级的平坦。所以啊,做这个抛光 c n p 的 华清海刻不就直接赢麻了吗?逻辑折叠,它打破了平面假设,把 芯片的层数呢往纵向拉伸,这个就导致这些二氧化硅和新型金属互联薄膜的需求增大, 那需要更加精密多层的薄膜的承积。拓金科技就是这方面做的很好的。那接下来就是先进封装了,比如说通富微电,它在二五年净利润暴增百分之八十。还有华天科技和永西电子,都是先进封装的龙头。这就是为什么最近主力资金几百亿疯狂流入先进封装存储芯片板块, 直接把中芯含五 g 多个行业龙头推向了历史新高。科技竞技的下半场啊,不是看谁的螺丝拧的更细,而是看谁的高架桥搭的更立体。 谁说把我们的先进之城封了,我们就只能坐以待毙呢?华为直接用一个希腊字母掏,直接在平地里建了一座垂直电梯。那么对于华为的掏定律,你怎么看呢?评论区告诉我哦。

韬定律是怎么干翻摩尔定律的?美国插了中国芯片七年,没想到华为憋出了一个颠覆全球半导体规则的大招,中国企业第一次在全球芯片领域立下一条新定律。 这个定律一出来,美国几十年砸下去的整套制裁体系,可能一夜之间变成废纸。那什么叫掏定律?简单说,别人都在拼命把芯片做小,华为偏偏说做小,这条路我们不走了,而且还给出了具体时间表。 二零三一年,不靠最顶尖的光刻机,竟能直接干到一点四纳米。你手里的手机,不管是苹果还是安卓,芯片里装着的晶体管数量已经超过一千亿个, 一千亿塞在你指甲盖大小的一块硅片上,这是怎么做到的?靠的就是摩尔定律,把晶体管越做越小,小一倍同样面积塞进去的数量就翻一翻,性能自然跟着翻。 这条规律从一九六五年提出来,整整管了半导体行业六十年,没有任何人质疑过它。但有一道坎没人敢提。 当晶体管缩小到三纳米,也就是几十个原子并排那么宽的时候,出问题了,电子开始不听话,会直接穿透本不该穿透的地方,像一个幽灵穿墙而过,导致芯片漏电发热,性能不升反降。 这个现象叫量子碎穿效应,是物理定律,不是工程问题,全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地,越往下坐越费劲。美国人赌的就是这个, 你中国连光刻机都没有,根本没资格谈突破。结果何庭波站出来说了一句话,为什么芯片性能的唯一出路,必须是把晶体管做小, 这就是掏定律真正的颠覆之处,它不再盯着晶体管有多小,而是盯着信号在芯片里跑的有多快。 这里有个关键概念叫掏,也就是掏,指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话,把这个时间压缩一半,芯片的等效性能就翻一倍。 不需要更先进的光刻机,不需要更小的晶体管,换个方向下手听起来像走捷径,但做起来难的离谱。 华为为此搞出了一项核心落地技术,叫逻辑折叠。传统芯片是平铺的关联电路,分散在各处,信号要跑很长的水平距离才能完成交互,时间白白耗在路上。 逻辑折叠的思路是把芯片竖起来,把本来隔得很远的电路单元垂直叠在一起。两个原本相距一毫米的晶体管上下叠完之后,距离只剩几微米,信号传输速度直接提升几百倍。 但这件事台积电和英特尔都玩过,也都歃雨而归。拦住他们的是三座山。第一两层芯片始终对不起,上层算完,下层还没准备好,结果全是错的。 第二两层之间需要几百万个连接点,传统技术间距最小只能做到几十微米,精度根本不够用。第三两层逻辑芯片叠在一起散热是个死题,中间的热量根本出不去。 美国人三座山都没翻过去,最终放弃华为翻过去了,而且翻法完全不同。时钟同步的问题,华为给第二层单独配了一个可以动态微调的独立时钟,实时感知第一层的输出延迟, 自动调整,节拍误差压到零点一皮秒以内,比头发丝还精细一万倍。连接密度的问题,自研超细间距混合件和技术层间间距压到一微米以下,比对手先进整整一个数量级。 还有散热问题,在两层芯片之间嵌入了一层只有几微米厚的微流道冷却液,直接在芯片内部循环热量,即产即走 三座山,华为用三把不同的钥匙全部打开了,结果呢?同样的七纳米制成晶体管,密度直接提升百分之五十三点五, 相当于摩尔定律白白送你三年的进步,一步兑现到二零三一年,基于这套路径,等效性能将达到一点四纳米的水平。而这还只是保守的第一代,只折了两层,只处理了关键路径,大量潜力根本没释放。

摩尔定律已去韬定律以来,五月二十五日,华为在上海 isc a s 二零二六国际会议上,半导体总裁和停播正式推出韬定律,为后摩尔时代的芯片发展提供全新中国方案。韬是电路核心,时间长数只带信号传输与切换的延迟。韬定律的核心是时间缩微,它与摩尔定律并非对立,而是迭代升级。 摩尔定律的核心是空间缩微,依靠缩小尺寸,间接降低食盐。而掏定律跳出纳米尺寸内卷,不依赖 euv 光刻机,通过全站优化压缩信号延迟,替代独家逻辑折叠技术。华为立体重构芯片架构,大幅缩短布线距离, 显著提升芯片密度与能效,成功盘活七纳米、十四纳米、二十八纳米,成熟制成,让普通工艺实现顶尖制成水准。目前,该技术已落地量产三百八十一款芯片,覆盖全场景领域。高定律彻底改写了海外主导的芯片迭代规则,以架构创新突破封锁,让芯片发展从拼更小尺寸,迈入拼更快效率的全新时代。

今天,咱们必须得好好聊聊一件真正能载入科技史的大事。就在今天上午,华为在一个国际顶级的电路与系统研讨会上,正式发表了一个叫掏定律的新理论。 千万别觉得这只是个学术概念,这可是中国在全球半导体领域第一次提出指导产业发展的核心原则。说白了,过去几十年,全球芯片产业都是跟着摩尔定律走,也就是不停地几何缩微,把筋骨管做小、做小再做小,现在撞墙了,做不动了。 而华为提出的这条路,是要用时间缩微去替代几何缩微。这标志着我们从一个规则的跟随者,开始变成规则的制定者。 你可能会问,这时间缩微到底是什么?它到底怎么改变?芯片逻辑?很简单,芯片性能要强,关键之一是信号在里面跑得快、传得短。以前我们靠把晶体管物理尺寸硬生生缩小,现在这条路成本高得惊人,良率还难以保证。 那华为的思路是什么呢?我不死客物理尺寸了,我通过逻辑折叠这种架构上的创新,把整个系统的信号传播实验给压下来, 这背后是一个贯穿了器件、电路、芯片到系统的多层级协调优化。而且华为敢这么说,是有绝对底气的。过去六年,他们基于这条路已经悄悄摸摸,成功设计并量产了三百八十一款芯片。 今年秋天,全新的麒麟手机芯片就会出来,完整采用逻辑折叠技术。他们还预计,到二零三一年,基于掏定律的高端芯片,其晶体管密度能达到一点四纳米制成的同等水平, 不用最先进的集子外观客机,用系统架构的巧劲儿实现同等甚至更优的性能,这对投资者来说,意味着产业链的价值逻辑要被重塑了。有些朋友可能还盯着传统的制程突破,但真正的机会已经大规模转移到了架构创新、先进封装和新型材料上。我们一个个来看, 最直接立好的首先是芯片设计服务和 ip, 因为逻辑折叠是在设计层面,用架构换性能,这需要极强的设计能力。比如鑫源股份,它是国内半导体 ip 的 龙头, 现在深度绑定华为新架构芯片的设计服务,市场上都在传,华为近期通过它下单了三星的两万片晶元,对应一百万颗芯片,订单金额超过五十个亿, 这不是小数目。还有灿星股份,做一站式定制服务的,今年一季度的在手订单已经达到九点二二亿元。新架构渗透带来的设计需求正在持续释放, 接下来是掏定律落地最关键的一个物理支撑环节。先进封装、逻辑折叠,要把不同功能模块高密度集成在一起,必须用到二点五 d 和三 d 封装。这个环节的几个核心公司确定性非常高,比如长电科技,它是华为升腾系列 chiplet 封测的核心伙伴, 今年的相关营收预计能到八十到一百个亿,而且是四纳米 chiplet 的 独家供应商,订单都锁到二零二七年了。还有通付微电,它在升腾九幺零系列的二点五 d 封装里,份额超过了百分之六十。 它在合肥的基地,现在做了 h p m 产线,从满产后能占全球百分之十五的产能。当整个行业都在转向用架构和封装对冲智虫瓶颈的时候,这些公司的战略地位就一下子凸显出来了。我们再说一个容易被忽略但极具弹性的环节材料。 新架构对散热封装材料的要求是颠覆性的。比如有研粉材,它有一款新型散热铜粉,是跟华为合作,历时两年,专门为深腾芯片研发的 独家供应。这种材料的壁垒非常高,不是随便就能替代的。还有华海诚科,华为的哈博投资持有它大概百分之三的股份,它的颗粒状环氧塑封料已经进了深腾的供应链,完成收购整合后,它已经是全球环氧塑封料出货量第二的企业了。 当然,算力生态的合作伙伴是直接的赢家。韬定律的成果已经在申腾 ai 芯片上大规模验证。像华丰科技,它是商腾九五零及 atlus 三五零服务器里二二四 g 高速互联的国内唯一量产供应商,试占率超过百分之六十,哈伯也持有他股份, 这是实实在在绑定的。还有像润禾软件,它完成了底层软件站的迁移,率先推出升腾一体机,今年一季度净利润同比增长了将近百分之一百四十八,生态价值正在快速释放。顺着这条线,我们再把眼光放长远一点。 韬定律提出的多层级协调优化对整个芯片设计的方法论是颠覆性的,这给国产 e d i。 软件提供了换道超车的机会。以前我们跟着别人的工具和流程走,现在新架构需要全新的设计、仿真和验证流程。华大九天作为国内龙头,广利威作为华为哈伯投过的标地,它们的长线逻辑非常清晰, 所以各位朋友,我们不能再拿老眼光看华为产业链了。今天的华为概念股跟四年前可能已经完全不是一回事了。 过去的逻辑是跟着补短板做替代,现在是跟着一起定义新规则,开拓新路径。秋季麒麟新芯片的发布,将是滔定律技术实力的第一次公开大考,那会是产业链核心标的一次非常重要的价值重估窗口。

华为的滔定律将改变世界半导体格局!今天,华为在 i s c a s 二零二六上正式提出的滔定律。千万不要觉得这只是学术概念,这是中国首次在全球半导体领域提出指导产业发展的基础原则。也就是说,我们开始从规则的跟随者转变为规则的制定者。那它到底是怎么做的呢? 其核心是用时间缩微替代几何缩微,以逻辑折叠技术绕过先进光刻机限制,打破摩尔定律天花板。 一九六五年,哥登摩尔提出集成电路可容纳的晶体管数目大约每十八至二十四个月翻一倍。这条摩尔定律驱动芯片沿着七纳米、五纳米、三纳米不断微缩晶体管几何尺寸,使晶体管越来越小,越来越密。问题是,这条路径正在快速逼近物理和经济的双重天花板。 建设一条先进京元产线,需要数百亿美元投资,公益节点越往下,边际收益急剧递减。华为给出的答案是,泛式转换,不再一味追求几何缩微,转向时间缩微、系统性降低时间传输 top, 通过逻辑折叠等创新技术,持续压缩信号传播时延,从而不断提升芯片性能与晶体管密度。 逻辑折叠是掏定律落地的核心关键技术。掏定律不是单点技术创新,而是构建了贯穿器件、电路、芯片直到系统层面的多层级协调优化体系。 法律文件显示,华为已在全球布局逻辑折叠相关专利。二零二六年秋季面试的麒麟二零二六芯片首次在消费级产品中完整应用。逻辑折叠技术采用双层活动结构,晶体管密度分阶段从一百五十五 m t 二 m t 满平方显著提升至两百三十八 m t 二每毫米平。 这一密度提升幅度在以往需要约三年的几何缩放才能实现 cpu 性能核心频率突破三点一千兆赫兹,能效提升百分之四十一,最大时钟频率提升约百分之十三。 为什么掏定律能改写世界半导体格局?掏定律真正颠覆性的价值在于,它证明了即便停留在成熟工艺节点,通过架构和三维集成,芯片性能依然可以持续实现待机增长。根据路线图,到二零三一年,基于掏定律的高端芯片晶体管密度将达到一点四纳米制成的同等水平。 到二零三五年,逻辑折叠进退管密度将突破四百 m t r m p, 民方以上麒麟芯片 cpu 频率也将突破四千兆赫兹。这意味着我国将摆脱封锁,打造绕开先进光刻机的新路径。几何缩微、依赖极紫外光刻等尖端设备,这正是我国半导体产业链被卡脖子的最关键环节。 掏定律从系统级创新、架构设计、三维集成等维度切入,大幅降低对单点工艺设备的绝对依赖,为国产芯片在受限条件下的持续升级开辟了现实路径。正因为其战略价值,华为的实践证明,技术封锁越猛烈,越可能催生颠覆性创新。 目前,华为已基于掏定律成功设计并量产了三百八十一款芯片,覆盖消费电子、 ai 加速器、工业控制等千行百业的实际需求。二 二零二七年,麒麟芯片已进入实质流片阶段。二零二八、二零二九年产品也已进入归潜验证,充分表明基于掏定律的技术路线图是具备现实可行性的。华为的掏定律提升国产芯片的整体竞争力,这实际上是国产芯片在全球范围内的一次换道超车。 华为提出指导产业发展的基础定律,并跑通底层物理理论到规模化量产的全流程验证后,将带动 e d a。 软件、先进封装、 e d a。 仿真测试设备等国产供应链的全面升级, 整体拉高中国半导体产业的话语权。利。好方向与核心标的利。核心,华为第一大客户供应芯片测试家具 f t。 测试设备及服务器老化检测系统已通过华为升腾九一零 b 小 批量验证, 二零二五年 q 四进入批量交付,同时布局存储芯片 c p f t。 自动分选测试设备。华为芯片量产扩产,直接带动其检测设备采购放量。长电科技,全球第三大风测龙头,掌握 x d f o i i。 高密度封装、三 d 堆叠及混合建核技术, 是华为麒麟芯片核心封测供应商,技术路径与逻辑折叠所需的三 d 堆叠架构高度匹配, 是掏定律落地的直接封测受益方。通付微电深耕二点五 d 三 d 易购集成与 chiplet 先进封装深度绑定华为 ai 及手机芯片封测订单。逻辑折叠技术的高密度互联需求,直接拉动其先进封装产能利用率。 华为六年量产三百八十一款芯片中,封测订单大比重在通付手中。蜂火通信控股子公司长江计算为华为鲲鹏升腾生态整机合作伙伴已发布 g 九四零 k v 二超节点服务器, 完成对主流大模型全站适配验证。作为超节点集群核心供应商,深度受益于华为升腾算力规模化部署 华丰科技高速线模组,为华为升腾超节点服务器提供内部高速互联方案,在手订单已达六点一六亿元,排期至二零二六年。 q 四 ai 服务器待宽升级,推动高速铜缆互联需求持续放量。华工科技华为树通光模块核心供应商覆盖一百 g 至八零零 g 全系列产品,为升腾 ai 服务器提供高速光连接解决方案。 四零零 g、 八百 g 单模及 l p o 全系列已进入批量交付阶段,深度受益于华为算力中心建设的配套需求。光讯科技为华为提供光器械和光模块产品。八零零 g 高速光模块正在推进升腾生态认证, 其 m e、 m s 模块已应用于华为光层动态调度引擎,光信号路由速度可达传统电交换机。随着华为算率集群扩张,光互联产品需求将持续增长。

华为掏定律是什么意思?就是不把芯片做小,而是把芯片做厚?不明白。芯片就像一座城市,城市上面有很多道路,芯片工作的时候就是车在路上跑, 懂吗?懂了。速度不变的情况下,如果想让车快速到达目的地该怎么办?把距离缩短?对,所以芯片越做越小,就是用距离来换时间,距离越短,车辆到达目的地就越快, 懂吗?懂了。但是路越做越短,越小越窄,对设备和技术的要求就越高,懂吗?呃,没有。比如说你在纸上画同一辆车,车越大就越好画,车越小就越难画,懂吗? 懂了?在纸上把车给划小,就相当于把芯片给做小,懂吗?懂了,那我干脆就不要把芯片再做小了,反正这一大堆车子能够快速到达目的地就可以了。那怎么办?那我修一堆高架桥,快速路,还有多层停车场不就可以了吗?道理我都懂, 那是工作原理是什么?芯片工作就好像开车送快递,比如说你拍照的时候,你按下快门,芯片城市里面负责拍照的这个小汽车呢,就接到你的指令开始出发,他去了哪里?然后他就去了图形处理停车场,他遇到管理员就跟管理员说, 主人要拍照了,你弄个照片出来给我,然后停了厂管理员就制作了照片,把照片给了司机。对,司机拿到了照片之后呢,就开车前往相册停车场, 然后呢,你就在相册里面看到的自己刚才拍的照片,相当于快递到手。那我拍照时摁快门,感觉有点延迟,卡卡的。就是芯片城市的道路塞车了吗?没错,原来如此,高架桥和立体停车场越多,车辆通行效率就越高,芯片的工作效率也就越高。 没错,上市了吗?没有。有提到什么时候上市吗?预计今年秋天。

朋友们,你敢信吗?统治半导体行业六十多年的摩尔定律,如今居然走到了穷途末路。这么多年来,全球所有半导体企业都在一条赛道上死磕,那就是不断缩小晶体管的物理尺寸。 就像全世界挤在一条越走越窄、越走越陡的独木桥上,越往前推进,遇到的物理壁垒就越高,研发成本更是像滚雪球一样,指数级暴涨, 原子级的物理极限成了困住全球芯片产业的铜墙铁壁,无数顶尖企业陷入停滞与焦虑,整个行业似乎都撞上了无法突破的天花板。就在整个行业集体迷茫、进退两难的时候, 华为杀出重围,抛出了颠覆整个时代的滔定律,为死寂的半导体无人区劈开了一条全新的生路。 如果说摩尔定律是靠缩小空间换性能,那华为的韬定律就是一场降维式的创新革命,核心逻辑简单又经验,用时间缩微替代传统的几何缩微,不再死磕芯片的物理尺寸,而是通过逻辑折叠核心技术, 把芯片内部的物理传输距离转化为高效的逻辑层级。打个形象的比方,传统芯片升级就像是不断把城市道路修的更窄更密,试图提升通行效率,终究有穷尽之时。而华为的韬定率,是在芯片内部搭建起百万条直达的逻辑电梯, 摒弃繁琐的物理通勤,让信号传输实现跨越式跳跃,硬生生靠压缩食盐跑出了系统性能的极速加速度。这从来不是纸上谈兵的理论空想,而是实打实落地的硬核实力。 过去六年,依靠这套全新的技术逻辑,华为自主研发出三百八十一款芯片,全面覆盖手机、通信、计算等所有核心领域,用成果印证了新赛道的可能性。 更难得的是,韬定律的诞生,不只是华为的自救,更是整个科技行业的一次灵魂归位、泛世重生。 曾经在极致的技术封锁下,华为被剥离了所有外部技术依赖,最后只剩下麦克斯伟、薛定鳌等基础物理方程。正是这场绝境,让华为彻底挣脱了跟随式创新的惯性, 不再跟在别人身后追赶奔跑,而是沉下心扎根基础科学,从问题最根源的地方深耕突破。这也道出了原始创新的真谛,真正的顶尖突破,从不是追风逐影的加速追赶,而是深耕本源、久久为功的极致定律。 这条全新的定律,一举解开了困住华为的双重枷锁。一重是外部技术封锁的人为制故,打破了别人设定的技术规则。 另一重是摩尔定律失效的行业宿命,跳出了全球芯片产业的固有困局,让华为彻底告别了前路未知的生存焦虑,手握未来十年清晰的技术路线,底气十足的迈入全新的加速发展期。 而即将亮相的首款完整版套芯片,更是将这场技术革新的跃迁成果正式推向大众视野。 放眼整个中国半导体产业,韬定律更是一场颠覆性的破局,他巧妙绕开了高端光刻机、先进制程这些被国外卡脖子的核心壁垒,彻底颠覆了行业根深蒂固的制程,崇拜 我们曾经投入的大量成熟制程。金源厂不再是落后产物,能源反而被重新定义为潜力无限的高效能制程,盘活了整个国内半导体产业链的存量资源。不止于国内,对于陷入瓶颈的全球半导体行业来说, 超定律更是点亮后摩尔时代的指路明灯。当年,摩尔定律用了十年时间才被全球认可,成为行业唯一准 则。而华为没有选择技术垄断,反而大方公开全套理论框架与技术路线,秉持开放、合作、共赢的态度,邀请全球同行一起探索、完善、 突破。当物理缩微走到尽头,当传统赛道彻底触顶,这套时间缩微的全新逻辑为全球枯竭的半导体产业打开了无限的想象空间。 从当初备胎计划逆风突围的绝境坚守,到如今韬定律引领行业的从容自信,华为用一场无人区的极致创新,全是了真正的科技格局。 真正的顶尖技术创新,从不是抢占赛道、独享红利,而是在前路无光的未知领域,亲手点亮一座灯塔,既照亮自己前行的路,也为全世界的同行者指引全新的远方。

华为抛出滔定律,一夜之间刷屏全网,央视报导,专家解读可翻遍网络,网友们的反馈很真实,看着很牛,就是看不懂这突然冒出来的滔定律是啥东西。靠,它真的能绕过光刻机,解开我们的芯片困局吗?今天就用大白话把这个事尽可能的掰扯明白。 先说这个摩尔定律,过去六十年,全球芯片行业就盯着一件事死磕,把晶体管越做越小,晶体管越小,信号传输距离越短,芯片速度就越快,性能自然跟着飙升。可这条路基本走到头了,芯片制成拼到了纳米级,基本到了极限,一个原子 也才零点五纳米,一纳米基本就是物理天花板,再往下没有空间了。而且能造先进制成芯片的也就台积电、三星那么几家。光刻机被卡脖子,高端芯片赛道,我们一度被挡在门 绝境之下。华为闷头钻研六年,给出自己的答案。掏定律。简单说,摩尔定律是把房间越做越小,多塞屋子。掏定律反其道而行,是房间大小不变,把平房盖成高楼。这就涉及到另一个词,逻辑折叠。什么是逻辑折叠?打个通俗的比方,传统芯片像单层办公楼, 所有部门都在一层市场部找研发部,信号得在金属线上横穿,整个芯片跟走百米长廊似的,路上全是时间浪费,还会额外产生电阻和电容,拖慢速度。逻辑折叠呢?直接把这一层楼折成两层、 三层甚至多层,市场部放一楼,产品部放二楼,研发部放三楼,原本上百米的横向距离,变成十几米的垂直楼梯,信号不用跑马拉松,上下走几步就到了,距离一短,电阻降了,寄生电容少了, 信号延迟能直接被压缩。这就是掏定律的核心,用时间缩微替代几何缩微,不用死磕一纳米,零点五纳米的极限制成,靠缩短信号路径,照样能实现高性能。华为说的等效一点四纳米就是这个道理,不硬挤,最先进制成,靠逻辑折叠,让芯片性能追上一点四纳米的水平。 六年深耕不是空话,韬定律已经落地开花。目前华为基于这套理论,已经设计并量产了三百八十一款芯片,覆盖各个行业。更让人期待的是,二零二六年秋季发布的麒麟芯片,会率先用上逻辑折叠技术,性能迎来大爆发。到二零三一年,基于韬定律的高端芯片晶体管密度将稳稳追上一点四纳米制成。 当然,掏定律不是万能解药,更不是说光刻机就没用了。本质上,先进光刻机依然是高端芯片的重要工具。但掏定律的意义远不止技术突破这么简单,在中美芯片 ai 激烈博弈的当下,技术比拼之外,行业话语权的争夺同样关键。 华为抛出掏定律,是打破西方主导的芯片规则,走出一条属于我们自己的技术路线。以前我们跟着别人的摩尔定律跑,处处被动。现在我们有了自己的掏定律,不用再死磕光刻机这一条路。芯片困局终于有了新的解法。这条路不好走,但华为已经踏出了关键一步。

华为芯片破局!近日,华为半导体业务掌舵人、海思总裁何廷波罕见公开亮相,在二零二六国际电路与系统研讨论会上发表半导体新路径探索与实践主旨演讲,正式对外发布半导体全新发展原则掏定律, 同时剧透了新一代麒麟芯片的落地规划,一连串重磅信息让整个行业为之震动。何为掏定律?简单来讲,他跳出了传统几何缩微的固有思维,改用时间缩微的全新思路, 核心是系统性降低信号传输时延,搭配逻辑折叠技术,提升晶体管密度与运行效率。如果把传统摩尔定律比作在一片土地上,不断把平房建得更紧凑, 那掏定律就是改造交通,搭建多层楼宇,不靠一味缩小原件,而是通过优化架构,缩短信号路径,让芯片运行更快更强。按照规划,依照该路线发展到二零三一年,相关芯片综合水平将对标一点四纳米至。 何庭波在演讲中确认,今年秋季,华为将推出麒麟二零二六芯片,这也是首款完整落地逻辑折叠技术的旗舰手机芯片。二零一九年起,西方封锁华为将其列入实体清单,切断芯片代工与供应渠道。那段时间无心可用的绝境,让中国半导体产业的卡脖子之痛暴露无疑。 重压之下,华为没有妥协,更没有沿着西方主导的摩尔定律死磕。很多人吐槽华为新技术不经济、不原创、不新鲜,纠结于是否追上三纳米之城,却没看懂背后的核心意义。这不是替代,而是换道。就像油车,再努力也难超 bba 电车却能另起炉灶。 华为不硬追阿斯麦、台积电的几何缩微路线,而是推出滔定律。这条路或许暂时不够经济,但充满无限可能。那些嘲讽的声音终将被时间打脸。华为的新赛道上,藏着中国半导体的无限未来。