华为韬定律相当于多少nn
一分钟带你搞懂掏定律是如何打破国外的芯片封锁。很多人问，掏定律落地后能达到什么样的水平，能不能追赶上顶尖的质程？给你最直观的数据对比。 假设说我们现在成熟工艺精准的性能设为十，依靠掏定律的三 d 折叠架构优化，未来五年我们可以把芯片的性能从十压缩到三或者四。 成熟的工艺对标台积电的七纳米水平，继续深度全站追叠优化，最终可以达到一点五的水平， 普通的成熟工艺直接跑出国际两纳米级别的算力，这是历史性的突破。以前我们追芯片是追设备、追光刻，追纳米， 现在有了掏定律，我们盘活了国产所有的成熟产线，绕过了国外的所有的技术封锁。最后总结一句，摩尔定律是拼命的做小换性能， 华为的掏定律是靠重构结构换未来。这一句赢麻的话，中国芯片正式进入不被卡脖子的全新升级时代。
粉丝75获赞732
相关视频
04:28查看AI文稿AI文稿华为提出了个韬定力，说二零三一年，芯片晶体管密度有望达到一点四纳米制成同等水平。这到底是遥遥领先式的吹牛，还是中国芯片真的别出大招了？先说结论啊，韬定力并不是说华为已经掌握了一点四纳米芯片， 它更像是华为在先进制程授权之后，拿出了一套改打系统战的芯片突围路线，有技术含量，但是并不是神迹。有重膜包装，但并不是纯营销，最终成色还需要看产品。那怎么理解呢？我打一个比方吧，假设一座城市要提高交通效率， 传统的摩尔定律的思路就是把车越造越小，把路越修越密，越修越多。对应到芯片里呢，就是把晶体管越做越小，同样的面积里塞进更多的晶体管。可问题是，现在你造不出那么小的车了，也没有那么先进的工具了，车只能造到这个尺寸了。那怎么办呢？ 二零零一年，斯坦福大学的几位学者就提出了一个三维集成电路的思路。既然皮面上的路越来越难修了，那就像立体空间，要效率，放到城市里，就不能只盯着车的大小了，而是重构整个交通系统， 修高架桥，进隧道啊，优化红绿灯，把原本需要绕成一圈才能办完的事，尽量压缩到同一个街区内完成。华为今天讲的跳奥定律，核心就是这个逻辑， 通过器械、线路、芯片、系统四个层级面的协调优化，让数据少绕弯路，信号稍等，待互联更短，调度更快。虽然个体晶体管没有你那么小，但整个系统完成任务的时间也就是跳变短了。但注意啊，摩尔定律和系统优化并不是对立的，最理想状态当然是车越来越小，交通也越来越聪明， 先进制程依然是芯片竞争的主战场，系统优化不是替代，而是放大器。所以扎心的真相是，套定律并不是颠覆宇宙的物理学基本定律，它本质上是一套在极端压力下被华为系统化、工程化、产品化的高阶方法论。如果华为能够自由的使用最先进的制造设备和代工能力， 当然会继续追求先进制程，因为先进制程是依然绕不开的绝对优势。所谓的二零二六年秋季麒麟芯片采用逻辑折叠提升密度，二零三年达到等效一点四纳米制成，背后不是魔法，而是复杂的结构设计、封装、互联，还有系统及优化硬拼出来的等效效果。 追真实性能、功耗、散热和成本到底怎么样，还得等产品验证。看到这里，可能有人觉得我在黑化位恰恰相反。真正尊重中国芯片，就不能用一句遥遥领先糊弄所有的现实困难。 盲目追捧解决不了任何问题，面对差距才是解决问题的第一步。中国芯片现在最难的是什么？是别人把最先进的制造设备给卡住了，你就不能永远在别人定义的赛道上硬追？华为的这套思路，本质上是把竞争从单纯的比拼谁的光科技更先进， 扩展到了谁的系统工程更强，谁的架构更高效，谁能把有限的制程的潜力榨到极致，这很聪明，也很现实。但这不只是华为一家带走，苹果早就验证过全栈优化带来的巨大优势，从 二零一零年 a 四芯片的迭层封装，再到二零二零年 me 芯片的统一内存，再到二零二二年的 me ultra 用的 ultra fusion， 把两颗芯片连成一个整体， 苹果靠的也不只是质成，而是芯片、内存、封装、系统和生态的整体效率。区别在于，苹果是在先进制程、可用、供电顺畅的环境下做全站优化。华为是在先进制程受限情况下，被迫把系统工程压榨到极致。所以，华为真正值得尊重的地方，不是发明了一个别人看不懂的物理星定律， 是在被卡住的情况下没有躺平，没有制喊口号，而是把器械、电路、芯片、系统、软件、生态尽可能的拧成了一股绳，硬是在夹缝里找出了一条可以继续追赶的路。这就是韬定力最大的一，他不是让华为一夜之间打穿台阶垫，也不是让国产芯片从此不需要先进制成， 它的真谛价值，是给中国芯片争取了一个宝贵的时间窗口，在制造能力追赶的同时，用先进的系统工程把现有工艺的性能炸出来，把产品做出来，把生态刨下来，把市场稳住。但也必须承认，它不是魔法，先进制成攻克设备、材料、量率、成本这些硬骨头一个都绕不开。 系统优化可以补短板，但不能够彻底代替制造能力。而且降低延迟、优化互联、提升系统效率，不是华为独占的物理法则， 全球芯片巨头都懂，别人不是看不懂，是别人在没有卡脖子的情况下继续升级制造工艺，往往更直接、更确定。最掏定律，真正给华为的不是永久垄断，而是一个时间窗口， 这个窗口能不能够转化成优势，不看口号，看产品，看工号，看性能，看成本，看量率，看出货，跑出来才叫技术跑不出来，再漂亮的定律也只是发布会上的烟花。
3368宇宙大爆炸
06:27查看AI文稿AI文稿摩尔定律正式被中国公司改写。五月二十五号，华为在 i e e 大 会上扔了一颗核弹。掏定律。摩尔定律搞了几十年，把晶体管变小，华为说，不，我们换条路，把芯片叠起来。过去几十年，全世界芯片行业都在卷一个数字，七纳米、五纳米、三纳米、两纳米， 谁的制成更先进，谁就更强。但现在，华为突然提出了一个新的半导体定律，叫做掏定律。 这件事的核心不是华为发明了一个新概念，而是它可能代表着国产芯片不再只跟着摩尔定律卷制成，而是开始寻找另一条突围路线。那问题来了，这个新定律到底是什么意思？它会带来哪些产业机会？对应到 a 股又有哪些公司可能受益？今天我们把它讲清楚。先说结论， 所谓掏定律，简单理解就是芯片性能的提升，不一定只靠把晶体管做得越来越小，也可以靠缩短信号传输的时间。这里的掏代表的就是时间长数，延迟信号传输效率。 过去芯片行业提升性能，主要靠把房子盖得更小，晶体管越小，同样面积里塞进的晶体管越多，竟能就越强。但问题是，先进制成越来越难。一方面，两纳米、一点四纳米这样的制成技术门槛极高，另一方面， euv 光刻机又被严格限制。 所以，华为现在提出的思路是，既然我们暂时不能在最先进制程上硬碰硬，那能不能换一个维度，不是单纯卷筋皮管有多小，而是卷数据跑的有多快，连接有多短，系统协调有多高效。这就是韬定律背后的逻辑。 那它对产业链意味着什么？我认为最重要的不是芯片本身，而是三个方向。第一个方向叫做先进封装和高速互联。因为如果你要缩短信号传播时间，就要让芯片和芯片之间、板和板之间、服务器和服务器之间连接的更快、 更近、更高效。这就会带来三个直接机会，先进封装、 pcb 连接器对应到 a 股可以重点关注几类公司先进封装方向，比如长电科技、通富微电、华天科技、永曦电子，这些公司对应的是多芯片封装， chiplet、 易购集成， 简单说就是把多个芯片像搭积木一样组合起来，让它们协同工作。如果未来华为要通过系统级方式提升芯片性能，先进封装一定是绕不开的。第二类是 pcb 和封装基板，比如深南电路、兴森科技、沪电股份、盛宏科技。 为什么它们重要？因为 ai 服务器、交换机、超节点集群对高速 pcb 的 需求会大幅增加。以前大家可能只看单颗芯片，但在 ai 时代，真正决定算力效率的是整个系统芯片之间怎么连，服务器之间怎么连，数据中心内部怎么连，这就会让高速 pcb 的 价值量上升。 第三类是高速连接器和电缆，比如华丰科技、中航光电、瑞可达、电联技术、航天电器。 这类公司听起来没有芯片性感，但他们其实是算立高速公路的收费站，芯片再强，如果信号传不过去，系统性能也发挥不出来，抛定率强调的正是降低时延。所以高速背板连接器、高速电缆、服务器连接方案会成为一个非常关键的环节。 第二个大方向是光通信和光互联。这个方向也非常关键，因为当 ai 算力集聚越来越大，传统电信号连接会遇到瓶颈，数据中心内部未来会越来越多使用光模块、光芯片、归光方案，对应到 a 股可以看中，继续创 新、益盛、天福通信、光讯科技、元杰科技、世家光子、长光、华新。这条线的逻辑很清楚，华为强调超节点，强调系统及互联，最终都会增加对高速光通信的需求，尤其是八百 g、 一 点六 t 光模块以及硅光激光器，这些方向都可能首意。 所以如果说芯片是大脑，光通信就是神经系统， ai 集群越大，神经系统就越重要。第三个方向是国产半导体底座抛定率不是一个孤立概念， 它背后需要 e、 d a。 设备、材料制造、测试、整套国产半导体体系支撑。比如 e、 d a 方向可以关注华大九天、盖伦电子、广利威、新源股份，因为复杂芯片设计、先进封装系统及协同都离不开 e d a 工具。 半导体设备方向可以看北方华创、中微公司、拓金科技、华海青科、新源微、圣美上海。材料方向可以看安吉科技、互规产业、雅克科技、顶龙股份、南大光电、江枫电子。 这些公司不是最容易短线爆发的，但它们是国产半导体长期自主可控的底层资产，如果华为这条路线真的持续推进，最底层的设备材料 e、 d a 一定会长期受益。 最后还有一条线，就是华为升腾和 ai 算力生态，韬定律和华为的升腾鲲鹏超节点、零渠互联很可能会被市场放在一起理解，对应 a 股市场，会关注神州数码、拓维信息、软通动力、润和软件、四川长虹、恒维科技、高新发展。 但这里要提醒大家，这一类公司里面，概念弹性很大，但业绩兑现差异也很大。有的公司确实参与华为生态，但相关业务占总额收入的比例不一定高。所以不能只看华为概念四个字，还是要看三个东西，第一，是否真的有订单。第二，业务占比有多高。第三， 毛利率和利润能不能兑现。所以总结一下，华为这次提出抛定率，真正重要的地方在于，它可能代表国产芯片从单点制成追赶转向系统级性能突破。过去我们问的是这颗芯片是多少纳米， 未来可能还要问它的封装效率有多高，芯片之间连接有多快，系统协调能力有多强，整套算力集群的食言有多低。对应到 a 股，我认为可以分成三层看，第一层，短期弹性最强，先进封装、高速 pcb 连接器、光通信。 第二层，中长期确定性更强。 e d a， 半导体设备、半导体材料。第三层，主题热度最高，华为升腾、鲲鹏、超节点生态。但最后一定要记住一句话，概念是第一波，订单才是第二波，业绩才是最终答案。 抛定律会不会成为国产半导体的新拐点，现在还不能下定论，但可以确定的是，这条路线如果持续推进， a 股里真正受益的不一定是最会讲故事的公司，而是那些卡在关键环节、有真实客户、有真实收入、有技术壁垒的公司。这才是我们接下来最应该盯紧的方向。如果这期视频对你有所帮助，可以点赞关注我的账号，我会持续分享更多内容，我们下期再见！
1.5万Vincent的未来笔记
02:40查看AI文稿AI文稿华为掏定律等于抄袭国外三 d 堆叠？全网谣言揭穿，别被带节奏，二者根本不是同一技术！最近全网吵翻天了，一边是全网热议华为掏定律， 麒麟二零二六直接对标英伟达高通国产芯片弯道超车。另一边无数网友疯狂质疑，什么掏定律？说白了就是国外玩烂的三 d 堆叠，换个名字包装一下，本质就是抄袭套壳，根本没有原创技术。两种声音吵得不可开交，甚至很多数码博主都在带节奏，说华为只是捡别人十几年前剩下的技术。今天我不讲空话，不玩概念， 只用硬核底层逻辑，一次性把真相扒到底，到底是改名套壳，还是真正的国产颠覆性突围？听完这条你全明白。 首先不可否认，三 d 堆叠二点五 d 先进封装确实是国外深耕了十几年的成熟技术，英特尔、台基顿、三星早就大规模商用，靠堆叠芯片缓存内存提升算力，这套方案国外确实玩的炉火纯青。也正因为都带堆叠两个字，百分之九十的网友直接把两者划等号，这恰恰是最大的认知误区， 大家一定要死死分清。国外传统堆叠和华为掏定律根本不是一个维度的东西。国外的三 d 堆叠先进封装，核心逻辑是成品堆叠，简单直白讲，他是把已经完整生产好流片完成的芯片内存、缓存像堆积木一样上下拼接组合在一起， 它的底层前提依然高度依赖三纳米、五纳米的先进制成，离不开 asmel 的 uv 高端光刻机，只是在做好的成品上做物理叠加，优化芯片本身的架构逻辑计算方式十几年都没有本质改变，本质上是在原有隧道上改良升级。 而华为的韬定律完全是降维式的底层创新，它根本不是成品拼接，而是芯片内部架构计算逻辑的垂直折叠重构。不是把做好的芯片堆起来，而是直接从芯片设计源头重新定义晶体管排布重构计算路径，压缩信号传输距离， 通过架构优化直接实现普通 dv 光刻机就能做出等效三纳米级别的算力性能，彻底绕开国外光刻机先进制成的技术封锁。一个是在别人定好的赛道里拼积木做改良，一个是直接换掉隧道重构底层逻辑，实现颠覆性突破。 两者的技术原理核心壁垒，实现路径天差地别，根本不存在照搬抄袭一说。国外堆叠是物理层面的拼接，华为韬定律是逻辑层面的革命， 这也是为什么麒麟二零二六能用普通光刻机就实现了对标高端旗舰芯片的算力。不是国外技术不行，是华为换了一套全新的技术逻辑，直接弯道超车。 网上那些带节奏说套壳抄袭的，要么是根本没看懂底层原理，要么就是故意带节奏忽略最核心的架构创新。所以问题来了，看完硬核拆解，你觉得华为掏定律是网友口中的改名套壳，还是咱们国产芯片真正打破国外垄断的技术突围？懂芯片懂技术的朋友，评论区留下你的真实看法。
2637数码数据观察
05:22查看AI文稿AI文稿华为的滔定律将改变世界半导体格局！今天，华为在 i s c a s 二零二六上正式提出的滔定律。千万不要觉得这只是学术概念，这是中国首次在全球半导体领域提出指导产业发展的基础原则。也就是说，我们开始从规则的跟随者转变为规则的制定者。那它到底是怎么做的呢？ 其核心是用时间缩微替代几何缩微，以逻辑折叠技术绕过先进光刻机限制，打破摩尔定律天花板。 一九六五年，哥登摩尔提出集成电路可容纳的晶体管数目大约每十八至二十四个月翻一倍。这条摩尔定律驱动芯片沿着七纳米、五纳米、三纳米不断微缩晶体管几何尺寸，使晶体管越来越小，越来越密。问题是，这条路径正在快速逼近物理和经济的双重天花板。 建设一条先进京元产线，需要数百亿美元投资，公益节点越往下，边际收益急剧递减。华为给出的答案是，泛式转换，不再一味追求几何缩微，转向时间缩微、系统性降低时间传输 top， 通过逻辑折叠等创新技术，持续压缩信号传播时延，从而不断提升芯片性能与晶体管密度。 逻辑折叠是掏定律落地的核心关键技术。掏定律不是单点技术创新，而是构建了贯穿器件、电路、芯片直到系统层面的多层级协调优化体系。 法律文件显示，华为已在全球布局逻辑折叠相关专利。二零二六年秋季面试的麒麟二零二六芯片首次在消费级产品中完整应用。逻辑折叠技术采用双层活动结构，晶体管密度分阶段从一百五十五 m t 二 m t 满平方显著提升至两百三十八 m t 二每毫米平。 这一密度提升幅度在以往需要约三年的几何缩放才能实现 cpu 性能核心频率突破三点一千兆赫兹，能效提升百分之四十一，最大时钟频率提升约百分之十三。 为什么掏定律能改写世界半导体格局？掏定律真正颠覆性的价值在于，它证明了即便停留在成熟工艺节点，通过架构和三维集成，芯片性能依然可以持续实现待机增长。根据路线图，到二零三一年，基于掏定律的高端芯片晶体管密度将达到一点四纳米制成的同等水平。 到二零三五年，逻辑折叠进退管密度将突破四百 m t r m p， 民方以上麒麟芯片 cpu 频率也将突破四千兆赫兹。这意味着我国将摆脱封锁，打造绕开先进光刻机的新路径。几何缩微、依赖极紫外光刻等尖端设备，这正是我国半导体产业链被卡脖子的最关键环节。 掏定律从系统级创新、架构设计、三维集成等维度切入，大幅降低对单点工艺设备的绝对依赖，为国产芯片在受限条件下的持续升级开辟了现实路径。正因为其战略价值，华为的实践证明，技术封锁越猛烈，越可能催生颠覆性创新。 目前，华为已基于掏定律成功设计并量产了三百八十一款芯片，覆盖消费电子、 ai 加速器、工业控制等千行百业的实际需求。二 二零二七年，麒麟芯片已进入实质流片阶段。二零二八、二零二九年产品也已进入归潜验证，充分表明基于掏定律的技术路线图是具备现实可行性的。华为的掏定律提升国产芯片的整体竞争力，这实际上是国产芯片在全球范围内的一次换道超车。 华为提出指导产业发展的基础定律，并跑通底层物理理论到规模化量产的全流程验证后，将带动 e d a。 软件、先进封装、 e d a。 仿真测试设备等国产供应链的全面升级， 整体拉高中国半导体产业的话语权。利。好方向与核心标的利。核心，华为第一大客户供应芯片测试家具 f t。 测试设备及服务器老化检测系统已通过华为升腾九一零 b 小 批量验证， 二零二五年 q 四进入批量交付，同时布局存储芯片 c p f t。 自动分选测试设备。华为芯片量产扩产，直接带动其检测设备采购放量。长电科技，全球第三大风测龙头，掌握 x d f o i i。 高密度封装、三 d 堆叠及混合建核技术， 是华为麒麟芯片核心封测供应商，技术路径与逻辑折叠所需的三 d 堆叠架构高度匹配， 是掏定律落地的直接封测受益方。通付微电深耕二点五 d 三 d 易购集成与 chiplet 先进封装深度绑定华为 ai 及手机芯片封测订单。逻辑折叠技术的高密度互联需求，直接拉动其先进封装产能利用率。 华为六年量产三百八十一款芯片中，封测订单大比重在通付手中。蜂火通信控股子公司长江计算为华为鲲鹏升腾生态整机合作伙伴已发布 g 九四零 k v 二超节点服务器， 完成对主流大模型全站适配验证。作为超节点集群核心供应商，深度受益于华为升腾算力规模化部署 华丰科技高速线模组，为华为升腾超节点服务器提供内部高速互联方案，在手订单已达六点一六亿元，排期至二零二六年。 q 四 ai 服务器待宽升级，推动高速铜缆互联需求持续放量。华工科技华为树通光模块核心供应商覆盖一百 g 至八零零 g 全系列产品，为升腾 ai 服务器提供高速光连接解决方案。 四零零 g、 八百 g 单模及 l p o 全系列已进入批量交付阶段，深度受益于华为算力中心建设的配套需求。光讯科技为华为提供光器械和光模块产品。八零零 g 高速光模块正在推进升腾生态认证， 其 m e、 m s 模块已应用于华为光层动态调度引擎，光信号路由速度可达传统电交换机。随着华为算率集群扩张，光互联产品需求将持续增长。
87大宝调研
01:59查看AI文稿AI文稿就在今天，华为芯片女皇何廷波抛出了一个半导体界的新定律，掏定律直接引爆芯片圈。仅仅几个小时后，一篇由他署名的硬核论文正式发表，详细解释了掏定律。下面我们就带你搞懂这个掏定律到底是什么。大家都知道，过去芯片进步全靠把晶体管越做越小，从 五纳米一路卷到二纳米，甚至更小。但现在这条路遇到了物理极限，再加上我们被光刻机卡脖子，先进制程这条路可以说被彻底堵上了，华为干脆就换了一个赛道， 玩立体的。而这也就是掏定律的核心，以时间微缩代替几何微缩。华为发现，不管晶体管多小，用户感受的其实都是时间，点一下屏幕要等多久有反应？ ai 训练一个大模型要等几天还是几小时？也就是说，只要能把从底层到系统的反应时间极限压缩， 那就是好芯片。顺着这个思路，华为在论文中提出了实现掏压缩的四大黑科技。首先是逻辑折叠。简单来说，以前的芯片像北京的平房，面积铺的越大，交通越堵，信号跑的越慢。而现在华为直接把芯片做成复式楼，两层电路垂直叠放，上下打通，这有多厉害呢？在不依赖最新光刻机的情况下， 麒麟芯片的晶体管密度暴增百分之五十五，能效提升百分之四十一。华为还公布了最新的路线图，今年的麒麟 cpu 频率就能重回三点，一 g 赫兹，到了二零二九年将达四 g 赫兹，未来三到五年内，手机 soc 的 效率还能再翻一倍。换句话说，你的下一部华为手机会更流畅、更省电，更颠覆的还在后面。除了手机芯片， 华为更是在 ai 芯片领域打出了一套组合拳。首先是 unified bus， 让 ai 数据中心中的所有芯片都说同一种语言，通信延迟从几十微秒直接降到约一百万秒，快了五百倍。第二是 high one， 用光代替电线传数据，每模块可提供每秒八 tb 的 带宽。 第三是三 d 折叠，把存储、供电等全部垂直叠到芯片的上方或下方，预计到二零三五年， ai 硬件的集成度将暴增一百倍以上。可以说， 这篇论文是华为在极限封锁下六年量产三百八十一款芯片的实战总结。它证明了一件事，不靠最顶尖光刻机，靠时间微缩，照样能造出顶尖芯片。
308智东西
20:35查看AI文稿AI文稿华为 tony 的 公布，让我心中好几个疑问有了清晰的答案。第一个问题其实我在思考，有中美科技站也到了最重要的部分，半导体之战， 我们的制成跟别人一直有差距，造不出相应制成的先进芯片。过去很长时间，我们在十四纳米、二十八纳米一直追赶，甚至现在实现了反超，可以从出口数据看出来， 但是在高端的五纳米、三纳米，当然现在咱们还用这个名字去叫啊，咱们现在为了大家理解方便，先这么讲， 以后韬定律普及了以后，我们就不讲几纳米了啊，你不要跟我讲你到底用什么制成的，你就说你做同样的事情用了多少时间，这就是比实打实的呀，从唯物主义视角去出发的呀，因为我们芯片最终是要拿来做一些特定功能的啊，你到底是 一个辣秒做出来，还是说你是一个微秒做出来？对于我用户而言，这个是最直接的感受，你点开一个软件，到底是快还是慢？ 当然这个要等到我们的套定律慢慢成为了主流以后，哎，这个时候大家就会把这个标准改换过来啊，在此之前，我们还是叫五纳米、七纳米、三纳米，那么刚才的疑问就是我们去追赶别人吗？ 现在台积电已经在做三纳米，他们还在做二点几纳米，那如果说我们去追赶别人也在进步啊，我们何时能够去追上？ 现在跟业类人士去聊下来，就这个芯片有很多很多仪器，我们光去造出高端的光刻机，就那种阿斯麦尔的最高端的，我们可能都要到五年、十年， 那这个五年、十年我们怎么办？追上了别人又往前走了一步，我们又该怎么办？我们是永远的追赶吗？ 啊？这是我过去心中的第一个疑问，第二个疑问就是华为是如何用 有十四纳米，或者说就这个以上的这种光刻机怎么样造出等效仪五纳米芯片，类似这种操作流畅度的芯片，他怎么做的？ 有人呢？在讲是不是这个也用了一些 uv？ 我 个人觉得应该不会。那么这次呢？也解惑了，就是在于 如果说我们按着别人的路径去走，你最多最多跟别人是无限接近，因为标准在别人手上，这个标准在过去就是叫摩尔定律。摩尔定律是什么？ 就是说每十八个月芯片的性能会翻一翻，这个是摩尔提出来的，那我们站在上帝视角，从结果来看，应该来说摩尔是有远见的。这么多年的半导体发展，确实在按照他预测的规律再往前走， 但是当走到了几纳米，一个晶体管只有几十个原子去组成的时候，这个时候摩尔定律就失效了，因为遇到了物理学的极限， 你想你把芯片再做小，你把晶体管再做小，你不能比原子还小吧，你不能比它小吧？你总得有几十个原子组成吧？你不能再小了，这是物理学的极限。还有你去传输的时候， 你原来比较大的时候，比较几微米，或者甚至几百纳米的时候，那个时候你的距离相比光束来说还很小，所以你的传输时间可以忽略不计。 而今天当你把纳米数不断的做小，你的线不断的变多的时候， 那你的频率不断变快，你计算时间不断变短，那么这个时候你的传输时间就不能够忽略，那这个时候就相当于摩尔定律遇到了物理学的极限，这个就是华为这次套定律突破的关键点， 也就是他过去的设计漏洞，就是我们能够去我把他叫着换道单飞的机会，不是换道超车，我们不要到他那个道路上去，我们直接换到其他的道上去。 由此我就更加理解我们经常出现的一个词语叫相向而行。什么是相向而行？我们已经在几十年前告诉你了啊，我提出了滔定律， 这是指半导体领域里面的，这个是更接近有真实场景的，也就是我以后不看你什么制成，不看你这个设计，那个就看最终结果 是骡子是马，拿出来遛一遛，做同样的事情，你到底时间长还是时间短？我觉得是比原来的一种标准上的超越，你原来从空间去讲， 那你遇到物理学家瓶颈，你的空间缩小就没有意义了吗？你那个定律就不对了吗？ 就像我们说的你牛顿定律，你在天体世界里面，哎，你没有问题，你可以预测非常精准的，但是你牛顿定律到了量子领域，你就不准了， 所以就需要爱因斯坦出一个量子熵学，那这个他定律相比原来的摩尔定律， 他就类似于量子力学的原理。面对牛顿力学的原理，就我不管你阿成 c， 你 最后就是这个滔吗？你就算这个时间最终你到底是快还是不快， 那么我们提出这样一个标准，你要不要跟对吧？你要跟就是相向而行，你不跟，那么意味着将来等我这一套造出来的时候，你就是落后了。 通过这些分析啊，其实让我想起了论持久战，这真的很像任老爷子在半导体领域里面 发出的一个论持久战的文章，如果非要用战争做比喻的话，其实也是战争了。科技战，去年的 deepsea 突破，相当于是对敌人前进路上的一次伏击啊，他想用 ai 把整个美国的科技带飞， 我们没让它飞那么快，让它掉下来了一点，但是呢，本质上它还是在领先，毕竟它有先进制成的芯片， 我们到现在为止， ai 芯片最多，你可以说等效，但是你单颗的芯片上跟别人还是有差距的。而今天华为说的套定律，那就是一场全面的硬碰硬的全产业链的对抗， 因为我们提的是标准，这就相当于持久战要进入到相持阶段，而当我们的光刻机突破到七纳米的时候，就会进入到战略反攻阶段。为什么这么讲呢？因为近百年的半导体发展都是在美国主导的标准下进行的， 这个呢，他有先发优势啊，一九四七年的时候，美国人就发明了晶体管，再到一九五八年开始有集成电路， 然后到一九六五年，摩尔提出了摩尔定律。大家想一下，美国人造出晶体管的时候，我们还在进行人民解放战争呢，那在近百年，我们在一直追赶到中间，还有一度是放弃，我们觉得 看不到希望啊，照不如买呀，干脆买别人的吧，照出来也跟别人有那么大差距，照他干嘛呢？从现在来看，这是一个非常短视的行为，好在我们有黄丽仪，黄老他凭借着个人顽强的毅力，让我们的半导体没有完全去中断，也就等到我们重启的时候， 我们也能够有一些自己本土的人才。但是经历这么多年的发展，美国在半导体领域是有绝对的领先，从类似半导体的工业母机就是 e d a 软件，到相应的高端测试仪器，你就像高性能的释波器， 逻辑分析仪、频谱仪，还有很多很多跟半导体设计相关的这些仪器，哪一个你要从头去研发，都得投入大量的人力物力， 而且你做出来他销售的用户还没有那么多，而对手又有比你更先进更成熟的仪器， 要是完全按资本的逻辑，这种投入产出比是非常低的，没有人会去投资做这样一个先进的仪器的。而你一旦有了 eda 软件，有了这些测试仪器，你相应做出来的芯片就是这个模子里刻出来的， 这就是说标准在别人手上，那么再到后面的指令集操作系统相应的软件生态，如果说不是美国完全要去这么卡死我们，哪怕高价卖给我们 都很难去突破。那说到这里，有些人还是有疑问，这次突破到底是不是真的呀？原理是什么呀？我给大家稍微非常非常简单的讲一讲，就知道这次突破到底是真的还是假的了。 就过去在摩尔定律之下，他是在一个平面上去设计，他在不断的追求着把这个晶体管做小， 就半导体电路，你说起来他是非常非常的复杂，但是要猜到原理呢，也是可以用简单的几句话把它讲清楚的，但是要做呢，他是很复杂的啊，最简单原理是什么？先有一个晶体管， 那那晶体管呢？是什么特性呢？就给大家讲二极管就知道了。二极管是什么意思呢？就你给他通电大过某一个域值，那么他的电阻就是为零，那就直接就通过去了， 你要是不大意他这个域值，他电阻就是无穷大，等于他要么电阻是无穷大，要么是零。我们有时候不形容一个人说你不要有二极管思维吗？就这个意思，你不要非黑即白， 那好像要么他对，要么他错，哎，你得有一个辩论的思维去看待他。哎，这二极管思维这么来的啊，那么有这个二极管呢，就会出现这种晶体管，那晶体管就在数字世界里面，它主要是二静止的，就处理零和一的关系啊，我零和一在一起， 到底是我把零变成一还是一变成零，这叫非吗？那如果你是非就是一变成零变成一吗？那么你零跟一两个在一起 到底是怎么样个规律？这里面就有像这个 and， 就 和和是什么意思呢？就里面只要有零，相当于乘法一样的，你把它零乘一，那么这么简单的比喻吧啊？零乘一如果说是一个 and 的 关系，就是乘法的关系， 你只要有一个零出现，那么他就是零。那么还有一种呢，就是跟这个 and 相反的，叫做 o o 里面就是零，零才是零，零一，他是一， 简单吧，就这么简单。见到二进字，那么当然还有其他的了，就是这个啊，或非啊，已或非，那通过这样几个与非就可以组成加法器，比方两个东西出进去得到两个结果嘛？ 那么加法器是干嘛？他有个进位吗？对吧？你到底是说两个加起来，到底是得到一还是得到这个进位的一，所以他是跟这个是一样的，组成一个加法器。一个加法器里面大概是有二十到四十个晶体管就可以做出来。但是你想一个二阶值在我们现实中用不了啊。那么你比如说你去做一个六十四位的加法器， 它大概就要用到两千到四千个这种晶体管，那么这两千到四千个晶体管呢？如果说我，我这个芯片就是一个加法器，我现在就用这个来做简单的比喻嘛，现在的芯片当然比这个要 复杂一亿倍了啊，它里面有各种指定的流水线啊，这个，这个咱不做，这个就没有必要去了解，我们只要了解它这个加法器怎么做的，你大概就知道了，那个大的芯片它就是在复杂度上非常复杂。原理呢？大概是这么个原理。对，我们理解这个套定律， 那就说它在这样一个平面里面放了这种晶体管摆在这里，那么这晶体管如何去实现加法的逻辑？它有一个六十四位的输出， 那当然两个了，一个 a， 一个 b， 你 加吗？对，两个东西相加吗？等于我们在现实中看到的十进字数据，它最终呢会被转换成二进字数据做输入输入。那你两个做进去之后，它里面就要把刚才的这种加法器通过这种逻辑电路去拼起来， 那怎么拼呢？这里面怎么做呢？其实有 eda 布线工具，不用你工程师去一个个去拉他的线，他会告诉你这个线怎么拉，怎么去优化，怎么优化你的线路要少，但是你再怎么优化，他是在一个平面里的，这一个平面里面表摆了一个四千个魔术管， 那么怎么样用线路把这个四千个魔术管去连接起来，而且这里面大家要注意，你看加法器， 他一定是从低位一步一步去加到高位，他不能同时进行的，因为你上一步不加出来，你就不知道你下一步的输入，所以这个里面你要做完，他需要有六十四次的这种频率往里面去不断的去走这个电路， 那么你每一次的时间，如果说你的电路走的时间长短，就会决定你这个加法器最好花多少时间把这个加法去算出来。 那么这次华为就做了一个改变，什么改变呢？我们也可以用一个叫降维打击来形容，也可以就他把这个变成了三维的，那这里面设计空间就更多了，那数学算法呢？就会变得更复杂， 所以这件事情相比他而言，在 eda 软件上是会更复杂的。怎么做的呢？比方你这里有四千个晶体管，对吧？那么我在这里先假设我，我就还是按你原来的思路，其实这里还可以优化啊，那我就直接把这个 一个平面上摆一千个晶体管啊，摆一千个晶体管，那你想如果我这样做的话，我会大幅的提高效率。就你看你这个走的路径啊，你从这里到这里，你这个路径，你这个线路， 他其实在这地方你平面上走的路径更多，因为而我我把它叠起来的时候，我上下这一层我是很短的，我是贴在一起的吗？ 所以他上下的路径把原来这种平面不要从这里到这里的路径，对吧？原来比如说这里，这里到这里的路径有这么长吗？我这个就直接变成了从上面到下面这个路径，那这个通讯时间就会变得更短，这样的话就会对你而言实现一个速度的大幅的提升。 那我的芯片里面加法器做成这样，别的乘法器，乘法器的晶体管就更多了啊，可能你六十四位的要到几万个了，有可能，那么你不断的去堆叠这些各种各样的原件的时候，都变成那种立体的时候， 这是一种重新设计，那这就是说抛定律它围绕的时间去走，就你别管你制成多少啊，那我现在虽然制成比你大一点，但是我通过这种方式就可以做到跟你原来的两纳米、五纳米是等效的， 那这样我就跟你没有走在同样一个道路上，那用这样个原理，我就可以在我的光刻机没有到你的制成的时候做到跟你一样的水平。过去我们一直在防守，相当于我们一直在追赶， 今天我们有类似二十八纳米、十四纳米的光刻机比你第一代，而我用这样一个逻辑堆叠，我就可以做出跟你等效的事情，那至少在我的光刻机没有突破之前，我和你保持了相似，那这个相似到什么时候呢？按华为的计划，二零三一年， 因为二零三一年要用这种技术去做出一点四纳米的芯片出来，那我想 对于西方这个体系，它到二零四一年差不多也是一点四纳米的体系。那当我讲完逻辑堆叠的这些原理，我们就可以知道它跟目前的像台积电的，它的二点五 d， 包括英特尔的三 d， 它是有本质上的不同的。 无论说台积电的 coors 还是说英特尔的 forrest， 它的堆叠是把已经成型的东西放到 一个芯片里面去，本质上它不会对内部结构产生这种变化，也就过去它是平面的还是平面的，它比如说把内存 cpu 通过一个桥接，哎放到一起放到一片里面去， 这个本质上呢就是缩短了芯片跟芯片放在外面之间的距离，但他内部这个通讯的距离还是没有得到改变，所以跟今天套定律提出来的逻辑堆叠是完全不一样的。那等我下一讲再去讲逻辑堆叠的几个发展阶段的时候， 我们还可以看到对这种也是一种降维打击。那二零三一年以后呢？我们的光刻机七纳米出来的时候，我也可以把这个空间造小，造小了，我又用这种逻辑堆叠，那会比你造出更高的性能出来，所以我把它称之为叫换到单飞。为什么单飞呢？ 他不会跟，他也跟不上。在过去那个半导体标准里面，每一个赛道里面投入可能都是上万亿美元，而且涉及到全球多家先进公司的协助， 你让那些所有的公司能够全部去换道超车吗？这是不可能的， 过去他这些半导体产业里的优势恰恰会限制他往秦塞道的发展，所以我把他叫做换道单飞，因为他根本就不会跟上来。正所谓百万朝功，衣食所系， 跟当年英国人拿着蒸汽机来找乾隆啊，说你看我这个有蒸汽机，乾隆一看奇迹引巧，倒不能去骂乾隆不识别新技术，而是这样一个蒸汽机要大量的替代劳动力的时候， 他底下那些地主阶级都不会同意的。你看地主阶级，他拥有的资源就是这些劳动力，他靠剥削这些劳动力去生存。而你要是有蒸汽机能够把这些劳动力去大幅替代的时候，那他土地价值就失去了， 变成资本为主导了。所以他那样一个旧体制，必然会去排斥蒸汽机，排斥那些先进的生产力，这就跟今天以美国为主的半导体生态链，他一样会去排斥。掏定律排斥这样一个逻辑堆叠一个道理。所以这次 我看到华为的负责人出来讲这个掏定律的时候，我本来源定去录美元的镰刀，我都把它搁置了， 因为这样一个技术实在是太重要太重要了，他是在标准级别的。让我想起了寻子劝学里的一句话，若怯求领，屈无子而顿之，顺者不可胜俗也。他的意思就是你叠衣服，你拎住一个领子，关键的地方一拎， 那衣服自动就叠好了。而这次的掏定律就是那个关键的拎的地方。而要实现它，当然不是说它会自然而然就产生的，这里面还要我们很多工程师做出巨大的努力。 所以第一步我们已经看到了华为，他说有三百八十一款芯片有这种逻辑堆叠去优化过了， 给出了大量的数据，确实取得了很大的进步。那么接下来华为的旗舰机 mate 九零有了最重要的 cpu 逻辑芯片，就要用这种逻辑堆叠来去实现了。 那这一步的实现呢？还是在过去的大的体系之下去完成的，因为这种颠覆式创新，也不可能说完全就是自己自建炉灶，还是要建立在原来的大体系之下，对吧？ cpu、 gpu 内存。 但是根据华为的规划，这只是第一步，到后面整个半导体的生态链都要发生变化，因为它里面有一句话，就以后可能都不分 cpu、 gpu 内存这些，完全按照自己的掏定律标准来。 那接下来又将如何走？又分成几步走？我在下一个视频给大家做详细分享，然后你买了我宏观课的同学也记得六月份来听课，我会分两讲来把韬定律啊，他的底层原理， 他对哪些产业可能有影响，给大家做一个系统的全面的分享，不要忘记来上课，这里是名人说，爱国爱家爱自己。
13.1万明缘说
07:56查看AI文稿AI文稿新闻的看到没有，华为发布的这个涛定律改写了半导体的规则，这条新闻很多人看不懂啊，不要急，我每天都会用大白话拆解各类的新闻热点，小白也能听得懂，记住了，上面的一举一动直接关系到我们普通人的切身利益， 新闻热点必须看，提升认知不上当，只看不占味道少一半，废话不多说，直接开干。那首先我们要解决第一个问题啊，新闻里面讲的几何微缩到底是什么意思啊？ 那为什么我们以前会被掐脖子啊？在过去半个多世纪里面啊，全世界的这个芯片发展啊，都要听西方定的一个老规矩，叫摩尔定律，那摩尔定律的核心打法就四个字，几何微缩。什么意思呢？我给大家举个例子啊， 就我们把这个手机里面这个芯片想象成一个巨大无比的停车场，那里面的这个晶体管就是一辆一辆的这个汽车。 你想让这个手机的速度变快，算力变强，最简单的办法是什么？就是往这个停车场里面塞更多的汽车，但是这个停车场也就是这个芯片这个面积，它是固定的。那怎么办呢？ 那西方人的这个思路非常的简单粗暴啊，把这个汽车照的越小，越来越小啊，越小越好，那以前照大卡车，后来照小轿车，然后现在恨不得照一只蚂蚁那么大的这个迷你玩具车，只要这个车足够的小，同一个停车场里面就能塞下的车就越来越多。 这就是为什么芯片的这个制成从这个二十八纳米一路缩小到十四纳米、七纳米，现在卷到了三纳米、两纳米， 但是朋友们，物理学是有极限的，当你把这个车缩小到几个纳米级别的，这个时候啊，这个就快接近了这个原子的极限的车太小了，他不受控制了。那物理学上面叫量子睡穿效应啊，那什么意思呢？就是 这个车开始疯狂漏油了，那这个车芯片它就会严重发热，它耗电，它就非常的大，更要命的是，你想雕刻出这么微小的这个车，你必须得用全世界最顶尖的刻刀，也就是荷兰的 a s m l 的 e v v 极值外光刻机啊，就就这台机器，老美他妈死死的盯住，就是不准卖给我们。 那如果我们一直按照这个几何微缩的这个游戏规则玩下去，我们永远只能在别人的屁股后面，永远被别人拿捏，这个时候怎么破局？好，这个就是新闻里面讲到的核心的专业词汇涛定律，也就是时间微缩。 那既然在这个赛道上面我们走不通了，华为就说了，那我们就不在这个桌面上玩了，我们直接掀桌子说桌子了，我们自己定规矩啊，这个就叫做底层逻辑的深维， 大家回想一下，第一信原理，我们拼命把这个晶体管道做小，目的是什么？难道是为了比谁的这个针眼小吗？当然不是啊，我们真正的目的是为了让这个数据跑的更快，让手机不卡顿，让 ai 算的更准。所以芯片的性能，它本质从来都不是体积有多大啊，而是处理的时间。 那我们听明白了这一点啊，你再去看下华为发布的这个套定律，希腊字母套在物理学里面代表的是什么？时间长数？那华为的思路就是，我不给你时刻，怎么把这个车照的更小啊？ 我就放弃了这个几何，这个，呃，缩微了，我现在的目标是什么？想尽一切办法缩胆。数据在芯片里面跑完的时间叫时间缩微， 华为等于是在向全世界宣告，就算我这个晶体管没有你这个三纳米那么微小，哪怕我的这个车稍微大一点，但是我只要让数据传输的时间比你短一点，我最终的这个性能照样碾压你。 那到底怎么样才能缩短这个时间呢？啊？这个就必须要讲到新闻里面讲的第三个了，哎，这个非常的牛，叫逻辑折叠这个词呢，听的比较高深，但是我举个例子，你马上又能听懂了。那以前的这个传统芯片设计啊，就像一个巨大无比平摊开的一个白纸，上面画了一个迷宫， 然后数据就像是一个送外卖的小哥，他要从白纸的啊，最左边那中间要穿过无数弯弯绕绕绕的这个导线吗？你看， 无论你把这个外卖小哥的这个晶体管啊做的有多么的小，那这一段平面的这个物理的距离，他是实实的定做的，那外卖小哥跑这么远的路，就是要花这么多时间，跑多了还要流汗，也就是芯片会发热啊。那现在华为这个逻辑折叠是怎么盖的嘞？ 他不贪大饼啊，他直接就把这张纸的这个平面啊，像白纸一样，像那个叠扇子一样，叠叠叠叠叠叠就对着起来，哦，叠成了这个样子，奇迹发生了啊， 原来在平面上相隔了十万八千的人，两个点经过了空间的折叠，哈哈，直接面对面了啊，那这个时候外面小哥他需要跑腿吗？他不需要了，他只需要敲一敲这个天花板，哎，楼上楼下直接就能把这个数据给交接了， 这个就相当于啊，把这个平面二维城市变成了有立交桥，有地下隧道的立体三维城市。在科幻电影里面，这个玩意叫虫洞，在半导体里面这个叫逻辑折叠， 那通过了这种技术啊，这个路程就缩短了一大半，数据传输的这个延迟大幅降低，速度自然就直接能翻倍了。好，那讲到了这里，底层逻辑大家都能听得懂了，那接下来我们再来回答网友最关心的几个重点的问题，这个玩意到底对我们有哪些影响？ 一个焦点，我们以后买手机啊，会有什么变化？最大的变化就是不仅速度快了，而且不发烫了。那以前大家玩游戏，手机稍微用久一点就烫的像个暖宝宝，甚至还会降频卡顿，为什么？因为数据在平面上跑的冤枉路太多了，功耗太大了。那现在用这个逻辑折叠的技术，那个数据走的就是 直达电梯，那工号大幅就降低了，新闻已经明确讲了，预计在接下来这个新一代的设备当中就能落地应用了，我们这个普通人很快就能用的上，性能媲美西方最顶级的这个制成，但是发热更小，续航更长的这个国产手机。 第二个焦点，这能不能解决我们被卡脖子的问题呢？答案是肯定的，这个也是核心的换道超车的一点，很多网友一直在焦虑说我们造不出先进的 e u v 光刻机怎么办？华为这次用这个滔天律给大家吃了一颗定型丸了， 新闻里面的核心条款说的非常的明确啊，在不依赖 e u v 的 这个工艺的情况下啊，基于这个该定律，预计二零三一年，我们这个高端芯片的这个性能就能达到这个一点四纳米的这个制成的同等水平。听懂了没有？听懂掌声， 别人是靠光刻机印刻出来的一点四纳米，我们靠的是架构创新，靠的是立体折叠等效出来的一点四纳米。 老美垄断了，把这个东西做小，这个机器我们就去抢占了这个路程变短的高地，条条大路通罗马，你封锁你的，我发展我的，这个就是中国人骨子里面的顶级智慧，听懂点赞呐，牛啊！那最后 我想跟大家聊一聊这个背后这个时代的意义啊，这个也是很多人没有看透的一层。为什么会有经济周期？为什么会产业更替啊？因为任何一项技术都会经历爆发期，最终走向这个边际效益递减的一个衰退期。 西方呢？摩尔定律在狂奔了五十年，现在已经老了，为了把这个制成缩小到一纳米，要砸进几百亿的美金，收益越来越小了， 这个也是产业周期走到尽头的表现。而华为在二零二六年的今天抛出的这个套定律啊，绝不仅仅是为了卖两部手机，而是给全球半导体行业指明了一条全新的上升曲线，这就标志着 中国科技企业终于可以从西方规矩，遵守着全球游戏规则制定着，以前西方写教材啊，我们照着念，那现在是我们站在讲台上面给全世界发新课本， 这就是科技自立自强的底气，这也是为什么这一条新闻值得我们每一个普通人去关注，去骄傲的原因。我是大 v， 用大白话拆解新闻背后的底层逻辑，看清真相不吃亏，不上当，我们下期不见不散。
2.6万大威哥
05:18查看AI文稿AI文稿没有最先进的光刻机，中国芯片就只能永远跟在别人后面吗？这两天华为提出的滔定律全网刷屏，很多人看完第一反应是感觉很牛，但没看懂。 我给大家翻译一下这件事真正重要的不是华为又提出了一个新名词，而是中国芯片开始回答一个最尖锐的问题，当别人把最先进的光刻机设备、材料、软件都拿来卡你的时候，中国芯片到底还有没有第二条路？先给你一个结论， 抛定律，现在还不能简单说已经取代摩尔定律，但他至少发出了一个重要信号，中国半导体开始不只是在别人定义的规则里追赶，而是开始改写全球半导体规则。过去半个多世纪，全球半导体行业基本都沿着摩尔定律往前走，说白了就是把筋体管越做越小， 从几十纳米到七纳米、五纳米、三纳米，大家拼的是谁的制成更先进，谁的光刻机更厉害。但问题是，这条路现在越来越难走了。 一方面，筋铁管继续缩小已经逼近物理极限，漏电、散热量率都会变成大问题。 另一方面，先进制程成本越来越高，不是一般企业玩得起。更关键的是，对中国来说，别人还可以用设备、材料、软件、供应链来卡你。所以很多人说，没有最先进光刻机，中国芯片就只能永远跟在后面追。我觉得这个判断太简单了。 华为这次提出了掏定律，真正有意思的地方就在于他把问题换了一个问法，过去大家问的是基尼管还能不能做的更小，掏定律问的是芯片里的信号能不能跑的更快， 数据搬运能不能更短？计算等待能不能更少？这就是从几何缩微转向时间缩微。用户真的在乎基尼管到底是几纳米吗？ 其实不一定，用户在乎的是手机快不快、 ai 推理快不快、服务器响应快不快。所以小本身不是目的，快才是目的。我给大家打个比方，过去做芯片就像在一层平房里不断隔房间，为了提高效率，就把每个房间越隔越小， 把距离越缩越短。但如果这层平房已经快挤不下了怎么办？抛定律的思路，不是继续死磕把房间做的更小，而是把平房盖成楼房， 通过逻辑折叠、先进封装、互联架构和软硬件协同，把原来平铺的电路重新组织起来，让信号路径更短， 系统效率更高。说白了，过去拼的是谁能把零件做的更小，未来越来越要拼的是谁能把系统组织的更好。这件事真正重要的地方就在这里。 先进制程当然重要， euv 当然重要，这个不能回避，但同样要看到，先进制程不是唯一答案。如果别人把最窄、最贵、最难的一条路卡住了，中国半导体就必须从系统架构、封装、互联、软件材料里 重新找出一条路。这是为什么？过去很多被当成配角的环节，现在会越来越重要？先进封装、三维集成、 芯片互联、国产 eda、 系统软件协同，在韬定律这套逻辑里，开始站到舞台中央。比如华为提到，到二零三一年，高端芯片晶体管密度有望达到一点四纳米制成的同等水平。 这里最关键的是等效两个字，等效一点四纳米。不是说物理上真的把晶体管做到一点四纳米，而是说通过系统优化，让性能、密度和综合能力接近那个水平。 所以对韬听力最好的理解不是华为绕过了光刻机，而是不再把光刻机当成唯一解。华为说过去六年已经基于这套思路设计并量产了三百八十一款芯片， 这个数字说明什么？说明他不是一个 ppt 概念，而是在真实产品里反复验证过的工程方向。当然，我们也要清醒，掏定律不是魔法，不是今天提出，明天中国芯片就全面超越他，后面还有很多印章要打，工具链分装工艺、粮率、 散热都要跟上。所以这条路不是容易了，而是难度。换了过去，难在极限制成未来，难在全站协同。但恰恰是这个变化，给中国半导体打开了一扇新门。因为中国最擅长的就是复杂系统工程，我们有庞大的应用场景，有完整的产业链， 有工程化组织能力，也有在真实需求里反复迭代的机会。所以我觉得掏定律真正的意义，不是华为宣布替代摩尔定律，也不是国产芯片马上全面超车，它真正说明的是中国芯片开始从追节点走向拼体系， 从单点突破走向全站协同，从买不到设备就被动挨打，走向用系统能力寻找新解法。过去我们开始提出自己的问题， 组织自己的能力，探索自己的路径。最后总结一句，真正的科技突破不是别人划的一条路，我们只能在后面追，而是当老路越来越窄的时候，你有没有能力重新理解问题，重新组织资源，重新开出一条新路？中国芯片今天最需要的不是盲目乐观，也不是妄自菲薄， 而是清醒的干，持续的干，换个维度干。那么你觉得掏定律之后，中国半导体最先突破的环节会是先进封装、国产 eda 还是 ai 芯片？评论区聊聊。
11.7万红衣大叔周鸿祎
05:088.4万全球档案馆
04:40查看AI文稿AI文稿啥玩意？现在造芯片都不需要 uv 光刻机了？华为发布了一条半导体产业的新规律，叫做掏定律。这玩意要是在董王仿华的时候掏出来，那可真比当初雷蒙多仿华的时候，华为自研的麒麟芯片重新上市还要炸裂的多。为啥呢？ 因为如果华为的这个定律要是真成功了，美国在芯片领域永远不可能再卡中国的脖子了，甚至全球芯片半导体产业都要重新洗牌。大家都知道，半导体产业的核心就是摩尔定律，也就是芯片制成做的越小，性能就越强，不论是阿萨曼尔、台积电、三星还是英伟达这些半导体企业都 都是围绕着这个核心去做的。但是中国没有 euv 光刻机啊。所以华为提出了用时间换空间这条定律的核心思路是不再沿着摩尔定律把晶体管尺寸持续做小的单一路径去追赶，而是通过重新构建芯片的内部架构、优化系统设计和三维集成等方式，用成熟的制成实现先进制成的性能。 具体来说，就是要在七纳米工艺条件下，让芯片的实际算力和能效比达到甚至超过三纳米芯片的水平，用时间换空间，用结构创新代替工艺微缩，让芯片性能的增长脱离对 euv 光刻机的绝对依赖。这就等于是在半导体产业搞出了一条全新的道路。这个想法换其他任何一个国家提出来都有吹牛逼的嫌疑。 过去几十年，国际上并不缺少试图改写半导体行业规律的尝试，不论是材料创新，还是新型晶体管结构，亦或是缝纫机慢架构，许多实验室都有理论突破，但最终都未能撼动现有的产业格局。 最核心的原因就是半导体是一个高度藕合的长链条产业，单一环节的创新，如果没有设计工具、制造工艺、封装测试的全链配合， 就没有办法变成可量产的产品。一家公司可以提出一种新的芯片架构，但如果 e d a 工具不只是高效实现，经原厂没有专门的工艺调优封装技术无法匹配其互联和散热的要求，那么这个架构就只能停留在论文或者原型阶段。但是华为不光是有理论，而且是真的给出了技术方案。掏定律落地的核心技术体系 便是逻辑折叠。在这个基础之上，华为构建了贯穿器件、电路、芯片、系统四个层级的协调优化架构。华为二零二六年秋季即将面世的麒麟芯片将率先采用逻辑折叠技术。华为已经公开表示，预计到二零三一年，基于掏定律的高端芯片 晶体管密度将达到一点四纳米制成的同等水平，而台积电等晶圆工厂的目标也是在二零三零年左右实现一纳米芯片的量产。也就是说，在性能发展中，两条技术路线的进度是对齐了的。 也就是说，华为提出了新定律，并且给出了一套新的技术方案。我们的芯片设计工具 e d a 可以 专门根据这套技术方案进行优化。我们的芯片制造设备、厂商、生产工艺都可以进行优化。而且先进的封装技术储备充足，二点五 d 和三 d 封装芯片堆叠归中介层等能力 可以支撑把多颗功能芯片高密度集成，用系统级封装实现，等同于单片三纳米的性能表现。这种从设计、制造到封装的完整链条，可以在同一个目标下同步迭代，快速闭环，把理论上的定律变成生产线上的良率和出货。而且对于这些厂商来说，跟着华为的新定律走是真的能赚到钱呢。你想想， 我们的人工智能、机器人等前沿科技都需要高制成的 ai 芯片，这些我们买得到吗？现在我们七纳米的 ai 芯片功能就可以直接对标国外三纳米的了，关键是制造七纳米芯片的成本可能也只有三纳米的一半不到，低成本、高性能，你们的产品怎么和我们 pk？ 这将直接改写全球的采购逻辑，下游的服务器厂商、智能汽车企业、机器人产业没有理由拒绝这种高性价比的产品。市场一旦打开， 芯片设计企业获得可观的订单和利润，净原厂可以保持高产能和利用率，并贪薄研发成本，封测企业因为高密度封装需求的提升而增加技术溢价。 e、 d、 a， 厂商有持续的收入来迭代工具设备厂商看到清晰的需求牵引去攻克下一阶段的设备，整个链条上的参与者在商业上都是赢家， 这就形成了自驱的正向循环，让韬定律可以不断自我完善。更关键的是，中国是一个有着十四亿人口的庞大市场，美国已经限制了我们获取高性能的 ai 芯片，这就让国内的企业不得不去支持华为的韬定律落地美国对华半导体管制的着利点全都掐在先进制程这个命门，从限制 e u v 到禁止先进芯片代工，都是围绕着公益节点设墙。 一旦性能增长的驱动力从制程微缩转向架构的创新和系统优化，这堵墙就变成了马其诺防线，再也起不到限制中国算力发展的作用，美国对中国芯片产业的制裁就会彻底失败。而且中国拥有了和英伟达一样高性能的 ai 芯片，你觉得美国的 ai 产业还有机会吗？那么到时候受到影响了，可 就不只是半导体产业了。过去全球半导体的底层逻辑、设计范式、制造规范，几乎全部都由西方的企业和机构来定义，中国企业更多是在既定的框架内进行应用开发和工艺追赶。但韬定力不只是一项产品技术，它的背后需要一整套新的设计方法学、 新的一对一算法模型、新的工艺制成模型、新的工艺控制模型和新的封测接口标准。围绕着这条定律，华为必然会和国内产业链一起，构建一套从设计到量产的完整技术体系，并逐步形成事实标准。这是一次全球半导体产业的重新洗牌，华为在被美国制裁了七年之后，终于要开始绝地反击了。
8.6万全球档案馆
06:43查看AI文稿AI文稿最近，华为发布了一个新东西掏定律报道，原文是这么写的，什么是掏定律？什么是逻辑折叠？什么是摩尔定律？ 感觉很牛，但有点难懂，以及还有个更现实的问题，靠它，我们真的能绕过光刻机吗？对此，我没法下判断，这事还得交给时间看接下来的芯片表现， 但至少他到底是个傻，我们可以先了解个大概。为此，我做了点功课，也研究了华为何廷波的原始论文。当然，为了大白话科普，有些地方简化到了不太准确，真正的芯片要比这复杂一万倍。所以如果有补充，欢迎在评论区告诉我。一、摩尔定律不是科学定律，是产业共识。 要讲清楚掏定律，得先讲清楚摩尔定律。为什么？因为摩尔定律走到尽头，才有掏定律登场。摩尔定律，它由英特尔创始人之一哥德摩尔提出，大意是芯片上的晶体管数量大约每两年翻一倍， 性能大幅提升的同时，价格也会骤降。但你可能不知道，摩尔定律并不是实验验证的科学定律，而是一个经验归纳，就像你发现隔壁孩子每年长高五厘米，未来几年大概也会这么长一样。既然只是经验归纳，凭什么能统治行业六十年？ 因为它降低了一样东西内耗成本。你想啊，如果没有摩尔定律，设计公司说我觉得明年密度能涨百分之五十，制造厂说我顶多做出百分之二十，设备商又说都不对，我估计是百分之二十五，结果就是设计出来的芯片制造厂造不出来。但有了摩尔定律，整个行业就有了共同预期， 晶体管数量会持续高速增长。于是设计公司、制造上、设备上按同一个节奏前进，内耗大幅减少。战略真正的价值是减少内耗。摩尔定律就是半导体过去最核心的战略。那实现这个战略的核心办法是什么？ 把晶体管做小，关键工具就是光刻机。但是这条路走到现在，好像到了头。什么意思？物理上到了极限，一个硅原子大约零点二，二纳米已经进入一纳米节点， 在这么小的尺度下，电子也不听话了，它会直接穿过晶体管的开关，让控制变得越来越难。经济上也到了极限。论文中有详细的描述，前沿芯片的设计预算已经超过每颗十亿美元， 而在最先进之城上，每晶体管成本已不再下降。于是行业陷入迷茫，晶体管不能再做小，我们接下来该往哪走？二、掏定律，不问还能做多，小问还能少？等多久？华为说，我有一个答案，掏定律用大白话翻译，就是靠缩短延迟来提升性能，而不再只是把晶体管做小。 什么意思？过去几十年，行业一直在做一件事，把晶体管做小。但把晶体管做小，其实不是目的，只是手段。晶体管变小，开关速度更快，信号距离更短，传输延迟更低，最后音响体验的不是小本身，而是延迟变低。所以，真正要优化的是计算系统里的各种延迟， 电路信号传播的延迟，数据从存储搬到计算单元的延迟，多颗芯片之间通信的延迟，每一个都是性能损耗。于是华为做了一件事，把分散在各层的延迟统一抽象成一个指标，涛就这么登场了。涛定律的核心目标就一个，压缩延迟 怎么做到？如果只看电路层有一个核心瓶颈叫 r c 延迟， r 是 电阻， c 是 电容，电阻是什么？电阻会阻碍电流，就像水管的粗细，会影响水流的快慢。水管越细，水越慢，电阻越大，电流也越难通过。电容是什么？ 电容会存电，就像水桶用来存水，信号传输的延迟，你就可以大概理解成把水桶接满水的等待时间。水管细，水桶大，延迟自然大。所以电路曾降低延迟办法很直接，要么降电阻，要么降电容。具体怎么做，华为的论文里给了一个核心方向，逻辑折叠。 三、逻辑折叠，把芯片从平房盖成楼房。什么是逻辑折叠？想象一座办公楼，如果整家公司的部门都挤在同一层，市场部找产品部，产品部找研发部，每次沟通都要穿过长长的走廊，时间全浪费在路上了。但如果换一种设计呢？ 市场部在一楼，产品部在二楼，研发部在三楼，原本上百米的横向距离只剩下十几米的楼梯，逻辑折叠就是这个思路。把原本平铺的电路叠起来，信号就不用横着跑马拉松，竖着走楼梯就行，路易短，电阻下降，并排不限，也少了， 延迟自然就压缩了。那这套方法效果怎么样？何丁波的论文里给了两个数字，密度提升百分之五十五，能效提升百分之四十一。这或许说明华为这条路已经走出了第一步，但华为的目标不止于此。二零三一年达到等效一点四纳米制成的水平。四等效一点四纳米不是物理尺寸，是综合水平。 什么是等效一点四纳米？具体说就是，在华为看来，我不一定非得把晶体管做到那么小，但通过逻辑折叠这些办法，我能让整体水平毕竟一点四纳米节点还是用办公楼。打比方， 传统路线是在一层楼里，把每间办公室越做越小，这样一层就能塞下更多人。但滔定律的路线，这办公室大小不变，但把办公楼从一层改成多层，同样是那块地，楼层高了，能用的房间反而更多。但要做到这一点并不容易，路上的拦路虎一个接一个。 第一个工具问题。今天芯片行业的设计软件大多还是平房时代的产物，软件默认你是在盖一层楼，现在你突然说我要盖大楼，机房、电梯、管道都要一起优化，原来的工具很多就不够用了。第二个工艺问题， 理论上能叠起来，不代表现实里能稳定量产。盖平房施工误差还好控制，但盖高楼难度陡增。更关键的是，楼盖高了，楼梯本身也要占地方。 芯片里的垂直互联结构不光占空间，还会带来额外的电阻电容，让制造更复杂，良率上不去，成本就高到没法商用。第三个能耗发热问题。 晶体管叠起来，单位面积的功耗和发热都会猛增，热散不出去，芯片就会过热降频。论文里有一句话特别有洞察，掏是时间定律，而不是交而定律说白了就是快不等于省电。 所以压缩延迟这件事，不能只看快不快，还要看值不值。如果为了求快把系统变成一个耗电怪兽，那商业上一样不成立。 所以你看这条路，真正的难点不在某一项技术，而是要重塑整条工程链。设计工具要重做，制造工艺要跟上，能耗要做平衡，连测试标准都可能要重写，不容易，二零三一年的目标，还需要华为一步一步去验证。最后回到大家最关心的那个问题，我们靠它真的能绕过光刻机吗？ 答案还不得而知。因为真正的商业世界，不是提出一个概念就等于赢了，你还要落地，要验证，要大面积推广，要看实际效果到底如何， 散热良率、软件生态等等，每一道坎背后都是海量的资金和工程师。在这些问题没解决之前，任何大获成功的结论都为时尚早。所以面对当下的争论，我们大可保持最大的理性和克制。 但路漫漫其修远兮，吾将上下而求索。祝福华为，关注刘润，降低商业的认知门槛！
401刘润
03:05查看AI文稿AI文稿华为今天发布的这个掏定律啊，小白听不懂很正常，太专业太深啊，搞个简化版的理解，你可以把这个芯片的引进，想象成快递公司之间的竞争啊。从前呢，有一家叫摩尔的快递公司，为了提高送货效率， 老板搞了一绝活啊，把快递员用缩小光线给缩小了啊，把派送的三轮车换成更小的电动车啊，同样一条街上就能塞下更多的快递员，带来的好处就是跑的更快了，员工吃的更少了，养员工的成本也更低了。 很多年来，这家公司就靠这一招，每隔几年就把员工缩小一号啊，生意红红火火玩到后来呢，缩小的游戏玩到了极致，这快递员呢，已经被缩到了原子级别啊，比如接近几纳米 啊。这时候呢，老板就遇到了两个巨大的鬼门关，一个呢叫物理极限，那快递员太小了，甚至能凭空穿墙，而且身子太弱，风一吹就散架，根本就没法好好工作。 另一个是经济成本，为了把人缩的更小，必须买全世界最贵啊，最稀缺的缩小光纤机，这设备呢，贵到把公司卖了都快买不起了 啊。就在大家都麻了爪的时候啊，隔壁的华为快递一拍大腿，想出了一个完全不同的思路，就说我们为什么非要跟把员工变小，而是看货物送到客户手里的速度有多快。 于是呢，华为就提出一个新赛道，叫做掏定律啊，它的核心呢，就不是在折腾员工的体型，而是优化整个派送系统和路线 啊，去压缩那个叫掏的时间长数的指标啊。简单来说呢，就是压缩信号在路上耽误的时间，为了实现这个目标呢，他们就玩起了空间魔法。第一个呢，是逻辑折叠，以前的仓库呢，是平铺在地面上的，你从 a 仓库走到 b 仓库要走好几公里 啊。现在呢，华为把仓库改成了立体高楼啊，甚至把空间折叠起来，让 a 和 b 紧挨着 啊。第二个呢，就是拓宽马路，取消红绿灯，让信号传输的速度飞起来。原来呢，你要绕十八弯的路啊，改成直达的，直到。 原来呢，你得过八道门，改成只过三道门啊！总结一句话就是，我不追求把员工啊，改成只过三道门啊！总结一句话就是我不追求把员工出门就能坐上超音速传送带 啊，直接把货送到目的地。所以这样一来，就不用最顶尖的缩小机器啊，也能达到甚至超越别人的送货效率 啊。目标呢，是到二零三一年，靠着这套空间折叠加超音速传输的创新系统，能把送货的总效率达到别人家把员工缩小到一点四纳米的同等水平 啊！这是一个非常宏大而且需要死磕的路线图。所以，当别人都在为如何把人变得更小而头疼，甚至停滞不前的时候啊，华为换了个赛道，直接去卷空间和速度的极限啊，就是所谓的你玩你的规则啊，我，我换条赛道。
7779桃小仙的碎碎念
09:10查看AI文稿AI文稿哈喽，大家好，欢迎收听我们的播客啊，今天我们要跟大家聊一聊华为的这个掏定律 到底带来了哪些技术突破，然后顺便我们也来聊一聊，这个所谓的掏定律和我们的半导体产业链到底有什么样的关系。嗯，那这个话题确实很有意思，那我们就开始吧，我们先来聊第一部分啊，就这个破局之要华为的这个掏定律的技术突破。 首先第一个问题啊，就是说这个所谓的掏定律，他到底是在一个什么样的背景之下被提出来的？就是半导体这个行业啊，一直都是按照这个摩尔定律在往前走啊，就是大家都在追求说我这个晶体管越做越小，然后我这个芯片的性能就可以翻倍， 但是呢，现在已经到了三纳米甚至两纳米，这个制成之后呢，就遇到了非常大的物理极限，就你这个晶体管再小的话，他就会出现这种量子碎穿，就是电子会直接穿墙而过， 你这个就没有办法控制了，听起来好像是技术发展卡住了。对，没错，而且你想再建一个三纳米的这种精原厂，投资都是在两百亿美元以上， 然后研发的费用也是水涨船高。同时呢，这个人工智能这个大模型，还有自动驾驶对算力的需求又是呈指数级的增长。所以在这种背景之下，华为就提出了这个新的定律，就是不再去拼这个尺寸， 而是从另外一个角度来提升芯片的性能。对，那你说这个所谓的掏定律，他到底心在什么地方呢？就是他其实是用时间缩微代替了这个传统的这种几何缩微， 就他不再去追求说我这个晶体管越做越小，而是说我怎么能够让这个信号在芯片里面跑的更快，哦，对，就是我同样的面积，我可以做更多的事情。 哦，这思路真挺挺巧妙的。对，然后他们还搞了这个逻辑折叠，就是把这个电路呢像折纸一样给他叠起来，这样的话就可以让这个信号少走很多路。同时呢，他们是从这个晶体管到这个芯片到这个系统各个层面都一起优化， 所以它是一个端到端的一个食言的一个极致的压缩。所以这就是为什么他们可以在同样的一个 工艺下面把这个芯片的性能和能效都提升一大截。哎，那我想知道就是这个掏定律提出来之后，在实际的产品当中到底取得了哪些成绩？就他们在这六年的时间里面已经量产了三百八十一款芯片。 哦，这些芯片呢覆盖了通信啊、智能终端啊、数据中心啊，还有这个车载电子啊等等各个领域，而且在这些领域里面都取得了非常不错的成绩。挺厉害，挺厉害，确实挺厉害，确实挺厉害。对，比如说他们的这个移动端的芯片， 用了这个逻辑折叠之后呢，这个晶体管的密度提升了百分之五十五，然后能效提升了百分之四十一。 他们今年秋天要出的这个新一代的麒麟芯片也会是完全使用这个新的架构，包括他们也有目标说在二零三一年要让这个高端的芯片能够达到一点四纳米的这种晶体管的密度， 那这就意味着什么呢？就是我们中国的这个半导体就可以逐渐的摆脱对这种顶尖的 euv 设备的一个依赖啊，对，就是一个换道超车的一个机会。然后我们接下来聊一聊这个产业革新， 就是这个掏定律跟我们整个这个半导体产业链到底有什么关系？ ok， 第一个问题就是这个新的定律到底是怎么改变了这个产业链的底层逻辑？就是原来这个半导体他一直都是靠这个 把晶体管做小吗？对，然后来推动这个性能的提升，但是现在这个物理极限已经快到了，你再做小的话就需要巨额的投资，而且 这个 euv 的 光刻机也不是谁都能买的起的，所以这就是一个很大的门槛，就是说传统的这种升级路线越来越难走。对，那现在这个韬定率就另辟蹊径，它是从这个信号的延迟下手，然后通过这个逻辑折叠啊，通过这个易购集成啊，让这个芯片 就算用的是老的制成，但依然可以有很高的性能。所以这个时候整个产业链的重心就 从这个拼制程就开始往拼架构、拼系统协调这方面去走了。那这个时候就不再是说你有最先进的工艺，你就可以称王了，那这个时候中国的这些厂商也有了更多的话语权。我，我其实特别想知道，就是这个韬定律到底在半导体的工艺路线和封装的方式上带来哪些新的变化？ 就是现在大家其实没有必要再去死磕这个三纳米、两纳米这种极限的工艺了，反而是像二十八纳米、十四纳米、七纳米这些成熟的制成，因为配合上了这个逻辑折叠和这个三维的集成， 反而焕发了新的生机，成为了一个新的宠儿。所以现在连封装都变得更重要了。没错没错，像二点五 d 封装、三维的堆叠，还有这个小芯片的这种架构，都成为了一个新的主流。 然后包括这个芯片之间的这个高速互联也变成了一个新的产业的高地，包括一些封测场也从这个单纯的封测变成了能够提供系统级的解决方案的这种 厂商了，所以就整个产业链的格局都发生了变化啊。那我觉得还有一个问题，就是这个掏定律出来之后，会对全球的半导体的格局和中国的产业地位会产生什么样的影响？就是这个掏定律，它其实是 让这个产业的格局从原来的大家都追一个最先进的制程，变成了现在的多轨竞争。 那这个时候呢？就像你说的，中国的话语权肯定是提升了，那标准和生态也会慢慢的往中国清洗，中国的企业是不是迎来了更多的机会？对，因为现在啊，不再是说只有你有最先进的工艺，你才能玩这个游戏了，现在就是说设计和系统集成的能力变得更重要了， 所以这就给了中国的这些厂商更多的参与的机会，包括一些小的公司也可以通过创新来 分得一杯羹，那这个时候大家的合作的方式也会变得更加的开放，那整个生态肯定也会更加的活跃。我们现在要聊的就是未来展望了，就这个滔定律到底会怎么重塑全球半导体的格局？这一波到底带来哪些大的变化？这个滔定律其实他是把这个行业的这个重心 从大家去追逐这种最顶尖的制成，又拉回到了大家去比拼这种系统架构的创新和这种软硬血统的能力。那现在就是说大家可以用这种成熟的工艺，然后通过一些架构的设计，通过一些封装的创新，也可以做出这种高性能的芯片。 那这个就不再是说只有那几家掌握了最顶尖的 euv 工艺的公司才可以站在这个舞台上，等于说这个格局一下子就多样化了。没错没错，就是原来可能就是大家都要去 呃台积电、三星、英特尔他们手里去抢这个最先进的产能嘛。那现在的话可能就是说中国的这些厂商可以通过自己的一些创新去打破这种限制，那包括像一些这种风测场和这种设计公司，他们也会有更多的话语权，那这个行业就会从一个单级 逐渐的走向多极，那中国在这个规则制定和产业生态的塑造上面的影响力肯定也是会大幅提升的。你觉得就现在这个套定律在推广的过程当中会遇到哪些比较难啃的骨头？ 就是现在目前这个主要还是在华为内部的一些芯片里面用的比较好嘛。那其他的厂商要真正的去 大规模的应用的话，还需要时间，那包括这个 e d a 工具的适配，包括一些标准的认证，包括这个产业链的上下游的系统 都要跟上，不然的话你很难去复制同样的效果，确实不只是技术本身的问题，没错没错，而且就是这个射频啊、模拟啊这一些领域对制程的要求还是很高的。那另外呢，就是说这个先进封装的这个量率啊、成本啊， 这个也一直是一个挑战，那现在就是说这个产业界还需要一点时间才能够真正的跟上这个节奏。你觉得就是未来这个套定律会在整个半导体行业里面会扮演一个什么样的角色？就我觉得他不光是给这个行业 开辟了一个新的方向，就是你不用再去死磕这个最顶尖的工艺了，那大家可以用更多的创新的手段来提升这个芯片的性能，那这个对于整个尤其是后摩尔时代的持续发展是非常有意义的，等于说给更多的玩家入场的机会了，没错没错没错， 对，然后包括就是这个也会推动这个全球的产业链的结构发生变化，就是会有更多的企业参与到这个高端芯片的赛道里面来，那 尤其是中国的厂商可以在这个规则制定和生态建设上面去发力。那如果这个国际上都认可了这个掏定律的话，那他很有可能会成为 半导体的一个新的标准，那就是会有很大的技术和生态的溢出效应。今天我们聊了很多关于这个华为的这个掏定律带来的一些技术的突破，以及对整个产业链的影响， 可以看出来这个新的定律确实给整个半导体行业带来了很多新的可能性。那至于说他能不能够真正的去重塑未来，可能还需要时间和整个产业的共同努力，那就是这一期播课的内容了，然后感谢大家的收听，咱们下期再见，拜拜。
726燝煜
01:07查看AI文稿AI文稿能想象吧，此刻你的手中紧握着上百亿个晶体管，答案就藏在这枚手机芯片里。指甲盖大小的龟片却容纳了超百亿个晶体管。晶体管尺寸越小，排布间距越近，数据处理便越快。 可如今，这种单纯缩小尺寸的方式已接近物理极限。华为的工程师跳出几何长度的束缚，转而寻找新的路径，时间微缩，这就是涛定律。 工程师采用逻辑折叠技术，把平面电路叠成立体，就像把平房盖成楼房，在两层之间加装高速电梯，既缩短了关键路径距离，也降低了关键路径。实验不是多个芯片的简单堆叠，就像氨基酸精 过有序折叠，才能构成具备生命活性的蛋白质芯片，通过逻辑折叠释放更多性能与功能。从尺寸够小到运行更快，工程师以最长的守候淬炼出最快的加速度。
15.4万人民日报
03:53
01:46查看AI文稿AI文稿华为发布的套定律到底是什么呢？在解释它之前，我们得先说一下芯片。对于芯片，很多人一直有一个误区，以为所谓的三纳米芯片就是把材料真正的切割到三纳米的大小。在过去呢，确实是这样，或者说差不多， 但实际上从七纳米芯片出来的时候，这个概念就已经被悄悄改变了。现在市面上所谓的两纳米、三纳米芯片，并不是指物理材料真的做到了这个尺寸， 而是等效于两纳米和三纳米。啥意思呢？就是说现在的两纳米芯片真实的大小可能是七纳米或者十四纳米， 只不过他用了一些技术手段，让这个七纳米的芯片的性能达到了两纳米的性能，然后告诉你这就是两纳米的芯片。 也就是说现在市面上两纳米和三纳米多指等效制成，而非物理尺寸真的做到了两纳米、三纳米，那区别在于你用什么寄出手段其做到这个等效。 那华为发布的半导体套件就可以理解为在半导体制成这件事上，他找到了不同于台积电或沟通的等效方式， 就好比我想更快的从 a 点到 b 点，那国外的做法呢，是缩短 a 和 b 之间的距离，那华为的方法呢，是加快 a 到 b 的 速度，两种方式呢都有效。那为什么华为要这样做呢？ 可能是受制于外部光刻机的技术壁垒，主流路径他走不通，只能另辟蹊径，至于能到达什么水平，就得看真实的产品出来以后才能做判断了。
65小坦克
13:05查看AI文稿AI文稿华为的滔定律是真技术，还是在画大饼？在五月二十五日的上海 sgs 大 会上，主导华为半导体业务的何庭博女士发表了题为半导体新路径，探索与实践的演讲，并发表了指导半导体产业发展的新原则滔定律。 很快，这件事就在全球刷屏，引发了全球媒体和网友的讨论。有人认为华为的滔定律是真技术，但也有人质疑华为是在画大饼。 那华为的韬定律究竟如何作为主做半导体内容的账号？今天我尽可能的和大家一一说明。 首先，我们先要搞明白华为的韬定律到底讲的是什么？在论文的招标部分给出了答案。以下为论文原文描述，六十年来，摩尔几何缩放定律推动了半导体技术的进步，然而这一行业规律已不再适用，单纯通过缩小尺寸获得的收益 趋于平稳。尖端设计芯片的预算超过十亿美元，而最先进制成节点的美金体管成本也已停止下降。这一观点主张采用一种新的缩放原则。掏缩放。这段描述有没有问题呢？完全没有问题！ 在过去半个世纪的半导体黄金时代里，传统的芯片升级迭代，其底层的商业驱动力和技术执行路径主要由摩尔定律和丹纳德缩放定律共同推进。 尔定律，简单来说就是让芯片内的晶体管数量每隔十八至二十四个月翻倍，让单个晶体管的成本不断下降，这是一条商业与制造维度的金科玉律。丹纳德缩放定律，简单来说就是当晶体管数量翻倍和尺寸缩小后，应该如何调整电压和电流， 才能让芯片性能飙升的同时不被烧毁？这是一条纯物理与工程维度疯了。因为在当时的九十纳米和六十五纳米时代， 传统的平面二 d 晶体管三极二氧化硅绝缘层已经被削薄到只有几个原子层的厚度。在这个微观尺度下，量子睡穿的现象开始爆发出现，也就是即便晶体管处在完全关闭的状态，电子也能通过三极，从而出现漏电的现象。 之后，行业选择使用 hank mandogay 来为之后的四十五纳米至二十五纳米制成续命由英特尔在四十五纳米节点首次引用，但到了二十二纳米节点之后，光靠换材料也压不住量子碎穿这个幽灵了。于是，二维平面晶体管时代结束，行业开始进入三 d 晶体管时代。 纷飞的工艺让摩尔定律续命到了三纳米节点，而未来 g a a 工艺也即将登上舞台。总而言之，摩尔定律靠着纷飞和 g a a a a 得以继续推进。但尺寸缩放带来的收益， 时至今日的编辑效应也确实是越来越明显。经常看我视频内容的朋友应该都知道，我过去经常和大家说 p p a c， 但现在包括台积电在内的金源厂也早已经不再提及 c 成本了。而从产业长远的发展角度来看，这个问题最终都会走入绝境，这是整个行业最终都会面对的问题。 所以何庭波女士对如今芯片产业的描述非常正确。既然此路不通，华为提出了掏定律，那么掏定律是如何破局的？ 原文的描述是，它定律不再以缩放晶体管为衡量标准，而是以时间本身作为技术进步的主要衡量标准。简单来说，摩尔定律也好，丹纳德缩放定律也罢，回到最终使用的产品角度来看，它们最终的目的都是为了提升性能。 比如更小的晶体管能提升性能，因为晶体管的开关速度更快，更密集的互联结构能优化性能，因为信号传输距离缩短，更高的集长度通过减少数据同样也能让传输变得更快。 所以，本质上来说，半导体的每一代技术进步都是在实现传输数据时间维度上的压缩，而掏定律就是认识到了这一点， 所以选择将压缩时间长数作为主要衡量标准，这就是掏定律解决的问题。为此，华为掏定律列出了一个公式，在芯片堆站的每一层定一个特征时间长数，掏，并将其缩短视为统一的优化目标。最终达到的目的就是晶体管开关的速度更快，电路中的传输路径更短， 芯片与内部存储读写更快，系统节点之间的传输也更快。总之，就是利用一切手段去缩短时间延迟来完成，让整个产品的性能提升，而不再纠结芯片中的晶体管的间距和密度。最终用户看到的不是某根线宽多少纳米，而是应用响应更快、吞吐更高、功耗更低。 那么这合理吗？合理，因为这其实也是全球半导体行业前进的方向。我们看今天的 ai 数据中心，就不是只看 g p o 和 c p o 这些单一的计算芯片，而是看七轨互联、 h b m 内存、供电、散热、封装接口的综合能力， 即便在华为的 cloud metrics 三八四超节点上也是相同的路线方向，所以华为掏定律的方向完全没有问题。 我接触到的行业人士和专业机构对华为掏定律的路径方向都是比较认可的。那么华为的掏定律是真技术吗？是不是新瓶装旧酒的伪创新呢？这也是网络上主要的质疑点。 华为的掏定律的论文我看下来整体表述了两个关键技术点，其中最主要的就是逻辑折叠，这也是网络上争议最大的地方。 华为的逻辑折叠，简单来说，如果传统芯片是平房，将芯片里的所有电路平铺，那么华为的逻辑折叠就是把平房变成楼房， 通过极高精度的混合键合和规通孔技术，将数字模拟存储电路分布在垂直堆叠的多个活性层上。这里就存在巨大的争议了。有部分朋友认为这和其他金源厂使用的技术相同，比如台积电的 so i c 和英特尔 forwards direct 三 d， 很多朋友还拿出了 a m d 三 d 微 catch 作为实际案例，但其实这里有很明显的误解， 台积电的 soic 是 目前半导体行业最前沿的前道三 d 芯片堆叠技术之一，它最大的技术特征是采用了无凸块的混合键合工艺，实现了芯片与芯片之间几乎原子级的垂直连接。通过台积电官网的这张图， 能看到图里的技术描述和华为的逻辑折叠实现的目的非常接近，也使用到了超细间距的混合键合和硅通孔工艺。 amd 三 d 微 catch 使用的就是台积电的四 o i c 堆叠技术，但 amd 只是在原本的 cpu 核心上方垂直叠了一块六十四兆的 sran l 三缓存芯片，本质上还是属于芯片到芯片的堆叠， 把两个原本独立设计、功能完整的芯片堆叠在一起，但华为的逻辑折叠难度要大得多。逻辑折叠并不是简单的将两颗芯片堆叠在一起， 而是在开始设计芯片的时候，首先将芯片的数字模拟以及存储电路重新分配至垂直堆叠的各个有源层中。以 就是说不是简简单单的只把 sram 分 离出去，而是可能将芯片上的单元模块重新设计到芯片上下层，然后再将上下层或多成芯片进行重新布线后堆叠起来。举几个例子，英特尔的 auto lake 使用的是 folio 三 d 技术，把 compute tail 和其他不同的模块 tail 垂直堆叠在同一块基底层。 amd 的 三 d vatch 是把 l 三缓存芯片贴在 cpu 芯片上方，它们在设计阶段，每一个被堆叠的模块儿都是独立且完整的 ip 模块儿，此时各自内部的电路都已经闭合，然后使用相应的技术进行堆叠，这叫代 to 代或者是 brock to brock。 而华为的逻辑折叠不是只把 sran 叠在 cpu 上，而可能是先把整个芯片的模块都打散，然后分别放置在上程晶源和下程晶源。在逻辑和设计层面，先实现的是 c l to c l， 然后再使用到 d to d 或者是 block to block， 将上程晶源和下程晶源堆叠在一起， 而且键合的精度要高得多。知名的半导体媒体 sami analysis 指出，华为在混合键合技术上超越了当前所有的竞争对手。 所以严格来说，华为的逻辑折叠本质上是在追求制造三 d i c， 而不是只在三 d 封装上做文章。论文中，华为也将逻辑折叠定义为一种设计方法论。关于这一点，我接触到的行业人士和研究机构也都几乎认同了这一点。 比如博恩斯坦的第二个关于华为掏定律的研报，也是几乎和我上述的观点相同。那类似华为逻辑折叠的三 d i c 方案，行业中有人提出过吗？ 从宽泛的理论上来说是有的。比如在图像传感器领域，三 d i c 已经大规模量产了，也就是我们熟知的堆站式传感器，把电路层从像素单独拿出来，挪到像素层的正下方，形成垂直堆叠，两层金元做完后再通过规通孔进行带凸带的贴合。 在纯属芯片领域，三 d i c。 也做得非常成熟，比如使用混合建核的三 d n d 和 h b m 内存。但类似于华为这样的在手机 soc 上进行逻辑折叠的三 d i c 方案，目前全球还没有量产的案例，甚至说，这是一条行业内目前几乎没人敢碰的路。为什么？ 因为实在是太难了。这种三 d i c sell to sell 的 方案会给设计工具链和工程带来毁灭性的地狱级难度，甚至在某种层面上是无解的。 首先，传统 e d a。 工具只能计算平面的时序，而华为这种三 d i c 需要同时计算三维空间的时序，所以需要一款专门适配的三 d e d a 设计工具，这也是论文中提到的观点。 其次是散热，之前举例过的 amd 三 d v catch 就 出现过严重的积热现象，甚至在二零二三年还爆发了烧毁门，出现主板和 cpu 双双物理超度的事件， 主要就是因为硅的导热率不高，导致芯片内部热量堆积，而手机上的问题更严重。手机是无风扇的被动散热，如果用这种极其复杂的逻辑折叠放在手机上，那芯片的积热可能会非常恐怖。 最后就是成本，手机 soc 出货量以一颗计算，就算解决了逻辑折叠的设计问题，还要面对后续多层晶圆的混合结合问题， 而这种工艺在行业中的成本本身就很高，再考虑到生产量率，这在商业中就显得非常不划算。而台积电的 so i c 目前的实际量产案例全部集中在高性能计算和数据中心领域， 比如 amd 的 桌面处理器七八零零叉三 d 等等。所以目前手机旗舰芯片所使用的封装绝大多数属于厚到二点五 d 三 d 封装，主要也就是台积电的 intel p o p， 也就是将低 ram 内存颗粒堆叠在 soc 上方。 这也说明行业目前不会有人跟进华为的这条路线，因为台积电、三星、英特尔他们没有技术限制，所以依然还是会延续自己稳定的发展路径，毕竟华为选择走上这条路是 伴随着额外的限制，无法使用最先进的光刻设备。但这并不能否认华为的逻辑折叠，因为这条路整个行业迟早会走到。综上所述，我认为华为起初会相对保守，毕竟需要综合考虑量率和成本等问题， 这也在论文中有所体现。论文中的原文是逻辑折叠技术在麒麟二零二六系统中的实现方案，刻意保持保守，折叠工艺仅选择性的应用于关键路径，而非整个设计。或许是使用类似 m d 三 d v catch 的 形式，又或者是上下两层金元的制成并不相同等等， 这些都需要等到搭载二零二六款麒麟芯片的产品上市后我们再做评判。不过这也回应了质疑华为逻辑折叠只是画饼的质疑。 另外，三 d e d a。 华大九天也有了进展，而且国内首条八英寸金刚石热成片生产线也正式投产。这些都暗示了党在华为逻辑折叠方案的阻碍，中国科技产业正在从多方面补全。 而如果华为真的在今年二零二六年开始量产，那么这就是全球第一款三 d i c。 手机逻辑芯片，并且还是全球第一款使用混合键合工艺的手机 s o c。 芯片。毕竟能把键距做到一点五微米级别的逻辑折叠，并在手机 s o c。 上量产，这本身就是世界级的工程奇迹， 这将立好中国大陆的经原代工 e d a 前端封装制造设备等。另外，韬定律除了逻辑折叠技术外，还重点介绍了其他几项核心技术方案，比如 unify bus、 统一总线架构、高密度光互联节点引擎、 high one 等等。简而言之，华为就是在晶体管、电路、芯片系统这四个层级，把缩短时间延迟当成了统一的 kpi。 从广义的技术分类和最终达成的效果来看， 华为的韬定率也是一种超越摩尔的落地范式。大家的终点站其实都是一样的，只是华为更符合自身条件和东方色彩，同样都是强调不再单纯依赖微缩晶体管尺寸，而是通过系统集成、三 d 封装、新材料价格优化等手段，继续提升芯片的整体性能和价值。 双方都不再死磕线宽做到几纳米，而是追求怎么让整个系统运行的更快。欧盟官方联合 it r s i r d s 发布的路线图 也是走向晶体管和电路级别的三维垂直重组。西方行业巨头把技术终点站设在了二零三一年至二零三四年，而 华为是提早五年去硬啃这块骨头。对华为而言，在先进光刻设备受限叠加几何路线建顶，跳出对传统工艺节点的依赖，重构底层技术、眼睛逻辑。这个路线是正确的， 但我们也要保持科学的清醒，我们要正视差距和产业发展的客观事实，我们还是需要先进的半导体设备，产业的最底层还是需要持续的更新迭代。麒麟二零二六上实现了晶体管密度跃升，可能不是因为光刻机突然进步了，而可能是因为计算方式改变了。 但不管如何，这远比坐以待毙要好的多。就像论文里最后描述的那样，许多问题仍未得到解答，没有任何一个组织能够独自解决这些问题。工具链、标准、精准测试、设备物理特性以及经济模型都需要来自任何一家公司之外的贡献。 因此，本报告既是一份来自该领域的报告，也是一份邀请未来的路线图，充满挑战，但方向明确无误。 好了，这里是专注半导体、 ai 消费电子的洋洋，你好 o r z 我 在往期节目中分享了很多关于芯片半导体的内容，包括 e u v 光科技的光源、 日本半导体是否能再次崛起以及 ai 超级周期分析，还有 h b m 的 科普视频等，感兴趣的朋友可以到我的空间查看。而如果你想更早一步的看到未来，也别忘了关注我，我们下期视频再见！
893阳阳你好ORZ
