华为韬定律应用需要电子纸吗
各位，刷了一天的华为掏定律了吧，是不是怎么都没听明白？我来给你们讲明白，这是足以载入史册的大事，他让摩尔定律彻底失效，他是来代替摩尔定律的，并且让光刻机彻底成为过去， 就像我们用新能源车啊，换道超车的燃油车一样，华为的韬定律啊，可以让我们彻底摆脱光科技。注意啊，不是追上，不是自己造出来，是可以彻底摆脱。 二零二六年五月二十五号啊，上海，在全球半导体界最权威的 i e e 国际电路系统研发会上， 何庭波站在台上啊，当着全世界顶尖的芯片科学家和工程师正式发表了滔天律。这不是什么新的芯片型号啊，也不是某个技术突破，而是一整套指导未来半导体产业发展的新规则。 这是中国第一次在全球半导体领域提出了属于自己的能引领整个行业的底层理论。哎，在这之前，我们不是一直都有摩尔定律吗？没错，摩尔定律统治了半导体行业整整六十年。 他说的很简单，集成电路上的金管体数量大约每两年翻一翻，那换句话说啊，芯片的性能每隔两年就能翻一倍。但过去这六十年，整个世界的科技进步 本质上都是在吃摩尔定律的红利。从最早的大哥大到现在的智能手机，从笨重的台式机到能跑大模型的 ai 服务器，所有的一切都建立在把晶体管越做越小的这个技术上。但是现在这条路啊， 走不动了，不是人类不想继续做小，而是物理学他不允许了。现在最先进的三纳米制成晶体管的尺寸啊，已经小到了只有十几个硅原子那么宽，那再往下缩呀，电子就会开始穿墙，也就是量子碎穿效应， 他会不受控制的从晶体管的一边跑到另一边，让芯片彻底失灵，这是硬限制，谁也绕不过去。 那么还有一个更现实的问题啊，就是钱，那建一条三纳米的芯片生产线需要将近两百亿美元， 那折合成人民币，那也是超过一千四百亿。全球能掏得起这个钱的，还能玩的转的，场上恐怕一只手都数了过来。而且越往下走，成本涨的越快，性能却提升的越来越慢。 现在从三纳米，三纳米啊走到两纳米，性能可能只提升了百分之十到百分之十五， 成本却要翻一倍。一边是 ai 大 模型自动驾驶对算力的需求在指数级的爆炸，一边是传统的小路下，已经走到了死胡同。这个巨大的剪刀差，就是整个半导体行业现在面临的最大危机， 全世界都在找新的出路。有人说啊，搞量子计算，有人说搞碳基芯片，但这些都还太遥远，远水解不了近渴。而华为用了整整六年的时间，悄悄走出了一条完全不同的路，这就是滔天律。很多人看不懂 这个定律啊，觉得他很玄乎，其实他的核心逻辑啊，特别简单一句话就能说明白啊，以前我们是靠把晶体管做小来提升性能，现在呢，我们不靠这个了，我们靠让信号跑得更快来提升性能。摩尔定律的核心啊，是几何缩微， 也就是空间上的缩微，也就是时间上的压缩。你可以这么理解啊，以前我们盖房子啊， 为了住更多的人，就把每个房间越做越小，越盖越密，但房间小到一定的程度，人就住不进去了。现在华为换了个思路，房间大小不变，但我把原来平铺的房子改成了复式楼、小高层，然后把里面的走廊、楼梯全部优化， 让每个人从家里到公司的时间比原来还要短。这样一来啊，虽然每个房间的大小没变，但整个小区能住的人更多了，通行效率也更高了。 华为把这个技术啊叫做逻辑折叠，就是把原来平铺在一个平面上的电路分层堆叠起来，变成立体结构。哎，这样一来，信号从晶体管 到另一个晶体管的距离就大大缩短，信号跑的时间越短，芯片的性能就越强，功耗也就越低。而且最关键的是，这条路他没有物理极限，只要我们能不断的优化电路布局，不断压缩信号传播的时间， 芯片的性能就能一直提升下去。这不是什么纸上谈兵的理论啊。何庭波在发布会上说了一个非常震撼的数字，过去六年，华为已经基于掏定律的思路， 成功设计并量产了三百八十一款芯片。这些芯片啊，覆盖了通信终端、车载、 ai 计算等几乎所有领域， 早就已经在我们身边默默运行了。这才是最可怕的地方，别人还在实验室里摸索的时候，华为已经把这条路给走通了， 并且用了六年的时间，用几百款芯片的量产验证了它的可行性和可能性。更让人期待的是啊，今年秋天，华为就要发布全新一代的麒麟旗舰芯片，这款芯片将是第一款完整采用逻辑折叠技术的手机芯片。 按照华为的数据啊，在相同层下，逻辑折叠技术能让晶体管密度提升百分之五十五，能有效提升能效提升百分之四十一。也就是说啊，不用等到什么更先进的制成，我们现在就能用成熟的工艺 做出呃，接近甚至超过先进制成水平的芯片。华为呢，还给出了一个明确的时间表， 到二零三一年啊，基于啊韬定律的高效高端芯片，等效晶体管密度将达到一点四纳米之成的同等水平。这意味着什么？意味着我们彻底摆脱了对高端光刻机的依赖。 那别人掐我们脖子的那个最关键的地方，被华为用一种完全不同的方式给绕了过去。以前别人说啊，不给你 uv 光刻机，你就做不出先进芯片。 现在华为啊说，没关系，我不用你的先进制程技术，我用我的时间缩微技术，一样能做出同样性能的芯片。这才是掏定律真正的意义所在， 它不仅为全球半导体行业啊找到了一条突破摩尔定律极限的新道路，更重要的是啊， 他让中国半导体产业第一次从技术跟随者变成了规则的制定者。那过去六十年啊，我们一直跟着别人的规则走，别人说要做小，我们就跟着做小，别人定的志成路线，我们就只能跟着追，别人掐你脖子，你就只能被动挨打。 但现在不一样了，我们有自己的理论，自己的路线，自己的规则，以后全球半导体行业的发展将有两条路可以走， 一条是摩尔定律的老路，一条是华为韬定律的新路。而且随着时间的推移啊，韬定律这条路会越走越宽，因为他没有物理极限， 成本也更低啊，更适合大规模推广。今天这个日子啊，值得我们所有人记住。他不是一个普通的技术发布会， 而是中国科技崛起的一个里程碑，他告诉全世界，中国人不仅能跟上世界科技的步伐，还能引领世界科技的未来，加油！
粉丝1.0万获赞12.8万
相关视频
05:24查看AI文稿AI文稿华为发布的掏定律到底是个啥？打鸡血的人太多了啊，这事其实还是得理性看待啊，不要过度神话。还有很多人搞不明白，掏定律和先进封装到底是个啥区别啊？都跑到我前两天发的先进封装那个视频底下评论这个事情，今天给大家来分析分析这两者的区别，以及掏定律到底是个啥。 先说说掏是什么？掏是希腊字母，在电路里面叫时间长数啊，他描述的是信号从一个地方传到另外一个地方，花了多少时间。 打个比方啊，把电流想象成水流，那么芯片呢，就是一座城市的水网。摩尔定律做的事情呢，就是不断的把水管做细，把水泵做密啊，在更小的空间里面塞更多东西。 而掏定律做的事情，就重新设计整个城市的供水系统，让水不再走远路啊，不用等红绿灯，不用在管道里面排队。掏越小，水从水源到用户的时间就越短，整座城市的运转效率就越高。 芯片同理，掏越小，信号传输就越快，芯片的实际性能就越强。那怎么才能让掏变小呢？行业里面其实已经有了三层的思路，但各有不同。 第一层就是先进封装，或者叫三 d 堆叠啊，这个说白了，就把原来分散在城市各处的泵站啊，水库、进水厂，直接盖到一栋楼里面，水不用再跑半个城了，楼上楼下就能搞定 啊。台积电的 cos 啊，英伟达用的 hbm 的 封装都是这个思路，让内存和计算单元贴在一起啊，物理距离短了，它自然也就降了。但注意啊，这只是缩短了距离，水还是要流动的啊，只是少留了一段路而已。 第二层就是海力士主导的方向，叫 hbm， 把内存的芯片像千层蛋糕一样垂直的叠起来，这就等于把单一的水库啊，修成了摩天修水塔， 容量巨大，水压极高，出水极快。那么海力士呢，最新还推出了一个新的方向，叫 i h b m， 就是 把存储的底座用逻辑芯片的工艺来做， 相当于在水库的底部啊，直接建了一个小型的水处理厂，水不用送出去，就做一个初步的处理。这条路很猛，但它本质上还是让必须流的水啊，流的更快而已。第三层才是华为套定率真想做的事情。现在的芯片里面啊，最大的浪费呢，不是计算慢，而是数据的搬运， ai 大 模型跑一次推理超过百分之八十的能耗，花在把数据从内存搬到计算单元啊。再然后呢，再从计算单元搬回到内存， 就像一座城市，大部分的能源不是花在用水上面，而是花在运水的路上。华为的逻辑折叠技术就直接在芯片的内部盖摩天大楼啊，这次说的逻辑折叠，就是把关联度高的电路上下把它堆叠起来啊，原本相距一毫米的晶体管， 那么叠起来之后呢，距离就足够近了。这不是先进封装啊，先进封装是把不同的芯片拼在一起，记住啊，是不同的芯片拼在一起啊，逻辑折叠是把同一个芯片内部的计算逻辑分层重构啊。华为还做了四件事情，让这个体系闭环能够运转起来啊。第一个就局部数据滞留， 这就像每个小区有自己的小水池啊，常用户呢，就近取水，不用每次都从总的水库去调度。第二个呢，就减少全区的同步啊，不让全城统一调水，改成了分区自治啊，一个小区堵了不影响到别处。第三个叫重构计算图， 重新规划水流路径啊，哪条路最短走哪条，提前预判需求啊，提前调水。第四个就动态任务调度啊，根据实时需求决定谁来供水啊，什么时候供，先供给谁。 这四件事情加在一起啊，不是修管道，不是修水库啊，是重新设计了整座城市的供水逻辑。说到这个，提醒一下大家啊，理性看待，不要过度。神话涛定律并没有发明什么新的物理方程，他既不是相融啊，信息理论那样的数字革命啊，也不是摩尔定律那样的产业级的预测工具， 它更像是把行业里面已经分散存在的优化方向，比如说先进封装呀，存算一体呀，异步计算呀，算子融合啊，统一到一个框架底下，用降低时间长数这个核心指标来统领大局。 本质上它是一套统一的认知框架啊，不是颠覆性的科学发现。华为自己也承认啊，这条路至少还得走个几天时间，目前只是起步阶段。外媒也有质疑说啊，堆叠设计确实提升了密度，但是真正的一点四纳米需要解决的良率问题，功率问题，散热问题，华为并没有全部解决。 这个质疑是合理的，也是健康的。那问题来了，这些是国际大厂不也在做吗？啊？为什么是华为提出来？没错，因为它的 nv 令可在降低 gpu 之间的通信的套 啊， google 和 mate 在 大规模的集群调度上面走在最前面啊。台积电和三星在先进封装和制程上面领先全球，英特尔在单芯片的架构上积累深厚， 但他们有个共同的特点，就是他们自己只擅长于自己内层。英伟达不管操作系统怎么写啊，台积电不管 ai 框架怎么调度，海力士更不管 ai 框架怎么调度了，对吧？这是全方位分工的正常状态啊！华为的独到之处就是他是被逼出来的，因为用不上台积电的三纳米 啊，华为如果只做单点优化，根本追不上来。所以华为必须把芯片设计、编程、 ai 框架、操作系统、高速互联、先进封装啊，这些自己都捏到自己的身边，每一层都往死里掏，才能用成熟制程去追平先进制程的性能。 放眼全球，谁能把这所有的系统啊都全部打通呢啊，除了华为，我感觉几乎没有第二家。这就是华为提出套定律最核心底气， 他的全站能力，让他可以站在系统大局的高度啊，看见单点公司看不见的大局优化空间啊！检验这一套答案的唯一标准，就是今年秋天那个搭载逻辑折叠技术的新麒麟芯片啊，到时候是骡子是马跑起来才知道。
904Boss老白
03:46查看AI文稿AI文稿华为提出的掏定律并不是一个物理公式，而是一套全新的芯片设计哲学。它巧妙地绕开了把零件做的更小的这条拥挤的赛道，改用让信号跑得更快这个思路来提升性能。 为了帮大家轻松地理解，我用一套城市的交通比喻来拆解这个思路。第一个，什么是掏定律？ 如果把芯片比作成一座超大型的城市，过去的思路是拼命的拓宽马路，缩小汽车，汽车也就是芯片里面的晶体管， 但是这已经达到了物理极限了。华为的策略并不是改造车，而是改造交通。摩尔定律的旧思路是把汽车做小，把单车道变成八车道，但修路的成本极高，而且路不可能无限拓宽。 那么掏定律的这个新思路就是不是拓宽马路，而是取消红绿灯，把弯曲的街道拉直，甚至修建高架桥和地下隧道让车，也就是芯片里面的信号能走直线，瞬间达到目的地。 这个新定律的核心是通过逻辑折叠的技术，缩短信号传输的路径和时间，就像把一张 a 四纸上的对角线的两点，通过对折让他们直接贴在一起， 距离就几乎为零。第二个，他要破解是什么难点？传统芯片制造卡脖子主要是卡在光刻机上面，这相当于要在一个米粒上面刻出几亿个复杂的图案， 物理极限。现在的晶体管已经小到接近原子级别，再小电子就会穿墙，芯片逻辑就会混乱成本黑洞及纳米尺寸的雕刻需要极紫外观刻机， 一台几十亿人民币，一条产线就是几百个亿。掏定律就是为了解决这个，我不需要再去挑战原子级别的雕刻精度了。华为计划是在二零三一年用现有的成熟工艺，通过这种折叠和优化设计，相当于做出来的一点四纳米的性能的芯片，所以这个是非常非常厉害的一个思路啊。 那么这里就带来了一个问题，华为发布的这个韬物定律，那么台积电和荷兰的光刻机制造商会瑟瑟发抖吗？短期来看，非但不会，反而是验证了他们的护城河之深，但长期来看，这对传统赛道是构成了降维打击的威胁， 台积电不光是不发抖，但是会明显的感觉到压力。华为的现状是，目前的技术的指标依然比台积电的三纳米工艺还是要低的，且华为提到了一点四纳米的目标，在时间上比台积电晚了要三年，台积电靠物理尺寸硬钢依然是领先的。 再一个就是威胁，华为是用软的架构去创新，去补硬的设备短板，如果这条路跑了通，意味着未来的芯片竞争不再是为制造论，华为也可能在未来三年后就不用那么贵的设备就能制造出性能相当的产品，这块削弱台积电靠砸钱买新设备建立的优势。 另外一个就是荷兰的光刻机制造猪头它就有点麻了，但不至于发抖。炫耀式荷兰光刻机制造上之所以牛，是因为摩尔定律 离不开它的极致外观客机。而华为的韬定率本质上就是要绕过荷兰光刻机制造商的最先进的 euv 设备，用普通设备也能做出好东西， 对荷兰光刻机制造商就产生了商业逻辑的挑战，如果行业里面都学华为，那么大家就可能不买荷兰光刻机制造商的昂贵的设备了，转而用其他的成熟的机型适配华为的设计思路。这虽然动不了荷兰光刻机制造商的根，但是能啃掉它最粗的那根枝。 所以总结一下就是，这更像是华为是在围追堵截中华通了一条虽然现在看着很窄，但是一条宽阔了通往未来的隧道， 台机电和荷兰光刻机制造商如果轻视，那么未来很可能就被抄了后路。如果正视，那就要想办法把物理工艺造的更便宜更极致，或者以往这个思路上面靠，那么才有可能不惧华为的威胁。
29老王想说
01:22查看AI文稿AI文稿颠覆行业，华为发布滔定律，芯片发展不再只靠几尺寸五月二十五日，华为在 r e e e 二零二六国际学术会议上，正式对外发布全新的半导体底层规则滔定律，并向全球完整公开相关论文。消息出，整个科技圈炸锅。自一九六五年摩尔定律诞生以来，全 研究芯片的发展始终靠缩小物理尺寸迭代，从微米走到如今的三纳米、两纳米。但现在工艺已逼近物理极限，漏电、发热、信号延迟等难题频发，单纯压缩尺寸再也难突破性能瓶颈。而韬定力另辟径，提出用时间微缩替代几何微缩，通过压缩信号传输实验优化持续效率，提升芯片的性能， 不必死磕极致的制程，也能实现算力飞跃，为半导体行业开辟出新赛道。不少人好奇，这么关键的底层规律，为啥不申请专利？其实答案很明确，根据专利的相关规定，自然原理、工程规律、基础法则、公式都不在专利保护范围内。 这里基础理论属于全人类共有之师，就像摩尔定律、热力学定律一样，任何企业都无法独占。不过大家不用疑惑，底层规则虽公开，但依靠韬定律衍生出的逻辑折叠、高速互联、芯片架构等落地技术，华为早已完成全面的专利布局， 参考英特尔、台积电的模式，基础理论开放共享，核心应用技术牢牢掌握在自己手中。华为这套理论开放、技术自研的布局实在高明。你觉得韬定律会给国产芯片带来多大的改变？评论区聊聊你的看法。
40文哥说知产
13:07查看AI文稿AI文稿华为为什么要公开掏定律？自己藏起来闷声发大财不好吗？放出来不怕同行抄袭吗？如果你能回答这个问题，那说明你真正看懂了掏定律。这两天，互联网上关于掏定律的解读和质疑层出不穷， 但你有没有想过，过去六年，华为基于该定律已经造出了三百八十一款芯片，预计到二零三一年，基于该定律的高端芯片晶体管密度将达到一点四纳米制成的同等水平。 既然掏定律那么厉害，华为捏在手里搞垄断多挣钱啊。况且华为又不是上市公司，不需要炒概念、推股价，核心技术握在自己手里，未来反向制裁那些巨头，难道不香吗？ 要回答这些问题，我们需要追本溯源，从先进制程开始理解。把一块芯片放大五十万倍，你就能看到它的基本结构组成晶体管的原极、漏极和扇极。 上面的扇极是开关，负责控制电流，从原极流向漏极，有电流时就是一，无电流时就是零，而这个原极到漏极的距离，差不多等于作为开关的扇极的长度。 早期我们想升级制造工艺，把这个晶体管弄小一点，最主要的手段就是缩小原极和漏极之间的距离， 这样晶体管就会变小，单位面积上就能塞进更多的晶体管，芯片的性能就会更强。所以，传统意义上的芯片制成，说多少纳米多少微米，就是用上面那个单极长度来指代。比如一九七二年的英特尔八千零八 晶体管，炸极长十微米，所以它的制成就是十微米。行业一般把十四纳米级以下化为先进制成，主攻消费电子 ai 高端算力芯片，追求极致性能。 十四纳米以上为成熟制成，多用于家电、汽车、电子公控。顺着这个逻辑，你会发现一个很朴素的规律， 只要晶体管做的越小，同样大的芯片里就能装下更多晶体管。而晶体管装的越多，芯片性能就越强。芯片性能越强，电子产品就越受欢迎。厂家就生产的越多，生产的越多，单个芯片的生产成本就摊薄了，电子产品也会越来越便宜。 这个规律在过去半个多世纪里，几乎像圣经一样统治着整个半导体行业，他就是著名的摩尔定律。一九六五年，因特尔创始人戈登摩尔预言，集成电路上可容纳的晶体管数目，大约每十八到二十四个月就会翻一翻。 简单来说，就是芯片性能每隔两年翻一倍，同时成本下降一半。过去六十多年，整个数字世界就是踩着这条定律的油门狂奔起来的。 你的手机从砖头变成掌上电脑，电脑从庞然大物塞进信封，背后全是摩尔定律在撑腰。但问题来了，这个油门能一直踩下去吗？ 这个问题的答案恰恰就藏在摩尔定律本身，它不是一条物理定律，而是一份对技术进度的预期，而所有预期都有保质期。 过去几十年，全球所有芯片巨头都在摩尔定律的指引下，砸天价，资金升级光刻机，拼命缩小山脊长度，不断挤压筋体管尺寸。 从最初十微米的老旧芯片，一路卷到七纳米、五纳米，再到如今量产的三纳米。但如今，这条走了五十年的路，终究还是撞到了南墙。要理解这堵墙，我们得先回到那个筋体管开关上。山脊就像个开关， 关着就是零，开着就是一。但当这个开关薄到只有几个原子那么厚的时候，一个诡异的现象出现了，你明明把它关了，电子还是会像幽灵一样， 直接从山极穿墙到漏极去，导致芯片分不清零和一计算逻辑直接崩坏，这就是量子碎穿效应。 但困住摩尔定律的，除了物理学上的南墙，还有经济学上的账单。一座七纳米工厂造价上百亿美元，五纳米工厂接近两百亿美元，到了三纳米，直接标向三百亿美元。 更为致命的是，靠砸钱换来的性能提升幅度却越来越小了。过去投一块钱能换十块钱的性能，现在投一百块可能只换来五毛钱的提升。对于像台积电、三星这样的金源厂巨头来说，再继续信仰摩尔定律就要破产了。 一边是牢不可破的物理枷锁，一边是无法承受的经济之商。二者合力，把全球芯片行业拖入了死循环，继续死守摩尔定律，硬卷传统先进制程， 只能无止境烧钱，最终亏损收场。可一旦停下制成迭代的脚步，行业技术就彻底停滞，所有终端产品都会失去核心竞争力。所有人都在发问，摩尔定律走到末日之后，我们该往哪走？ 二零二六年五月二十五日，华为公司董事、半导体业务部总裁何廷波在上海国际电路与系统研讨会上，正式提出了掏定律这个概念。 同一天，他还同步发布了一篇配套论文多层电子系统的时间缩放理论作为完整的技术支撑，读完论文后你会发现，理解起来根本不难掏。 希腊字母套的音译在物理学里代表时间长数，用来衡量一个系统反应的快慢。在半导体里，它代表信号在芯片里从一个地方跑到另一个地方所需要的时间。信号跑得越快，套值越小，就意味着运算越快，芯片能效越高。 过去摩尔定律降低套的办法是把晶体管做的更小，这样走线就能更密，电信号不用跑太远，填值自然就小了。 华为提出了个新想法，不再死磕把芯片零件做更小，而是想办法优化电路，缩短信号传输的时间，用提速省时间代替缩小体积省时间，这就何庭波提出的时间缩微。 而要实现时间缩微的理论效果，就需要逻辑折叠的物理办法。传统芯片的电路布局是二维平面上的， 信号在平面上左冲右突，很多时间花都在了走线上。华为换了个办法，把电路布局从一层楼扩展成多层楼，把原本需要长距离横向走线的关键路径折起来，纵向叠放， 通过改变空间拓普关系，大幅缩短信号传播的物理距离，这就是逻辑折叠，但它只是一个关键抓手。 从华为此前公布的技术路线图来看，韬定律构建了一个贯穿器件电路芯片系统的四层优化体系， 以系统性降低韬为核心目标，实现半导体性能的提升。这就像是为了提高通行效率，不去扩建道路，而是想办法优化红绿灯、设置潮汐车道、加修高架和地下通道，车速自然就提上来了。 搞懂了掏定律再来回答那个问题就简单多了。华为为什么要公开掏定律？自己藏起来闷声发大财不好吗？ 在由英特尔提出的摩尔定律旧赛道上，赛道边界七纳米、五纳米、三纳米和裁判权光刻机、 eda 工具制成标准被阿斯麦、 台积电、英特尔等巨头牢牢把持，强如华为也只能在别人的规则里拼命奔跑，还随时可能被踢出赛道。 而滔定律是全球半导体行业第一条由中国企业定义的产业引进定律。而一个新标准要想成为行业共识甚至国际标准，最怕的就是只有一个人在玩。 华为公开滔定律就是在向全行业喊话，别在摩尔定律的泥潭里内卷了，这里有一条新路， 当越来越多的大学研究机构、芯片商、系统厂商开始使用滔直来评估性能， 基于逻辑折叠思想来设计产品时，越来越多人抄袭时，华为手握核心专利底层架构工程解决方案，它的市场空间和先发优势就是全球级别的。 再说一个更深层次的考量，华为的芯片部门海思在行业里本质上是 fiboos 公司， less 这个词尾是没有的意思。 所以说 fabless 公司就是指不卖设备，不建工厂，不产金源。那他们负责什么呢？只负责架构设计、电路设计、算法、 ip 核和产品定义。 所以即便强如华为，在芯片这个庞大的产业链里，它也需要设备厂、封测厂、金源代工厂的深度协同。没有他们，华为再先进的芯片设计方案都只是电脑里的一串代码和图纸， 但由于半导体的规则、标准、技术路线长期由海外巨头主导，国内的设备、封测精元代工厂在别人的屋檐下只能低头， 直到今天也没过上好日子。 e u v 光刻机净运、高端几何制成彻底被堵死，无数设计厂、封测厂、 e d a 企业陷入迷茫，不知道未来研发方向在哪，只能盲目跟风内卷，低价产品永远被困在对方设置的壁垒里。 而华为公开掏定律，本质就是要统一国内半导体的研发共识，由掏定律牵头，开路上由 eda 软件设计厂商适配新电路架构， 中游封测厂升级三维堆叠工艺，下游终端厂商适配新一代芯片，让设计、制造、封测全链条同步突破，才能真正摆脱外部产业链滞约，而不是单纯依靠芯片设计单点突围。 事实上，华为深知，任何单点技术的突破，都无法支撑起一个完整的产业生态，真正的破局，必须依靠所有人的力量，让产业链上下游、高校院所乃至曾经的竞争对手都参与进来，形成合力。 这种思路在华为的鸿蒙系统和供应链突围中早已得到验证。二零一五年，华为开始力向自研手机操作系统鸿蒙，但在华为之前，想要打造第三套操作系统的科技巨头不计其数，微软与诺基亚合作 windows phone， 三星与英特尔合作的 tyzen， 阿里巴巴的 yunos， 无一例外全部败北。原因只有一个，没有生态支撑。 为了解决这个问题，华为没有闭门造车，而是呼吁国内的互联网公司一起开发，我们希望大家一起携手来打造更强大的鸿蒙 os。 上海交通大学甚至成立了全国第一家 open harmony 技术俱乐部，凝聚校内所有院系对鸿蒙感兴趣的学生参与生态建设。 随后三年内，先后有两百多家企业率先支持参与研发。众志成城之下，鸿蒙终于拥有了生态雏形。在另外一段特殊的时间里，华为几乎与全球产业链脱钩，面临无米之炊的境 地。但我们中国拥有全世界最大的制造业集群，芯片加工被制裁，中兴国际接手屏幕被制裁，京东方天马、华星光电全面上线， cmax 被制裁，毫微加入联合研发指纹识别模块被制裁，华为自研超声波模组，长兴做内存，照异搞闪存，纳新微搞电源， 比亚迪电子搞结构件，几百家国内供应商众志成城，硬生生把断供的缺口一寸寸补了回来。所以，你想起了什么？群众路线抛定率，本质上也是群众路线在半导体行业的一次光芒绽放。 他不是某个天才工程师的孤峰突起的产物，而是处于封锁断供、高端光刻机卡脖子的背景之下。华为内部数万研发人员、 国内数百家上下游企业硬生生走出来的集体智慧。当华为选择公开这条定律，他就不再是一家公司的私有财产，而成为全行业可以共享的活种。 他相信，当一条道路是为群众而开，依靠群众而走时，就没有什么南墙是撞不破的，没有什么封锁是打不开的。拒绝封闭利己，坚持开放聚力，依靠集体力量攻克时代难题。 当越来越多的设计厂、封测厂、设备商、高校实验室都围绕着韬定律展开协同公关时，那道曾经坚不可摧的卡脖子壁垒和时代难题，终将被群众的伟力所冲垮。胡杨，生而千年不死，死而千年不倒，有你们的支持， 我们对未来充满信心，在一起就可以！
3.8万研报聚焦
01:07查看AI文稿AI文稿能想象吧，此刻你的手中紧握着上百亿个晶体管，答案就藏在这枚手机芯片里。指甲盖大小的龟片却容纳了超百亿个晶体管。晶体管尺寸越小，排布间距越近，数据处理便越快。 可如今，这种单纯缩小尺寸的方式已接近物理极限。华为的工程师跳出几何长度的束缚，转而寻找新的路径，时间微缩，这就是涛定律。 工程师采用逻辑折叠技术，把平面电路叠成立体，就像把平房盖成楼房，在两层之间加装高速电梯，既缩短了关键路径距离，也降低了关键路径。实验不是多个芯片的简单堆叠，就像氨基酸精 过有序折叠，才能构成具备生命活性的蛋白质芯片，通过逻辑折叠释放更多性能与功能。从尺寸够小到运行更快，工程师以最长的守候淬炼出最快的加速度。
15.3万人民日报
01:46查看AI文稿AI文稿涛的东西我不是特别懂啊，但是我给你们解释一下，因为大家都解释很多遍了，我看所有人讲的都大差不差啊，但是呢，只有一个人我觉得讲的还是有一点道理的啊，大家讲的逻辑都对，但是你没讲明白，谁讲的？奥卡姆剃刀讲的，我觉得是有道理的，他讲什么呢？他讲说咱们假设啊，假设是一个二百层的电梯啊，你从一层到二百层需要二百秒，但是呢这个电子呢，就是他 回到一层是不需要时间的，就是上去一个，然后下面又生成一个，又上去一个是秒回秒回到一层了，所以说呢，他一个电子上到两百层需要两百秒，两个电子就是四百秒，三个电子就是六百秒，四个就是八百秒，五个就是一千秒，这正常情况。 那现在呢，华子做这个事情呢，是把这个电梯呢分成了四节啊。假设分成四节，因为他不是多加了四部电梯，因为如果你多加四部电梯的话，等于是增加了更多的精气管，你现在是摆不下了。然后他就把电传输的这个东西呢分成四节， 就是你先从一层跑五十米，二层再跑一百米，三层再跑一百到一百五，四层一百五到两百，你第一个电子跑到第二层的时候， 然后这个时候呢，第二个电子就进到了第一层，然后呢第一个电子进到了五十到一百这个电梯里，等第一个电子进到第三层的时候，那第二个电子进到第二层，第三个就进到第一层，这样的话你就会分四波上电梯，因为它这个电子回去的时候是没有延迟的，所以说呢，你分成四波上，那你本来需要 四个电子，需要八百秒，你按照这种方法上的话，就大概需要三百五十秒，就缩短了一半上电梯的时间。那你缩短了一半上电梯的时间，是不是就可以在单位时间内多运送一倍的电子上去？ 大家能理解吗？以前我用八百秒可以运四个电子上去，他们以前的解决方案是我再加一个电梯同时上去俩，再加一个电梯同时上去仨。但现在呢，我们不加电梯，我们加这个速度，加 速度之后呢，就导致说同样是八百秒，我就可以上去八个到九个电子，这样我的吞吐就翻倍了。就那么简单一个道理，就是解决问题的方向不同嘛，就以前我们靠力大飞砖，现在靠精细运营，就从里边扣吧。这个事呢，也很简单，也很符合华为做事的逻辑。
4040万能的大熊
02:40查看AI文稿AI文稿最近，华为发布了一个新概念，掏定律，这个定律将会改变全球芯片市场的格局。提到掏定律，不得不提到摩尔定律。 过去几十年，芯片市场有个老规矩，意思是每隔两年，芯片上的晶体管数量就得翻一倍，手机自然就快一倍，芯片制造工艺从几十纳米到两纳米，就快走到尽头。 就在大家都一筹莫展的时候，华为突然在上海扔出了一颗深水炸弹，发布了新概念，掏定律。这名字听着挺玄乎， 但华为半导体掌舵人何庭波的意思很直白，传统的路子叫几何微缩，拼的是谁家房子盖的小。而华为的掏定律玩的是时间微缩， 看不懂没关系，我用一个大白话比喻给你听，以前的芯片是二维平铺的，像个巨大的平面工厂， 信号从 a 点跑到 b 点，得走大老远的夜路。而华为现在就像折纸一样，把原本摊平的电路图 刷的一下对折起来。原本要绕地平线大半圈的对角线距离，对折之后， a 和 b 直接面对面，有没有点像电影星际穿越那味儿？走线的距离被极限压缩， 信号传输的时间长数高变得极小，芯片的反应速度自然就起飞了。根据透露的数据，在完全不改变工艺代谢的前提下，晶体管密度直接从一百五十五飙升到了二百三十八。放在以前，这可是需要整整迭代三年才能熬出来的成果。 更牛的是，这不是实验室里的 ppt， 华为用这个思路，在过去六年里默默搞出了三百八十一款芯片，早就跑通了，而且据说二零二六年秋季要发布的全新麒麟芯片，就会第一次把这种立体折叠的技术塞进我们的手机里。 可听波还放了狠话，到二零三一年，哪怕不依赖那些买不到的顶级 e u v 光刻机，华为也能通过这种全面折叠的路线，让芯片密度达到等效一点四纳米的水平。以前，中国企业在芯片这条路上，一直是跟随者， 别人定规矩，我们死命追。而这一次，华为用一整套被量产验证过的全新理论，在后摩尔定律时代给全世界交出了另一张大卷。 这不是同一个产品的胜利，而是换赛道超车的新起点。所以你看，路从来不是只有一条，中国科技的青舟，正悄然趟过最危险的万重山。
33品牌灼见
13:05查看AI文稿AI文稿华为的滔定律是真技术，还是在画大饼？在五月二十五日的上海 sgs 大 会上，主导华为半导体业务的何庭博女士发表了题为半导体新路径，探索与实践的演讲，并发表了指导半导体产业发展的新原则滔定律。 很快，这件事就在全球刷屏，引发了全球媒体和网友的讨论。有人认为华为的滔定律是真技术，但也有人质疑华为是在画大饼。 那华为的韬定律究竟如何作为主做半导体内容的账号？今天我尽可能的和大家一一说明。 首先，我们先要搞明白华为的韬定律到底讲的是什么？在论文的招标部分给出了答案。以下为论文原文描述，六十年来，摩尔几何缩放定律推动了半导体技术的进步，然而这一行业规律已不再适用，单纯通过缩小尺寸获得的收益 趋于平稳。尖端设计芯片的预算超过十亿美元，而最先进制成节点的美金体管成本也已停止下降。这一观点主张采用一种新的缩放原则。掏缩放。这段描述有没有问题呢？完全没有问题！ 在过去半个世纪的半导体黄金时代里，传统的芯片升级迭代，其底层的商业驱动力和技术执行路径主要由摩尔定律和丹纳德缩放定律共同推进。 尔定律，简单来说就是让芯片内的晶体管数量每隔十八至二十四个月翻倍，让单个晶体管的成本不断下降，这是一条商业与制造维度的金科玉律。丹纳德缩放定律，简单来说就是当晶体管数量翻倍和尺寸缩小后，应该如何调整电压和电流， 才能让芯片性能飙升的同时不被烧毁？这是一条纯物理与工程维度疯了。因为在当时的九十纳米和六十五纳米时代， 传统的平面二 d 晶体管三极二氧化硅绝缘层已经被削薄到只有几个原子层的厚度。在这个微观尺度下，量子睡穿的现象开始爆发出现，也就是即便晶体管处在完全关闭的状态，电子也能通过三极，从而出现漏电的现象。 之后，行业选择使用 hank mandogay 来为之后的四十五纳米至二十五纳米制成续命由英特尔在四十五纳米节点首次引用，但到了二十二纳米节点之后，光靠换材料也压不住量子碎穿这个幽灵了。于是，二维平面晶体管时代结束，行业开始进入三 d 晶体管时代。 纷飞的工艺让摩尔定律续命到了三纳米节点，而未来 g a a 工艺也即将登上舞台。总而言之，摩尔定律靠着纷飞和 g a a a a 得以继续推进。但尺寸缩放带来的收益， 时至今日的编辑效应也确实是越来越明显。经常看我视频内容的朋友应该都知道，我过去经常和大家说 p p a c， 但现在包括台积电在内的金源厂也早已经不再提及 c 成本了。而从产业长远的发展角度来看，这个问题最终都会走入绝境，这是整个行业最终都会面对的问题。 所以何庭波女士对如今芯片产业的描述非常正确。既然此路不通，华为提出了掏定律，那么掏定律是如何破局的？ 原文的描述是，它定律不再以缩放晶体管为衡量标准，而是以时间本身作为技术进步的主要衡量标准。简单来说，摩尔定律也好，丹纳德缩放定律也罢，回到最终使用的产品角度来看，它们最终的目的都是为了提升性能。 比如更小的晶体管能提升性能，因为晶体管的开关速度更快，更密集的互联结构能优化性能，因为信号传输距离缩短，更高的集长度通过减少数据同样也能让传输变得更快。 所以，本质上来说，半导体的每一代技术进步都是在实现传输数据时间维度上的压缩，而掏定律就是认识到了这一点， 所以选择将压缩时间长数作为主要衡量标准，这就是掏定律解决的问题。为此，华为掏定律列出了一个公式，在芯片堆站的每一层定一个特征时间长数，掏，并将其缩短视为统一的优化目标。最终达到的目的就是晶体管开关的速度更快，电路中的传输路径更短， 芯片与内部存储读写更快，系统节点之间的传输也更快。总之，就是利用一切手段去缩短时间延迟来完成，让整个产品的性能提升，而不再纠结芯片中的晶体管的间距和密度。最终用户看到的不是某根线宽多少纳米，而是应用响应更快、吞吐更高、功耗更低。 那么这合理吗？合理，因为这其实也是全球半导体行业前进的方向。我们看今天的 ai 数据中心，就不是只看 g p o 和 c p o 这些单一的计算芯片，而是看七轨互联、 h b m 内存、供电、散热、封装接口的综合能力， 即便在华为的 cloud metrics 三八四超节点上也是相同的路线方向，所以华为掏定律的方向完全没有问题。 我接触到的行业人士和专业机构对华为掏定律的路径方向都是比较认可的。那么华为的掏定律是真技术吗？是不是新瓶装旧酒的伪创新呢？这也是网络上主要的质疑点。 华为的掏定律的论文我看下来整体表述了两个关键技术点，其中最主要的就是逻辑折叠，这也是网络上争议最大的地方。 华为的逻辑折叠，简单来说，如果传统芯片是平房，将芯片里的所有电路平铺，那么华为的逻辑折叠就是把平房变成楼房， 通过极高精度的混合键合和规通孔技术，将数字模拟存储电路分布在垂直堆叠的多个活性层上。这里就存在巨大的争议了。有部分朋友认为这和其他金源厂使用的技术相同，比如台积电的 so i c 和英特尔 forwards direct 三 d， 很多朋友还拿出了 a m d 三 d 微 catch 作为实际案例，但其实这里有很明显的误解， 台积电的 soic 是 目前半导体行业最前沿的前道三 d 芯片堆叠技术之一，它最大的技术特征是采用了无凸块的混合键合工艺，实现了芯片与芯片之间几乎原子级的垂直连接。通过台积电官网的这张图， 能看到图里的技术描述和华为的逻辑折叠实现的目的非常接近，也使用到了超细间距的混合键合和硅通孔工艺。 amd 三 d 微 catch 使用的就是台积电的四 o i c 堆叠技术，但 amd 只是在原本的 cpu 核心上方垂直叠了一块六十四兆的 sran l 三缓存芯片，本质上还是属于芯片到芯片的堆叠， 把两个原本独立设计、功能完整的芯片堆叠在一起，但华为的逻辑折叠难度要大得多。逻辑折叠并不是简单的将两颗芯片堆叠在一起， 而是在开始设计芯片的时候，首先将芯片的数字模拟以及存储电路重新分配至垂直堆叠的各个有源层中。以 就是说不是简简单单的只把 sram 分 离出去，而是可能将芯片上的单元模块重新设计到芯片上下层，然后再将上下层或多成芯片进行重新布线后堆叠起来。举几个例子，英特尔的 auto lake 使用的是 folio 三 d 技术，把 compute tail 和其他不同的模块 tail 垂直堆叠在同一块基底层。 amd 的 三 d vatch 是把 l 三缓存芯片贴在 cpu 芯片上方，它们在设计阶段，每一个被堆叠的模块儿都是独立且完整的 ip 模块儿，此时各自内部的电路都已经闭合，然后使用相应的技术进行堆叠，这叫代 to 代或者是 brock to brock。 而华为的逻辑折叠不是只把 sran 叠在 cpu 上，而可能是先把整个芯片的模块都打散，然后分别放置在上程晶源和下程晶源。在逻辑和设计层面，先实现的是 c l to c l， 然后再使用到 d to d 或者是 block to block， 将上程晶源和下程晶源堆叠在一起， 而且键合的精度要高得多。知名的半导体媒体 sami analysis 指出，华为在混合键合技术上超越了当前所有的竞争对手。 所以严格来说，华为的逻辑折叠本质上是在追求制造三 d i c， 而不是只在三 d 封装上做文章。论文中，华为也将逻辑折叠定义为一种设计方法论。关于这一点，我接触到的行业人士和研究机构也都几乎认同了这一点。 比如博恩斯坦的第二个关于华为掏定律的研报，也是几乎和我上述的观点相同。那类似华为逻辑折叠的三 d i c 方案，行业中有人提出过吗？ 从宽泛的理论上来说是有的。比如在图像传感器领域，三 d i c 已经大规模量产了，也就是我们熟知的堆站式传感器，把电路层从像素单独拿出来，挪到像素层的正下方，形成垂直堆叠，两层金元做完后再通过规通孔进行带凸带的贴合。 在纯属芯片领域，三 d i c。 也做得非常成熟，比如使用混合建核的三 d n d 和 h b m 内存。但类似于华为这样的在手机 soc 上进行逻辑折叠的三 d i c 方案，目前全球还没有量产的案例，甚至说，这是一条行业内目前几乎没人敢碰的路。为什么？ 因为实在是太难了。这种三 d i c sell to sell 的 方案会给设计工具链和工程带来毁灭性的地狱级难度，甚至在某种层面上是无解的。 首先，传统 e d a。 工具只能计算平面的时序，而华为这种三 d i c 需要同时计算三维空间的时序，所以需要一款专门适配的三 d e d a 设计工具，这也是论文中提到的观点。 其次是散热，之前举例过的 amd 三 d v catch 就 出现过严重的积热现象，甚至在二零二三年还爆发了烧毁门，出现主板和 cpu 双双物理超度的事件， 主要就是因为硅的导热率不高，导致芯片内部热量堆积，而手机上的问题更严重。手机是无风扇的被动散热，如果用这种极其复杂的逻辑折叠放在手机上，那芯片的积热可能会非常恐怖。 最后就是成本，手机 soc 出货量以一颗计算，就算解决了逻辑折叠的设计问题，还要面对后续多层晶圆的混合结合问题， 而这种工艺在行业中的成本本身就很高，再考虑到生产量率，这在商业中就显得非常不划算。而台积电的 so i c 目前的实际量产案例全部集中在高性能计算和数据中心领域， 比如 amd 的 桌面处理器七八零零叉三 d 等等。所以目前手机旗舰芯片所使用的封装绝大多数属于厚到二点五 d 三 d 封装，主要也就是台积电的 intel p o p， 也就是将低 ram 内存颗粒堆叠在 soc 上方。 这也说明行业目前不会有人跟进华为的这条路线，因为台积电、三星、英特尔他们没有技术限制，所以依然还是会延续自己稳定的发展路径，毕竟华为选择走上这条路是 伴随着额外的限制，无法使用最先进的光刻设备。但这并不能否认华为的逻辑折叠，因为这条路整个行业迟早会走到。综上所述，我认为华为起初会相对保守，毕竟需要综合考虑量率和成本等问题， 这也在论文中有所体现。论文中的原文是逻辑折叠技术在麒麟二零二六系统中的实现方案，刻意保持保守，折叠工艺仅选择性的应用于关键路径，而非整个设计。或许是使用类似 m d 三 d v catch 的 形式，又或者是上下两层金元的制成并不相同等等， 这些都需要等到搭载二零二六款麒麟芯片的产品上市后我们再做评判。不过这也回应了质疑华为逻辑折叠只是画饼的质疑。 另外，三 d e d a。 华大九天也有了进展，而且国内首条八英寸金刚石热成片生产线也正式投产。这些都暗示了党在华为逻辑折叠方案的阻碍，中国科技产业正在从多方面补全。 而如果华为真的在今年二零二六年开始量产，那么这就是全球第一款三 d i c。 手机逻辑芯片，并且还是全球第一款使用混合键合工艺的手机 s o c。 芯片。毕竟能把键距做到一点五微米级别的逻辑折叠，并在手机 s o c。 上量产，这本身就是世界级的工程奇迹， 这将立好中国大陆的经原代工 e d a 前端封装制造设备等。另外，韬定律除了逻辑折叠技术外，还重点介绍了其他几项核心技术方案，比如 unify bus、 统一总线架构、高密度光互联节点引擎、 high one 等等。简而言之，华为就是在晶体管、电路、芯片系统这四个层级，把缩短时间延迟当成了统一的 kpi。 从广义的技术分类和最终达成的效果来看， 华为的韬定率也是一种超越摩尔的落地范式。大家的终点站其实都是一样的，只是华为更符合自身条件和东方色彩，同样都是强调不再单纯依赖微缩晶体管尺寸，而是通过系统集成、三 d 封装、新材料价格优化等手段，继续提升芯片的整体性能和价值。 双方都不再死磕线宽做到几纳米，而是追求怎么让整个系统运行的更快。欧盟官方联合 it r s i r d s 发布的路线图 也是走向晶体管和电路级别的三维垂直重组。西方行业巨头把技术终点站设在了二零三一年至二零三四年，而 华为是提早五年去硬啃这块骨头。对华为而言，在先进光刻设备受限叠加几何路线建顶，跳出对传统工艺节点的依赖，重构底层技术、眼睛逻辑。这个路线是正确的， 但我们也要保持科学的清醒，我们要正视差距和产业发展的客观事实，我们还是需要先进的半导体设备，产业的最底层还是需要持续的更新迭代。麒麟二零二六上实现了晶体管密度跃升，可能不是因为光刻机突然进步了，而可能是因为计算方式改变了。 但不管如何，这远比坐以待毙要好的多。就像论文里最后描述的那样，许多问题仍未得到解答，没有任何一个组织能够独自解决这些问题。工具链、标准、精准测试、设备物理特性以及经济模型都需要来自任何一家公司之外的贡献。 因此，本报告既是一份来自该领域的报告，也是一份邀请未来的路线图，充满挑战，但方向明确无误。 好了，这里是专注半导体、 ai 消费电子的洋洋，你好 o r z 我 在往期节目中分享了很多关于芯片半导体的内容，包括 e u v 光科技的光源、 日本半导体是否能再次崛起以及 ai 超级周期分析，还有 h b m 的 科普视频等，感兴趣的朋友可以到我的空间查看。而如果你想更早一步的看到未来，也别忘了关注我，我们下期视频再见！
758阳阳你好ORZ
03:44查看AI文稿AI文稿华为韬定律，真的假的？二零二六年五月二十五日是个好日子。华为半导体业务部总裁何廷波在著名的电器电子工程师协会举办的国际电路与系统联的会上， 正式提出半导体与电子系统引进新的指导原则。韬定律，过去啊，我们熟悉的是摩尔定律， 其相同面积的半导体芯片可容纳的经济款数量大约每十八到二十四个月增加一倍，性能随之提升一倍，而成本相应下降一半。 摩尔定律接受了信息技术进步规律，成为半导体行业发展的核心预测依据。 随着半导体芯片达到七纳米后逼近物理极限，且投资大幅度上升， 摩尔定律面临失效。摩尔定律之后，半导体行业有没有规律？这不仅影响半导体行业的发展，也影响整个科技行业的发展。现在华为提出掏定律可以算是惊天动地的大事情。 华为掏定律的核心是以芯片的时间掏微缩代替摩尔定律中芯片的几何微缩，也就是从缩小晶体管尺寸的芯片发展路径 转向压缩信号延迟时间的发展路径，实现芯片在空间尺寸不变的情况下处理信息的效率提升。具体说来，华为掏定律的指导思想是以降低时间传输掏为统一目标， 在各个层面协调优化，清理、管互联，从最底层缩短时间。 在电路层面，突破平面布局限制，走向立体布局，缩短关键路径走线缩短时间。在芯片层面，软件加架构加芯片全站系统，降低执行时间。 在系统层面全面优化，减少通信的延迟。华为总线的这些方式，不仅是华为在做，其他科技企业也正在做， 是半导体产业的发展方向。所以啊，华为不是预测了半导体产业发展规律，而是总结了半导体产业发展方向。 另一方面，我们来对比华为提出的掏定律和摩尔定律。摩尔定律包括了时间是十八到二十四个月，空间是晶体管数量增加一倍。而根据目前的信息，华为掏定律既没有提出时间限度，也没有提出空间限度。 从科学的角度判断，华为提出的与其说是定律，更准确的说是产业发展方向。只有未来继续总结，在时间和空间两个维度上进一步定量化淘定律才能是科学意义上的定律。所以啊，在兴奋之余， 那些对科学感兴趣的人士，我建议我们需要有清醒的头脑，肯定华为提出的半导体产业发展方向，肯定其产业意义。 另一方面，我们要坚持科学，而不是自娱自乐，更不能随意更改定律所包含的科学内涵。毕竟啊，遥遥领先的事情在媒体上，在自媒体上可以说，但在科学上是不会随便发生的。
17海风闲谈
02:24查看AI文稿AI文稿华为搞出来一个套定律，发布当天，相关的半导体股票全线大涨。那问题来了，这波到底是谁在吃肉？我们认为精元制造产业受益将最明显，哪些公司是真受益？哪些只是跟着炒一波？ 首先是看好精元代工环节，芯片设计与封测场也将受益。普通人现在进场是赶上了大行情，还是接了最后一波？考虑到现在这个消费级的需求复苏，还是接了最后一波？考虑到现在这个消费产品的迭代空间是比较有限的， 即使是国产的科技产品的性能接近海外产品，市场的格局也不一定会快速的发生改变。所有人都在聊滔丁磊有多牛，但很少有人愿意把话说透，这件事到底会让哪些公司的钱袋子变厚？你手里的那只半导体的票，到底属于哪一种？ 今天请到的这位是中国首席经济学家论坛理事、德邦证券首席经济学家研究所所长、北京大学经济学博士陈强老师。他每天的工作就是把宏观政策、产业趋势、资本市场的每一个变量拆给机构投资者看。而今天，他要把那些只在机构内部讲的判断，第一次讲给你听。 好电力发布后啊，集成电路制造、风测设备当日涨幅最突出啊！你认为本轮历好的核心受益链条是什么？优先等级如何排序？我们认为就是精元制造产业受益将最明显。因为顺序上呢，首先是看好精元代工环节 未来业绩和估值双重提升带来的增量。同时呢，这个部分芯片设计与封测厂也将受益，国内的半导体中下游的基础逐渐加强，后，半导体的设备上游这些环节也将获得更大的一个成长空间。对金源代工，尤其是成熟制程为主的厂商意味着什么？ 是市场空间扩大，价值重估，还是竞争格局改变？其实从过去几年来看呢，金源厂，尤其是国内的金源厂，是半导体产业的一个核心的承压环节， 他的收入增长呢，并不显著的情况下，还承担着高额的资本开支，主要的原因呢，就是国内的这个制造环节啊，收益先进，制程迭代的程度比较低。那 淘定率的发布后，我们觉得对于这个后续技术啊，还是很有希望带动国内净原厂的业绩增长，中上移的价格是迎来一个重估。 如果让您用一句话总结啊，韬定律将如何改写中国半导体的发展路径和全球位置呢？我觉得一句话来说吧，就是在国内设备受限的一个背景下，韬定律的提出啊，具有产业发展和话语权的双重意义，这为中国半导体产业弯道超车提供了一个重要路径。点赞关注，一起参与更多直播现场！
160首席财经-古宇说
07:50查看AI文稿AI文稿猛批华为的滔天律是学术造假，这个杨学智到底啥来头啊？最近啊，科技圈最热闹的瓜莫过于这个叫杨学智的人了， 一篇文章直接抛红华为，海思总裁何庭博把滔天律骂成是学术造假，而且还扣上了败坏科研生态，摧毁基础科学的大帽子啊。嘿， 但是你仔细扒下来就会发现，这事啊，可不是简单的学术争论。一个自称两千年来最伟大的逻辑学家，一个在华为待了十二年的前资深的科学家，为什么选择在这个时候突然跳出来要攀咬钱东西？ 他到底是真的打假斗志，还是挟私报复的失败者？今天老乔来把这事给你讲明白。我先来说句公道话，这杨学志当年确实是个牛人， 一九八八年保送清华精密仪器系本硕博连读十年北大博士后，出站两千年的时候就加入华为了，一干就是十二年。 他最拿得出手的成绩是二零零四年发明了软屏率服用技术，这个技术直接解决了四 g 网络的同频干扰的难题呀，当时被写进了全球三 g p p 的 标准。毫不夸张的说啊，我们今天能用上流畅的四 g， 有 他一份功劳。 凭借这个技术呢，他在华为是一路升到了资深的科学家，手里握着几十项的专利。按说这样的履历，就算是离开华为了，在任何一家科技公司，那绝对是妥妥的技术大拿，年薪千万不是什么问题。但诡异的是呢， 二零一二年，从他从华为离职以后的整整十四年，就再也没有过一份正经的工作。没有企业聘请他，没有学术机构邀请他，他就整天窝在自己家里，在微博上自说自话。 这就引出了一个最让人匪夷所思的问题啊，你说当年这个前途无量的华为科学家，为什么会沦落到今天这个地步呢？ 关于他从华为为什么离职啊，网上呢，有两个版本，一个是向立刚说的，说他的技术路线在华为内部 pk， 当时候被否定了，他跟不上华为的发展，被迫走人了。 那另外一个就是杨学志自己说的，说华为有眼无珠，埋没了他的天才，埋没了他的伟大的发明。哼，您信哪个？ 我告诉你，这俩都对，但都没说到点上。我觉得真正的原因是杨学志的自负，他已经到了一个病态的地步了，在他的眼里， 自己不是普通的工程师，而是改变人类历史的科学巨人，他觉得自己的技术是全世界最好的，华为不用他的技术，就是你华为的损失，就是整个行业的损失。 华为是啥地方啊？华为是一个靠集体作战打天下的公司啊，在这里，再牛的天才，你也得要服从团队管理，再厉害的技术，你也得服务于市场啊，你可以有自己的想法，但你不能把自己凌驾于整个公司之上吧。 杨学智呢，他接受不了这一点，他觉得自己是打地基的人呢，而华为的其他人都是盖高楼的工人，你说这工人他怎么能够否定地基的设计者呢？ 于是当他的技术路线被彻底的否决以后，他没有反思自个，反而觉得是整个华为都对不起他， 带着这样的怨恨啊，他离开了华为，而这一走，就彻底走上了一条不归路。离开华为的十四年呢，是杨学智彻底放飞自我的十四年， 他没有再搞任何的技术研发，也没有再发表任何正经的学术论文，而是一头呢，扎进了哲学和逻辑学的世界里，开始疯狂的自吹自擂。我来给你念几句他微博上的原话，您自个感受一下。 他这么说的，我是通信专家，数学家，逻辑学家，哲学家，我解决了第三次的数学危机。还有一句，两千年来，亚里士多德、罗素哥德尔都没说清楚思维的基本规则，我呢，一次性的给你全解决了。 另外一句，一百年以后，我将被公认为现代逻辑学的奠基人，与亚里士多德并列。嘿，您听听，他已经不满足当一个通信专家了呀，他要当的是当代的亚里士多德，要当的是人类历史上最伟大的思想家。 可现实呢？哼，他的微博只有六万多粉丝，每条微博的评论点赞基本都是个位数，还没老乔多呢。要不是他挂着华为前资深科学家的头衔，他说这些话根本就没有人多看他一眼呐。 更可笑的是呢，他说他自己解决了第三次的数学危机，但是到目前为止，没有任何一个学术奇葩发表过他的相关的任何论文。 他说自己是伟大的逻辑学家，但是没有任何一个逻辑学领域的专家出来认可他的观点呐。 说白了，他就是一个活在自己世界里的名科，只不过他比普通名科多了一个清华博士和华为前科学家的头衔，所以他才能博得这点流量。 现在或许你应该明白了，他为什么要炮轰华为的滔天律。其实啊，这根本就不是什么学术争论，如果他真觉得华为的滔天律有问题的话，他完全可以写一篇正经的学术论文，在学术期末上发表，和何庭波进行公开的学术辩论呢。 但他没有啊，他选择在微博上写一篇煽动性极强的文章，扣上了一大堆的帽子，用最恶毒的语言来攻击华为和何庭波。 为什么？哼！因为他恨华为呀，他恨华为不认可他的天才，恨华为没有把他捧上神坛，恨华为现在发展的越来越好，而他自己却一无所成。 他把自己的人生的所有的失败全都归咎于了华为。他觉得，只要我能把华为拉下水，只要我能证明华为的技术都是假的，就能证明当时自己是对的，就能证明当年华为不用，他到底也有多愚蠢。 各位，你想想，这是一种多么可悲又可怕的心态啊！一个曾经的技术精英，不去搞研发，不去创造任何价值，反而把所有的精力都用来报复曾经培养过自己的企业。 更讽刺的是呢，他攻击华为学术造假，但他自个呢，却连一篇正经的学术论文都拿不出来。他骂华为败坏科研的生态，但他自己却靠着抹黑钱东家来博眼球赚流量， 趁哪？还是什么学术打假吗？这分明就是一场失败者的歇斯底里啊！这个世界上最可怕的不是智商低，而是智商高却格局小。 很多人仗着自己很聪明，就觉得全世界都应该围着他自个转，一旦遇到了挫折，他不会反思自己智慧，怪别人，怪社会，怪命运不公。但现实呢？ 这个世界从来不会因为你智商高就给你特殊的待遇啊。真正的成功，靠的它不仅仅只是智商，还有情商、格局和抗压能力。 杨学智曾经是华为的工程，这一点我们永远不可否认，但工程总不能躺在功劳簿上吃一辈子吧，更不能因为自己的失败就去抹黑曾经培养过自己的企业吧。 华为的套定律到底对不对？时间一定会给出答案的，但杨学志的人生已经给出了我们一个最惨痛的教训。一个人如果不能放下过去的恩怨，不能接受自己的平凡，那么他最终只能会被时代所抛弃，变成一个只会在网上骂街的可怜虫。 真正的天才呢，永远都是向前看，只有失败者才会永远活在过去的怨恨里，您说对吗？
2.4万老乔嘚吧嘚
08:54查看AI文稿AI文稿今天聊一下华为套定律背后的系统科学。如果我告诉你，沿用了整整六十年，主宰全球半导体行业，我们所有人熟知的摩尔定律已经走到了尽头，而华为给出了后门时代全球芯片行业唯一的全新解决方案，你敢信吗？今天我们就从系统科学的维度来聊一下 华为套定律背后的系统科学。让数据说话，让测试更精准。欢迎来到测试进化论，华为半导体负责人何丁波正式发布顶级行业论文，有 多层电子系统的时间尺度理论，并且在 h fe 国际电路与系统顶级会议 s c s 二零二六上公开抛出了一套颠覆性的全新技术范式套缩放理论，也就是全网热议的华为套定律。 毫不夸张的说，这篇论文的问世，直接推翻过去半个多世纪芯片行业的底层发展逻辑，靠重新定义未来十年甚至二十年全球芯片和算力产品的竞争核心。在解读套定律之前，我们先搞明白一个核心问题，为什么现在的半导体行业普 后期需要一套全新的发展规则？相信大家从小到大听到最多的一句话就是，芯片性能越强，制成工艺要越先进，晶体管尺寸要做的越小。过去六十年，整个行业的所有人都在思考一件事情，缩小晶体管，从几十微米一路卷到如今的三纳米、两纳米。 依靠摩尔定律，半导体行业靠着这种几何尺寸微缩的模式，也实现了指数级的性能增长，造就了如今的数字科技时代。其实我们细想了一下，缩小几何尺寸的目的是什么？是同等空间下放下更多的晶体管吗？ 不对，其实本质还是把信号的传输距离缩短，但现在这套所有人默认的铁律已经几乎失灵了。 几方面原因，第一是物理极限锁死了他的上限，随着质成逼近于原子级别，再往下缩小，筋力管尺寸技术难度呈现几何倍数的暴涨，光刻、刻蚀等工艺早已经触碰到了物理的天花板。第二，成本接近于失控内卷，毫无性价比。 现在一款顶尖先进制程的芯片，单单设计成本就突破十亿美金，更关键的是，行业已经出现了反向背轮，越先进的制程单位经济化的成本不降反升，性价比、性能收益微乎其微。第三，也是最现实的一点， 避源避雷。对于包括像华为在内无法自由获取顶级 uv 光刻机的企业来说，单纯靠先进制程这条路从一开始就被彻底堵死。 简单总结一句话，靠微小尺寸换性能的时代已经彻底结束。问题来了，既然走到头了，未来整个行业该往哪个方向走呢？华为的套定律给出了终极的答案。 首先，我们先来说说掏啊掏是个时间长数，也是掏定律名字的由来，它代表信号切换的状态，系统完成一次指令所需要的时间。掏数值越小，芯片响应的速度就会越快，效率就会越高。而华为掏定律的核心逻辑呢？一句话就能够概括， 告别空间的一卷转向，时间优化芯片的竞赛，不再是比谁做的更小，而是比谁能够让信号跑得更快，耗时越短。 这两者有什么区别？这里我帮大家来去拆解一下摩尔定律的本质。过去我们一直认为摩尔定律的核心缩小晶体管，但是本质上 它只是个手段，它不是目的。工程师把晶体管做小，缩短芯片布局的距离，终极的目的就是降低信号的延迟， 减少系统的无效等待时间，压缩整体的响应时间。说白了，传统摩尔定律本质就是靠缩小空间来换取时间，而它定律跳过了融于手段，直指问题的核心。 既然最终目标是压缩时间，我们为什么还要死磕尺寸？为什么不直接把时间当做芯片设计系统优化的唯一核心指标呢？ 这也是自 dana 的 缩放理论问世十几年来，全球首个能够贯通晶体管电路、芯片数据中心全层级的计算站的统一优化原则。 在这套全新范式里面，从皮秒级别的晶体管的开关延迟到秒一级的超大型 ai 数据中心的任务响应，十二个数量级的跨度啊，全部都是以时间长数掏来作为统一标识。 所有工程师不再各自为战，所有人的优化目标只有一个，想尽一切办法降低全链路的透支。很多人会认为这是一个全新的概念，其实不然，华为早已经 完成了量产级的落地验证，并且拿出了实打实的行业黑科技。论文中也公开了两个成熟落地方案，覆盖了移动端和 ai 算力两大核心赛道。第一个就是面向手机 soc 的 logic folding 逻辑折叠技术，这项技术它不再需要去提升制成，不再需要全新的光刻机，在现有工艺节点条件下就能够实现性能的飞跃。因为传统芯片是二维平面的，利用逻辑电路、存储电路就平铺在它的单层晶圆上， 过长的布线会导致大量的无效延迟和功耗。而逻辑折叠技术呢，打破了平面限制，把数字模拟存储垂直堆叠在多层主动结构中，用超细间距的混合键和来缩短信号的路径。 华为在麒麟二零二六平台上已经完成了实测，数据也相当震撼，同等支撑下，晶体管密度也直接暴涨百分之五十五，处理器的能效也直接拉升了百分之四十一， cpu 的 最高主频也提升了百分之十三， 布线长度减少了百分之三十，时钟的无效损耗也降低了四分之一。有了逻辑折叠，哪怕永远不更新制程，手机芯片也能够持续迭代升级，打破先进制程的封锁。 第二个就是面向 ai 数据中心的全套三 d 折叠解决方案。当下 ai 大 模型最大的痛点从来都不是算力不够，而是数据搬运成本太高。 行业数据显示，大型 ai 级群百分之八十的能耗都浪费在芯片机架之间的数据传输上，而非计算本身。针对这个行业通病，华为打造了三维一体的优化体系，统一总线 ianlifeibs， 进风装光互联的 high one， 再搭配 3 d 立体折叠架构。 统一总线也抛弃了繁琐的多层协议展，将跨芯片的通信延迟从微秒级压缩到百纳秒级，性能也暴涨了百倍以上。台湾光互联也解决了传统的铜缆瓶颈，因为单模块的宽带做到了八 t 比， 三 d 折叠也重构了易购封装，破解芯片算力和宽带的几何增长矛盾。按照华为的规划，依靠这套掏缩放体系，在二零三五年， ai 硬件系统的整体集成度将实现超一百倍的跨越式增长。 所以说，它的诞生，带来的不只是两项新技术，更是整个半导体行业的竞争逻辑的彻底重构。过去评判芯片的强弱，我们看纳米制成，看晶体管密度，看它的单点峰值算力。未来评价科技企业的实力， 核心标准只有一个，谁更擅长优化压缩全系统的时间长处就是投。这就意味着，未来芯片产业的战略中心会从光刻机先进制成逐步转向三维封装、 高速互联、存算融合系统架构设计。简单来说，单一硬件制成的内卷时代已经落幕，全链路系统工程的时代正式来临了。同时，这套理论呢，也完美适配了我国的云网算控一体化的算力战略。 全国一体化的算力网络，本质上就是一个超大层级的电子系统。未来算力竞争比拼的不再是算力资源的总量，而是全网的端到端的时间结构优化的能力。 贯半导体六十年的发展历史，每当行业陷入了瓶颈，都会诞生全新的革性理论。如果说摩尔定律是西方半导体产业主导时代的代名词，以后以时间为核心的韬定律就是后门时代中国科技界给出的全新答案。 他打破了海外厂商依靠先进制程、高端光刻机来铸就的技术壁垒，给全球所有受制程限制的科技界 开辟了一个全新的突围赛道，没有永远不败的定律，只有不断向前的技术。在我看来，掏定律的最大意义从来不是超越谁，而是证明芯片突围 从来不只缩小晶体管这一条路。大家是如何看待华为推出的掏定律的？欢迎评论区留言讨论，我们下期再见！
124测试进化论
05:18查看AI文稿AI文稿没有最先进的光刻机，中国芯片就只能永远跟在别人后面吗？这两天华为提出的滔定律全网刷屏，很多人看完第一反应是感觉很牛，但没看懂。 我给大家翻译一下这件事真正重要的不是华为又提出了一个新名词，而是中国芯片开始回答一个最尖锐的问题，当别人把最先进的光刻机设备、材料、软件都拿来卡你的时候，中国芯片到底还有没有第二条路？先给你一个结论， 抛定律，现在还不能简单说已经取代摩尔定律，但他至少发出了一个重要信号，中国半导体开始不只是在别人定义的规则里追赶，而是开始改写全球半导体规则。过去半个多世纪，全球半导体行业基本都沿着摩尔定律往前走，说白了就是把筋体管越做越小， 从几十纳米到七纳米、五纳米、三纳米，大家拼的是谁的制成更先进，谁的光刻机更厉害。但问题是，这条路现在越来越难走了。 一方面，筋铁管继续缩小已经逼近物理极限，漏电、散热量率都会变成大问题。 另一方面，先进制程成本越来越高，不是一般企业玩得起。更关键的是，对中国来说，别人还可以用设备、材料、软件、供应链来卡你。所以很多人说，没有最先进光刻机，中国芯片就只能永远跟在后面追。我觉得这个判断太简单了。 华为这次提出了掏定律，真正有意思的地方就在于他把问题换了一个问法，过去大家问的是基尼管还能不能做的更小，掏定律问的是芯片里的信号能不能跑的更快， 数据搬运能不能更短？计算等待能不能更少？这就是从几何缩微转向时间缩微。用户真的在乎基尼管到底是几纳米吗？ 其实不一定，用户在乎的是手机快不快、 ai 推理快不快、服务器响应快不快。所以小本身不是目的，快才是目的。我给大家打个比方，过去做芯片就像在一层平房里不断隔房间，为了提高效率，就把每个房间越隔越小， 把距离越缩越短。但如果这层平房已经快挤不下了怎么办？抛定律的思路，不是继续死磕把房间做的更小，而是把平房盖成楼房， 通过逻辑折叠、先进封装、互联架构和软硬件协同，把原来平铺的电路重新组织起来，让信号路径更短， 系统效率更高。说白了，过去拼的是谁能把零件做的更小，未来越来越要拼的是谁能把系统组织的更好。这件事真正重要的地方就在这里。 先进制程当然重要， euv 当然重要，这个不能回避，但同样要看到，先进制程不是唯一答案。如果别人把最窄、最贵、最难的一条路卡住了，中国半导体就必须从系统架构、封装、互联、软件材料里 重新找出一条路。这是为什么？过去很多被当成配角的环节，现在会越来越重要？先进封装、三维集成、 芯片互联、国产 eda、 系统软件协同，在韬定律这套逻辑里，开始站到舞台中央。比如华为提到，到二零三一年，高端芯片晶体管密度有望达到一点四纳米制成的同等水平。 这里最关键的是等效两个字，等效一点四纳米。不是说物理上真的把晶体管做到一点四纳米，而是说通过系统优化，让性能、密度和综合能力接近那个水平。 所以对韬听力最好的理解不是华为绕过了光刻机，而是不再把光刻机当成唯一解。华为说过去六年已经基于这套思路设计并量产了三百八十一款芯片， 这个数字说明什么？说明他不是一个 ppt 概念，而是在真实产品里反复验证过的工程方向。当然，我们也要清醒，掏定律不是魔法，不是今天提出，明天中国芯片就全面超越他，后面还有很多印章要打，工具链分装工艺、粮率、 散热都要跟上。所以这条路不是容易了，而是难度。换了过去，难在极限制成未来，难在全站协同。但恰恰是这个变化，给中国半导体打开了一扇新门。因为中国最擅长的就是复杂系统工程，我们有庞大的应用场景，有完整的产业链， 有工程化组织能力，也有在真实需求里反复迭代的机会。所以我觉得掏定律真正的意义，不是华为宣布替代摩尔定律，也不是国产芯片马上全面超车，它真正说明的是中国芯片开始从追节点走向拼体系， 从单点突破走向全站协同，从买不到设备就被动挨打，走向用系统能力寻找新解法。过去我们开始提出自己的问题， 组织自己的能力，探索自己的路径。最后总结一句，真正的科技突破不是别人划的一条路，我们只能在后面追，而是当老路越来越窄的时候，你有没有能力重新理解问题，重新组织资源，重新开出一条新路？中国芯片今天最需要的不是盲目乐观，也不是妄自菲薄， 而是清醒的干，持续的干，换个维度干。那么你觉得掏定律之后，中国半导体最先突破的环节会是先进封装、国产 eda 还是 ai 芯片？评论区聊聊。
11.7万红衣大叔周鸿祎
05:088.3万全球档案馆
03:35查看AI文稿AI文稿这两天华为滔定律刷屏了，我刷了几十个视频，发现评论区吵的最凶的其实就两个问题，第一，硬件不行就搞系统优化，这不就是邪修吗？第二，既然这么牛，干嘛要公开攥手里卡别人脖子不香吗？今天咱们就好好 battle 一下这两个问题。 先说第一个问题，这不是斜修，而是绕过收费站换道超车。打个比方，造芯片就像建交通系统，电路是马路，信号是汽车。西方这些年的思路是不断把路修窄，路越窄，同样空间里能铺的马路就越多，同时跑的车就越多。但现在我们被光刻机卡住了，路修不了那么窄怎么办？ 华为的答案是，把单行道改成多层立交桥，这就叫逻辑，折叠路还是那条路，但车可以上下层同时跑，效率直接翻倍。 再比如，不同车有不同需求，跑车要极致速度，那就用先进制成给他修 f 一 赛道大巴要拉更多人，用成熟制成给他修宽马路，各走各的，互不耽误，这就叫易购集成与新力技术。有的地方车辆过于密集，一到早高峰就堵车怎么办？在这里建一个立体交通枢纽，向上要空间， 这就叫三 d 封装。到了节假日，大批车辆同步出发，那就强化全程智能红绿灯与交通调度，让数据流动更聪明，这就叫系统级优化与算法。所以你看，物理不足数学补， 数学不足系统补。先利用现有的硬件条件，把性能干上去再说。别管是小叮当还是皮卡丘，只要能抓住老鼠就是好猫。那么我们从此就不再突破芯片工艺了吗？当然不是， 华为是两条腿走路，一边继续死磕先进工艺，一边升级架构设计，用稍微落后的硬件实现与西方芯片相当的性能，保证现有需求。将来我们突破了三纳米甚至更小的制成，配上这套更先进的架构，性能还会再跳一大截。 再说第二个问题，为什么要公开这是杨某，而且是顶级杨某。第一，抢规则，摩尔定律快摸到物理天花板了，整个行业都在找新方向，这时候谁先抛出完整的替代方案，谁就能定义下一代标准，以前比谁的芯片几纳米， 以后比谁的信号耗时耗时套更短，标准一变，牌桌就换了。实际上英特尔、台积电也在搞三 d 封装和新力，但华为是第一个把这些碎片化的技术上升为一套系统化的定律，并且给出了完整的替代路径。如果我们不公布， 等西方厂家公布之后，相当于白白浪费了主动权。第二，挖护城河。华为已经为掏定律申请了上千项专利，如果未来整个行业都往这条路线走，就绕不开华为的专利池，既能当规则制定者，又能握住收费站。 第三，建生态半导体产业链很长，没有任何一家企业能包打天下，如果仅靠少数几家企业闭门造车，速度太慢，成本太高。 公开涛定律本质上是向全行业发图纸，下游厂商不用从零开始摸索，可以直接基于这套方法论设计，芯片 制造厂可以按时间缩微的新逻辑同步升级产线，设备商也可以针对性研发配套工具，最终目标是形成以华为技术路线为核心的国产半导体生态圈，打破国外对 e u v、 光刻机等技术的垄断，最重要的是， 公开这套架构，等于向全世界证明，面对西方封锁，中国芯片照样能追上来，这既是技术宣言，也是战略威慑。当然，抛定律能不能彻底改写格局，现在下结论还太早。 芯片这行当吹牛没用，最后还得用产品说话。而任何新产品和新技术，必然会存在这样那样的问题。我不是无脑吹华为，而是作为一个中国人，看到我们的技术人员在被封锁的绝境里还在死磕，还在找路的时候，我觉得他们至少值得一句尊重。
3783实学派
