3d封装是什么
传统封装技术，每块芯片内部只有一片经历连接导线载板，导线载板通过金属球引脚连接 pcb 板制作出芯片。 随着对性能和成本的要求越来越高，出现了一块芯片内封装两片经历的情况，这就是二点五 d 封装的起点。但是导线再反的电气性能远不如硅晶片的电气性能，影响了经历之间的高速性好。 有人就想在经历和导线载版之间加入闺中阶层， 导线再板的线宽为一百微米，而归中介层的线宽能达到十微米。 核心之间的高速信号通过闺中阶层互联，外部信号通过闺中阶层连接到，基本上 性能提升很大。这时候可以发现，闺中阶层只需要连接精力之间的高速信号，外部信号并不是非要通过闺中阶层使用，更小的闺中阶层可以进一步降低成本。又有人想到对精力进行打孔， 从而在上方堆叠更多的芯片，进一步提高性能，这就是三 d 封装。 三 d 封装目前最主要的应用是存储器处理器，因为工作需要大量散热，堆叠的话散热目前无法解决。
粉丝27.9万获赞191.8万
相关视频
06:53查看AI文稿AI文稿华为提出操井率之后，大家都喊赢麻，到底赢在哪？以及缺陷是什么？这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念，而封装你听起来很高大上，你可以把它理解为一个室内的装修设计， 就是在同样的一个房屋里边，如何把效率令到最大的一个逻辑。之前的封装大家知道什么？就一块 cpu， 一 块内存条，然后再加点硬盘啊，中间 pcb 板子一连，是不是就可以干活了？这不是我们传统理解的电脑吗？ 但是这个电脑越来越发展，到后边发现不够了，为什么？哎，我说在同样的一块地方，我能不能用更大的算力或者更大的存储能力去增加我电脑的性能？好，那我要不要把几块芯片一块封到一个里边去？ 哎，一封的时候就发现一个问题，我的芯片做的越小，我就越占便宜，是不是由一个芯片大芯片变成小芯片再塞进去的过程，实际上就是摩尔静电的原型啊？啊？之前我比如说是 是十四纳米啊，现在我变成三纳米、二纳米的，是不是我就可以去堆更多的东西在我同一块芯片里边，但是这个堆法实际上还是有缺陷，为什么？ 比如说你在手机之类需要密切的干活的地方啊，就是紧密联系，干活空间又特别小的地方，你就需要让他的交互更加的透彻，那你如何去办呢？能不能把他们直接封到一个芯片上， 好，有人就干活了。那我能不能不把这个内存横着堆了，我把它竖着堆，竖着堆之后呢，边上愚蠢一点地，我把 gpu 或者 cpu 放进去，然后我是不是就形成了一个整统一的芯片了？ 这个芯片是不是就可以去决定我整个设备的核心输出效率了？而且他们隔着更近， 理论上说电阻也小啊，是吧啊？消耗也小啊，所以是不是看起来效率更高啊？这是不是就是二点五 d 封装的一个概念？因为这边上是吧是三 d 的 啊， 然后边上又放了一个平行的逻辑芯片，所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊，比如说啊，我是个传统的内存厂，我压根就不做什么 gpu 的 生意，我就想把单位面积内， 我把它内存效率拉到拉满，那个叫什么呢？那好，那我单纯的就把内存条给他堆的更密啊，是不就可以了？所以就出来这个类似这个千层千层汉堡似的啊，然后这个摩尔定律的极限就跑了，类似这种三 d 封装的技术， 所以现在所谓三星海力士核心的技术是不就在这里边？那么华为的掏净率到底在哪呢？华为掏净率人家压根就不跟你说一样的事情，你说你为了在同一个大小的房子里边塞更多的家具，你把家具做的越来越袖珍，你这是 干活吗？还是炫技？你现在追求的就不应该是类似摩尔定律这种芯片越来越小，塞的越来越多的这样一个概念，你核心追求的你是不是建了一个小型的工厂？那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题？ 我跟你比的是，我能不能在同样面积的一个工厂里边，能把我的大芯片给塞到我这里边，并且通过我更合理的互联，更合理的布局，让所有人在这走动的时候动线更合理， 我去掉个什么东西，工人不需要绕一大圈，然后去哪个地方搬，我只需要简单的挪几步我就可以到了，所以这样的效率是不是就提升了，散热也更小了？然后虽然我芯片够大，但是我布局合理， 工人走的更少，所以在单位体积内，我是不是输出就有可能去追平你？所以我追求的是一个效率，你追求的是炫技，这个就是华为核心在提的一个问题。 好，整个事情清晰之后，我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的，为什么是骑在手机芯片里边？因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线，那么在这个二点五 g 封装和逻辑芯片堆叠上边，其实各家虽然没有明确的提出槽径率，但是 也在追求单位面积的更好的效率，并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢？ 是因为之前虽然各个厂商也这么干，但是大家知道其实国外的厂商相对的独立性，并没有华为这种更强的全占性的能力，所以虽然他在提升各个部件之间的效率以及联通的 布局合理性，但是他永远做不到华为像这种一战全齐，而且在通信领域，尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率，不仅是一个掏尽率，而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道，如果说华为我提出要这么放，未来英伟达也要这么放，好，那你先给我交点专利费用吧，是不是就从一个传统的我只能追你打的一个地位，变成了一个我也有我独特的优势的这么一个地位去了？ 好，那不足是什么呢？不足就是大家知道这次发的论文，我说是在手机芯片上，为什么是手机芯片上？大家想，因为传统的 ai 服务器没有这个限制啊，就是，所以不行，就是华为那种 超大节点啊，我一堆电脑连连在一起，你一台电脑能干？我一台电脑全连在一起，大不了我的场地更大点，能耗更大点，我也能拼，是不是？我能达到你跟你类似的性能，但是对于手机我就这么一块地，这是不是就要求装修更精致一点？那么我问一个问题，说人家 明天给你玩 a r 眼镜的呢，你现在眼镜上面就要放更小的芯片呢？你要更好的这种微型化处理芯片的这种能力呢？是不是先进制程就又被抢了一次？所以这两条路线是同样在走的，只不过大家意识到一个问题，就是摩尔定律这个地方是有极限的， 就是你现在到了两纳米，你还有多走多大的一个性价比优势，就是越走他性价比越低了，在这种情况下，哎， 我能不能在装修上面提高一些效率就显得尤为重要了，这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没？我今天没熬夜，我只是半夜醒了。拜拜。
2.4万笨鸟怎么飞
14:07查看AI文稿AI文稿从宏观趋势到微观公司，我们一同探寻价值的锚点，今天咱们要聊的呢，就是让台积电能够继续在全球晶元代工领域称霸的关键技术， 也就是这个三 d 封装和晶元堆叠。没错，这可是现在半导体行业里面最火的话题，行，那我们就开始吧，我们首先要讲的呢，就是这个台积电的地位和三 d 封装技术的重要性。 说到这个呢，台积弹为什么能够在未来的五年甚至更长的时间里面依然能够保持在全球精元代工领域的领先地位呢？其实啊，台积弹能够保持领先的核心， 除了他们不断的在推进的先进制程之外呢，就是他们在三 d 封装和精元堆叠这两项技术上面的绝对优势， 这也是很多行业报告都公认的说，这是他们能够继续拉开和其他对手距离的关键。哎，三星也在很积极的追赶啊，他们宣布说要在明年就二零二五年也要加入这个三 d 封装的竞争， 他们有机会吗？三星确实是说明年要跟上来，但是呢，台积电在这个领域已经深耕了很多年了，无论是技术积累还是量产的经验都是非常非常深厚的，所以他们的这个领先优势短时间内还是很难被撼动的，看来台积电在这个领域的地位还是很稳固的。 接下来我们要聊的就是封装的基础知识和这个先进封装的趋势，就是为什么现在大家都在说未来十年半导体行业最关键的技术，除了治城节电的不断的缩小之外， 其实封装会变成一个更重要的一个决胜点呢？这个背后的原因呢，其实很有意思，就是以前大家一说封装，你想到的都是那些专业的封测场，像什么日月光啊，什么西品啊，但是现在呢，这个先进封装 越来越多的是直接就在金源厂里面完成了，所以像台机电这种公司呢，他们就直接可以把设计、制造和封装全部都整合在一起，所以他就可以带来性能上面的一个巨大的提升。原来是这样啊， 那我们就接着这个话题再往深聊一点，就是说这个传统的封装流程里面，这个测试和封装到底是怎么配合的？然后量率是怎么算出来？具体是这么回事啊，精元制造完了之后呢，上面会有一个一个的小正方形，这个小正方形呢，我们就叫它经历。 那我们第一步呢，就是要对每一个经历都进行测试，然后把那些坏的经历呢都给他挑出来，做上一个标记，比如说打个叉什么的。哦，原来不是每个小正方形都是好的啊，对，没错，那我们就拿这个举个例子吧，这一共有二十四个经历， 其中有十八个是好的，那量率就是百分之七十五。然后我们把坏的经历都剔除掉，只把好的经历拿去切割和封装。 所以说测试其实是在封装之前，而且他直接决定了有多少芯片最终会被制造出来。听起来很复杂啊，那我们下面要聊的呢，就是这个传统的打线封装和这个新的负极封装到底在结构上面有哪些核心的不同？ 然后每一步的工艺到底是怎么实现的？首先呢我们这个打线封装啊，他是把芯片正面朝上，然后用金线把芯片边缘的焊垫和外面的引角连起来，最后我们会用一个塑料外壳把它整个封起来保护好。明白了，那这个负极封装又有什么不一样的地方呢？ 负极封装他最大的不同就在于他是把芯片翻过来，正面朝下，然后他是用这个金属凸块 直接和这个基板连接，所以他就不需要打线了，整个这个结构就会变得更紧凑。那这个打线封装和负极封装在 i o 引角的数量上面，还有这个性能上面 会有多大的差别呢？打线封装他的这个 i o 引角只能沿着芯片的边缘分布，所以他的数量就非常有限，一般只有几十到几百个。 那这个负极封装呢，它是可以在整个芯片的表面都布满这个金属凸块，所以它可以做到上千个 i o 引胶，大大提高了信号的传输能力，那这个差别还挺大的，那是不是说现在所有的高性能芯片都必须要用这个负极封装了？也可以这么说吧，像现在的 cpu 啊， gpu 啊这种 都是需要几千个引角的，这种芯片基本上全部都是用的负极封装，而且这个负极封装它的这个信号传输路径更短，所以它的速度也会更快， 然后也更适合这种高频率高性能的这种需求。所以说负极封装有这么多好处啊，那我们下面要讲的就是金元级封装和这个钛基电的 info 技术。 那精元级封装到底跟传统的封装方式在流程上面有哪些革命性的变化？精元级封装最大的特点就是它是先整片精元一起进行封装，然后再切割，而不是像传统的那样一个一个经历分开来封装。听起来这个集成度就高了很多啊，那它具体是怎么实现的呢？ 具体是这么回事，就是在精元上面的所有的原件都制造完成之后，我们会直接在精元上面用化学方法生长出导线， 然后把整片晶圆或者一大块晶粒一起封起来，最后才把它们切成单独的芯片。那这个台积电的这个 info 也就是整合型扇出封装，它到底在技术上面有哪些突破呢？这个 info 它就是一种晶圆级封装，它最大的创新就是把整片晶圆一起进行封装， 然后再切割，而且连这个导线都是在这个封装之前就已经长好了，所以整个这个芯片就像是一体成型的一样，所以它的可能性也会更高， 然后也更容易发现瑕疵，所以说这个生产效率也会大大提升吧。没错没错，就是因为它是整片一起处理的嘛，所以它的产量就会非常的大， 然后成本也会下降。那现在台积电自己也是大量的在使用这个 info 技术来做先进封装，所以这也对传统的封测场造成了非常大的压力。听起来台积电的这个技术很厉害，那我们接下来就来谈谈这个二点五 d 封装和这个硅中介板技术。 那这个硅中介板在二点五 d 封装里面到底是一个什么样的作用？然后它的制造难度到底在哪里？在二点五 d 封装里面呢？这个硅中介板其实是一个关键的核心， 他就是一个很薄很薄的硅晶圆，然后通过一些化学的石刻，在上面做出很多很多非常非常细小的只有十微米宽的这种通道， 这个通道比我们的头发丝还要细十倍，天呐，这么细，那这些通道到底是用来干嘛的呢？这些通道就是用来让这个芯片之间能够有非常高密度的互联， 然后呢芯片都是通过这个负极的方式倒扣在这个中介板上面，所以它的这个线路可以做的非常的精细，然后集成度可以做的非常的高，但是它的制造难度也是非常非常大的。哇，这个技术难度真的很高啊，那这个二点五 d 封装到底是怎么通过这个硅中介板 把这个性能和集成度提升到一个新的台阶着呢？这个硅中介板上面的这个线路可以做到十微米， 这比传统的这个导线窄板的一百微米要细了整整一个数量级，所以它可以让更多的芯片可以非常紧密的集成在一起， 然后同时呢它的这个 i o 引角的数量也可以大大的增加，信号的传输距离也短了很多，所以速度和性能自然就提升了。 所以现在二点五 d 封装主要是用在哪些高端的产品上面呢？目前二点五 d 封装已经大量的应用在这种高端的处理器上面了，像台积电的这个 coldworks 技术，其实就是一种二点五 d 封装，它已经成为了这个高性能计算领域的一个主流的选择。原来二点五 d 封装的作用这么大呀， 那我们后面要讲的就是这个三 d 封装的技术展望，对，那三 d 封装到底在技术难度上面和这个未来的前景上面，跟二点五 d 相比有哪些特别的地方呢？其实三 d 封装它是比二点五 d 更加复杂的一种封装技术。 然后台积电现在已经把三 d 封装作为他们未来的一个核心的发展方向，并且已经开始在一些高端的芯片上面进行使用了。 然后具体的一些技术细节啊，我们在下一期节目当中会给大家做一个详细的拆解。行，那我们今天就先把这个三 d 封装的基础知识给大家梳理清楚。那我们先来说说这个半导体的封装它到底是一个什么样的流程，然后这个量率到底是怎么算出来的？ 这个流程其实很简单，我们拿到这个经元片之后呢，我们首先要做的就是对每一个经历进行测试，然后把那些坏的经历都标记出来，然后用这个好的经历的数量除以总的经历的数量，就是我们的量率， 像现在台积电他们的这个量率都已经做到九成左右了，甚至更高，这量率挺高的啊。那我们这个负极封装到底是怎么通过这种面朝下的结构，然后加上这种高密度的引角来大幅的提升这个芯片的性能的呢？负极封装它就是把芯片倒过来，让这个芯片的正面朝下， 然后通过这个金属凸块直接和这个基板进行连接，所以它可以在整个芯片的表面都布满 i o 引角， 这样的话他的这个信号传输的效率会更高，然后可以支持更多的功能，所以现在基本上所有的这种高端的和先进制成的芯片全部都用的是富金封装。那这个二点五 d 立体封装到底是靠什么核心的技术，能够把这么多芯片都集成在一起， 然后让这个设备变得更轻薄，性能更强的这个二点五 d 立体封装，它的核心就在于这个硅中介板，它是一个又薄又细的一个硅中介板，然后可以在上面同时放处理器、存储器以及其他的芯片，所以它可以做到非常高的集成度， 然后信号的传输也会更快，所以整个这个设备可以做的更薄，性能也会更强。原来是这样啊，那我们下面要讲的就是这个三 d 封装技术的这个进阶的内容。对， 那我们首先要聊的就是这个三 d 封装到底跟我们前面讲的这个二点五 d 封装在结构和堆叠方式上面有什么本质的区别？其实三 d 封装它最大的特点就在于它是把这些芯片垂直的堆叠起来， 然后通过这个硅穿孔技术让每一层芯片之间都可以直接进行互联，所以它比起这个二点五 d 只能在这个平面上扩展。三 d 封装，它是真正的实现了这个空间上的立体集成， 所以他的这个集成度和性能的提升都是远远超过二点五 d 的。 听起来很厉害，那这个硅穿孔技术到底是怎么在芯片里面实现的？然后会遇到什么技术难点？这个硅穿孔其实就是在芯片里面直接打一个非常非常细的孔， 然后再把这个金属填进去，让这个信号可以从这个芯片的这一面穿到那一面。但是呢这个芯片里面本来已经很密集了，你还要在这个密集的晶体管里面打孔， 而且还要保证这个孔非常的细，非常的精准，同时你在打孔的过程当中不能损伤到其他的原线， 所以它的难度是远远大于这个终结版的穿孔的。原来是这样啊，那这个三 d 堆叠现在在量产上面主要是用在哪些类型的芯片上面呢？现在真正能够做到这个三 d 堆叠量产的主要还是这个 d r a m 存储器， 比如说这个高频宽存储器 hbm， 它就是把八层的 dram 芯片堆叠在一起， 然后通过这个硅穿孔来实现这个层与层之间的互联，所以它可以达到一个非常高的待宽。哎，那这个高频宽存储器到底会用在哪些对性能要求特别高的场景呢？这个 hbm 它主要是用在这个数据中心， 然后人工智能还有一些高性能计算这种需要非常非常高的存储器待宽的这种领域。 那手机里面的话，现在最新的高端的手机里面也开始出现了它的身影，看来这个 hbm 的 应用场景还挺广的啊。那这个三 d 封装它在实际的使用过程当中会遇到哪些技术上面的难题呢？首先就是散热，因为你把这些芯片都叠在一起之后， 这个热量是很难散出去的，所以你要想办法加强它的散热的设计。然后第二个呢，就是这个芯片之间的这个互联的设计，然后他的这个信号的串扰和这个功耗也会增加， 所以这也是需要去解决的，确实是个问题啊。那我们再来聊一聊各大厂商在这个三 d 封装上面的一些进展，还有这个 wefer on wefer 这种技术的应用。 哎！说到这个三 d 封装，那这三家巨头台积电、三星和英特尔，他们各自都给他们的这个技术取了一个什么名字？然后现在谁是最领先的？台积电把他们的这个三 d 封装技术叫做 lc， 然后三星的话是叫做 x cube， 英特尔的是叫做 forros。 那 现在目前来看的话，还是台积电的这个技术无论是在量产还是在技术的成熟度上面都是处于一个领先的位置。明白了， 那这个 wi fi on wi fi 这种堆叠的方式到底是怎么让芯片变得更强大的呢？这个 wi fi on wi fi 它其实就是把两片或者多片晶圆直接精准地堆叠在一起， 然后它的这个芯片和芯片之间是可以直接互联的，所以它的这个信号的传输的速度会非常非常的快，然后整个的这个芯片的性能也会提升很多。这个 vivo and vivo 到底在实际的芯片的产品当中会有哪些应用呢？目前这个技术最典型的应用就是在这个 cis 影像传感器上面， 然后他是把这个影像传感器的芯片和这个存储器芯片，还有这个逻辑运算的芯片，这三层芯片精准的堆叠在一起，然后中间的那层存储器芯片是会做这个硅穿孔，所以他可以实现这个垂直方向上面的互联， 所以现在像索尼还有这个台机电，他们都在积极的去推动这个技术，看来这个 wifi 技术的应用场景还挺广的。那我们今天就把这个二点五 d 和三 d 封装的这个来龙去脉，然后以及它的这个核心的技术， 包括这个各大厂商他们的布局都给大家梳理了一遍。没错，那我们这期节目就到这里了，然后感谢大家的收听，咱们下期再见，拜拜。拜拜。
32杀猪哥2017
04:05查看AI文稿AI文稿在半导体行业，我们曾长期痴迷于平面扩张，即通过不断缩小晶体管尺寸来提升芯片性能，这 被称为摩尔定律。然而，随着工艺制成逼近物理极限，单纯依靠缩小晶体管不仅成本飙升，性能提升也更为困难。于是，一场从平面走向立体的革命正在发生，这就是三 d 封装技术。如果说过去的芯片制造像是在地面上盖平房， 那么三 d 封装就是建造摩天大楼。他不再执着于把晶体管做的更小，而是通过向上堆叠，在同样的占地面积下创造出巨大的空间。 三 d 封装或者更广泛的称为先进封装，是指通过硅通孔、混合建合等垂直互联技术，将多个不同功能的芯片在垂直方向上进行堆叠和集成，形成一个系统级的整体。目前业界主流的工艺标准主要分为两类， 首先是二点五 d 封装，这可以看作是并排居住，它在一个带有高密度布线的中介层上，将多个芯片并排摆放。中介层就像是一个转接板，负责让这些并排的芯片能够高速通信。这种技术常用于将 gpu 与高宽带内存封装在一起。 其次是三 d 封装，这才是真正的垂直 stacking， 它利用硅通孔技术直接穿透硅片进行垂直连接，或者使用混合键合技术，将两层芯片的铜触点直接面对面焊接在一起。混合键合能够实现十微米以下的互联间距，并有望进一步缩小到亚微米甚至纳米级， 大大缩短了信号传输距离，降低了功耗。三 d 封装听起来简单，但实现起来面临着极高的技术壁垒，主要集中在互联与散热上。 在互联方面，随着堆叠层数增加，如何保证成千上万个垂直连接点不出错是巨大的挑战。特别是混合键合技术，要求两层芯片的对准精度达到 纳米以下，任何微小的灰尘或震动都可能导致量率大幅下降。 散热方面，当芯片像三明治一样堆叠在一起，热量很难散发出去，如果热量积聚，会导致芯片性能下降甚至损坏。因此，开发新型的高导热界面材料和微流道液冷技术是三 d 封装必须解决的难题。近年来，三 d 封装已成为半导体行业增长最快的吸粉领域之一， 其核心驱动力来自 ai， 以高性能计算。在 ai 服务器领域，英伟达等巨头的旗舰芯片普遍采用了三 d 堆叠技术。为了满足 ai 芯片庞大的计算需求，必须将高宽带内存紧挨着 gpu 堆叠，以提供极高的数据传输宽带。 在智能手机领域，为了在有限的空间内塞入更多的功能，如五 g 射频 ai 处理器存储，三 d 封装让手机变得更轻薄，性能更强。目前，全球先进封装市场呈现出多样化的竞争格局。 首先是金元代工厂台机电凭借其 qos 封装技术在 ai 芯片领域占据重要地位，其产能直接关系到全球 ai 芯片的出货节奏。 三星电子和英特尔也在大力追赶，试图提供从设计到封装的一站式服务。英特尔的 foveros direct 技术实现了九微米的同对同互连间距， 每平方毫米可集成超过一万两千个连接。其次是存储巨头 sk 海力士和三星电子在存储芯片的三 d 堆叠方面拥有核心技术， 特别是 sk 海力士的 mrmuf 封装技术，通过将 drm 精髓减薄至仅三十微米，并在一次回流汗过程中完成多层垂直互连，使其在高宽带内存市场占据重要地位。最后是专业封测代工厂 日月光安，靠长电科技、通付微电、华天科技等，他们为芯片设计公司提供独立的封装测试服务，是产业链中不可或缺的一环。 三 d 封装技术的成熟，标志着半导体行业进入了超越摩尔定律的新时代，他不再仅仅追求晶体管的微缩，而是通过系统级的架构创新，继续推动着人类算力的指数级增长。
41热带海风
14:12查看AI文稿AI文稿五年呢？十年呢？他今天有办法继续坐稳这个霸主龙头地位吗？如果有的话，靠的就是这个了。见众私下告诉我，这个很厉害呢，三滴立体堆叠风装，到底这是什么呢？看到三当然就想到了二点五见，重请上来。 上一集见证来的时候告诉大家，其实台积电的封装技术是有进程的，上次讲到整片封装，二点五滴的立体封装，再来个小复习， 好，我们简单复习一下哈。我们上一次介绍二点五滴的封装，之前呢有跟大家讲过， ic 是封装呢，是赴京封装，各位还记得，嗯，金片的正面朝下，对哎，所以各位看这个图哦，这个是金片的，正面是绿色的，这个是朝下的，也就是这样，趴下，趴下，趴下， 哎，对对对，这叫复金封装，嘿，然后呢，下面呢，这边有一个塑胶板，这个我们称为导线仔板。导线仔板哎，就是我们上一次说的 abfbt 这种专有名词，就是导线窄板，大家买那个 abf 股票买一大堆，还不知道什么叫导线窄板，给大家看一下，这个绿色的，这个就是导线窄板，我挂掉不好来，就这个哦， 这片绿色，这一片就是 abf， 对，那个导线窄，导线窄板就是这个板子，你买的就是这个，人家在做的这个板子是 ok， 然后细筋片在上面，这个正方形就是细筋片，细筋片就筋片站在这个窄板的上面。对，而且它是正面朝下， 所以是正面向下的方式，就是这个图，他是这个啊，这我们这样看就好哈，他是脸朝下就对了。对，好，所以你可以让他凸一点点，其实他是 屁股向上，这样趴在地上，趴在这样子，吼是没错吧？吼，对，这就是这个，对，但是呢，为了要再缩小，嗯，各位注意看，我手上这个金片实际上并没有， 他只有导线窄板跟晶片。对，但是为了要在缩小才发明这个二点五滴的这个封装。二点五滴的封装呢，最重要就是他用了一个东西叫做细中介板， 细中介为了要缩小，为什么呢？我们再复习一下，然后这个倒线窄板呢，它上面的线宽呢，大概是一百厘米，嗯，就是头发大概这么粗，就刚刚你看那个板子上面的那些线路走啊，对，对，线路走哈，对， 但是呢，这个为了要再缩小，所以呢故意在他的上面呢又放了一块叫做细中介板。细中介板，这个就叫细中介板，他上面的线呢，宽度只剩下十维米， 请问放那一块干嘛？而且那一块是金片跟导线窄板的中间哦，放这一块干嘛？缩小，因为呢，他只有十维米，所以等于是让这个金片呢可以靠的更近 哦，让金片彼此第一颗金片第二颗，第三颗靠的更近，对的，更密，对，对的，更密，对，而且零售好像有交过系中介板这边还有很多的线路，可以看到灰色这些线路呢，它的宽度都只有十维米， 更小啊，更小啊，这样才能够堆得更密，这个就是称为所谓二点五滴的风装。但是呢，我们来看一下为什么把这个细中介板叫 weaver， 所以我们来看 这个戏中界版是用戏精元做的，所以他真的就是一片圆形的精元。哎，我们来考一下观众朋友，看你有没有从九点看到现 在十一点。细是第几代半导体材料啊？哈哈，第一代半导体，对了，老师在教，我们在听啊，第一代我们刚好复习好，在细中介板是用细材料， 在制造的时候用这种封装技术是怎么做呢？他必须把三颗金片呢放在一起对不对？我们回到前面一张就会发现三颗金片，这是 a， 这是 b， 这是 c 呀，好，我们来看这边，这是 a， 这是 v， 这是 cc， 是处理器最大颗。嗯，然后呢，制造的时候是整块金元 粘上去，有没有？还记得今天是正面朝下，对对，粘粘粘，粘上去，这个粘上去，这个粘上去，一次把整块的金源通通粘好之后，再用这个强力胶，然后就是环氧树脂盖起来，哎，最后呢，再切成这样子。一， 那我们来看三 d 金，更重要的是三 d， 因为未来呢，要称霸金元代工，最重要的其实是三 d 封装，但是三 d 封装这个技术其实还有一些难度，我们来看一下我们刚刚的那个 系穿孔，就是那个灰色的那个孔洞，是坐在什么地方呢？是坐在系中介板上，系穿孔就是指要走线路的，这个一孔就对了，是不是？对对对对，这个孔，然后呢，穿完之后要把金属放进来，所以这个灰色的基本上都要把金属 填进去。啊，怎么填？我想这个因为制成比较复杂，我先不谈好，重点是细中介板上除了穿孔，除了金属线没有其他的东西， ok？ 可是呢，那个叫二点五 d 吗？对不对？对，所谓的三 d 封装必须要在金片内制作，系穿孔，这是重点， 金片内，换句话说呢，像刚刚这个处理器的金片其实只有电晶体，绿色的是电晶体？对啊，没有穿孔。哦，对啊，可是你要把晶片这样一片一片堆起来，你是不是必须想办法让 穿孔能够穿过这个有电晶体的晶片才能够叠第二层？对，再穿过第三个。哇，晶片才能叠第三层。对，否则呢，你永远就是只能左右摆。我们回到前面 第一章就会发现我听懂了，如果二点五滴他必须左右摆，他就是不能上下摆。对，顶多就走这样平面的，对，好，走平行的。可是我要走，因为我要摆更多精品，对吗？对，我要堆更多，要垂直的堆，这个叫山顶，回到那个，刚刚那个，所以 你看绿色是金片的面，哦，对了，一个金片，两个金片，三个金片，我已经叠三个金片了。 跟，每个镜片都有功能啊，所以你要走电路啊。对，所以这个镜片上面要穿孔。对，细穿孔等于是要在金源里面有电晶体，而且还要有穿孔， 那这个难度就非常的高。对啊，因为你穿的不好，他会破掉吧。对，而且这个本身你表面还有电晶体，所以你还，你在制成上要考量到原来的电晶体不能破坏掉，对吧？而且那个孔应该要找更细的， 对，也要更细，好吧，因为那个金元变得已经很小了。对，里面已经有线路，还有在穿孔。对，所以他这个穿孔确实会比这个细中介版更细更。哦，所以这个难度是非常高。但是这样一做下去，各位看这个图看得懂， 每一个镜片都正面朝下，而且是一个堆着一个堆着一个，是一片贴着一片贴着一片，这样一直贴，厉害。这个目前目前实际量产可以做到八片哦。八片啊，对，但是呢，我要特别强 强调，并不是所有的芯片都做得到，目前真正可以做到这种所谓的三 d 风装的主要就是记忆体，就是我们讲的滴滴牙。 哦，对，那主要的原因是因为滴滴牙的结构比较特殊，比较适合做这样的结构。滴滴啊，就是我们常用的记忆记忆体。对对对，是我们把这种记忆体有一个特别的标准，称为高平宽记忆体，就是所谓的 hba， 叫做 high bang with the memory， 这种记忆体的速度呢是 非常快。请问一下高频宽记一体 hbm， 这是一个特殊的名词啊，用在哪里啊？就是一般的处理器， 如果你要配记忆体的话，你当然可以只配一片，对不对？嗯，可是如果你要配比较多的记忆体，而且要求速度要快的话，嗯，就可以选择用这个 hbn。 举例来说，如果我买了 iphone 或神圣的五 g 手机，是它 的机一体啊，这个处理器呢，速度要快。对，很有可能就配这种机。是，但是目前还不需要这种高频关机。一体目前大部分是用在资料中心，需要大量的资料预算 大数据，那你说未来手机会不会用到？当然是有可能，但是那是以后的事情，所以他现在这个只用在 ai 啦，大数据啦，物联网这种。是哦， ok， ok， 懂了，需要大量的空间的。好， 当然你这个要考虑非常多的问题哦，你全部叠在一起怎么散的？对呀，里面这个全部埋在里面，你要想办法让他散出来，这个都有难度。好，所以呢，散低的风装在台积点把它称为哦。 soic， 这个叫 system on integrate trip 冰铁轨，就是堆起来的意思哦，所以就是把金片堆起来的意思。这个是金片呢？对哦，堆叠金片，堆叠金片，而且是用系统的方式，就是把所有的金片都堆起来呀。未来呢，当然希望连处理器都 ok 堆起来。嗯，就不会像这样。各位注意看这个图，很有趣哦。这两个是二点五滴，这边是三滴。没错， 现在暂时只能这样做，只能这样做。目前只能是因为处理器没有办法做山顶，所以我确认一下建筑，如果我没有这边，那这样子就是二点五滴了，对不对？是那，但是你如果不走这样子就没有办法功能更强啊。是哦，是，所以未来一定朝这个方向，那最后一定希望连这个都堆上去，所以全部堆在一起， 这样是最好的。就是同样一个东西，竞争对手也有三星把它称为 sq 的。嗯，这个是不久前，好像上个月吧才俄 nons， 三星也取了一个名字，听起来很酷，然后 英泰尔呢，把它叫做 ferris。 嗯，所以呢，每一家先进的字机就这三家了吗？嗯，对不对都有这样的技术。那目前以成熟度来讲，还是台积点的成熟度高，台积 积淀成熟度高。这个确实是这样子的，这样就好。好最后一页来结论喽。那最后我们来介绍 wafer and wafer， 因为很多人在问我这到底是什么东西。 wafer and wafer 呢？是极致吼，怎么做呢？我这边刚好带了一个，有两片金元片。 什么叫 wifer 啊？ wifer 怎么能够讲玩具呢？这明明叫金元片，哈哈哈。 waifer 昂 waifer， 这是一个 waiver， 那是一个 waifer ok wafer 昂， waifu 的基本概念很简单，就是你在封装的时候呢，这是不是有一大堆正方形的镜片？对啊，这边有一堆正方形的镜片，你们细看哦，今天的见证啊，特别帮你们擦的很干净，有没有看到？ 这样看就看到一个。可以可以了吧，每一小格就是一个金元片哦，是好好，而且呢，这两个金元金，这个金片的大小能要一样？封装的时候呢，很简单，就是这一片，嗯，正面向下，哦对，叠，这样就封起来。对对对，等下等下我确认一下 这个是他的正面吧。是，刚刚不是说了那个。呃，什么封装，今天要倒过来，要倒过脸，要向下，不是对着中介板，是直接对着另外一个镜片这样子叠起来。叠起来 好，这是一个可是问题来了，你叠完之后怎么把线拉出来哎对啊对啊，线，所以呢，代表其中有一片一定要系穿孔，一定要是从 其中电晶体的那个面直接穿过筋圆表面才会有电线电导线出来，才能把第三片再放上去或是把线拉出来。对对，我们来看一个实际的例子 哦，这个是我们的这个影像感测器，我们上次有介绍 cis 哦，没有看的就要去复习一下，找一下 youtube 有前线的节目哈，介绍过 cis 影像感测器呢，跟这个记忆体跟这个所谓的逻辑运算呢，是目前最合适来做这个 wifi wafer 的。嗯，你看哦，这是一个 wafer 的金片这是一个 wafer 的金片。嗯，这是一个 wafer 的金片。嗯，好。然后呢？这个，这三个东西只有一个可以穿孔，大家还记得吗？是哪一个可以穿孔？我们刚刚说 刚刚讲最上面那一个吗？可以穿孔的是什么啊？对，这个，这是一体吗？对对对，就他可以穿孔，所以只有他能叠中间， 哦，所以非常漂亮。我，我确认一下，因为中间的这个只要把这个能穿孔的放中间，因为它可以上通下通，哎，对对对，对啊，这个非常可爱，一点就通， 所以嘛就上通下通，就中间那一层楼，而且深色这一面是寿光面，所以他本来就是要漂亮的表面就好，不需要任何其他的，这个接线线全部用在下面，所以各位他怎么堆？你看这个图哦。嗯，这一个是深色的金片，嘿，就是这一个金片， ok， 中间 这个就是记忆体镜片，是中间这一个。哎，好，这是记忆体镜片，最下面才是数位的镜片，就是在做数位运算，数位运算，因为影像进来之后要做一些基本图，三个镜片，你看三个镜片，对，在这边倒， 上通下通，你刚刚说了从细窗口在这啊，细窗口，你看这，我在这导电哦，导电线在这边，有没有这样才能够运作啊？你没个电怎么运作？所以呢？要导能够穿孔的放中间，然后上通下通，对， ok， ok。 那因为这个技术就是我们踢的嘛，就是把 waff 跟 wafa 直接就叠起来啊，用这样的方式封装，这是另外一种可能 发展的方向。那现在有人在做这个了吗？呃，其实每一家厂就把，当然台基店有，他自己在做这个维护养维粉。嗯那其实像 sony 他们也在发展自己的这一种技术，所以基本上这是影像赶车器嘛，所以 sony 当然会有 参与卡，参与奖会来做的。 ok， 见这种赞，谢谢您这样有感觉的。谢谢。好，完全都知道了，今天四张资料完全都讲完啊，我超级开心的，自从见证了来到前线的第一集到现在 第一集我问最多，因为第一集大家都不懂嘛，到了现在呢，很多都慢慢懂了，所以速度就会加快喽。 来，先回到第一章，第一章其实是复习啊，上次教过了二点五滴，因为你要来到三滴，但是二点五滴 立体封装提醒您，这种封装哦是面向下哦，绿色是面哦，所以呢，这边叠一个处理器，这边叠个记忆题，其他的芯片 手横的并排，然后往下，中间有个系中介板，这个叫做二点五滴，但二点五滴呢，再怎么排成这样排成这样排成这样排，但是呢，我希望头 上好一层楼，镜面镜面镜面往上排，三滴就出来了，在三滴给大家看，刚刚见众讲的很清楚，这边是三滴，这个部分呢是二点五滴，现在已经有人在做了，谁在做呢？台基店，神颂，英特尔各自有名称，但是呢，全部都是三滴立体的 归叠封装啊，下一张呢，就是要告诉大家，原来现在 wowwwwwwwwwwwwwww 所指的题就是这一个，要把能够 整片的金片的穿孔，能够穿孔的系穿孔的摆在中间，现在只有记忆体能够在镜片上穿孔哦，因为它导电导上面的影像改造的镜片，还有包括了卢集运算的镜片， 所以呢，三层这就是微分啊，微分的制作流程啊，希望今天大家有学会喽，见证这样简单的结论，对吧？非常精彩！好。
329半导体行业观察
02:36查看AI文稿AI文稿今天，华为正式发布了韬定律，网上又出现了一些阴阳怪气的声音，说这不就是三 d 堆叠风装吗？早就有的技术换个名字又来忽悠。今天咱们不吹不黑，正经科普一下华为的逻辑堆叠和市面上的物理堆叠到底有什么本质区别。 为了让大家听懂，我们把芯片想象成一个微缩城市，城市里的每一栋房子就是一个计算单元，而芯片的计算就是电子在各个房子之间跑腿送数据。过去几十年，芯片制造遵循摩尔定律， 其实就是在这个城市里拼命盖平房，房子越盖越小，越盖越密。但现在平房密到了物理极限，再小就会漏电，路也太窄，电子根本跑不动了。平房盖不下去了怎么办？页内搞出了物理堆叠封装， 这就相当于在平房城市上面硬生生又铺了一层。城市房子确实多了，但带来了致命问题，底层城市的热量根本散不出去，而且上下楼之间的通道还是老材料，容易发热烧毁。这就是为什么简单的物理堆叠，性能提升，很快会遇到天花板。 而华为的韬定律核心叫逻辑堆叠，他不是在平房上硬铺平房，而是把同一个垫子需要频繁穿梭的房子在原地改造成立体楼房。这带来了三个颠覆性的改变，第一，缩短了通勤时间。 以前电子送数据要在平面上绕十几个路口，现在直接坐垂直电梯上下楼，距离短了，时间就省了。这个时间在物理学里就叫时间长，数套掏，这就是掏定律名字的由来，用缩短时间来代替缩小面积。第二，解决了漏电和烧毁。 华为盖楼楼层之间的电梯井用了特殊的贵金属材料，比如了和薄，这些材料耐高温，炕电迁移，保证了立体通道绝对安全。第三，从根源降低了发热，因为电子跑腿的距离大幅缩短，整体功耗直接降了下来， 跑的少了自然就不那么热了，散热问题迎刃而解。所以，别再拿简单的物理堆叠来套华为的逻辑堆叠了。摩尔定律是在空间上死磕，把房子越盖越小，直到无路可走。而掏定律是在时间和架构上破局， 通过重构电子的通勤路线实现降维打击。这是一次从平面内卷到立体优化的思维转换。在摩尔定律放缓的今天，这不仅是华为的一小步，也是中国半导体探索新方向的一大步。我是 ai 实验室，用通俗的逻辑看懂硬核科技，我们下期见。
76AI实验室
03:13查看AI文稿AI文稿哈喽，大家好，我是北冥有鱼，今天呢我来教大家如何来利用利创 eda 专业版来下载个三 d 封装。 首先呢我们要用的立创 eda 专业版这个工具，他必须是在线工具，不能是用那个离线的，如果是大家初次使用立创 eda 专业版是需要注册账号的，另外可能还需要激活一下，大家下去自己去弄一下。 这里呢我着重来介绍怎么来下载三 d 封装。我们先新建一个工程，这里改成三 d product， 然后保存一下， 我们来到这个 pzb， 双击 pzb， 在下方查找我们需要的原系件，比如说 tm 三二 f 四零五， r， j， t 六，搜索一下，比如说第一个，这里呢是有三 d 封装的，可以看到已经显示出来了，我们点击放置 在这里， 这里有一个三 d 文件，如果使用的离线工具的话，这里是没有三 d 文件的，一定要用在线立创 eda 专业版的，点击三 d， 这里可以改下名字， 导出， 把它保存到桌面上的三 d 本田夹里边。 这里要注意的一点啊，就是咱们下载下来之后呢，他下边是有一个这样的 pcb 板子， 我们需要把 pzb 板子给他删除掉。这里呢就要用到一个三 d 的编辑软件，我这里用到的是 solid walks， 我们双击一下，大家也可以使用其他的三 d 软件， 这里呢我们找到这下面的 pzb， 这是这个 pzb， 我这里给他隐藏掉就可以了。然后呢输出一下文件另存为， 这里呢我们选择是 s， l， d， p， r， t， 因为这个文件的话，它外边的这些颜色都是保留下来的， 也可以选择 stp， 这里我们点击保存，这样我们就三 d 文件给下载下来了。 另外呢，关于如何把这三 d 封装添加到 pcb 封装库里边去，之前呢，我专门出过一期视频来着重介绍如何对三 d 封装进行经理位， 大家可以去我往期的视频里边去翻一翻看一看。好的，今天的视频教程就到这里吧，谢谢大家的观看。 当当当当当当当当。
357大鱼电子工作室
03:59查看AI文稿AI文稿当所有人都在为三纳米制成的突破来欢呼雀跃的时候呢，一个曾经被视作为芯片包装工的角色呢，正在悄悄的改写半导体产业的命运格局。他不是光刻机，也不是经济管，而是那个被我们忽视已久的隐形英雄封装。 他不再只是保护芯片的外壳，而是驱动 ai 算力爆发的性能引擎，让数据说话，让测试更精准。欢迎来到测试进化论。很多人聊半导体呢，眼里面就只有芯片支撑， 从二十八纳米、十四纳米、七纳米、五纳米、三纳米，甚至一纳米，但却没有人在意一个隐形的配角就是封装。早期的封装说难听点只是一个工具人，没有什么技术含量，就干一件事，给芯片去穿一层保护衣，别让它碰坏，别让信号断了就行。 这一点就特别像早期的测试技术，他能够测通断就可以了，也就没有人指望他能够赋能芯片能力的提升。那个时候的封装就是用最基础的引线键合的工艺把整个芯片包起来， 工艺简单，成本低廉，又刚好能够适配当时的低速低集成度的芯片。必定在那个时候，摩尔定律是靠压缩晶体管的体积来去提升的， 谁又闲着没事去琢磨这样的一个保护外壳呢？据三米的数据显示呢，两千年全球封装市场的规模仅有三百七十亿美金， 而其中的先进封装的占比不到百分之九十以上，都是采用了引线间合的基础工艺。合金的作用仅是来做一个物理保护和简单的电气连接。转折点来了，当晶体管已经压缩到接近于两纳米的物理极限的时候，摩尔定律彻底放缓， 漏电流飙升，功耗迅速的提升，研发成本更是贵到离谱，如果还想靠着来压缩经济管尺寸来去提升性能，已经很难实现了。 这方面有个数据佐证，三纳米制成工艺的研发成本呢，一个芯片可能要高达五十亿美金，相较于七纳米，它的整个增幅超过了百分之七十， 而性能仅仅提升了百分之二十。同时，一纳米制成又面临了量子穿效应的核心瓶颈。根据 ibm 实验室的测算来说呢，一纳米芯片的漏电呢，将是三纳米的 八到十倍，功耗的失控问题呢，也更是难以破解。这就特别像测试技术，光靠手动测基础验根本就扛不住复杂场景的需求，迭代也自然是必然。 冯庄在这时候也就突然觉醒，在这种困境条件下给逼出来的他不再是可有可无的厚道工序，反而成了一个破解的瓶颈，也能够续上算力增长的核心引擎， ai 大 模型、超算高端手机，要的更是这种高密度、高级程度、高速和低功耗的产品。 传统的封装你就无法解决了，他早就已经不够用了，他不是一个偶然，而是后摩尔时代产业给逼出来的必然选择。 所以根据三米的预测，二零二五年全球先进封装市场的规模将达到六百亿美金，占整体封装市场的比重提升到了将近一半，相较于二零零零年的时候就提升了九倍，也足以印证核心地位的崛起。 我们总结一下，先进封装的崛起不是一个偶然的技术突破，而是半导体产业发展到后摩尔时代的必然选择， 其本质是封装基因的重构，是从保护转向性能导向，从单一的功能去转向系统集成，所以这是整个先进封装迭代的起点。 后续我们将会为大家继续介绍先进封装的各种形式和它的史诗工艺，欢迎大家点赞关注。
294测试进化论
00:46查看AI文稿AI文稿传统封装技术，每块芯片内部只有一片经历连接银角制作出芯片，随着对性能和成本的要求，出现了一块芯片内封装两片经历的情况，这就是二点五 d 封装的起点。但是 pcb 的电气性能远不如硅晶片的电气性能，影响了经历之间的高速信号。 有人就想在精力和基板之间加入硅中阶层，使用相对落后的制成制造以降低成本，而精力使用先进的制成工艺，核心之间的高速信号通过硅中阶层互联，外部信号通过硅中阶层连接到基板上，性能提升很大。这时候可以发现，硅中阶层只需要连接精力之间的高速信号，外部信号并不是非要通过硅中阶层 使用更小的硅中阶层可以进一步降低成本。又有人想到对精力进行打孔，从而在上方堆叠更多的芯片，进一步提高性能，这就是三 d 封装。
1625半导体封装工程师之家
