央视采访何庭波

华为何庭波接受采访全程

402
28
33
12
举报
发布时间:2026-05-31 11:06
查看AI文稿
🔝🔛
🔝🔛

粉丝63获赞933

相关视频

  • 5月25日,华为公司董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台上发表署名论文《面向多层级电子系统的时间缩微理论》("A Time Scaling Theory for Multi-Layer Electronic Systems"),具体解读“韬(τ)定律”。2019年5月,何庭波曾以一封公开信引发广泛关注。时隔7年,她带着“韬定律”再次回到公众视野。“没有退路,我们要闯出一条路来”“在‘韬微缩’的指导下,我们完成380多个芯片”……近日,人民日报记者独家对话何庭波,听她解读“韬定律”的来龙去脉,听华为如何“从最基础的问题开始来思考”,直到今天——“我们有加速度了”。
    04:53
    查看AI文稿
  • 央视采访何庭波完整版!看了才知道,华为当年到底有多难!#华为 #何庭波
    04:47
    查看AI文稿
  • HUAWEI Tau(τ) Scaling Law 华为代表何庭波在 ISCAS 会议上,核心阐述了华为提出的 Tau(τ)缩放定律:一种替代传统摩尔定律的半导体演进新范式。
背景:摩尔定律的放缓
过去 60 年,半导体产业依靠几何缩放(摩尔定律)推动信息时代发展。FinFET 路线图将寿命延长了约十年,但在 7 nm节点后,几何缩放面临严峻挑战,先进制程成本激增、实现难度加大。
Tau(τ)缩放定律的提出
演讲者指出,半导体发展不应局限于几何尺寸缩放。几何缩放曾自然带来时域增益(更快的晶体管、更短的延迟),但几何缩放放缓并不意味着时间缩放停滞。τ(时间常数)= RC 乘积,从器件层面(皮秒级)、电路层面(纳秒级)到系统层面(秒级),横跨 10 个数量级。通过前端和后端 RC 优化(如高 k 金属栅极、应变硅等),可以在不缩小几何尺寸的情况下提升性能。τ 成为从器件到电路再到芯片的统一优化目标。
核心创新:逻辑折叠(Logic Folding)
逻辑折叠是一种全新的数字电路与系统设计方法,通过垂直堆叠活动层来压缩相邻触发器之间的传播时间,将关键路径门分布到不同层,显著缩短信号布线、降低寄生 RC、减少时钟误差。实现有效逻辑折叠的关键在于极小的混合键合(Hybrid Bonding)间距,需小于顶层金属间距的三倍。华为实现了 1.5 微米 的混合键合间距,对准套刻误差小于 0.5 微米,冗余设计使良率达到 100%。
产品成果:麒麟 2026
麒麟 2026 是首款采用逻辑折叠技术的芯片,基于双层自由逻辑架构。晶体管密度从传统工艺的每平方毫米 1.26 亿个提升至 2.38 亿个;SoC 能效提升 41%,最大时钟频率提升近 13%。SRAM 访问延迟降低 40% 以上,时钟缓冲器数量减少 50%。演讲者预告该产品将于 2026 年冬季 上市。
AI 系统架构:从芯片到数据中心
在 AI 领域,华为推出 Ascend 910C 和 950 超级节点,采用统一总线(UB)协议消除跨协议转换延迟,实现内存语义层的点对点传输。光学互连技术"High One"提供单设备 8 Tbps 带宽,将覆盖范围从不足 1 米扩展至 100 米,使千兆瓦级 AI 数据中心成为现实。系统折叠(System Folding)通过将供电、高速内存和光 I/O 移至垂直方向表面,突破了 2.5D 扩展的边缘瓶颈。
    46:57
    HUAWEI Tau(τ) Scaling Law 华为代表何庭波在 ISCAS 会议上,核心阐述了华为提出的 Tau(τ)缩放定律:一种替代传统摩尔定律的半导体演进新范式。
    背景:摩尔定律的放缓
    过去 60 年,半导体产业依靠几何缩放(摩尔定律)推动信息时代发展。FinFET 路线图将寿命延长了约十年,但在 7 nm节点后,几何缩放面临严峻挑战,先进制程成本激增、实现难度加大。
    Tau(τ)缩放定律的提出
    演讲者指出,半导体发展不应局限于几何尺寸缩放。几何缩放曾自然带来时域增益(更快的晶体管、更短的延迟),但几何缩放放缓并不意味着时间缩放停滞。τ(时间常数)= RC 乘积,从器件层面(皮秒级)、电路层面(纳秒级)到系统层面(秒级),横跨 10 个数量级。通过前端和后端 RC 优化(如高 k 金属栅极、应变硅等),可以在不缩小几何尺寸的情况下提升性能。τ 成为从器件到电路再到芯片的统一优化目标。
    核心创新:逻辑折叠(Logic Folding)
    逻辑折叠是一种全新的数字电路与系统设计方法,通过垂直堆叠活动层来压缩相邻触发器之间的传播时间,将关键路径门分布到不同层,显著缩短信号布线、降低寄生 RC、减少时钟误差。实现有效逻辑折叠的关键在于极小的混合键合(Hybrid Bonding)间距,需小于顶层金属间距的三倍。华为实现了 1.5 微米 的混合键合间距,对准套刻误差小于 0.5 微米,冗余设计使良率达到 100%。
    产品成果:麒麟 2026
    麒麟 2026 是首款采用逻辑折叠技术的芯片,基于双层自由逻辑架构。晶体管密度从传统工艺的每平方毫米 1.26 亿个提升至 2.38 亿个;SoC 能效提升 41%,最大时钟频率提升近 13%。SRAM 访问延迟降低 40% 以上,时钟缓冲器数量减少 50%。演讲者预告该产品将于 2026 年冬季 上市。
    AI 系统架构:从芯片到数据中心
    在 AI 领域,华为推出 Ascend 910C 和 950 超级节点,采用统一总线(UB)协议消除跨协议转换延迟,实现内存语义层的点对点传输。光学互连技术"High One"提供单设备 8 Tbps 带宽,将覆盖范围从不足 1 米扩展至 100 米,使千兆瓦级 AI 数据中心成为现实。系统折叠(System Folding)通过将供电、高速内存和光 I/O 移至垂直方向表面,突破了 2.5D 扩展的边缘瓶颈。
  • 人民日报独家对话何庭波 全视频:一直往前走,终归可以找到桥 2019年5月,何庭波曾以一封公开信引发广泛关注。时隔7年,她带着“韬定律”再次回到公众视野。“没有退路,我们要闯出一条路来”“在‘韬微缩’的指导下,我们完成380多个芯片”……近日,人民日报记者独家对话何庭波,听她解读“韬定律”的来龙去脉,听华为如何“从最基础的问题开始来思考”,直到今天——“我们有加速度了”。
    04:53
    查看AI文稿
  • 原自人民日报对何庭波的采访 黑暗过去终究是晨光!#华为#韬定律 #芯片 #科技
    01:23
    查看AI文稿
  • 2019年5月,何庭波曾以一封公开信引发广泛关注。时隔7年,她带着“韬定律”再次回到公众视野。近日,人民日报记者独家对话华为公司董事、半导体业务部总裁何庭波(人民日报)👍👍👍华为华为,中华有为💪💪💪
    04:53
    查看AI文稿
  • 人民日报专访华为半导体总裁何庭波! 不是有理论就宣发,而是在“韬定律”指导下生产出几百款芯片,上千万的消费者体验到了,才向业界公布指导思路。那些黑“韬定律”停留在论文里的论调,可谓是居心叵测!
华为一旦公布的东西,已经不是他产品里最新鲜的了,基本都是商用一代、储备一代、研发一代。#HarmonyOS6 #鸿蒙操作系统 #华为 #韬定律 #半导体
    01:24
    查看AI文稿
  • 从绝望到确定,何庭波接受人民日报采访哽咽。
    02:13
    查看AI文稿
  • 中美科技战结束
    04:47
    查看AI文稿
  • 发表华为韬定律,何庭波为啥哽咽? #韬定律  #华为  #芯片  #何庭波   5月25号,上海,IEEE国际电路与系统研讨会。何庭波,华为董事、半导体业务部总裁,站在台上发表完主题演讲之后,接受了人民日报的采访。她说了一句话,我听了五遍,眼眶湿了五遍。"我们再不会停滞了,我们有加速度了。我们只会越来越好。"说这句话的时候,她的声音是哽咽的。
    06:42
    查看AI文稿