上两期我们讲了芯片当中的 pcb 板以及 pcb 板在变得越来越厚之后,可能会用到一些硬质合金作为钻芯的材料, 所以挑选了一些标的。在今天这样的行情之下,我的账户走出了独立行情。那么今天我们来讲一讲最近最火的一个名词,掏定律。这个掏定律是由华为的何庭波老师提出来的。要了解这个掏定律,我们首先要了解一下什么是摩尔定律。 摩尔定律的核心就是几何缩微,它是通过不断缩小晶体管尺寸,在有限的空间里面容纳更多的晶体管,从而达到半导体设备性能的提升。现在市面上的先进封装都在采用这样的形式,原来大家都在卷晶体管,要做的越来越小,做的越小,性能就会变得越来越高,功耗也会变得越来越低, 成本也会变得越来越便宜,看起来是不是十分完美?但是当制成推进到两纳米之下,这里接近了物理极, 那个时候漏电发热,量子效应就全部冒出来了。而且做越小的晶体管,建厂的费用跟研发的费用就会变得特别的贵, 投资的金额可能动辄就是上百亿美元,这样的投资建厂就是一个很不划算的生意。那咱们的掏定律是什么?本质核心就是以时间缩微替代几何。所谓摩尔定律是将晶体管做的越来越小, 高定律则是通过逻辑折叠、三 d 堆叠、信号延迟优化等等等等创新技术来提升等效密度,实现半导体跟电子系统的持续演进。 这么理解吧,通过逻辑堆叠的这个方式,把原来平铺在硅片上的数字电路、模拟电路、储存电路以垂直的方式堆叠起来,就像乐高一样,把它一层一层堆叠起来,这样的方法能达到什么效果?就比如说我们现在在十纳米的或者说是更落后的一些工艺 座上,通过这种堆叠的形式,可以让它实现五纳米,甚至说三纳米的实际性能,这样我们就不再依赖 euv 了,可以在成熟制成上实现性能的突破。这里提到的 euv 是 什么呢?它就是目前半导体制作当中最先进、最昂贵,技术难度也是最高的光刻技术,是目前生产五纳米、三纳米,甚至是说两纳米等 等等等先进制成芯片的唯一可行路径。而目前唯一能够量产 euv 光刻机的公司就是荷兰的阿斯麦。那这个 euv 咱们也知道,目前咱们国家是买不到的,所以掏定律的出现是让我们看到了我们可以打破这样芯片封锁的一种可能性。接下来我们来分析一下掏定律的出现 直接受益的是些什么环节。首先肯定是先进封装,因为掏定律的核心是时间缩微,而先进封装的作用是通过二点五 d 或者是三 d 堆叠,把不同的芯片像搭乐高一样堆叠在一起。所以没有先进封装,掏定律的时间缩微就无从谈起。先进封装是掏定律落地的唯一物理途径,既然这样,先进封装的订单它一定会增多,产线也一定会不足,那么相应的封装设备 是不是也会受益于此呢?设备商他是卖铲子的,而封装厂是挖矿的,封装的订单越多,设备商他也就越受益。其次是金源代工,他是底层的制造环节,是直接响应掏订玉的设计需求,把设计图纸变成物理芯片的过程。最后我想讲一讲 封装基板。当前半导体封装产业链当中所用到的封装基板基本上都是有机基板,它的核心材料是 a、 b、 f 膜 或者是鼻涕树枝这些材质的有机基板在先进封装当中会出现大量的翘曲,原因也很简单,就是四个字,热胀冷缩。因为在制作和封装的过程当中,基板它会经历多次高温加热以及快速冷却,就在高温的时候,有机基板里的铜跟树脂会拼命的想要膨胀, 冷却的时候呢又拼命的想收缩,但是贴在上面的硅芯片,它死活都不会变形,像一根硬骨头一样拽着基板,在这样巨大的硬力作用下,就会导致基板发生永久性弯曲变形,这就是翘曲出现的原因, 而翘曲它会带来很严重的后果。首先就是良率暴跌,如果基板翘曲在百分之零点五以上,表面的高低差可能就要超过十微米,而两个金元需要焊在一起, 表面距离要小于一微米才能完美见合,高低差超过了十微米根本就焊不上去,结果就会导致直接报废,损失可能会超过百万美元。 其次就是焊接失效,在贴中到 pcb 板的时候,被基板的撬取,会导致焊球受力不均,出现空焊、虚焊。最后就是信号完整性撬取,会改变内部铜线的几何形状,导致抗阻不匹配, 信号传输就会延迟变化。我们之前提到的掏定律的核心技术是逻辑堆叠撬取带来的严重后果恰恰违背了掏定律的设计初衷。那么有什么基板可以完美替代的呢?我觉得就是玻璃基板。首先玻璃基板的硬度高,在高温之下不容易变形, 就没有翘曲的担心了,而且还可以实现高密度互连,线距宽它可以做到小于五微米,可以支持更高的 i o 密度了,而且表面还平整,特别适合三 d 堆叠。不过现在玻璃板各家厂商都还在研发当中,我觉得在韬定律的发酵之中,玻璃基板的作用它会变得越来越大。
粉丝238获赞2184

华为提出操井率之后,大家都喊赢麻,到底赢在哪?以及缺陷是什么?这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念,而封装你听起来很高大上,你可以把它理解为一个室内的装修设计, 就是在同样的一个房屋里边,如何把效率令到最大的一个逻辑。之前的封装大家知道什么?就一块 cpu, 一 块内存条,然后再加点硬盘啊,中间 pcb 板子一连,是不是就可以干活了?这不是我们传统理解的电脑吗? 但是这个电脑越来越发展,到后边发现不够了,为什么?哎,我说在同样的一块地方,我能不能用更大的算力或者更大的存储能力去增加我电脑的性能?好,那我要不要把几块芯片一块封到一个里边去? 哎,一封的时候就发现一个问题,我的芯片做的越小,我就越占便宜,是不是由一个芯片大芯片变成小芯片再塞进去的过程,实际上就是摩尔静电的原型啊?啊?之前我比如说是 是十四纳米啊,现在我变成三纳米、二纳米的,是不是我就可以去堆更多的东西在我同一块芯片里边,但是这个堆法实际上还是有缺陷,为什么? 比如说你在手机之类需要密切的干活的地方啊,就是紧密联系,干活空间又特别小的地方,你就需要让他的交互更加的透彻,那你如何去办呢?能不能把他们直接封到一个芯片上, 好,有人就干活了。那我能不能不把这个内存横着堆了,我把它竖着堆,竖着堆之后呢,边上愚蠢一点地,我把 gpu 或者 cpu 放进去,然后我是不是就形成了一个整统一的芯片了? 这个芯片是不是就可以去决定我整个设备的核心输出效率了?而且他们隔着更近, 理论上说电阻也小啊,是吧啊?消耗也小啊,所以是不是看起来效率更高啊?这是不是就是二点五 d 封装的一个概念?因为这边上是吧是三 d 的 啊, 然后边上又放了一个平行的逻辑芯片,所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊,比如说啊,我是个传统的内存厂,我压根就不做什么 gpu 的 生意,我就想把单位面积内, 我把它内存效率拉到拉满,那个叫什么呢?那好,那我单纯的就把内存条给他堆的更密啊,是不就可以了?所以就出来这个类似这个千层千层汉堡似的啊,然后这个摩尔定律的极限就跑了,类似这种三 d 封装的技术, 所以现在所谓三星海力士核心的技术是不就在这里边?那么华为的掏净率到底在哪呢?华为掏净率人家压根就不跟你说一样的事情,你说你为了在同一个大小的房子里边塞更多的家具,你把家具做的越来越袖珍,你这是 干活吗?还是炫技?你现在追求的就不应该是类似摩尔定律这种芯片越来越小,塞的越来越多的这样一个概念,你核心追求的你是不是建了一个小型的工厂?那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题? 我跟你比的是,我能不能在同样面积的一个工厂里边,能把我的大芯片给塞到我这里边,并且通过我更合理的互联,更合理的布局,让所有人在这走动的时候动线更合理, 我去掉个什么东西,工人不需要绕一大圈,然后去哪个地方搬,我只需要简单的挪几步我就可以到了,所以这样的效率是不是就提升了,散热也更小了?然后虽然我芯片够大,但是我布局合理, 工人走的更少,所以在单位体积内,我是不是输出就有可能去追平你?所以我追求的是一个效率,你追求的是炫技,这个就是华为核心在提的一个问题。 好,整个事情清晰之后,我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的,为什么是骑在手机芯片里边?因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线,那么在这个二点五 g 封装和逻辑芯片堆叠上边,其实各家虽然没有明确的提出槽径率,但是 也在追求单位面积的更好的效率,并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢? 是因为之前虽然各个厂商也这么干,但是大家知道其实国外的厂商相对的独立性,并没有华为这种更强的全占性的能力,所以虽然他在提升各个部件之间的效率以及联通的 布局合理性,但是他永远做不到华为像这种一战全齐,而且在通信领域,尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率,不仅是一个掏尽率,而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道,如果说华为我提出要这么放,未来英伟达也要这么放,好,那你先给我交点专利费用吧,是不是就从一个传统的我只能追你打的一个地位,变成了一个我也有我独特的优势的这么一个地位去了? 好,那不足是什么呢?不足就是大家知道这次发的论文,我说是在手机芯片上,为什么是手机芯片上?大家想,因为传统的 ai 服务器没有这个限制啊,就是,所以不行,就是华为那种 超大节点啊,我一堆电脑连连在一起,你一台电脑能干?我一台电脑全连在一起,大不了我的场地更大点,能耗更大点,我也能拼,是不是?我能达到你跟你类似的性能,但是对于手机我就这么一块地,这是不是就要求装修更精致一点?那么我问一个问题,说人家 明天给你玩 a r 眼镜的呢,你现在眼镜上面就要放更小的芯片呢?你要更好的这种微型化处理芯片的这种能力呢?是不是先进制程就又被抢了一次?所以这两条路线是同样在走的,只不过大家意识到一个问题,就是摩尔定律这个地方是有极限的, 就是你现在到了两纳米,你还有多走多大的一个性价比优势,就是越走他性价比越低了,在这种情况下,哎, 我能不能在装修上面提高一些效率就显得尤为重要了,这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没?我今天没熬夜,我只是半夜醒了。拜拜。

大家晚上好,今天继续科普学习笔记。相信大家都被这个华为的涛定律 给刷屏了吧,听新闻说到二零三一年,华为通过涛缩放理论能将芯片制成的等效节点在二零三一年达到一点四纳米,解决我们先进制成芯片被卡脖子的问题。这篇论文呢, 是海思的总裁何廷波发出来的,也是今天刚发出来,所以在第一时间呢,我为大家解读,我读完了整个英文的原文, 希望用一种更简洁的方式,大家都能听懂的方式,给大家科普一下这个涛理论到底是什么?主要分为三个部分吧,今天第一个讲他的核心观点和战略意义,第二个讲这个技术到底是什么,怎么实现的?第三个呢, 我们国产供应链的受益方主要是哪些?哪些环节会因为这个华为主导的这样一个套理论 得到在 ai 时代的一个大发展?任讲第一个,这个它的一个背景我相信不用赘述了,就是我们的先进之城被卡脖子,然后我们又需要需要非常高端的快速的这个芯片。 所以怎么办呢?我们只能通过系统工程的办法,就是绕过平面的先进制程节点三纳米级以下。 所以华为这个套路呢,它的核心将摩尔定律的新器官能做多少?它转换了一个思路, 变成了它的系统处理计算的一个速率,就是计算的一个时间,包括芯片级的和系统级的 怎么应该被缩放?他们认为不再是晶体管的尺寸,而是这个时长。 好,它具体包括什么呢?我看下面它这个掏缩放与几何缩放的对比,就是以时间长数掏统一全站优化的新范式,它包括几个层级,第一个我们可以认为是这个,呃,从晶体管到电路到芯片, 我们认为是芯片级的这样一个食盐。另外一个呢,就是系统级,从经济管级大家可以看知道他的一个套的范围是皮秒级。电路呢,因为有些 rrc 传播池志, 这个是纳秒级。到芯片呢,就是计算和存储的一些交互,他是一个微秒级,而系统都是好秒级。 简单来说,这个华为提出这个理论,就是要在这四个维度,或者说从芯片级到系统级,降低这个掏的延迟。这个应用在哪呢?其实文中举出了三类应用。第一个是这个手机,就是大概每年快一点三倍,就掏的时间减小一点三倍, 自动驾驶一点五倍, ai 是 需求最高的,需要变成每年要减小十倍。当然如何实现呢? 这就不得不提这个麒麟的二零二六版的这样一颗芯片,它首次地提出了 叫做 logic folding, 叫做逻辑堆叠这样一个芯片制造的理念,并且应该是已经腐竹柳片有实证了,这是一个被证明的结果。双层 logic folding 什么意思啊? 就是相当于以前的芯片都是做一个大平层,这一个芯片呢,他是做了一个复式楼,或者说叫一个双层楼别墅。我们的制程节点没有那么先进, 尺寸相对比较大一点,一层放不下,我就叠两层之间,用这些高精度的楼梯做些互联。所以我们讨论这个晶体管密度每每平方厘米的时候,从这个两层楼结构就可以比一层楼结构提高了百分之五十五,嗯,这双层结构怎么实现呢? 就是之前提到的去年十月一号发来个视频,叫做混合建核,金元级的混合建核,在这个上面就要用,用处非常的大, 大家可以参考一下之前那个视频啊。然后除开晶体管的密度上升了,能效也是个重点考虑的对象,这颗麒麟芯片实现了百分之四十一的能效提升, 在这个架构里当然有很多芯片性能的提升,它实现起来最重要的方式还是依赖于这个混合键合,而且它是第一代的 混合键合的 logic folding 的 芯片,大家可以看到二五年的七零、九零、三零还是 plana 平面结构,二六年可能今年的秋天 实现第一代的逻辑 folding。 所以 啊,这个混合建合这样一个堆叠的思路是他非常核心的,有我们在这里想详细讲述一下,所以他这里有提到在关键路径的门店路上,就是两层的这个就是连接两层的楼梯,用什么 超细间距,超高精度的混合间隔连接,然后呢?所以这两层因为有一个高精度的互联,两层的表现为单一的连续互联,就像额外的金属层一样。大家看到这个混合间隔的一个间距啊,就是他的一个精度在微米级,并不需要到纳米那么高。 混合结合的精度啊,国产的设备都能做到几百个纳米,就是比它这里要零点五微米啊,量率很高,所以用这样一种系统集成的办法,它可以使每单位面积的晶体管密度可以不断提升,这样呢, 打破这样一个先定之城节点的一个高要求,实现这个弯道超车是吧?然后从系统级我们要聊一下这个 ai 的 整个系统,主要是三个关键路径啊。第一个叫做 unified bus, 这啥意思? 主要就是这个不同互联之间的一个协议,我们说的 gpu 到存储, cpu 里面的计算和 sm 单元,以及说这个机柜内的其他的硬件那些互联, 现在已存的是这个 p c i e 像 n v link, 是 吧?这个 ethernet 这样一个多层的协议,占用单一的协议代替它们,然后呢,这个可以将端到端的延迟从这个几十个微秒加减两个数量级,所以它的缩减可以达到五百倍 以后的一个这个目标呢是 system s one chip, 就是 大家都用一样的协议就减少了这个沟通成本,是吧?简单来说 这第一个系统级的,第二个系统级的呢?大家听得比较多的光进同退,就是用光互联 来代替我们说的铜缆的互联,铜缆的互联其实呃不仅比较耗电,还容易有串扰,速率还没有光互联快。所以用光互光互联代替铜互联的话,第一个是可以增加待宽,增加传输速率。第二个呢,甚至是可以降低功耗, 减少误码,减少传输的错误。然后他这里额外的第三个呢,他额外提到现行模拟方案,他不用复杂的这个数字处理芯片,也可以减少计算的一个工号, 减少计算这个时间。第三个比较关键的是这个三 d 封顶,这啥意思?就是说三 d 封装,先进封装。我们看到一般来说 gpu 和 hbm 都是菱角啊,都在它的边缘,就是互联,靠 n, 就是 这个 n 是 周长嘛, 华为提出呢,要用这个我们说的三 d 的 封装,就是用 n 的 平方,就是面积,那个菱角是从面里面出来, 这样的话他的这个计算容量就会相当于这个 n 的 平方了。这样的一个效果呢,就是第一可以将这个里面的走线呀,延迟的设计啊,更加优化。第二个呢可以减少这个传输距离, 减小这个超值,是吧时间。所以这三者协同啊,他们认为可以实现 ai 系统的一百倍的应觉极限增长。像这个实现路线图呢,这个技术就不细讲了。呃,总的来说就是大概在三一年可以实现等效一点四纳米工艺的 这样一个芯片。下面我们讲讲这个产业链收益方。如果听我刚刚的解释,其实在这个套理论里面,主要技术就是两大技术,第一个呢是包括混合建核,三 d 封装,一起叫做先进封装,它是最大的直接收益。 刚刚提过了,混合建核,大家要是想电既从两微米到一微米眼镜,然后设备厂呢?呃,这个除了国外的 evg 啊,数字啊, 国内的现在大家用的比较多了,就是这个拓金科技的混合器和设备。然后就是三 d 堆叠的封装厂,实现计算存储和其他的一些器件的三 d 堆叠啊,我们国内有这个长电科技啊,铜副微电啊,华天科技等等。 另一个大的方面呢,就是这光互联嘛,代替呃电的铜的互联,实现高宽带的一个传输,低功耗的传输,相关的收益方肯定就是啊, 这个光芯片,光模块以及是那个光纤,包括这两个方面的话,还有一个特别受益的就是这个 eda 工具,之前的 eda 工具主要是在平面上做设设计, 而而以后可能是需要做这个多层楼的房子,要考虑多层堆叠的情况来做芯片设计。这个国内 eda 厂商主要是华大九天嘛。 总结来说,这个掏缩放理论代替几何缩放理论来实现高性能的一个芯片,主要用到了就是由多层的复式楼代替大平层。其实现在路径呢,主要就是靠芯片级的混合键合,以及是说 器件级的三 d 对 电封装。第二个大的技术呢,就是用光互联代替电互联,实现系统级的 高贷款传输,低功耗传输。对于更细的这个内容呢,这个材料我上传到了我的知识星球上,一般来说我都提早上传, 然后分享一些呃,不能公开说的观点,以及说其他的一些学习资料和问答交流。如果大家对这个技术细节还很感兴趣呢,我们可以在知识星球上做一些交流,谢谢大家。

今天啊,我就用我自己所学到的,用最直白的话,能够让大家听得懂的话,来给你把它一次性的 争取讲透,让你们所有的外行你们都听得懂。那么首先呢,我就给你们把什么叫掏定律,我们从我们过去从来都没有听说过, 而且这个字啊,都很生僻,那我们一般的只只知道韬光养晦,韬略知道这个韬,但是这个字在这里是什么意思呢?其实在这个地方对应的是 希腊的一个字母 y 形像 t t, 希腊的字母在这里它就念韬。那这个在半导体,在电路里面,在电路里面它是一个特殊的名词,专门是指使 时间长数,就这个 t 啊啊,在电路里面是时间长数,哎,意思就是说这个是 那信号在芯片里面传输,那切换的快慢的时间就是这个 t, 如果 t 越小,这个 t 越小,信号呢就跑的越快,芯片的性能就越好,效率就越高,那 就越省电,哎,那么在华为在公布的这个掏是什么意思呢?掏系统,掏战略,掏系统,中文里面这个掏是韬光养晦,韬略是指 厚积薄发。那大家都知道,我们的华为公司在最近这些年呢,招收了西方以美国佬为首的西方国家的 极限的打压,华为的不张扬,他们沉下心来默默的攻关,他们在很多年的时间默默的研发,那终于发明了这个 全新的系统,打破美国西方那他们在半导体领域的垄断,那就发明了这个套定律,套系统核心是什么呢?核心就是一句话,用时间换空间,用时间换空间。朋友们,过去六十年, 全球的芯片呐,都被有一条老路啊,捆死,绑死,那这个就是什么呢?就是摩尔定律,摩尔定律 那几个字就是芯片半导体行业有一个摩尔定律,那就是有个叫摩尔的人,他总结出 半导体研发的一个规律,就是在过去六七十年呢,这个芯片的啊,这个性能,每十八个月到二十四个月之间,芯片的性能就提升一倍,就是这个意思,那这叫 摩尔定律,过去六十年都是遵循这样一个定律,所以说后来的这个这个芯片呢,要提升性能的话,就要靠缩小尺寸 提升性能。那么这条路大家注意,这条路走到今天就是摩尔定律已经走到了头,因为他的尺寸呢就越来越小,像原先是二十八拉米以上,现在到二十拉米,那 十三纳米、八纳米、七纳米、六纳米、五纳米,现在搞到三纳米,还要搞到二纳米,所以这个尺寸越来越小,那么这个物理上面,物理定律里面就走不通了。那么这个顶尖的支撑还必须依赖 高端的设备,这个高端的设备呢,就是荷兰的阿斯麦的光刻机,但是呢我们又买不到对全世界封锁,我们中国人就根本就买不到高阶层的最尖端的光刻机,所以如果按照这个,如果按照这个方向继续发展下去, 我们就我们整个中国的这个半导体行业就陷入一个死局,那就会没有未来。华为的套定律,大家注意,它就是 跳出了这个死局,他怎么做的呢?他就是彻底的放弃,越做越小的这个老路,他不时刻自成,哎,不依赖封装设备,转而用什么东西呢?用时间的微缩,用时间的缩微啊,用时间的那缩微 来替代几何的缩微,那说白一点就是用时间换空间,你像那个手机里面的那个芯片,那越做越小,这个这个容量越来越大,晶体管越来越多,所以这个这个这个加工的难度就越来越大。那么现在呢?华为他就放弃原来的这个路,用时间换空间, 那简单的说啊,反正我也不懂啊。我也是今天学,先学先卖,讲错了,你这个人,你这看 看豆包念的,他就要有水平,白天看豆包,白天看了,晚上就讲,要讲出来,你知道吗?哪个人愿意看到你念呢?要讲要讲的灰深灰色,这个就是不靠缩小芯片,而是重构电路设计,折叠逻辑架构,折叠逻辑架构, 信号传输的路径压缩到最短,让电子的信号跑得更快,延迟更低,用我们的成熟可控的制成,照样能够制造出世界顶尖的性能 和密度。这个很多人呢?普通人,很多人就以为这是普通的芯片的芯片的,那封装上面的优化其实不是,那这个普通的封装只是把芯片 拼起来。套定律啊,他是从底层的逻设计的逻辑,彻底的重构,是推翻旧体系,建立新规则,不是小修小补。那我问大家套定律现在是纸上谈兵,是在设计当中,是在预想当中,还是已经 那应用了?有没有应用成果?朋友们,这个华为的套定率有没有用?用了几年?你知不知道?有没有用?用了几年?华为的套定率替代 什么七纳米、三纳米的芯片应用了几年了?那已经用了六年了,六年三百八十一款 商用的芯片全部量产试验成功了,而且是我跟你说是实打实的 成熟的技术。哎,任老爷子啊,华为的这些高管呢?你们怎么这么牛逼啊?你们这么好的技术,怎么在中国用了六年,我们所有的中国人都不知道啊?你知道吗?就华为已经把这个套底率用了六年,三百八十一项商用商用的芯片全都用了, 我们都不知道知不知道?不知道的扣一,你不知道的扣一,你知道的扣二,反正我是不知道的,我不知道。华为这个套定律套系统 已经用了六年,用了三百八十一个项目,到现在为止,我们全中国人都不知道,只有华为的人知道,你不知道的扣一,您知道的扣二,都不知道,那么现在可以说这是 实打实的成熟的技术。亲爱的朋友们,那么这次何丁波啊,在公布这个消息的时候,他们的目标,他们的目标非常的明确,那就是 到二零三一年不再需要高端光刻机,荷兰阿斯曼的个光刻机,滚到一边去,你不是不卖给我们中国人吗?我们不要,我们就用华为的套系统,照样能够实现, 相当于一点是纳米的晶体管的密度,这个就意味着美国西方的技术的封锁彻底的失败,我们中国人也不用再去被动的追赶 光刻机,阿斯曼亚的光刻机,我们完全可以用自主可控的掏战略,掏系统,打破高端芯片垄断的这个壁垒。亲爱的朋友们,你们知道吗?这是一个具有非凡战略意义的一件大事, 了不起,任老爷子,了不起,往大了说,这是中国科技的历史性的转折点,过去全球科技的基础的定律,行业的规则完全由西方来制定,我们中国人的指定只能 那跟跑,我们完全受到他们的限制。但是现在的华为发布的掏战略、掏定律、掏系统, 是全球第一个由我们中国的企业提出,并且经历了大规模的商业应用的,已经得到了验证的,能够主导未来芯片走向的 基础定律。聪明的用时间换空间,说白了就是你搞很小的晶体,管,你好,你搞非常小的芯片,那你提高你的运算效率,我呢?用时间换空间,我让你这个反应的速度更低啊,速度更快,走的时间更短, 用时间换空间,就这个意思。那亲爱的朋友们,从今天起,芯片行业的下半场不再是西方定规则,我们中国人跟着走,而是我们中国人,以华为为首的 高科技企业,我们开辟了新赛道,引领行业未来的发展方向。这些年啊,华为承受着极限的 这个前所未有的打压。涛定律的出现,应该说不只是一项技术的突破,我们更向世界证明,外部的封锁 锁不住中国的创新,全球的半导体的格局将就此改写,我们对我们的伟大的华为,我们要伸出大拇指。


华为发布的掏定律到底是个啥?打鸡血的人太多了啊,这事其实还是得理性看待啊,不要过度神话。还有很多人搞不明白,掏定律和先进封装到底是个啥区别啊?都跑到我前两天发的先进封装那个视频底下评论这个事情,今天给大家来分析分析这两者的区别,以及掏定律到底是个啥。 先说说掏是什么?掏是希腊字母,在电路里面叫时间长数啊,他描述的是信号从一个地方传到另外一个地方,花了多少时间。 打个比方啊,把电流想象成水流,那么芯片呢,就是一座城市的水网。摩尔定律做的事情呢,就是不断的把水管做细,把水泵做密啊,在更小的空间里面塞更多东西。 而掏定律做的事情,就重新设计整个城市的供水系统,让水不再走远路啊,不用等红绿灯,不用在管道里面排队。掏越小,水从水源到用户的时间就越短,整座城市的运转效率就越高。 芯片同理,掏越小,信号传输就越快,芯片的实际性能就越强。那怎么才能让掏变小呢?行业里面其实已经有了三层的思路,但各有不同。 第一层就是先进封装,或者叫三 d 堆叠啊,这个说白了,就把原来分散在城市各处的泵站啊,水库、进水厂,直接盖到一栋楼里面,水不用再跑半个城了,楼上楼下就能搞定 啊。台积电的 cos 啊,英伟达用的 hbm 的 封装都是这个思路,让内存和计算单元贴在一起啊,物理距离短了,它自然也就降了。但注意啊,这只是缩短了距离,水还是要流动的啊,只是少留了一段路而已。 第二层就是海力士主导的方向,叫 hbm, 把内存的芯片像千层蛋糕一样垂直的叠起来,这就等于把单一的水库啊,修成了摩天修水塔, 容量巨大,水压极高,出水极快。那么海力士呢,最新还推出了一个新的方向,叫 i h b m, 就是 把存储的底座用逻辑芯片的工艺来做, 相当于在水库的底部啊,直接建了一个小型的水处理厂,水不用送出去,就做一个初步的处理。这条路很猛,但它本质上还是让必须流的水啊,流的更快而已。第三层才是华为套定率真想做的事情。现在的芯片里面啊,最大的浪费呢,不是计算慢,而是数据的搬运, ai 大 模型跑一次推理超过百分之八十的能耗,花在把数据从内存搬到计算单元啊。再然后呢,再从计算单元搬回到内存, 就像一座城市,大部分的能源不是花在用水上面,而是花在运水的路上。华为的逻辑折叠技术就直接在芯片的内部盖摩天大楼啊,这次说的逻辑折叠,就是把关联度高的电路上下把它堆叠起来啊,原本相距一毫米的晶体管, 那么叠起来之后呢,距离就足够近了。这不是先进封装啊,先进封装是把不同的芯片拼在一起,记住啊,是不同的芯片拼在一起啊,逻辑折叠是把同一个芯片内部的计算逻辑分层重构啊。华为还做了四件事情,让这个体系闭环能够运转起来啊。第一个就局部数据滞留, 这就像每个小区有自己的小水池啊,常用户呢,就近取水,不用每次都从总的水库去调度。第二个呢,就减少全区的同步啊,不让全城统一调水,改成了分区自治啊,一个小区堵了不影响到别处。第三个叫重构计算图, 重新规划水流路径啊,哪条路最短走哪条,提前预判需求啊,提前调水。第四个就动态任务调度啊,根据实时需求决定谁来供水啊,什么时候供,先供给谁。 这四件事情加在一起啊,不是修管道,不是修水库啊,是重新设计了整座城市的供水逻辑。说到这个,提醒一下大家啊,理性看待,不要过度。神话涛定律并没有发明什么新的物理方程,他既不是相融啊,信息理论那样的数字革命啊,也不是摩尔定律那样的产业级的预测工具, 它更像是把行业里面已经分散存在的优化方向,比如说先进封装呀,存算一体呀,异步计算呀,算子融合啊,统一到一个框架底下,用降低时间长数这个核心指标来统领大局。 本质上它是一套统一的认知框架啊,不是颠覆性的科学发现。华为自己也承认啊,这条路至少还得走个几天时间,目前只是起步阶段。外媒也有质疑说啊,堆叠设计确实提升了密度,但是真正的一点四纳米需要解决的良率问题,功率问题,散热问题,华为并没有全部解决。 这个质疑是合理的,也是健康的。那问题来了,这些是国际大厂不也在做吗?啊?为什么是华为提出来?没错,因为它的 nv 令可在降低 gpu 之间的通信的套 啊, google 和 mate 在 大规模的集群调度上面走在最前面啊。台积电和三星在先进封装和制程上面领先全球,英特尔在单芯片的架构上积累深厚, 但他们有个共同的特点,就是他们自己只擅长于自己内层。英伟达不管操作系统怎么写啊,台积电不管 ai 框架怎么调度,海力士更不管 ai 框架怎么调度了,对吧?这是全方位分工的正常状态啊!华为的独到之处就是他是被逼出来的,因为用不上台积电的三纳米 啊,华为如果只做单点优化,根本追不上来。所以华为必须把芯片设计、编程、 ai 框架、操作系统、高速互联、先进封装啊,这些自己都捏到自己的身边,每一层都往死里掏,才能用成熟制程去追平先进制程的性能。 放眼全球,谁能把这所有的系统啊都全部打通呢啊,除了华为,我感觉几乎没有第二家。这就是华为提出套定律最核心底气, 他的全站能力,让他可以站在系统大局的高度啊,看见单点公司看不见的大局优化空间啊!检验这一套答案的唯一标准,就是今年秋天那个搭载逻辑折叠技术的新麒麟芯片啊,到时候是骡子是马跑起来才知道。

听说昨天华为发布完掏定律,台积电、英伟达高管的茶杯都摔碎了好几个,是不是我们的芯片不再被卡脖子了?从昨天开始,我刷到一堆解读掏定律的,没几个说到点子上。 接下来我要讲的这些东西,涉及到半导体的行业内幕,视频可能不会存在太久,大家可以先下载再观看,如果有描述不严谨的,也请大家批评指正。 咱以前总觉得哈,做芯片就跟打游戏升级装备似的,你得有 uv 光刻机那个大炮才能轰出三纳米、五纳米。现在华为拍桌子说我没炮,但我照样能把阵地给你端了。你还真别不信,也别给我扣五脑锤的帽子,今天我就用大白话给你把滔对对这事掰扯明白。视频结尾和告诉你, 这玩意不是弯道超车,而是田忌赛马。掏定律那是有代价的。首先,到底什么是掏定律,咱先打个比方,比如中美各有一支车队,要比谁的赛车跑得快。老美说这还不简单,砸钱研发 v 十二发动机,马力直接干到两千匹,这叫摩尔定律,拼制成拼晶体管的大小。 可咱们呢,也想搞发动机,可咱现在没有最先进的机床, v 十二造不出来,按照以前的逻辑,那完了,忍说吧。但华为的滔定律就说了不对,从第一性原理出发,咱比的不是谁的发动机厉害,而是比谁先冲过终点线,谁的圈速更快。 什么叫时间缩微?就是说你跑完一圈需要一分十秒,这一分十秒里发动机做工只占一部分时间,还有换挡时间,过弯减速时间,轮胎空转损耗的时间等等, 老美把所有的精力都花在了缩短发动机那零点一秒上。华为说,我发动机比你差点是事实。当我换挡,从零点五秒缩到零点一秒,把过弯路线切到极致,把风阻降到最低,一圈下来我也能追上那零点四秒。 用在芯片上就是制成不行,我就在数据传输、缓存延迟、电路干扰这些地方下刀,只要最后预算出来的结果,那个时间跟你一样快,甚至比你快,我就赢了。那掏定律要怎么实现呢?不是叠被子,是逻辑折叠,具体怎么干,说白了就是把芯片摞起来。现在 amd 也有个叉,三 d 技术就是叠芯片。 amd 是 怎么叠的?它是在一个简单的储物间上面,叠一个复杂的大客厅。储物间没什么热量,也没什么噪音,好搞,等于一楼是杂物间,二楼是精装的大客厅,没什么难度。但华为干的是个什么事呢?它是在一个复杂的大客厅上面,再叠一个更复杂的大客厅,两层全是高精尖的计算单元。 你想想,俩客厅楼上楼下同时开派对,中间就隔了一层楼板,楼上蹦迪的震动,楼下说话的声音,全都串到一起了。这就是芯片里的电路噪音和发热。这东西拿到什么程度?拿到台机电英坦。不是说做不出来,而是人家有 euv 矿客机, 能把晶体管做起来提高性能,干嘛要费这个劲?就像你有起重机,你当然不会拿手搬砖了。那怎么办?只能练一指禅, 用更精密的键合技术,把这两层疯狂互动的客厅粘在一起,还得减少串音、发烫和漏电。而且最狠的是华为做的不是实验品,他是玩真的。 据说今年也就是 mate 九零就是要量产的双层复杂芯片,你想想这良品率得压到什么程度?这比在螺丝壳里做倒产还难。 而且大家以麒麟九零三零的性能作为参考,看一下预估的新麒麟的性能,那是直接起飞的,这玩意有没有缺点? 有,而且几乎没有人给你讲明白,咱不能光吹牛,得说人话。我最烦的就是那种讲技术只讲优点的。缺点一,不通用这种掏定律优化出来的芯片,有点像给性能车换了个专跑牛尾的悬挂。你跑牛尾呢,是没有对手的,但是让你去跑沙漠越野的拉力赛,效率一定不高。什么意思?就是这种芯片为了特定的算力任务, 把传输缓存运算前接的一块优化了,他干这个活是超人,再换个别的算法,可能性能就会衰减。 缺点二,这不是替代,是补充。千万别信什么不用光刻机就能造出一点四纳米,那是捧杀,何庭波博士自己都没有这么说,抛定率是在你现有的制成下,通过堆叠和架构达到相当于一点四纳米制成的性能密度。 等哪天咱们国产的 uv 光刻机真出来了,两层先进制层芯片叠在一起,那才是真正的绝杀。但现在这只是田忌赛马, 我用我的上灯码,对,你的中灯码,不是直接碾压你的上灯码。缺点三,热热还是发热?两层计算单元一起烧,散热是地狱级的难度。手机不是服务器,你不能背个水泵出门,但是这种技术用在基站、车载或者 pc 上你就不用担心,散热性能是可以放飞跑的, 手机上要用那就得加风扇。最后咱说点实在的,有人说你华为搞这个不就是没 uv 光刻机给逼的吗?有什么可吹的? 对了,逼出来的那才叫本事劳没有先进制程,所以他可以大力推砖,用更高的毛利继续砸新制程。咱没那个条件,但华为干了一件事,他把一条看似走不通的路,用最笨也是最聪明的办法给走通了。 这件事最大的意义不是说今天干翻了谁,而是等未来的三年、五年,咱们自己的国产光刻机从实验室里爬出来的时候,你就会发现,到时候咱不光有先进的堆叠和封装技术, 两层仙气的支撑叠在一起那是什么?那是核弹,是降维打击。现在华为干的这些脏活累活,包括那些电路噪音、散热难题,见核良率,都是给未来国产半导体的产业链练级的经验包。 这些经验别家有,可以选择不做,但华为没得选。所以不管你对华为这个牌子有没有意见,在这一刻,他在半导体上每砸出的一锤子都是实实在在,这口子撕大了,咱就再也不用看隔壁那谁的脸色了。

啥玩意?现在造芯片都不需要 uv 光刻机了?华为发布了一条半导体产业的新规律,叫做掏定律。这玩意要是在董王仿华的时候掏出来,那可真比当初雷蒙多仿华的时候,华为自研的麒麟芯片重新上市还要炸裂的多。为啥呢? 因为如果华为的这个定律要是真成功了,美国在芯片领域永远不可能再卡中国的脖子了,甚至全球芯片半导体产业都要重新洗牌。大家都知道,半导体产业的核心就是摩尔定律,也就是芯片制成做的越小,性能就越强,不论是阿萨曼尔、台积电、三星还是英伟达这些半导体企业都 都是围绕着这个核心去做的。但是中国没有 euv 光刻机啊。所以华为提出了用时间换空间这条定律的核心思路是不再沿着摩尔定律把晶体管尺寸持续做小的单一路径去追赶,而是通过重新构建芯片的内部架构、优化系统设计和三维集成等方式,用成熟的制成实现先进制成的性能。 具体来说,就是要在七纳米工艺条件下,让芯片的实际算力和能效比达到甚至超过三纳米芯片的水平,用时间换空间,用结构创新代替工艺微缩,让芯片性能的增长脱离对 euv 光刻机的绝对依赖。这就等于是在半导体产业搞出了一条全新的道路。这个想法换其他任何一个国家提出来都有吹牛逼的嫌疑。 过去几十年,国际上并不缺少试图改写半导体行业规律的尝试,不论是材料创新,还是新型晶体管结构,亦或是缝纫机慢架构,许多实验室都有理论突破,但最终都未能撼动现有的产业格局。 最核心的原因就是半导体是一个高度藕合的长链条产业,单一环节的创新,如果没有设计工具、制造工艺、封装测试的全链配合, 就没有办法变成可量产的产品。一家公司可以提出一种新的芯片架构,但如果 e d a 工具不只是高效实现,经原厂没有专门的工艺调优封装技术无法匹配其互联和散热的要求,那么这个架构就只能停留在论文或者原型阶段。但是华为不光是有理论,而且是真的给出了技术方案。掏定律落地的核心技术体系 便是逻辑折叠。在这个基础之上,华为构建了贯穿器件、电路、芯片、系统四个层级的协调优化架构。华为二零二六年秋季即将面世的麒麟芯片将率先采用逻辑折叠技术。华为已经公开表示,预计到二零三一年,基于掏定律的高端芯片 晶体管密度将达到一点四纳米制成的同等水平,而台积电等晶圆工厂的目标也是在二零三零年左右实现一纳米芯片的量产。也就是说,在性能发展中,两条技术路线的进度是对齐了的。 也就是说,华为提出了新定律,并且给出了一套新的技术方案。我们的芯片设计工具 e d a 可以 专门根据这套技术方案进行优化。我们的芯片制造设备、厂商、生产工艺都可以进行优化。而且先进的封装技术储备充足,二点五 d 和三 d 封装芯片堆叠归中介层等能力 可以支撑把多颗功能芯片高密度集成,用系统级封装实现,等同于单片三纳米的性能表现。这种从设计、制造到封装的完整链条,可以在同一个目标下同步迭代,快速闭环,把理论上的定律变成生产线上的良率和出货。而且对于这些厂商来说,跟着华为的新定律走是真的能赚到钱呢。你想想, 我们的人工智能、机器人等前沿科技都需要高制成的 ai 芯片,这些我们买得到吗?现在我们七纳米的 ai 芯片功能就可以直接对标国外三纳米的了,关键是制造七纳米芯片的成本可能也只有三纳米的一半不到,低成本、高性能,你们的产品怎么和我们 pk? 这将直接改写全球的采购逻辑,下游的服务器厂商、智能汽车企业、机器人产业没有理由拒绝这种高性价比的产品。市场一旦打开, 芯片设计企业获得可观的订单和利润,净原厂可以保持高产能和利用率,并贪薄研发成本,封测企业因为高密度封装需求的提升而增加技术溢价。 e、 d、 a, 厂商有持续的收入来迭代工具设备厂商看到清晰的需求牵引去攻克下一阶段的设备,整个链条上的参与者在商业上都是赢家, 这就形成了自驱的正向循环,让韬定律可以不断自我完善。更关键的是,中国是一个有着十四亿人口的庞大市场,美国已经限制了我们获取高性能的 ai 芯片,这就让国内的企业不得不去支持华为的韬定律落地美国对华半导体管制的着利点全都掐在先进制程这个命门,从限制 e u v 到禁止先进芯片代工,都是围绕着公益节点设墙。 一旦性能增长的驱动力从制程微缩转向架构的创新和系统优化,这堵墙就变成了马其诺防线,再也起不到限制中国算力发展的作用,美国对中国芯片产业的制裁就会彻底失败。而且中国拥有了和英伟达一样高性能的 ai 芯片,你觉得美国的 ai 产业还有机会吗?那么到时候受到影响了,可 就不只是半导体产业了。过去全球半导体的底层逻辑、设计范式、制造规范,几乎全部都由西方的企业和机构来定义,中国企业更多是在既定的框架内进行应用开发和工艺追赶。但韬定力不只是一项产品技术,它的背后需要一整套新的设计方法学、 新的一对一算法模型、新的工艺制成模型、新的工艺控制模型和新的封测接口标准。围绕着这条定律,华为必然会和国内产业链一起,构建一套从设计到量产的完整技术体系,并逐步形成事实标准。这是一次全球半导体产业的重新洗牌,华为在被美国制裁了七年之后,终于要开始绝地反击了。

今天,咱们必须得好好聊聊一件真正能载入科技史的大事。就在今天上午,华为在一个国际顶级的电路与系统研讨会上,正式发表了一个叫掏定律的新理论。 千万别觉得这只是个学术概念,这可是中国在全球半导体领域第一次提出指导产业发展的核心原则。说白了,过去几十年,全球芯片产业都是跟着摩尔定律走,也就是不停地几何缩微,把筋骨管做小、做小再做小,现在撞墙了,做不动了。 而华为提出的这条路,是要用时间缩微去替代几何缩微。这标志着我们从一个规则的跟随者,开始变成规则的制定者。 你可能会问,这时间缩微到底是什么?它到底怎么改变?芯片逻辑?很简单,芯片性能要强,关键之一是信号在里面跑得快、传得短。以前我们靠把晶体管物理尺寸硬生生缩小,现在这条路成本高得惊人,良率还难以保证。 那华为的思路是什么呢?我不死客物理尺寸了,我通过逻辑折叠这种架构上的创新,把整个系统的信号传播实验给压下来, 这背后是一个贯穿了器件、电路、芯片到系统的多层级协调优化。而且华为敢这么说,是有绝对底气的。过去六年,他们基于这条路已经悄悄摸摸,成功设计并量产了三百八十一款芯片。 今年秋天,全新的麒麟手机芯片就会出来,完整采用逻辑折叠技术。他们还预计,到二零三一年,基于掏定律的高端芯片,其晶体管密度能达到一点四纳米制成的同等水平, 不用最先进的集子外观客机,用系统架构的巧劲儿实现同等甚至更优的性能,这对投资者来说,意味着产业链的价值逻辑要被重塑了。有些朋友可能还盯着传统的制程突破,但真正的机会已经大规模转移到了架构创新、先进封装和新型材料上。我们一个个来看, 最直接立好的首先是芯片设计服务和 ip, 因为逻辑折叠是在设计层面,用架构换性能,这需要极强的设计能力。比如鑫源股份,它是国内半导体 ip 的 龙头, 现在深度绑定华为新架构芯片的设计服务,市场上都在传,华为近期通过它下单了三星的两万片晶元,对应一百万颗芯片,订单金额超过五十个亿, 这不是小数目。还有灿星股份,做一站式定制服务的,今年一季度的在手订单已经达到九点二二亿元。新架构渗透带来的设计需求正在持续释放, 接下来是掏定律落地最关键的一个物理支撑环节。先进封装、逻辑折叠,要把不同功能模块高密度集成在一起,必须用到二点五 d 和三 d 封装。这个环节的几个核心公司确定性非常高,比如长电科技,它是华为升腾系列 chiplet 封测的核心伙伴, 今年的相关营收预计能到八十到一百个亿,而且是四纳米 chiplet 的 独家供应商,订单都锁到二零二七年了。还有通付微电,它在升腾九幺零系列的二点五 d 封装里,份额超过了百分之六十。 它在合肥的基地,现在做了 h p m 产线,从满产后能占全球百分之十五的产能。当整个行业都在转向用架构和封装对冲智虫瓶颈的时候,这些公司的战略地位就一下子凸显出来了。我们再说一个容易被忽略但极具弹性的环节材料。 新架构对散热封装材料的要求是颠覆性的。比如有研粉材,它有一款新型散热铜粉,是跟华为合作,历时两年,专门为深腾芯片研发的 独家供应。这种材料的壁垒非常高,不是随便就能替代的。还有华海诚科,华为的哈博投资持有它大概百分之三的股份,它的颗粒状环氧塑封料已经进了深腾的供应链,完成收购整合后,它已经是全球环氧塑封料出货量第二的企业了。 当然,算力生态的合作伙伴是直接的赢家。韬定律的成果已经在申腾 ai 芯片上大规模验证。像华丰科技,它是商腾九五零及 atlus 三五零服务器里二二四 g 高速互联的国内唯一量产供应商,试占率超过百分之六十,哈伯也持有他股份, 这是实实在在绑定的。还有像润禾软件,它完成了底层软件站的迁移,率先推出升腾一体机,今年一季度净利润同比增长了将近百分之一百四十八,生态价值正在快速释放。顺着这条线,我们再把眼光放长远一点。 韬定律提出的多层级协调优化对整个芯片设计的方法论是颠覆性的,这给国产 e d i。 软件提供了换道超车的机会。以前我们跟着别人的工具和流程走,现在新架构需要全新的设计、仿真和验证流程。华大九天作为国内龙头,广利威作为华为哈伯投过的标地,它们的长线逻辑非常清晰, 所以各位朋友,我们不能再拿老眼光看华为产业链了。今天的华为概念股跟四年前可能已经完全不是一回事了。 过去的逻辑是跟着补短板做替代,现在是跟着一起定义新规则,开拓新路径。秋季麒麟新芯片的发布,将是滔定律技术实力的第一次公开大考,那会是产业链核心标的一次非常重要的价值重估窗口。

今天华为刚公布的掏定律,全网都在炒,但我刷了一百条解读,大部分都讲错了。很多人都在说,这不就是换了个名字的先进封装吗? 靠堆芯片、堆堆叠提性能?今天我用最通俗的大白话一次性给你讲透,别被带偏了。掏定律的核心压根不是封装,它是芯片最核心、最卡脖子的前道,制造革命。首先咱们先搞懂以前的芯片是怎么升级的。 过去几十年,我们信奉的摩尔定律逻辑特别简单粗暴,就是把芯片里面的晶体管越做越小, 七纳米、五纳米、三纳米,拼命缩小尺寸,尺寸越小,速度越快,越省电。但是现在这条路彻底走死了。 为什么?因为做到三纳米、两纳米之后,物理极限到顶了,再往下缩,芯片就会漏电、发烫、不稳定。而且最关键的是,这条路完全被 euv 光刻击,卡脖子,我们走不通。那华为的韬定律 走的是完全不一样的路,以前是靠缩小尺寸变强,现在掏定律是靠缩短时间变强。芯片的卡顿延迟工号核心就一个问题,信号跑的路太长,跑的太慢。掏定律的核心逻辑就是,不跟你死磕尺寸,我直接把芯片里面的电路折起来, 把信号跑路的距离直接缩短,平面变立体,长线变短线,延迟直接拉低,速度直接拉高。听起来是不是像风装? 重点来了,这就是所有人最大的误区,我举个所有人一秒听懂的例子,彻底分清两者。你把芯片想象成盖一栋大楼,什么是钱道制成?就是造楼,钱道就是在工地上从打地机、砌墙布电线、装水管,从头到尾把这栋楼完整盖出来。 楼的层高、墙体质量、电路布局、坚固程度,全是前道决定的。楼本身好不好,全看前道,这是从零到一造,芯片是最核心、最技术、最卡脖子的环节。什么是大家说的先进封装?就是拼楼 封装,不造楼封装是别人已经盖好了好几栋小楼,封装的工作就是把这几栋楼拼在一起,连好网线,做好防水包装。你再怎么拼楼,再怎么包装,每一栋楼本身的质量、结构、性能一点都没变,只是楼变多了,整体面积变大了而已。 这就是全网最大的错误。先进封装,等于把做好的芯片拼起来组装、拼接。韬定率核心,等于在芯片出厂前, 直接把芯片内部的电路结构重新改造、折叠、升级、造芯改造,很多人傻傻分不清,我再讲的更直白一点,如果是封装堆叠,我是十四纳米的芯片,我拼十颗,拼二十颗,我单颗芯片依然是十四纳米的水平,底子没变,只是数量堆多了。 但是华为韬定律的逻辑,折叠是什么?他是在精元制造的前到环节,也就是芯片还没成型,还在硅片上的时候,直接用工艺把平面电路折成立体电路, 相当于同样的十四纳米、二十八纳米。成熟底子,我直接把楼的内部结构改了,线路变短了,效率变高了。最后实现的效果是,我不用 euv, 不 用最先进制成,我的单颗芯片性能 能等效追上一点四纳米的水平。这是封装能做到的吗?完全做不到,封装只能堆数量,改不了芯片的底子。掏定律是直接改底子,改结构,改芯片的核心性能。再换个例子,封装堆料就是你有四辆普通自行车, 你把四辆车绑在一起,他依然是四辆自行车,变不成跑车,只是载人多了。套定律,前道升级,就是你直接把这辆自行车的车架线路结构全部重构,改造成了跑车,车还是那一辆车,但性能直接越级吊打,这就是天壤之别。 所以别再被带节奏了。为什么大家都爱说是封装?因为封装好理解,看起来热闹就是堆叠拼接,但真正硬核,真正能打破国外垄断。真正绕开 u v 卡脖子 的,是掏定律背后的钱到制成虫购。封装是厚道工序,属于组装技术,锦上添花前到是精髓。制造属于造芯技术,雪中送炭是命脉。最后记住这句大白话,彻底看懂!掏定律, 封装是拼芯片堆数量,掏定律是造芯片,改本质,封装是治标,钱到治成,才是华为掏定律,真正的治本,真正的王牌。

今天啊,我顶着被全网骂,我也要把华为掏定律这件事给你们讲明白啊,现在网上最离谱的地方在什么?他把这个掏定律讲成了一个极端, 说华为有了滔定律啊,以后就不需要先进制程了。但如果你们仔细去看过华为的论文,你们就会知道啊,这个说法是错的,是大错特错,是那一些为了流量的博主故意讲给你们听的。 首先,抛定率它有意义,而且意义它确实不小,因为它真正讲的是什么,当先进制程这一条路越来越难走的时候,芯片竞争他不能只剩下几纳米这一条线。 以前大家看芯片就问一句话,你是七纳米、五纳米,还是三纳米,亦或是更先进的制程?但未来它不一样啊, 你要看封装,要看互联,看内存,看系统协调,看数据到底有没有,少绕路,少等待,少搬运,这才是韬定律它真正的意义。这不是说华为它不需要先进制程了,恰恰相反, 先进制程它依然重要,而且并不可缺。因为晶体管它更小,意味着密度更高,功耗更低,速度也会更快, 这个底层优势不会因为一个新的概念就消失不见。问题是啊,在先进制程暂时受限的情况下,我们不能什么都不做。所以华为这个掏概念,就是把制程之外的战场全部拉出来, 芯片内部缩短信号路径,芯片之间减少通信的等待,内存和计算靠得更近,让整个 ai 集群用更高效的方式组织起来。 说句老实话啊,韬定律它不是用来替代仙境制成的,它是在告诉你们,当这条主路走的很难的时候,旁边的路就是时候也必须要修起来啦。 所以啊,韬定律其实一个很简单的东西,你们不要神话,但一定要重视。它不可能让我们国家一夜之间绕过光刻机,绕过先进制程。但它确实说明了 未来的芯片竞争不再仅仅只是纳米数字的战争,是制成、封装、互联、内存等等整个系统工程级别的综合战争, 先进制程依然还是高地。但韬定力的意义啊,是在于华为,他把整个战场从一个单独的方面扩展成了一整片战场。

首先来看一下这个超定律,它这个核心主张呢,是以这个时间微缩来代替几何微缩,通过呃逻辑折叠这样的技术构建器件、电路、芯片、系统四层级的协调优化体系。 那么首先超定律和大家熟知的这个摩尔定律啊,它的一个本质从这个技术上来讲,主要是这个眼睛泛视的根本转化,就比如像摩尔定律,它是大家都理解的这个尺寸的啊,这个驱动通过缩小心 肌管物理尺寸来实现性能这个提升,所以它的一个这个优化变量啊,是这个心肌管的三级长度,就是几何尺寸, 就缩短这个晶体管的弯曲长度,之后晶体管它的开关速度会提升,单位面积的密度会提升啊,进而这个功耗会下降,所以它是一个单变量驱动这个多收益的这样一个形式。 那么对于抛定力来讲,我们刚有提到它是实验驱动,它是通过这个系统级降低信号传播实验来实现这个性能的提升。 所以呃,从刚才这样解释的这个维度上来看呢,摩尔定律它更多的是这个单点突破的模式聚焦于晶体管,这是的它晶体管长的这个气垫的长度, 然后通过推动晶体管器件的三级长度,然后来来来这样的一个物理极限来驱动产的进步。而掏进去的话,它将这个,呃这个变量啊聚焦于这个时间长处,掏就是或者说也可以称为这个 ic 的 一个延齿,就是电阻和电容的这样一个承接 啊,这 ic 延迟呢,它是半导体物理的一个非常常见的一个现象,其实呃在大家之前此前知道的这个,包括像这个英特尔啊,台积电啊,三星的 先进风浪路线当中啊,同样在这个压缩,其实互联的这个 ic 延迟,所以这个替换的工程意义是影响超的变量远多于我们讲就单一的这个啊物晶体管三极长度的这个几何尺寸, 所以包括像这个啊,互联线的电阻呀,寄生电容呀,啊布线拓扑呀,包括这个甚至包括这个逻辑折叠的乘坐啊,包括这个系统互联协议,所以它从这个单一的油化维度扩展到我刚才讲的这样一个非常多维的这个啊,这个维度 啊,所以超定力它的原创性在代表着将这一个就是之前讲的这个物理物理晶体管三级长度这个物理目标系统转化为一套覆盖从这个器件啊到系统的四层级的这样的方法论, 并且呢是以定律的形式啊公开对外发表。所以呃目前来看,从实践经验上来讲,华为此前也提到啊,目前已经也有三百八十一款这个量产的芯片向未来的工程实践 这里面当中啊,如果从这个设备上来看,或者说它本质上的一个区别啊,就也华为重点强调了一点,就是在于降低了啊对 euv 光刻机的依赖度 啊,摩尔定律其实从这个七纳米起就是在产业界当中啊,理论上来讲,大家都会呃判断上来讲都是高度依赖 euv 光刻机的 啊,就是目前来讲是全球只有阿斯麦可以控制,可以可以做出来,并且本身啊 euv 光刻机从诞生之初开始就是受美国资本的控制,包括这个资本投入啊,且当前啊美国是这个出口管制是对 对我还是禁售的,所以超定律的这个时间微缩的这个路径大幅降低了呃对 e u v 的 这样个依赖, 所以就是逻辑折叠技术,它只要依靠这个成熟的呃,呃,不好意思,刚刚讲错了,就降低对于 e u v 的 依赖, 那么逻辑折叠技术主要依赖这个成熟的啊 duv 光刻工艺和先进的这样一个设计能力,在现有可获得的制成上能实现更先进的啊,智能的,呃先进的一个等效的性能。 所以这掏定律对于国产版的战略意义是在于他将整体的这个竞争坐标系,就从刚才我们讲的这个筋骨山脊长度,这样一个谁的制成更接近全面,切换到谁的系统更优 啊,就是,而且这一切换是非常具有这个执行度的,主要在于两点。第一点就是呃六年三百八十一款量产的芯片,是一个已经在呃 应用当中被证明了的一个一个结果,它不是实验室的这样一个一个一个东西。而且呃已经在今年的这个后面会提到啊,就是在今年的手机当中会率先的进, 进一步的发生这个进一步的这个技术上的一个一个更新。那么其次罗伊折叠所一代的核心技术,包括像这个形体封装呀,包括像 e d a 呀,包括像 电路设计能力啊,这后面可能我的同学会提到啊,就是他有相当一部分是其实中国目前已经有了,或者说啊已经有,已有,已已经有了一部分自研的这样一个能力 啊,所以基于以上的这样一个重大的战略意义啊,我们认为就是呃国产半导体啊,将会迎来这样一个全方位发展的这样个机遇,像 fab, 像这个先进封装,像设备材料,像 eda, 包括向下游的国产双联都会迎来这个重大的发展机遇。 那么我们也是基于此啊,给各位领导梳理一下这个呃以下各个板块的发展机遇。那我这里可能首先汇报一下 啊, fab 和国产算力相关的这样一个情况,然后后面会有我的同事啊,网页汇报一下这个先进风装,包括一些 edi, 然后再由王海汇报一下这个设备材料这样一些情况。然后呃,首先我们先来看一下这个, 呃,就是对于这个 fab 获认可以及国产算力这两个环节啊,那对于 fab 刚才也也重点解释这个他的这样一个呃这样一个含义,那么 fab 的 话,他其实是对于 fab 端是重新定义了我们国产 fab 和海外 fab 的 这样一个竞争的这样一个赛道啊,将这个追赶问题转化为了另辟蹊径的这样一个这样一个方向, 就是在呃传统的摩尔定律或者摩尔定律,基于晶体管三极强度的这个定轴维度下,中国半导体产业的处境。是啊,长期的单维的落后啊,包括像,比如说我们以现在为例啊,就台积电啊,目前量产的是两纳米, 那么华为可获得的啊,或者说目前可使用的芯片啊,约为 国内的啊,这个七纳米工艺。这里面其实这个比如说差的代际上来讲,七到五、五到三,三到二啊,就完整的两个代际以上。 那么呃,包括像现在的这个金源代工的竞争格局中,台一链在先进制程的我们讲就是七纳米级以下,就是现在因为其实十四好多就已经把不把它定定义为这个非常纯粹的先进制程,我们参考这个七纳米级以下的领域,处于绝对垄断的这样个地位, 在二五年的一个市场份额当中基本上占到了百分之六十二啊,包括像你看到人家那个五纳米、三纳米的两粒,基本上都超过了百分之八,呃,五纳米已经超过百分之九十啊,三纳米 一百八十,包括,呃此前那个台一店在发布会当中明确提到就是这个两纳米 n 二已经于去年的 q 四,就二五年的 q 四进入了这个正式的量产,采用这个 gia 的 这个价格 啊,包括到今年年底的话啊,预计的话大概会有将近十四万片的这样一个产能啊,就是整体,然后报价之前英特尔啊,就是也在议会上也明确提到就十八 a 就 等效于一点八纳米的这个,呃,这个 工艺也是计划于今年啊,也是计划于这二五年年底量产。所以对于国内的代工厂,比如说我们去向中心向华东,包括可能后面即将布局先进制程机缘厂的 啊,这个大家都知道的这个像,比如说像金河燕中微啊,就是特地率一定会带来这个重大的发展机遇 啊,就包括像中兴目前已经是量产了最先进的节点啊,基本上是 n 加 n 加三这种啊,然后基于第一位这种曝光实现的,那么通过逻辑折叠的这种 啊,这个这种,这个技术可以在制程上帮助客户实现更下一代的,或者说更接近竞对的先进制程的这样一个性能啊。包括像信就是会率先在 今年的,也不是算设计就是更更进一步的,就是比如说在性能,性能上会有明显提升的,在今年秋季即将面试的这个麒麟二零二六就预计会搭载这个 mate 九零的手机上, 然后包括何总其实也明确提到了这个,这将是性能大增的一个啊,换代的版本是折叠技术的一个呃,算是 大规模的,首次的这样成功的实施。然后麒麟的二零二六就是基于这个自由逻辑设计理念,由单层扩展到双层,然后实现晶体管密度这样一个指标的大幅提升 啊,比如说单带从这个一五五五提升至二三八的百万晶体管每平方毫米啊,等效其实是超越了传统几何几何缩放要三年才能实现这样一个迭代的速度。 但他也提出了一个啊,非常呃,我觉得非常这个呃令人振奋的一个目标啊,就是到二零三一年,基于该定律,高单芯片的晶体管密度达到等效一点四纳米这样一个制成。那么根据公开信息我们能看到台积电其实就是 a 十四,就我们指一点四纳米工艺啊, 大概也是要等,等到呃,二七年年底启动风险量产,然后再通过小批量生产啊,验证稳定性啊、良率等问题,再到大规模生产,基本上也要等到 二八年,二二八年甚至说接近到二九年啊,就是这样一个维度,所以从从这个时间差角上来讲,能看到我们和海外的这个差距在明显缩小,所以对于国产的代工厂来讲,将会受到这个超定率的这样一个呃, 带来的战略价值的这样一个变化,然后及加速缩短和海外在先人上的一个差距,带来重大的发展机遇。我标的其实刚有提到像中兴啊,像华鸿,包括像彦东,包括像金河这样,后面可能也要布局的啊,但这是这个啊, fab 的 这样一个环节。那么其次是这个国产算力 在在 ai 系统上当中啊,硬件效率的提升,其实有时候比模型本身的创营更能决定这这样一个使用的边界。这一逻辑其实同样适用于芯片设计啊,就是当制成路径受阻时, 设计效率的提升可以弥补工艺代替的这样一个部分上的一个差距啊。超频率其实也是在这个轮下是成立的 啊。就是呃,就就刚有提到,就是抛定率他是一套,其实是一道贯穿芯片啊,贯穿器件到电路到芯片到系统,这里面有有强调系统这个全站 携种优化这样的体系,这套体系刚才有提到用在手机上,那么也体现在算力卡算 以及群算力网站的 ai 技术设施上啊,就是比如说除了这个麒麟二零二六以外,那么可能还会面试的,就包括像九五零 d t, 就 因为当前很多的这个啊,算力方面的这个这个这个需求还是能明显看到的,包括 那个之前我们跟那个华为这边这个有聊过,就是能明显感受到,就现在啊,全年九五零 pr 的 这个生产目标,或者说这个今年全年的升值出货 啊,仍然是存在着二三十万的缺口的。那这二三十万的缺口更反映的一个本身的问题就是供给端的间隔受限。 那么在刚才有提到这个算算力在就是这个抛抛定力在这个 five 端的这样一个变化,随着供给端的这个,呃,这个供给端限制的这个上限的这个解除,那么国产算力将会迎来这个受益于这个国产 ai 浪潮下的这样一个啊, 这一个国产片的这个大机会。那包括像这 a s m 片的话,就是像这个安慕希啊、海光,包括生能链啊等等等,包括一些二线的,像木兮啊,这个天硕这样的,都会说于这个供给端产路的限制。但这里面其实,呃也有就是武冈提提到这个 设计效率的提升啊这一块,就是比如说像国内在 ag 这个赛道上啊,就是可以弥补这个通过这个像鑫源这种公司的能力啊,来弥补你这个部分设计公司在前端设计效率不足的这个问题 啊,然后来进步的缩短工艺代差啊,就比如说像鑫源股份这样的公司。所以对于国产商来讲,我觉得这里面核心的一个是啊设计效率提升的这个重要性。 然后其次是这个供给端的这个潜能的问题解除之后,可以进一步解决这个现在的这个供给的一个受限的问题, 那么核心的标的就是 asac, 就是 星源。然后其次就是啊 asm 电端,就是刚才有讲到的像韩五 g 海光包括什么链,包括像这个二线的,听说呀,然后慕希表的等等这样的公司。 对,以上就是呃我们对于这个,呃超定律,对于这个 fab 和国产算力端这样的影响的这样一个具体的这样一个解读。 那么下面就有请我的这个同事啊王烨,然后分享一下关于这个先进工装啊,包括可能也也会讲到一些 eti 这个板块的这样一个发展机遇。哎,叶总在吗? 啊,好的呃,各位投资者早上好。呃,我这边主要给大家汇报一下,呃,华为掏定律这里面讲到的一些先进封装相关的啊设计理念和方法论。那么华为的这个逻辑 folding 呢?它其实摒弃了平面化的设计理念, 呃,关键路径上面的晶体管是被分布在两个或者更多的垂直堆叠的这个层面当中,那这些层面的话呢,主要就是通过超细间距的混合连接的方式去互连接, 那么为了达到最好的性能呢,需要把这种混合间隔的间距和顶层金属间的这个比例保持在比较低的一个水平。 呃,通常来说的话呢,这个比例是越低越好的,那以目前顶层这个金属间的间距七百二十纳米的情况来看呢,混合间的间距呢,应该要小于两微米,那理想情况下这个最好接近于一, 呃,这样的话呢,在这个间和界面的这个处理成本呢就可以降到最低,那如果要实现这样的间距要求的话呢,同时还要保证这个所需要的建筑水平, 呃需要这个 t s v 技术的各项指标都达到一个非常好的水平,比如说这个呃开口尺寸小于一点五微米啊,间距小于六微米啊等等。 那么此外还要保证整体的一个良品率。呃华为的这个 logic folding 呢,通过智能领域设计,良品率可以达到百分之百左右。 那这一切呢,都需要供应商和这个合作伙伴多年的努力,共同努力才能实现。那么也就意味着呃华为在这个方面呢,其实对于这种呃上游的合作生态是持一个开放态度的。 那么在接下来十年十年里面,呃华为的这个逻辑折叠技术预计将从局部的关键路径折叠发展成这种大规模多层的折叠结构,然后每个封装当中呢,可能会包含三层、四层甚至是更多层的电路结构。 呃这个技术呢,得益于低温混合电和技术的应用,这种技术呢,可以降低各层电路之间的温度的需求,那同时呢,通过 t s b 的 连接方式,从顶层金属调整到呃底层,可以释放出超过百分之三十的这种高层的布线资源。 呃三 d 折叠技术呢,通过将一些这种啊边缘限制的组件转转移到表面上面来解决这种呃面积受限的问题。 那么它的这个电源供电系统呢,主要是通过背侧的这种啊背面供电的方式和集成电压调节剂来实现。呃呃处理器的话呢,也是 啊,通过这种混合封装的技术与逻辑电路去做一个互联。那像这种光学的传输接口的话呢,主要也是通过靠近芯片的一个叫啊 high one 的 这个接口来实现, 呃都是从边缘位置转移到了这种垂直的表面上面,那这样一来的话呢,这些组建的扩展能力就从原来的这种呃 n n 的 级别呈现出一种 n 的 平方的级别的增长趋势,从而与计算的这种二次方的匹配速度呢,呃发展速度相匹配。 呃这个时候的话呢,芯片封装呢,它就不再不再是由处理器和这个电路啊构成的一个外围结构,而是一个垂直集成的整体的结构,那么在这种结构下面,存储布线电源和逻辑电电路都能够实现同步的扩展。 那对于整个技术的应用的话呢,预期是到三零年左右,呃,升腾的九九零可能会首次将这个逻辑折叠的技术应用到人工智能的加速 卡当中,那到那个时候开始的话呢,像这个三 d 的 这些技术将成为推动啊整体发展的一个主要的手段,并且认为这个趋势呢会持续到二零三五年。 那总的来看的话呢,其实华为的这个套定律提出来的封装方案啊,可以简单概括为三 d 对 叠封装,那么三 d 对 叠封装其实最核心的环节就是包括了混合键合以及 t s v 混合键合方面,最核心的就是混合键合设备以及 c m p。 设备的材料。呃, t s p 上方面的话呢,主要就是呃它的核心环节呢,包括了刻石设备,还有像电镀液材料这样一些环节。 那么相关的标的呢,我们是建议关注圣和金威长电科技 s m p t 化学青稞。然后材料方面的话呢,包括电镀液的 ic 股份等等, 那么另外就是多层的三 d 对 叠其实会带来比较严重的散热的问题,因此如何去设计它整体的散热方案也是会哎,也会是一个非常重要的议题。那这个方向的话呢,也建议各位投资者关注, 关于先先进棚洞部分,我就先汇报这些,下面把时间交给我同事王海。 哎哎,好呀,哎,各位同志,大家早上好哦,我是那个电子组王海。那么前面的话我两位同事也汇报了, 就是华为涛定律的一个直接的一个价值增量的环环节啊,包括了像呃 faf 以及千里红装,然后以及那个直接属于那个涛定律的啊,包括包括接下来像呃国产三菱芯片这些,然后接下来的话我呃汇报下这次论文啊,就是核电波汇报那个论文的一个比较核心的一个议题, 呃就是在没有 ev, 呃就是相当于我们中国大陆在没有 ev 光刻机的一个前提下,我们是如何去实现呃这个这个套定率的。其实他 呃像和田波在论文的一个,呃,他其实反馈的一个比较直接啊,就是说过去大家都盯着像光刻机,然后盯着啊,台积电啊,三纳米两纳米的一个节点,那么他和田波想表达的就是这个时代啊,三纳米两两米的一个节点,那么他和田波想表达的一个竞争会落到啊,先进封装啊,包括存储的一个, 呃贷款的一个互联,以及整体的一个系统设计上啊,这个也是恰恰是国产的一个设备跟材料,目前在啊中国大陆在现有的一些 呃供给情况下啊,具有相对优势的一些地方,那华为的一个技术路线的话,也是呃正在为整个半导体的一个产业链啊,验证了一条新的路线。那我们是把这个整个的一个投资机构,我汇报这个投资机会分为三个部分,就是一个是设备,另外的话就是材料还有 eda 跟 ip 啊, 然后就是那个从那个,呃生理环节啊,这个是最直接的。那么抛定率的一个核心的一个技术路径就是三 d 的 一个对叠,然后再加上一个混合键,然后混合键合这道工艺的话啊,基本上有几道, 呃非常核心的一个工序啊,每道工序的话都有它自己的一个专用设备啊,你像第一道工序的话就是 c m p 的 一个抛光,呃在呃混合键合是要求晶圆表面的一个粗糙度,它是要控制在 啊零点五纳米以下的啊,这是什么概念啊?就相当于一根头发丝是接近六万纳米,那我要控制在啊零点五纳米啊,这个是相差了接近十万多倍。那海外的话,这部分的一个供应商的话就是 呃像啊应用材料跟人员。那么在国内的话啊,主要就是花艺情科啊,他也是国内的一个唯一的一个 c m p 的 一个龙头啊,这个国产化率的话,现目前来看提升空间啊,已经啊非常高了。另外一道工啊,第二道工序的话,就是在 c m p 之后我们要进行一个清洗啊, c m p 完了之后,我们把 呃啊残留的一些啊那个物质啊去彻底清洗干净,那么任何的污染都会找和间合的一个失败, 那么呃像这款的话,国内的供应商也做的非常好的,包括像呃国内的那个北方的新锐威啊,以及南方的那个深北上海啊,都是国内的一个清洗的一个主要玩家。 然后第三第四道像等离子的活化,以及非常重要的一个混合键合啊,这两块都是合金的合金,呃在键合之前需要用等离子体的一个活化设备去处理表面晶元啊,让氧化硅的一个薄膜层啊去有进行活化,我们去降低整个键合的一个温度啊,技术上不复杂, 但它需要必须要集成在完整的一个键合系统里啊,从活化腔包括到键合腔 啊,都是需要在超近的一个真空环境传输啊,所以谁能够做完整的一个电核系统啊,谁就控制了这个啊,就是整个的一个环境, 然后就是电核管体啊。那么华为是要求呃混合电核的一个间距是小小于两到二两微米的套合金,套合金的话是小于零点五微米。那么海外这块的一个供应商主要是两个联盟啊,一个就是那个 base 加 amt 的 一个联,那么另外的一个联盟就是那个 fmpt 加上 evg 的 联联盟。那国内的话,其实这款啊国产化率非常非常低,但是我们已经看到了有很有量产的一个初步迹象的,包括像啊,尤其是拓金科威啊科技这家公司从国产化率的一个情况是,呃绝对是低个位数的一个水平, 所以从啊这块去看,我们未来包括像华为掏定率所要求的一些混合电核啊,尤其是今年下跌 九十一月份啊,那个用那个量产的一个麒麟麒麟芯片,包括像啊两层后续的一个技术节点都会用到混合建核的一个相关技术。那么还有一点是非常重要的,就是混合建核这一块,呃,在从全球维度上去看啊,就是我们我们认为在全球维度上去看的话啊,从 对比两个维度啊,就是全球市场和中国大陆的一个市场,呃,从量产规模上去看,未来中国大陆的一个市场,呃,肯定是要在全球的一个市场规模当中啊,占据非常非常大的一个份额,因为我们在,我们是率先在呃两就是存储领域 啊,率先应用了这个混合建技术啊,同时我们也是率先在那个,呃先进农庄,就是逻辑对的这块应用了那个混合建和技术,这个是海外的一个,呃,他们所目前所不具备或者说所不量产的一个部分啊。所以我们去看未来三到五年中国大陆可能是率先起量的一块市场。 然后就是第五道就是那个检测量测啊,这块就是主要就是提升我们最后的一个啊,中产品,就是说我们的麒麟芯片,或者说未来的一个算力芯片,它的一个量率的一个呀,一款设备,呃,讨论当中的话就和听说它是 他们在那个开放的一个挑战环节,那个那个章节里面点明了这个议题啊,就是说多一层啊,多层的一个对叠之后啊,他的一个内部缺陷是非常非常难探测的啊,这块的话是,呃非常需要就是两检测设备公司去突破,或者说跟华为一起去 共同去公公关,或者说一起去布局这个方向的啊,这个国产化率的话也是非常非常非常低啊,也是目前来看就是呃呃国产化率最迫切啊,或者说大急需,大家去啊,一起加入,或者说一起去布局的一个方向, 然后就是可能我们再往后的话,就是可能要到那个就是材料跟 e d a 这块啊,就是材料的话就是一个啊,那么我刚刚讲的就是设备的话就是一次性的一个采购啊,材料的话就是一个持续的消耗,这是材材料投资的一个材料投资逻辑的一个本质的一个优势。 那么就是混合件活呢,它每生生产一批金元,它都需要消耗的啊,一定量的一个抛光液,然后那个 c m p 的 一个抛光垫,然后那个清洗液啊,以及活化气体。 那随着三 d 的 一个堆叠,他成为一个主流工艺之后,那么这些材料啊,从可选的一个耗材就变成了一个量产的一个必需品。那么我们也是重点关注啊,四大品类 啊,第一大品类呢,就是抄袭的一个同互联的一个材料,那像混合的一个啊,件合同啊,同合同的一个直接件,直接的一个原件盒,对铜的一个纯度以及氧化控制的要求都是非常高的, 呃,是真正的一个隐形的一个避雷。那么关注的一项啊,一些材料的话就相当于是呃呃 桶的电镀液,以及那个呃电镀铜的那个配套设计啊。然后就是刚讲的跟 c m p 抛光环节适配的一些材料,包括 c m p 的 一个抛光液以及 c m p 的 抛光垫啊,这里区也国内厂商也有,也有所布局,而且是 呃国产化率是非常高的一个环节,包括鼎龙跟安吉这两家公司也是直接受于混合建合的一个东西放量,然后就是氧化,氧化硅的一个鉴定材料,包括了 cad 的 一个层级的一个前,具体这个纯度要求也是非常高的。国内目前场上也包括像雅克科技、纳纳光电也都是在布局这块的一些材料 啊。再然后的话就是呃,就是 hbm 的 一些自研材料啊,这就是华为自研的一些提议,对应了一些国内的一些配套材料的一些供应链,供应链的一些机会 啊。再往下的话就是我们啊,首先讲的一个最后的一个方向就是 e、 d、 a 以及 ip 方向,这些的话就是可能就是关注一下,就是我们啊,论文当中所提到的就是说 我们对于三 d 过去的话,我们就在二 d 的 一些,就是芯片的一些设计,那么未来的话我们需要往三 d 堆叠方向去做一个啊,设计的在于这个 e、 d、 a 跟 ip 方向的话,处于其实我们国产化的包括全球维度上去看 啊,这块的一个进展都是相对缓慢的啊,这个这块是也就说这块的话,主要就是需要华为以及相关的一些产业公链公司共同在啊,我们基础非常薄的一些基础上一起去共同研发。 国内在 eda 一 家 ip 方向,我们主要去看一些龙头公司啊,包括像呃后来主天那么广利威啊,以及盖伦,盖伦电子啊,以及我们刚同事讲的一个鑫源威啊,鑫源股份啊,鑫源股份这家公司,那么以上的话就是我。

韬定律的发布是中国智慧在被别人逼入墙角,退无可退的情况之下一次绝地反击,是中国科技圈在芯片领域当中的一次定义,未来三十年甚至五十年科技走向的关键一步。 我是大白,这两天全球的科技圈都被一个词给刷屏了,就是掏定律,它是中国的华为公司针对未来芯片领域当中到底往哪走,给出了一个全新的理论构想和框架, 可以说这个东西是一次划时代的意义。那掏定律是什么?它跟摩尔定律又有什么样的关系?那接下来大白就给您分析分析,讲一讲这个事背后的好玩的地。 要想理解什么是掏定律,首先我们得先理解什么是摩尔定律。其实摩尔定律讲的就是每十八到二十四个月,我们小小的那么一颗芯片,对吧?里面的晶体管你要往上翻一倍,那你的价格要往下降一半, 这就是摩尔定律所讲的,所以我们手机当中那颗小小的芯片,我们电脑当中用的 cpu, 这也是芯片,对吧?遵从的都是摩尔定律,所以它从十四纳米变到七纳米、五纳米、三纳米,你会发现手机性能越来越强,但是手机好像越来越便宜。对,这背后就是摩尔定律在起作用。 这就相当于是什么呢?有点相当于是我们的孩子从零分考到九十五分,不需要拼天赋,你只需要足够努力就可以。但是如果你要是想从九十五分往上多拿那一分,那你要付出的努力可就绝对不是付出十倍努力,百倍努力,甚至是更多。 那问题就来了呀,那请问从零到九十五,摩尔定律解决了,那九十五在网上是摩尔定律能解决的了吗?我跟你说,摩尔定律解决不了,因为摩尔定律突破不了一个物理的极限, 我们怎么去理解这个事呢?就相当于是马拉松比赛,他从 a 点传递信息到 b 点,然后呢拿着信息再返回,整个这一来一回算一个流程。那那些先进的制程相当于什么?相当于是在一个标准的场地当中灌注了更多的马拉松运动员。 但是问题就来了,你的场地就那么大,你 c 再多的运动员也许就跑不开了,大家想象一下那个画面就知道了,对吧?人山人海,你最后反而会降低效率。对,摩尔定律现在面临的就是这个物理极限的问题, 但是滔定律在这个过程当中,实际上他就反其道而行之,他寻找了一个本源的问题,那就是我们制造这些芯片,我们要往这个芯片里堆这么多的晶体管,我们的目的是到底要在一个规定的场地之内塞更多的运动员, 还是说我们要让这些运动员能够更快的到达目标呢?所以从这个角度来讲,让运动员能够跑得更快,其实不是在运动员身上下文章,也就意味着不是在晶体管的数量上下文章,而是要在结构上下文章。 那具体怎么做?时间缩微大家就理解了,就是把原来平面的两个点从 a 点到 b 点,现在给他折叠起来,给他中间搭个梯子,从而实现了一次我们称之为叫逻辑折叠。对,这就是韬定律的核心逻辑,可以说这真的是一个神来之笔, 所以大家不要小看这一步逆向思维,其实这一步真真正正的踏足到了一个核心的关键。如果我们想要突破西方的芯片封锁,突破西方的啊,这个高端的光刻机的封锁, 我们只有另辟蹊径,那这一条路就是中国智慧所想到的一条绝佳的另辟蹊径的可行办法。 而且这不是一个纯理论,华为内部已经针对这一个理论进行了实操,这五年的时间,他们已经有三百多款芯片就是用这个逻辑来生产出来的。而为了能够实现滔定律,你会发现整个游戏规则都在重新的定义,你的软件必须要重写, 那原来的这套所谓的芯片软件都是在平面当中做的,我们现在如果要是做立体微缩,那你就得做重新的软件开发, 那你的架构也得重新的变,那你的光刻的技术也得重新跟着变,所以它不是在原有技术之上做小修小补,它是在一个全新的领域当中开拓出了一片新的天地。 所以现在您就能理解了,滔定律的出现绝对具有划时代的意义,它是中国智慧,中国科技在世界当中 有了一个非常明晰的自己的理论框架,而且这个理论框架我们还真正能给它做出来,我们能够做出自己的东西,而且不用被西方卡住脖子,这种智慧真的是太厉害了。所以给华为点赞,给中国科技点赞!

套定律火了,不但有希腊字母,还被叫做定律,还是华为出的,还和 ai 半导体芯片有关,这简直就是科普的重灾区啊。 但是我也不是专业人士,所以我认真观看了套定律的发布会,阅读了预发布在 china xiv 上的论文,同时呢,又预习了与其相关的芯片制造流程、半导体工艺以及数电摩电中的 rc 电路等相关知识,希望可以用大白话给大家讲明白。 套定律说的详细点叫套缩放定律,其实就是提出了一种新的 scaling log。 在 技术领域,这个 scaling log 可是无处不在,用 在半导体芯片上就是统治多年的。摩尔定律,就是晶体管尺寸越小,芯片性能就越强,用在大模型上,就是参数越多,模型能力越强。那再比如说,用在我们人身上,就可以是学习的时间越多,期末考试的分数越高。 总之呢,就是找到了这么一个定律,它既是历史经验的总结,比如说确实发现学生延长了学习时间,可以提高成绩,同时又是未来发展的理论指导。 之所以各个领域的 skill level 如此受欢迎,正是因为它简单粗暴。比如说让学生哐哐学就行了,啥也不用管,成绩自然就提高了。但是凡事都有个度, 比如说让学生天天不睡觉去学习,那成绩肯定是不降反升了。那在芯片领域也是如此,摩尔定律已经失效了,尤其是进入七纳米之后,在几何层面的记忆索小的红利已经消失了。要说明白这个事,还得从芯片上最小的结构开始说起。晶体管。 晶体管可以简单理解为一个开关,断开表示零,联通表示一,当然实际的芯片逻辑就是由一个个的小晶体管构成的。 过去的几十年里,半导体产业一直以纳米作为衡量技术进步的单位,大约每隔十八个月,晶体管尺寸缩小,频率上升,单位逻辑门的成本下降,非常舒服。 但是呢,当晶体管尺寸缩小到一定程度时就不行了,会出现一些微观层面才会遇到的问题,比如说漏电,可以理解为断开的开关仍然会有电流经过,所以后来人们在微观结构上开始做手脚,出现了 finfied 等技术的改良。 但是这个时候半导体工艺有多少多少纳米这个词已经不像之前那么单纯了,之前就是单纯的指晶体管中的三极长度,但是现在长度没法再缩小了,但是呢,通过结构上的改造,仍然能提升芯片的性能,那这该怎么起线呢? 聪明和狡猾的人类发明了等效尺寸这个概念,比如说我晶体管的工艺仍然是二十纳米,但是我通过结构上的一些改造,它的性能提升到了理论上三纳米的水平,那我就说自己是三纳米。 这个问题导致了各个厂商的标准不一样,理论上就是说我自己想等效多少纳米,那就是多少纳米,反正你也不知道我是咋算的。 同时呢,也导致了我们这些科普博主非常头疼,每次解释这个问题的时候,都是要资料没资料,要图片没图片,死活也说不清楚。那这样一个既失去了对比意义,又增加了咱老百姓理解成本的历史遭迫,为啥不放弃呢?所以华为的这次的第一个目标就是提出一个新的衡量指标,炮 及时间维度上的缩放,代替传统晶体管尺寸的这个衡量指标。那为什么起了这么一个奇怪的名字呢?套输入法我都不知道怎么打出来。那这就不得不提到电路中的 r c 电路, r 就是 电阻, c 就是 电容,连起来就是个 r c 电路了。芯片上呢,到处可以抽象为这种 r c 电路, 我们可以把电容想象成一个水桶,只不过里面装的是水,而不是电盒。电阻就是水管,有入水管和出水管,当水桶被装满水时,对应的数字是一。反之,如果把水放干净了,对应数字是零, 那么这个从零变化到一,或者从一变化到零的时间就是一个非常关键的信号时延。那这个时延和什么有关呢?第一,桶的大小。第二,水管的流速, 这个桶越小,同时呢,这个水管越短越粗,装满这个水的速度就会越快,对应到电路中就是一个电容的充放电速度更快,那对应到数字中就是零,变化到一的时间更快。 这个 r 和 c 都是物体固有的属性,所以说它们的乘积也是个常数值,我们给他定义为时间常数套,那你可以算一下电阻乘以电容的量缸也确实是秒。 这个数字越小,电路中的信号的时延就越小。而我们在芯片上折腾来折腾去,最终的目标其实就是降低这个时延, 缩小晶体管尺寸,仅仅是为了实现这一目标的其中一个手段而已。比如说华为这次提出了一个逻辑折叠的技术,究竟怎么实现呢?我肯定是不懂的, 我的理解大概就是之前的思路呢,是在二维平面上缩短距离,缩小尺寸来让信号传的快一点,而逻辑折叠是在垂直方向上通过键合技术连接,进而缩短距离,加快时间,有点像虫洞一样。 所以说,纵观几年的技术演进,早就不是以缩小筋骨尺寸为目标了,而是降低食言。所以我们自然需要一个更大的 scope 来指导我们前进,这就是华为的套定律。那有人就会说了,这不是大家已经都在这么做了吗?华为不就是总结一下而已吗? 那这我就要批评一下你了,就算是这个角度,那凭啥就不能是咱国家总结呢?马斯克提出了一个第一性原理就行,咱们提一下就不行了。 虽然套这个名字来自 rc 电路的时间长数,但华为论文中的这个食言定义更为广泛。具体呢,分为晶体管层、电路层、芯片层、系统层的时间延迟,每层都有不同的解法。 所以说原文中也说了,套之所以能够成为一个有效的核心指标,而不是对基友的指标的重新命名,是因为它在整个堆栈中具有一致性,频率、延迟、待宽和吞吐在各自层上都受套支配。 公益技术人员、电路设置人员和系统架构师可以围绕同一个量并用相同的单位展开讨论。炮式实践,端到端全站协调优化的共同语言,过去那种各层独立优化、持续作为残差的时代已经结束了。 呃,最后说一下我的个人观点,第一,为什么是华为提出这一定律呢?其实我觉得就是争夺话语权嘛。 首先,芯片制成已经到了瓶颈,但是美国依然能够享受到先进工艺带来的红利,所以呢,提出了新的指标的动力就没有这么强。但是呢,华为却不一样,二零二零年之后,我们知道先进工艺就受限了,简单说就是不能使用 euv 光刻机, 小尺寸的晶体管造不出来,那如果仍然用之前的以晶体管尺寸为衡量先进技术的指标,显然是对我们不利的。在结合这六年,华为确实是从其他维度找到了突破摩尔定律的方法,所以呢,进行了一场话语权的争夺,重新定义了先进之城的衡量指标, 这个我觉得既合理也是好事。第二,这个定律我觉得其实和摩尔定律有个本质的不同,就是摩尔定律是可以直接指导半导体产业的发展方向的,就是缩小晶体管的尺寸嘛。但是华为这个套定律更像是一个目标,我暂时还没有发现它可以直接指导怎么造芯片这个路线。 当然还有一个目标就是可以提升行业的信心嘛,就是说告诉大家摩尔定律依然存在,只不过是换了个 scope 更大的描述而已。 那这就要看今年秋季发布的麒麟芯片是否有他的论文和发布会说的那么好了。我在视频中没有说,也是因为这只是单方面的一个数据暴露,而不是公开的测评结果,那我们就拭目以待吧。 第三,很多自媒体呢,又开始老样子,要么就吹上天,要么就说的没意义。其实我觉得还是那个更古不变的道理,就是太阳底下没新鲜事,现在已经不可能有什么惊世骇俗的技术突破了,更何况只是一个技术定义和展望而已。 但同时呢,我觉得这件事是有意义的,即便是争夺话语权这一个目的,我觉得也是有意义的。我们能接受别人用等效尺寸这种欺骗性的描述来宣传自己的芯片,那为什么就不能接受咱们提出个新思路来打破这个话语权的垄断呢?好了,本期视频就到这里,我们下期再见。拜拜。

你最近是否被华为掏定律这条消息刷屏了,很多人看了就划走了,但却看不懂这之中的重要信号。 今天我把这事拆干净,你看完就能明白掏定律是什么,先进封装和传统封装有什么不同,以及 a 股里到底该看谁一掏定律到底是什么? 它是华为一种新芯片设计思路的概括。简单说就是以前芯片行业都跟着摩尔定律跑,每两年晶体管翻一倍,把晶体管做的越来越小,五纳米、三纳米、二纳米,谁做的小谁就牛。 但现在这条路越来越难走,做到三纳米的时候,晶体管里负责控制电流通断的门已经薄到只有十几个原子的厚度,根本关不严实,总有一些电流偷偷溜过去, 芯片莫名其妙就发烫。这个现象我们就叫做漏电。就像手机刚充满电,没一会又见底了,而且一座工厂要两百亿美元,全球只有三四家玩得起。 更要命的是,我们买不到最先进的光刻机,被彻底卡住脖子。这时候华为换了个思路,我不死磕做小,我改成堆高。 这就是掏定律的核心,用时间缩微替代几何缩微。我不再死磕把房间做小,而是把平房改成多层高楼。同样的占地面积,我盖十层二十层,塞的人甚至更多。 而且以前快递在平房里要绕半天才到,现在直接上下楼,跑的距离短了,速度自然就快了,性能直接就上去了。说白了,以前比的是谁的砖刻的更小,现在比的是谁的楼盖的更稳,连的更顺。 那问题来了,盖这栋芯片高楼的施工队是谁?答案就是先进封装。这就是他成为最大赢家的第一个核心原因。 超定律一来,芯片设计的思路被打开了,设计公司不再需要把所有功能都塞进一颗巨大的单片芯片里, 而是可以拆分成多个小心力,选择各自最适合的制成工艺,然后用先进封装拼在一起。这就是所谓的易购集成。它对行业格局的影响是深远的, 它将封装从产业链的最后一步变成了性能定义的关键环节。二、先进封装和传统封装有什么不同? 传统封装主要是保护芯片连接电路板,像一个外壳。而先进封装要做的是把不同功能的芯片,比如计算新力存储新力输入输出新利用极高的密度和精度整合到同一个封装体内,它们之间的信号传输距离被缩短到微米级, 宽带大幅提升,工耗降低。你可以理解为以前几个芯片之间要用高速公路连接,现在他们直接住进了同一栋楼,串门只需要走几步。三、那么 a 股里到底该看谁? 国内先进封装产业链上最直接的受益者是封测场本身,包括长电科技、通富微电、华天科技这三家全球第一梯队企业。他们在 x d f o i 山出行封装、三 d 封装等先进技术上已有成熟方案, 华为、海思及众多 ai 芯片公司都将大量依赖它们实现性能突围。其次是封装设备和材料环节,如新生科技的封装基板、华海程科的环氧塑封料、安吉科技的抛光液等,国产化替代空间较大。 最后是采用先进封装路线的芯片设计公司,典型如韩五 g、 海光信息等,他们没有先进制成才能,必须靠封装来提升芯片性能,其命运与封测场深度绑定。 今年秋天要发布的新一代麒麟芯片,据传就会用上这种双层堆叠结构,靠先进封装实现性能跃升,这只是第一颗。 以后华为所有的芯片都会走这条路,而国内跟着华为路线走的其他芯片公司,也会把先进封装当成核心技术来布局。 这是一条我们没有被卡脖子的赛道,也是重构规则的新开始。光刻机我们造不出来,但先进封装的设备、材料,国内大部分都能自主可控。摩尔定律时代,半导体的主战场是光刻机,是先进制程,但到了韬定律时代,主战场正在悄悄转移, 先进封装成了那个最不起眼但最关键的主力军,他不是短期炒作,而是整个半导体产业底层逻辑的一次彻底重构。 以前只有最顶级的芯片才会用先进封装,大部分芯片都是普通封装,但掏定律相当于给整个行业指了明路,以后所有芯片要提升性能,都得走堆叠,走易购集成这条路。 不管是手机芯片、 ai 芯片、汽车芯片,还是服务器芯片,谁都绕不开。整个市场规模会从现在的几百亿美元膨胀到几千亿美元,这将是整个半导体行业最大的增量蛋糕。


今天给大家盘点下华为韬定律最相关的八种大核心名门,这条彻底绕开先进光刻机卡脖子的全新路线,将引爆半导体底层硬件和先进材料的史诗级重构。华为新定律将带来的千亿级大爆发。以下内容仅为行业分析,不构成投资建议。 第一种,二点五 d、 三 d 先进封装与 chiplet 逻辑折叠的物理底座。既然二维平面走不通,就把芯片像盖楼一样叠起来,这是滔定律从理论走向现实的绝对载体,代工厂的高端产物正面临史无前例的价值重估。 核心企业,长电科技、通负微电、华天科技。第二种,混合键合与 t s v 硅通孔设备垂直堆叠的超级电梯,把不同功能的芯片叠在一起,中间必须打通纳米级的数据通道, 这种打破传统封装极限的高端前道设备,是重构芯片架构的关键利器。核心企业,中微公司、拓金科技、新源微。第三种, a、 b、 f 载板与高阶封装机板 超大算力芯片的超级地基芯片,叠的越高,管角越多,对底部承载的基板层数和亲密度要求就越变态,这是目前极度稀缺且长期被海外寡头垄断的高端耗材。 核心企业,新森科技、深南电路、生益科技。第四种,先进塑封料与底部填充胶三 d 芯片的强力凝胶 芯片立体堆叠后不仅容易碎,还会产生巨大的热硬力,没有这些顶级的特种电子胶水进行底部填充和塑封,再强的高端芯片也熬不过高温测试。核心企业,华海诚科、德邦科技、联瑞新材。第五种, 高宽带存储核心供应链突破内存墙的终极弹药。算力芯片堆叠重构后,数据吞吐量暴增,必须把海量内存直接封装在计算核心旁边。打通 h p m 关键设备的国产化闭环,是华为突围的重中之重。核心企业,华海青科、鼎龙股份、雅克科技 第六种,先进量测与缺陷检测设备,逻辑折叠的火眼金睛,传统的二维检测彻底失效,面对三维堆叠中几十万个纳米级焊点,稍微有一处断联,整颗天价芯片就会报废。三 d 量测设备的投入比例正急剧飙升。 核心企业,中科飞策经测电子、赛腾股份。第七种,硅光通信与 c p o 光电共封装系统级通信的光速干道。当单颗芯片的性能被掏定律榨干后,跨节点的系统级互联必须抛弃铜线,全面拥抱光信号, 这是算力中心打破物理通信极限的唯一解。核心企业中继续创新,益盛添福通信 第八种,芯片级极限热管理材料,压制堆叠发热的冷冻液,把一堆发热怪兽叠在一个极其狭小的空间里,传统散热根本压不住芯片级的微通道。液冷和超高导热界面材料是守住系统不崩溃的最后防线。 核心企业,忠实科技、富信科技老铁们,这八大核心命门里,你觉得哪一类最有可能率先吃透这波华为韬定力带来的史诗级红利?欢迎在评论区留下看法,一起聊聊硬核科技的未来。

华为这个掏定律,很多人第一反应是,是不是中国芯片就绕开 euv 了?是不是马上能追上台积电了? 我觉得大家先别着急兴奋掏定律,他不是说一颗芯片也不是一台设备,更不是说先进制成不重要了。他的意思是,当晶体管越来越做小很难的时候,那芯片能不能换一种思路继续变强? 过去摩尔定律拼的是把晶体管做小,现在掏定律强调的是把数据走的路变短,把信号等待的时间压缩,把系统协调效率提高。说白了,过去呢,是房子越盖越小,同样一块地里塞进更多的房间。现在呢, 房子暂时没法无限小了。那就重新修路,少绕弯,少堵车,让数据更快的从 a 点到 b 点。 这件事对中国芯片很重要,因为现在我们最被卡的就是先进制成 euv 光刻机和顶级制造工艺。中国不能永远站在门口等别人开门,所以必须从芯片的设计、先进封装、系统架构、软硬件协同里面继续找性能。 这不是说美国不会,美国台积电、英特尔、 amd 也都在做三 d 堆叠 cheaplight 先进封装, 区别就是他们还有先进制程这条主路可以继续走,而中国更需要提前寻找换打法的路径。所以韬定律真正值得我们关注的不是短期的那个炒作概念,而是它背后的产业方向,芯片设计, e、 d、 a, 先进封装、封测、 半导体设备材料、 ai 算力服务器、液冷光模块以及华为手机链。但是普通投资者也要冷静一点,科技大势最容易被炒成情绪。最后一地鸡毛, 我们真正要看的不是谁名字里带华为概念,而是谁真的有技术、有订单、有产业链的位置。最后总结一句话啊,摩尔定律是把晶体管做小掏,定律是把数据的路径变短, 这背后不是简单的弯道超车,而是中国芯片在应约束的条件之下,开始寻找自己的系统级的突围路线。