五月二十五号,上海举行了一个国际电路与系统研讨会,在这个会上,华为公司董事、半导体业务部总裁何廷波,他的一些发言呢,简直是一时激起千层浪, 因为他在这个会上做了一个题为半导体新路径,探索与实战的主旨演讲,正式发表了滔定律, 这是全球半导体领域首个由中国企业提出的产业引进的原则,打破了摩尔定律半个世纪的垄断,为陷入瓶颈的全球芯片产业开辟了新的赛道,它更标志着中国芯片 从追赶迈向了规则引领的跨越。我本人不是这个方面的从业者,这个地方呢,只是从学习的角度来谈一谈自己的理解。 我觉得它的核心逻辑是跳出了制成的依赖,重构了芯片眼镜的路径。摩尔定律是以几何缩微为核心,靠缩小晶体管的尺寸来提升性能,但是三纳米以下已经逼近了物理的极限, 光刻机垄断与成本飙升更让后镜国家难以追赶。而掏定律呢,它是另辟蹊径,以时间的缩微代替空间的缩微。 核心是通过逻辑的折叠、全粘的协调、系统的互联优化压缩信号的传输。十年在成熟制成上实现了等效先进制成的性能。 为了达成这个效果,它构成了从器件到电路到芯片再到系统的四层协调体系。 电路层面,用逻辑折叠将平面电路转为多层的堆叠,缩短信号路径。芯片层面实现软硬件的协调,减少无效的功耗。 系统层面,它已领取总线重构互联,打破数据传输的瓶颈。这个并不是空想,因为华为啊,在六年间已经量产了三百八十一款的芯片,覆盖手机、车载 ai 等领域,验证了这项技术的可能性。 它的前景优势呢,在于三重价值,能破解产业的困局,也是技术破局,摆脱了卡脖子的约束。 掏定律,无需依赖光刻机,依赖七纳米、十四纳米的成熟工艺,通过设计创新实现性能跃升。华为预计在二零三一年,基于掏定律的高端芯片晶体管密度等效一点四纳米的水平, 为中国绕开制程的封锁,实现高端芯片自主提供了可行的路径。二是产业重构,开辟多维的竞争赛道。他将全球芯片竞争从单一的制程比拼拓展为制程加架构,再加系统的多维竞争, 为国产供应链创造确定性的需求。像中兴国际、长电科技等企业,可以在成熟工艺、先进封装等领域发力,带动全产业链的协调发展,形成中国特色的半导体的生态。三是模式创新, 适配后摩尔时代的需求。人工智能、互联网、汽车电子的需求啊,越来越趋向多样化。而单一制程的优化呢,它难以适配 超定律的系统优化思路啊,能灵活匹配不同场景的需求,为全球芯片产业提供差异化的研发方案,具备长期的生命力。 当然了,它也面临挑战,它落地啊,需要跨越三重门槛,据说称速度有待验证。逻辑折叠多层堆叠技术虽然已经商用了,但是大规模的普及需要攻克散热量率测试等难题。 二零二六年秋季,新一代的麒麟芯片将完整搭载,该技术既稳定性与成本控制能力仍然需要市场来检验。其次,生态协调难度大。韬定律的全栈优化需要芯片、软件、设备、材料等环节深度的适配, 当前国产的 e、 d、 a 工具、 ip 盒、先进封装设备等等啊,在这些方面呢,还是有一些短板,生态构建需要长期的投入与产业链的共识。再就是国际竞争压类家具, 像台积电、三星等巨头已经布局了三 d 堆叠、 c、 f、 e、 t 等技术与掏定律的路径呢,其实是存在重叠的,外资企业可能会加速技术封锁 与市场的挤压,华为需要在技术迭代与生态扩张当中啊抢占先机。另外,我们还要冷静的看到,抛定律不是对摩尔定律的颠覆,而是后摩尔时代的重要补充。这是中国芯片产业在约束条件下的换道超车的战略。 短期看,它将助列华为及国产芯片企业在高端领域突破封锁,缓解能源与压力。长期看,如果生态成熟、 技术落地,有望重塑全球半导体的格局,让中国从技术跟随者变为规则的制定者。好,这个话题就聊到这,欢迎大家继续关注王学评论,下一期再见。
粉丝93.5万获赞1994.5万

华为提出操井率之后,大家都喊赢麻,到底赢在哪?以及缺陷是什么?这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念,而封装你听起来很高大上,你可以把它理解为一个室内的装修设计, 就是在同样的一个房屋里边,如何把效率令到最大的一个逻辑。之前的封装大家知道什么?就一块 cpu, 一 块内存条,然后再加点硬盘啊,中间 pcb 板子一连,是不是就可以干活了?这不是我们传统理解的电脑吗? 但是这个电脑越来越发展,到后边发现不够了,为什么?哎,我说在同样的一块地方,我能不能用更大的算力或者更大的存储能力去增加我电脑的性能?好,那我要不要把几块芯片一块封到一个里边去? 哎,一封的时候就发现一个问题,我的芯片做的越小,我就越占便宜,是不是由一个芯片大芯片变成小芯片再塞进去的过程,实际上就是摩尔静电的原型啊?啊?之前我比如说是 是十四纳米啊,现在我变成三纳米、二纳米的,是不是我就可以去堆更多的东西在我同一块芯片里边,但是这个堆法实际上还是有缺陷,为什么? 比如说你在手机之类需要密切的干活的地方啊,就是紧密联系,干活空间又特别小的地方,你就需要让他的交互更加的透彻,那你如何去办呢?能不能把他们直接封到一个芯片上, 好,有人就干活了。那我能不能不把这个内存横着堆了,我把它竖着堆,竖着堆之后呢,边上愚蠢一点地,我把 gpu 或者 cpu 放进去,然后我是不是就形成了一个整统一的芯片了? 这个芯片是不是就可以去决定我整个设备的核心输出效率了?而且他们隔着更近, 理论上说电阻也小啊,是吧啊?消耗也小啊,所以是不是看起来效率更高啊?这是不是就是二点五 d 封装的一个概念?因为这边上是吧是三 d 的 啊, 然后边上又放了一个平行的逻辑芯片,所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊,比如说啊,我是个传统的内存厂,我压根就不做什么 gpu 的 生意,我就想把单位面积内, 我把它内存效率拉到拉满,那个叫什么呢?那好,那我单纯的就把内存条给他堆的更密啊,是不就可以了?所以就出来这个类似这个千层千层汉堡似的啊,然后这个摩尔定律的极限就跑了,类似这种三 d 封装的技术, 所以现在所谓三星海力士核心的技术是不就在这里边?那么华为的掏净率到底在哪呢?华为掏净率人家压根就不跟你说一样的事情,你说你为了在同一个大小的房子里边塞更多的家具,你把家具做的越来越袖珍,你这是 干活吗?还是炫技?你现在追求的就不应该是类似摩尔定律这种芯片越来越小,塞的越来越多的这样一个概念,你核心追求的你是不是建了一个小型的工厂?那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题? 我跟你比的是,我能不能在同样面积的一个工厂里边,能把我的大芯片给塞到我这里边,并且通过我更合理的互联,更合理的布局,让所有人在这走动的时候动线更合理, 我去掉个什么东西,工人不需要绕一大圈,然后去哪个地方搬,我只需要简单的挪几步我就可以到了,所以这样的效率是不是就提升了,散热也更小了?然后虽然我芯片够大,但是我布局合理, 工人走的更少,所以在单位体积内,我是不是输出就有可能去追平你?所以我追求的是一个效率,你追求的是炫技,这个就是华为核心在提的一个问题。 好,整个事情清晰之后,我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的,为什么是骑在手机芯片里边?因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线,那么在这个二点五 g 封装和逻辑芯片堆叠上边,其实各家虽然没有明确的提出槽径率,但是 也在追求单位面积的更好的效率,并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢? 是因为之前虽然各个厂商也这么干,但是大家知道其实国外的厂商相对的独立性,并没有华为这种更强的全占性的能力,所以虽然他在提升各个部件之间的效率以及联通的 布局合理性,但是他永远做不到华为像这种一战全齐,而且在通信领域,尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率,不仅是一个掏尽率,而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道,如果说华为我提出要这么放,未来英伟达也要这么放,好,那你先给我交点专利费用吧,是不是就从一个传统的我只能追你打的一个地位,变成了一个我也有我独特的优势的这么一个地位去了? 好,那不足是什么呢?不足就是大家知道这次发的论文,我说是在手机芯片上,为什么是手机芯片上?大家想,因为传统的 ai 服务器没有这个限制啊,就是,所以不行,就是华为那种 超大节点啊,我一堆电脑连连在一起,你一台电脑能干?我一台电脑全连在一起,大不了我的场地更大点,能耗更大点,我也能拼,是不是?我能达到你跟你类似的性能,但是对于手机我就这么一块地,这是不是就要求装修更精致一点?那么我问一个问题,说人家 明天给你玩 a r 眼镜的呢,你现在眼镜上面就要放更小的芯片呢?你要更好的这种微型化处理芯片的这种能力呢?是不是先进制程就又被抢了一次?所以这两条路线是同样在走的,只不过大家意识到一个问题,就是摩尔定律这个地方是有极限的, 就是你现在到了两纳米,你还有多走多大的一个性价比优势,就是越走他性价比越低了,在这种情况下,哎, 我能不能在装修上面提高一些效率就显得尤为重要了,这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没?我今天没熬夜,我只是半夜醒了。拜拜。

华为今天扔出来的这个滔定律,直接把全球半导体行业玩了六十年的规则给砸烂了。现在全网都在吵,到底哪个隧道最受益?有人说光刻机,有人说芯片设计, 其实百分之九十的人都不知道,最直接最确定业绩,最先兑现的却是所有人之前都瞧不上的先进封装。今天我就用大白话给你把底层逻辑讲的明明白白, 听完你就知道为什么先进封装才是掏定律真正的亲儿子。首先咱们先搞懂一个最基础的问题,掏定律到底是来干嘛的?过去六十年,整个芯片行业都在跟着摩尔定律跑,核心逻辑就一个,拼命把晶体管做小,就像盖平房, 你在一块地上把房间隔得越来越密,塞的人越来越多,房子的算力就越来越强。但这条路现在彻底走死了,做到两纳米一纳米的时候,一个晶体管就几个原子弹, 电子直接穿墙漏电,物理极限卡的死死的,更别说一座三纳米金元厂要两百亿美元,全球玩得起的就三四家,我们还被掐了光刻机的脖子,根本挤不进这场游戏。这时候华为站出来说,别卷平房了,咱们盖楼房。 这就是掏定律的核心,用时间缩微替代几何缩微。我不再死磕把房间做小,而是把平房改成多层高楼,同样的占地面积,我盖十层二十层,塞的人一样多,甚至更多。 而且以前快递在平房里要绕半天才到,现在直接上下楼,跑的距离短了,速度自然就快了,性能直接就上去了。说白了,以前比的是谁的砖刻的更小,现在比的是谁的楼盖的更稳,连的更顺?那问题来了,盖这栋芯片高楼的施工队是谁? 答案就是先进封装。这就是他成为最大赢家的第一个核心原因。掏定律,所有的技术设想,最终百分之一百要靠先进封装落地。没有先进封装,掏定律就是一张白纸。 你想想华为说的逻辑,折叠、三 d 堆叠、多层芯片、垂直排布、易购、心力整合。这些技术是啥概念?就是把好几层不同功能的芯片,像碟乐高一样精准地落在一起。层和层之间要挖几万个纳米级的小孔通信号, 还要保证几百亿个晶体管同时工作,不打架,散热不出问题,误差不能超过一根头发丝的万分之一。这个活儿金源厂干不了,设计公司也干不了, 只有先进封装能搞定。以前的封装是啥?就是给芯片套个塑料壳,起个保护作用,属于芯片产业链最没技术含量的边角料,成本占比连百分之十都不到,妥妥的配角。 但韬定率一出,封装直接从装修队变成了总建筑商。芯片性能好不好,不再是刻完晶体管就定了,而是你这栋楼盖的好不好,连的顺不顺,信号跑的快不快,直接决定了最终的算力。上线 封装从产业链的末端直接跳到了 c 位,价值量直接翻三到五倍。第二个核心原因,这是我们唯一能直接打赢的赛道。没有卡脖子的死穴,为什么韬定律对我们这么重要?因为它直接绕开了 euv 光刻机这个死掐我们脖子的环节, 不用再死磕两纳米、三纳米的先进制成,靠堆叠和封装优化就能实现等效三纳米、两纳米的性能, 而先进封装恰恰是整个国产半导体产业链里我们最能打的环节。国内的封测场现在已经是全球第一梯队,技术水平和海外巨头根本没有代差,而且整个产业链的设备材料我们大部分都能自主可控,不用看任何人脸色。 华为的技术一落地,订单直接就能给到国内厂商,业绩马上就能兑现,根本不用等十年八年的研发周期,这不是炒概念,是实打实的产业增量。第三个核心原因,整个行业的游戏规则变了, 先进封装会成为所有芯片的标配,以前只有高端芯片才会用点先进封装技术,大部分芯片都是普通封装, 但韬定力一出,等于给整个行业指了明路,以后所有芯片要提升性能,都得走堆叠,走易购集成这条路。 不管是手机芯片、 ai 芯片、汽车芯片还是服务器芯片,谁都绕不开先进封装,整个赛道的市场规模会从现在的几百亿美元直接膨胀到几千亿美元,这是整个半导体行业最大的增量蛋糕。我给大家举个最实在的例子, 今年秋天要发布的华为新麒麟芯片,就是用了韬定律的逻辑折叠技术,双层芯片结构靠的就是先进封装实现的性能跃升, 这只是第一颗,未来华为所有的芯片都会走这条路,而国内所有跟着华为路线走的芯片公司,都会把先进封装当成核心技术。 最后给大家总结一句,摩尔定律,时代半导体的皇冠是光刻机,是先进制成,但韬定律时代半导体的新皇冠就是先进封装, 它是华为技术路线最核心的载体,是国产替代最确定的方向,也是业绩兑现最快的赛道。这不是短期炒作,是整个半导体产业底层逻辑的彻底重构。

摩尔定律正式被中国公司改写。五月二十五号,华为在 i e e 大 会上扔了一颗核弹。掏定律。摩尔定律搞了几十年,把晶体管变小,华为说,不,我们换条路,把芯片叠起来。过去几十年,全世界芯片行业都在卷一个数字,七纳米、五纳米、三纳米、两纳米, 谁的制成更先进,谁就更强。但现在,华为突然提出了一个新的半导体定律,叫做掏定律。 这件事的核心不是华为发明了一个新概念,而是它可能代表着国产芯片不再只跟着摩尔定律卷制成,而是开始寻找另一条突围路线。那问题来了,这个新定律到底是什么意思?它会带来哪些产业机会?对应到 a 股又有哪些公司可能受益?今天我们把它讲清楚。先说结论, 所谓掏定律,简单理解就是芯片性能的提升,不一定只靠把晶体管做得越来越小,也可以靠缩短信号传输的时间。这里的掏代表的就是时间长数,延迟信号传输效率。 过去芯片行业提升性能,主要靠把房子盖得更小,晶体管越小,同样面积里塞进的晶体管越多,竟能就越强。但问题是,先进制成越来越难。一方面,两纳米、一点四纳米这样的制成技术门槛极高,另一方面, euv 光刻机又被严格限制。 所以,华为现在提出的思路是,既然我们暂时不能在最先进制程上硬碰硬,那能不能换一个维度,不是单纯卷筋皮管有多小,而是卷数据跑的有多快,连接有多短,系统协调有多高效。这就是韬定律背后的逻辑。 那它对产业链意味着什么?我认为最重要的不是芯片本身,而是三个方向。第一个方向叫做先进封装和高速互联。因为如果你要缩短信号传播时间,就要让芯片和芯片之间、板和板之间、服务器和服务器之间连接的更快、 更近、更高效。这就会带来三个直接机会,先进封装、 pcb 连接器对应到 a 股可以重点关注几类公司先进封装方向,比如长电科技、通富微电、华天科技、永曦电子,这些公司对应的是多芯片封装, chiplet、 易购集成, 简单说就是把多个芯片像搭积木一样组合起来,让它们协同工作。如果未来华为要通过系统级方式提升芯片性能,先进封装一定是绕不开的。第二类是 pcb 和封装基板,比如深南电路、兴森科技、沪电股份、盛宏科技。 为什么它们重要?因为 ai 服务器、交换机、超节点集群对高速 pcb 的 需求会大幅增加。以前大家可能只看单颗芯片,但在 ai 时代,真正决定算力效率的是整个系统芯片之间怎么连,服务器之间怎么连,数据中心内部怎么连,这就会让高速 pcb 的 价值量上升。 第三类是高速连接器和电缆,比如华丰科技、中航光电、瑞可达、电联技术、航天电器。 这类公司听起来没有芯片性感,但他们其实是算立高速公路的收费站,芯片再强,如果信号传不过去,系统性能也发挥不出来,抛定率强调的正是降低时延。所以高速背板连接器、高速电缆、服务器连接方案会成为一个非常关键的环节。 第二个大方向是光通信和光互联。这个方向也非常关键,因为当 ai 算力集聚越来越大,传统电信号连接会遇到瓶颈,数据中心内部未来会越来越多使用光模块、光芯片、归光方案,对应到 a 股可以看中,继续创 新、益盛、天福通信、光讯科技、元杰科技、世家光子、长光、华新。这条线的逻辑很清楚,华为强调超节点,强调系统及互联,最终都会增加对高速光通信的需求,尤其是八百 g、 一 点六 t 光模块以及硅光激光器,这些方向都可能首意。 所以如果说芯片是大脑,光通信就是神经系统, ai 集群越大,神经系统就越重要。第三个方向是国产半导体底座抛定率不是一个孤立概念, 它背后需要 e、 d a。 设备、材料制造、测试、整套国产半导体体系支撑。比如 e、 d a 方向可以关注华大九天、盖伦电子、广利威、新源股份,因为复杂芯片设计、先进封装系统及协同都离不开 e d a 工具。 半导体设备方向可以看北方华创、中微公司、拓金科技、华海青科、新源微、圣美上海。材料方向可以看安吉科技、互规产业、雅克科技、顶龙股份、南大光电、江枫电子。 这些公司不是最容易短线爆发的,但它们是国产半导体长期自主可控的底层资产,如果华为这条路线真的持续推进,最底层的设备材料 e、 d a 一定会长期受益。 最后还有一条线,就是华为升腾和 ai 算力生态,韬定律和华为的升腾鲲鹏超节点、零渠互联很可能会被市场放在一起理解,对应 a 股市场,会关注神州数码、拓维信息、软通动力、润和软件、四川长虹、恒维科技、高新发展。 但这里要提醒大家,这一类公司里面,概念弹性很大,但业绩兑现差异也很大。有的公司确实参与华为生态,但相关业务占总额收入的比例不一定高。所以不能只看华为概念四个字,还是要看三个东西,第一,是否真的有订单。第二,业务占比有多高。第三, 毛利率和利润能不能兑现。所以总结一下,华为这次提出抛定率,真正重要的地方在于,它可能代表国产芯片从单点制成追赶转向系统级性能突破。过去我们问的是这颗芯片是多少纳米, 未来可能还要问它的封装效率有多高,芯片之间连接有多快,系统协调能力有多强,整套算力集群的食言有多低。对应到 a 股,我认为可以分成三层看,第一层,短期弹性最强,先进封装、高速 pcb 连接器、光通信。 第二层,中长期确定性更强。 e d a, 半导体设备、半导体材料。第三层,主题热度最高,华为升腾、鲲鹏、超节点生态。但最后一定要记住一句话,概念是第一波,订单才是第二波,业绩才是最终答案。 抛定律会不会成为国产半导体的新拐点,现在还不能下定论,但可以确定的是,这条路线如果持续推进, a 股里真正受益的不一定是最会讲故事的公司,而是那些卡在关键环节、有真实客户、有真实收入、有技术壁垒的公司。这才是我们接下来最应该盯紧的方向。如果这期视频对你有所帮助,可以点赞关注我的账号,我会持续分享更多内容,我们下期再见!

这两天,华为的涛定律刷屏了,他被誉为中国半导体制造的 dbc 的时刻。如果到现在为止,你还不太了解涛定律到底是什么,那么这条视频认真听,我尽量用大白话给大家解释清楚,涛定律到底厉害在哪里? 为什么套定律能够让中国半导体实现换道超车?想要弄明白咱们是怎么破局的,首先要搞清楚我们到底被困在了什么地方。芯片制造的终极目标是提供更高效的计算,就这个问题,摩尔定律给出了一个思路,就是在单位面积里边尽可能多的塞进去更多的晶体管。 那假设说在单位时间里,一个晶体管能算一个数,那我能造出十个晶体管,不就能算十个数了吗?咱们常听的十四纳米、七纳米、五纳米、一纳米,说的就是晶体管的密度,这个数字越小,说明单位面积里边晶体管的数量越多,那么你的计算效率就越好。但是想 想要做更多的晶体管,就必须有更好的光刻机,咱们呢,就卡在了这里。由于拿不到 euv 光刻机,我们的制成呢,只能到十四到七纳米,你像海外那些能拿到先进制成的这些公司,英伟达、苹果他们的芯片就可以做到三纳米一纳米。 如果在这条路上追赶,就只能拼制成,就只能去等 uv 光刻机。如果短时间没有光刻机,有没有其他的破局办法?那么华为又想到了新路径,他抓住了时间这个关键变量。 摩尔定律啊,它是在单位时间里边让十个晶体管计算出十组数据,我们现在造不出十个晶体管,那怎么办?我们让一个晶体管在单位时间里计算十次,这个结果不是一样的吗? 这个就是涛定律。所以相比之下,你会发现,摩尔定律抓的核心变量是空间,也就是他要更高的密度,但是涛定律抓的核 变量是时间,他要更高的效率。这就是大家在新闻中听到那句话,用时间缩微替代几何缩微。而当我们一旦摆脱了晶体管密度的束缚,我们忽然发现天大地大,也就是说没有先进的广可机,不影响我们造出先进的芯片。 所以呢,华为官方定的目标呢,是到二零三一年,基于涛定律制造出来的高性能的算力芯片,它的效率基本等效于一点四纳米先进工艺制造出来的芯片。 好,这个想法是很好的啊,那怎么实现呢?这就说到另外一个词了,逻辑折叠。在这个摩尔定律的视角下,芯片是二维的,他就是在一个平面里边拼命的雕刻, 力图在一个芯片里边塞进更多的晶体管。但实际上任何一个单一的晶体管,他什么作用都没有,他必须跟其他的晶体管、导线、电容、电阻连在一起,才能聚 有一个独特的功能,那到这个地方就会有新的概念电路。当下在决定芯片性能的各种因素里边,电路已经超过了晶体管,成为最重要的因素,也就是线下呢,芯片跑得慢,不是晶体管算的慢,是这个信号啊,在电路里边跑的慢, 那为什么跑的慢呢?这么多晶体管,那这个线路是绕来绕去的,所以消耗了大量的时间,这就是电路层面的平静互联强。而逻辑折叠就是在解决这个问题,如果所有的线路都在一个平面上去布,它自然是弯弯绕绕,跳来跳去的。 但是如果线路是在立体的三 d 空间里边,上下两层之间互联,是不是直来直去就可以了,这样线路就变短了,而且路径和路径之间他的干扰也变少了,所用的时间自然就降低了。所以这个逻辑折叠呢,实际上就通过电路革命来 突破晶体管工艺不足的问题。那听到这里,你可能有个疑惑啊,说这个上下两层不就是堆叠吗?那堆叠技术不是早就实现了吗?像高带宽存储芯片 hbm, 不就把很多层堆叠在一起吗?注意啊,这里面有很大的差别。 以 h b、 m 为代表的传统堆叠工艺,它堆的每一层都是一个完整的芯片,它能独立的工作,只不过呢,一层不够用,用很多层堆在一起去用。 但是逻辑折叠他堆的每一层是不能独立工作的,他其实是同一个芯片里边上下的两层,他所要解决的是单芯片跑的不够快的问题。 所以逻辑折叠跟传统的三 d 封装呢,它并不是一个竞争关系,是一个互补的关系。比如说华为的芯片里边,两种工艺也都会用,如果是酸离芯片这块,可以通过逻辑折叠提升计算的效率,而在存储那块呢, 照样可以继续用 hbm, 到这还没有结束啊。其实套近率呢,不仅仅是从单个芯片出发的,它是从一个系统出发的。在华为的论文中呢,把它提到了器件、电路、芯片、系统四个层面,系统这块大家关注一下领取总线, 如果说逻辑折叠它解决的是单个性能跑得快不快的问题,那么领取总线就解决的是不同的芯片合不合得来的问题。比如说到今年秋天将会推出的麒麟芯片,它是个 soc, 里边就集成了 cpu、 gpu、 npu, 那这个时候你只有 npu 跑得快是不行的,其他的芯片得跟得上。 所以呢,华为的这个涛定律他不是去解决单片制成的,他是提出了一个属于中国的芯片设计的新范式和新框架。以前呢,是别人定一个框,然后迫使我们去追赶制成,那种感觉就非常的疲惫。现在是 我们创新性的定一个新的框架,你想想心态立刻就变了,从战略层面咱们就变得游刃有余了。这两天也会听到一种声音啊,说这个涛定律刚提出来,还没有大规模工程化的去验证,值得市场这么兴奋吗?我想大家去想一个问题啊,摩尔定律的实际价值是什么? 是因为他提出了晶体管翻倍的曲线吗?要知道每隔十八个月,晶体管翻一倍也不是摩尔最初提出来的,他最初认为十二个月就能翻一倍,后来又修正为二十四个月。十八个月实际上是市场跑出来的结果。 但是正是因为他提出了摩尔定律,这就变成了整个行业的共识或者是战斗宣言。从英特尔到整个产业链,大家以追上摩尔定律作为自己的工作目标,投入大量资金去研发,这就推动了技术进步,使得一个预言最终变成了现实,那么现在华为 提出这个涛定律,其实同样的作用,他会使得中国甚至来自全世界的工程师啊、投资人呢,把他的注意力汇聚在这么同一个变量下,这样大家的创新呢,就能够协同了, 这种协同会产生合力,这种合力会推动着中国半导体制造新范式,最终走出一个自我实现的全新旅程。

大家晚上好,今天继续科普学习笔记。相信大家都被这个华为的涛定律 给刷屏了吧,听新闻说到二零三一年,华为通过涛缩放理论能将芯片制成的等效节点在二零三一年达到一点四纳米,解决我们先进制成芯片被卡脖子的问题。这篇论文呢, 是海思的总裁何廷波发出来的,也是今天刚发出来,所以在第一时间呢,我为大家解读,我读完了整个英文的原文, 希望用一种更简洁的方式,大家都能听懂的方式,给大家科普一下这个涛理论到底是什么?主要分为三个部分吧,今天第一个讲他的核心观点和战略意义,第二个讲这个技术到底是什么,怎么实现的?第三个呢, 我们国产供应链的受益方主要是哪些?哪些环节会因为这个华为主导的这样一个套理论 得到在 ai 时代的一个大发展?任讲第一个,这个它的一个背景我相信不用赘述了,就是我们的先进之城被卡脖子,然后我们又需要需要非常高端的快速的这个芯片。 所以怎么办呢?我们只能通过系统工程的办法,就是绕过平面的先进制程节点三纳米级以下。 所以华为这个套路呢,它的核心将摩尔定律的新器官能做多少?它转换了一个思路, 变成了它的系统处理计算的一个速率,就是计算的一个时间,包括芯片级的和系统级的 怎么应该被缩放?他们认为不再是晶体管的尺寸,而是这个时长。 好,它具体包括什么呢?我看下面它这个掏缩放与几何缩放的对比,就是以时间长数掏统一全站优化的新范式,它包括几个层级,第一个我们可以认为是这个,呃,从晶体管到电路到芯片, 我们认为是芯片级的这样一个食盐。另外一个呢,就是系统级,从经济管级大家可以看知道他的一个套的范围是皮秒级。电路呢,因为有些 rrc 传播池志, 这个是纳秒级。到芯片呢,就是计算和存储的一些交互,他是一个微秒级,而系统都是好秒级。 简单来说,这个华为提出这个理论,就是要在这四个维度,或者说从芯片级到系统级,降低这个掏的延迟。这个应用在哪呢?其实文中举出了三类应用。第一个是这个手机,就是大概每年快一点三倍,就掏的时间减小一点三倍, 自动驾驶一点五倍, ai 是 需求最高的,需要变成每年要减小十倍。当然如何实现呢? 这就不得不提这个麒麟的二零二六版的这样一颗芯片,它首次地提出了 叫做 logic folding, 叫做逻辑堆叠这样一个芯片制造的理念,并且应该是已经腐竹柳片有实证了,这是一个被证明的结果。双层 logic folding 什么意思啊? 就是相当于以前的芯片都是做一个大平层,这一个芯片呢,他是做了一个复式楼,或者说叫一个双层楼别墅。我们的制程节点没有那么先进, 尺寸相对比较大一点,一层放不下,我就叠两层之间,用这些高精度的楼梯做些互联。所以我们讨论这个晶体管密度每每平方厘米的时候,从这个两层楼结构就可以比一层楼结构提高了百分之五十五,嗯,这双层结构怎么实现呢? 就是之前提到的去年十月一号发来个视频,叫做混合建核,金元级的混合建核,在这个上面就要用,用处非常的大, 大家可以参考一下之前那个视频啊。然后除开晶体管的密度上升了,能效也是个重点考虑的对象,这颗麒麟芯片实现了百分之四十一的能效提升, 在这个架构里当然有很多芯片性能的提升,它实现起来最重要的方式还是依赖于这个混合键合,而且它是第一代的 混合键合的 logic folding 的 芯片,大家可以看到二五年的七零、九零、三零还是 plana 平面结构,二六年可能今年的秋天 实现第一代的逻辑 folding。 所以 啊,这个混合建合这样一个堆叠的思路是他非常核心的,有我们在这里想详细讲述一下,所以他这里有提到在关键路径的门店路上,就是两层的这个就是连接两层的楼梯,用什么 超细间距,超高精度的混合间隔连接,然后呢?所以这两层因为有一个高精度的互联,两层的表现为单一的连续互联,就像额外的金属层一样。大家看到这个混合间隔的一个间距啊,就是他的一个精度在微米级,并不需要到纳米那么高。 混合结合的精度啊,国产的设备都能做到几百个纳米,就是比它这里要零点五微米啊,量率很高,所以用这样一种系统集成的办法,它可以使每单位面积的晶体管密度可以不断提升,这样呢, 打破这样一个先定之城节点的一个高要求,实现这个弯道超车是吧?然后从系统级我们要聊一下这个 ai 的 整个系统,主要是三个关键路径啊。第一个叫做 unified bus, 这啥意思? 主要就是这个不同互联之间的一个协议,我们说的 gpu 到存储, cpu 里面的计算和 sm 单元,以及说这个机柜内的其他的硬件那些互联, 现在已存的是这个 p c i e 像 n v link, 是 吧?这个 ethernet 这样一个多层的协议,占用单一的协议代替它们,然后呢,这个可以将端到端的延迟从这个几十个微秒加减两个数量级,所以它的缩减可以达到五百倍 以后的一个这个目标呢是 system s one chip, 就是 大家都用一样的协议就减少了这个沟通成本,是吧?简单来说 这第一个系统级的,第二个系统级的呢?大家听得比较多的光进同退,就是用光互联 来代替我们说的铜缆的互联,铜缆的互联其实呃不仅比较耗电,还容易有串扰,速率还没有光互联快。所以用光互光互联代替铜互联的话,第一个是可以增加待宽,增加传输速率。第二个呢,甚至是可以降低功耗, 减少误码,减少传输的错误。然后他这里额外的第三个呢,他额外提到现行模拟方案,他不用复杂的这个数字处理芯片,也可以减少计算的一个工号, 减少计算这个时间。第三个比较关键的是这个三 d 封顶,这啥意思?就是说三 d 封装,先进封装。我们看到一般来说 gpu 和 hbm 都是菱角啊,都在它的边缘,就是互联,靠 n, 就是 这个 n 是 周长嘛, 华为提出呢,要用这个我们说的三 d 的 封装,就是用 n 的 平方,就是面积,那个菱角是从面里面出来, 这样的话他的这个计算容量就会相当于这个 n 的 平方了。这样的一个效果呢,就是第一可以将这个里面的走线呀,延迟的设计啊,更加优化。第二个呢可以减少这个传输距离, 减小这个超值,是吧时间。所以这三者协同啊,他们认为可以实现 ai 系统的一百倍的应觉极限增长。像这个实现路线图呢,这个技术就不细讲了。呃,总的来说就是大概在三一年可以实现等效一点四纳米工艺的 这样一个芯片。下面我们讲讲这个产业链收益方。如果听我刚刚的解释,其实在这个套理论里面,主要技术就是两大技术,第一个呢是包括混合建核,三 d 封装,一起叫做先进封装,它是最大的直接收益。 刚刚提过了,混合建核,大家要是想电既从两微米到一微米眼镜,然后设备厂呢?呃,这个除了国外的 evg 啊,数字啊, 国内的现在大家用的比较多了,就是这个拓金科技的混合器和设备。然后就是三 d 堆叠的封装厂,实现计算存储和其他的一些器件的三 d 堆叠啊,我们国内有这个长电科技啊,铜副微电啊,华天科技等等。 另一个大的方面呢,就是这光互联嘛,代替呃电的铜的互联,实现高宽带的一个传输,低功耗的传输,相关的收益方肯定就是啊, 这个光芯片,光模块以及是那个光纤,包括这两个方面的话,还有一个特别受益的就是这个 eda 工具,之前的 eda 工具主要是在平面上做设设计, 而而以后可能是需要做这个多层楼的房子,要考虑多层堆叠的情况来做芯片设计。这个国内 eda 厂商主要是华大九天嘛。 总结来说,这个掏缩放理论代替几何缩放理论来实现高性能的一个芯片,主要用到了就是由多层的复式楼代替大平层。其实现在路径呢,主要就是靠芯片级的混合键合,以及是说 器件级的三 d 对 电封装。第二个大的技术呢,就是用光互联代替电互联,实现系统级的 高贷款传输,低功耗传输。对于更细的这个内容呢,这个材料我上传到了我的知识星球上,一般来说我都提早上传, 然后分享一些呃,不能公开说的观点,以及说其他的一些学习资料和问答交流。如果大家对这个技术细节还很感兴趣呢,我们可以在知识星球上做一些交流,谢谢大家。

催着我打呀,别人可以给自己的技术起名字,华为给自己的路线起个名字叫掏定律,就变成了华为又玩营销。兄弟我实在难以认同你这种假装。这句话暴露了兄弟你把三个层级的东西混在一起了。首先华为掏定律不是逻辑堆叠,这个一定要搞清楚再黑。 掏定律真正讲的是从几何缩微转向时间缩微,以前的芯片升级靠把经济管做小,以后越来越靠缩短信号路径,减少数据搬运, 这个叫做时间缩微。所以掏定律是总方向总缸,而逻辑折叠只是一种架构思路,核心是重新组织数据流,三 d 堆叠是物理实现的手段之一,你能把掏定律,逻辑折叠,三 d 堆叠全混成一句,不就是堆芯片吗? 都好比把高铁地铁,城市交通调度全理解成不就是修路吗?属于听过名词但完全没懂。最直白的告诉你,三 d 堆叠是怎么盖楼,逻辑折叠是数据怎么走,掏定律是为什么未来必须这么干, 明白吗?这句话一出来直接暴露了你根本没有理解现在芯片为什么要堆一点,问题是你现在还能无限的做单科吗?现在先进制程恐怖的是技术本身吗?良率暴跌,功耗爆炸,发热恐怖,你知道吗?因为单科无限变大这条路已经快撞墙了呀,所以现在大家都在拼命的堆叠贴啊。如果你不懂,可以去看看苹果的 m 系列的 out, 明白吗?不到黄河心不死,反正不管不听。哎,华为做不出来,就是这不对,华为换条赛道就是营销,好一个坚定的信念。所以能解答你的问题了吗?我是陈十一,拜。拜拜。

今天,咱们必须得好好聊聊一件真正能载入科技史的大事。就在今天上午,华为在一个国际顶级的电路与系统研讨会上,正式发表了一个叫掏定律的新理论。 千万别觉得这只是个学术概念,这可是中国在全球半导体领域第一次提出指导产业发展的核心原则。说白了,过去几十年,全球芯片产业都是跟着摩尔定律走,也就是不停地几何缩微,把筋骨管做小、做小再做小,现在撞墙了,做不动了。 而华为提出的这条路,是要用时间缩微去替代几何缩微。这标志着我们从一个规则的跟随者,开始变成规则的制定者。 你可能会问,这时间缩微到底是什么?它到底怎么改变?芯片逻辑?很简单,芯片性能要强,关键之一是信号在里面跑得快、传得短。以前我们靠把晶体管物理尺寸硬生生缩小,现在这条路成本高得惊人,良率还难以保证。 那华为的思路是什么呢?我不死客物理尺寸了,我通过逻辑折叠这种架构上的创新,把整个系统的信号传播实验给压下来, 这背后是一个贯穿了器件、电路、芯片到系统的多层级协调优化。而且华为敢这么说,是有绝对底气的。过去六年,他们基于这条路已经悄悄摸摸,成功设计并量产了三百八十一款芯片。 今年秋天,全新的麒麟手机芯片就会出来,完整采用逻辑折叠技术。他们还预计,到二零三一年,基于掏定律的高端芯片,其晶体管密度能达到一点四纳米制成的同等水平, 不用最先进的集子外观客机,用系统架构的巧劲儿实现同等甚至更优的性能,这对投资者来说,意味着产业链的价值逻辑要被重塑了。有些朋友可能还盯着传统的制程突破,但真正的机会已经大规模转移到了架构创新、先进封装和新型材料上。我们一个个来看, 最直接立好的首先是芯片设计服务和 ip, 因为逻辑折叠是在设计层面,用架构换性能,这需要极强的设计能力。比如鑫源股份,它是国内半导体 ip 的 龙头, 现在深度绑定华为新架构芯片的设计服务,市场上都在传,华为近期通过它下单了三星的两万片晶元,对应一百万颗芯片,订单金额超过五十个亿, 这不是小数目。还有灿星股份,做一站式定制服务的,今年一季度的在手订单已经达到九点二二亿元。新架构渗透带来的设计需求正在持续释放, 接下来是掏定律落地最关键的一个物理支撑环节。先进封装、逻辑折叠,要把不同功能模块高密度集成在一起,必须用到二点五 d 和三 d 封装。这个环节的几个核心公司确定性非常高,比如长电科技,它是华为升腾系列 chiplet 封测的核心伙伴, 今年的相关营收预计能到八十到一百个亿,而且是四纳米 chiplet 的 独家供应商,订单都锁到二零二七年了。还有通付微电,它在升腾九幺零系列的二点五 d 封装里,份额超过了百分之六十。 它在合肥的基地,现在做了 h p m 产线,从满产后能占全球百分之十五的产能。当整个行业都在转向用架构和封装对冲智虫瓶颈的时候,这些公司的战略地位就一下子凸显出来了。我们再说一个容易被忽略但极具弹性的环节材料。 新架构对散热封装材料的要求是颠覆性的。比如有研粉材,它有一款新型散热铜粉,是跟华为合作,历时两年,专门为深腾芯片研发的 独家供应。这种材料的壁垒非常高,不是随便就能替代的。还有华海诚科,华为的哈博投资持有它大概百分之三的股份,它的颗粒状环氧塑封料已经进了深腾的供应链,完成收购整合后,它已经是全球环氧塑封料出货量第二的企业了。 当然,算力生态的合作伙伴是直接的赢家。韬定律的成果已经在申腾 ai 芯片上大规模验证。像华丰科技,它是商腾九五零及 atlus 三五零服务器里二二四 g 高速互联的国内唯一量产供应商,试占率超过百分之六十,哈伯也持有他股份, 这是实实在在绑定的。还有像润禾软件,它完成了底层软件站的迁移,率先推出升腾一体机,今年一季度净利润同比增长了将近百分之一百四十八,生态价值正在快速释放。顺着这条线,我们再把眼光放长远一点。 韬定律提出的多层级协调优化对整个芯片设计的方法论是颠覆性的,这给国产 e d i。 软件提供了换道超车的机会。以前我们跟着别人的工具和流程走,现在新架构需要全新的设计、仿真和验证流程。华大九天作为国内龙头,广利威作为华为哈伯投过的标地,它们的长线逻辑非常清晰, 所以各位朋友,我们不能再拿老眼光看华为产业链了。今天的华为概念股跟四年前可能已经完全不是一回事了。 过去的逻辑是跟着补短板做替代,现在是跟着一起定义新规则,开拓新路径。秋季麒麟新芯片的发布,将是滔定律技术实力的第一次公开大考,那会是产业链核心标的一次非常重要的价值重估窗口。


如果冬天没有羽绒服,多穿几件毛衣也能够御寒,所以羽绒服就不重要了吗?又是我最爱的品牌,今天来聊一聊被吹上天的华为掏定律。首先,这个掏定律是什么呢?它其实无法称得上是一个定律,而更像是一个技术路线。 我们知道自然科学定律,比如牛耳定律,即成电路上可容纳的晶体管数目每隔十八个月就会增加一倍,都是十分清晰明确的。 但是这个韬定律我们至今仍不清楚,这个式子中 f 所代表的函数是什么啊?虽然这并不影响其本身的价值,但是这个起名方式那就很华为了。 韬定律其实有点类似,所谓的第一性原则就是回归问题的本质。我们最终的目的是要提高芯片的性能,让芯片在更短时间内完成更多的计算任务,换句话说,就是压缩它的计算和信号传播所需要的时间。 这个掏对应的七大字母在物理中就常指的是时间长数,那么它和摩尔定律有什么关系呢?摩尔定律其实说的就是晶体管越多,芯片的性能就越强。在过去的几十年里,提升芯片性能最主要的方法就是通过不断的缩小制成,把晶体管做的更小, 很多媒体就会把它讲成,过去我们靠的是空间上的微缩,现在掏定律靠的是更高级的时间微缩。华为打破了摩尔定律, 但是事实上,让晶体管变小这件事本身就可以缩短信号传播距离,降低延迟,减少计算所需的时间。也就是说,芯片行业其实一直都在追求时间变短,只不过过去最有效的方法是通过空间上的尺度缩小来实现的。 那么华为现在强调的是,在不改变质程的情况下,我能不能通过其他方法,比如说逻辑折叠呀,架构优化呀,系统协调呀,来继续降低这个时间上的延迟呢? 打个比方,赛车比赛最终的目的是让赛车拥有更快的速度,那最有效的方法当然就是提升发动机的马力了。但是呢,我通过优化车身设计、空气动力学、驾驶控制等途径,仍然可以来提升赛车的速度。 所以华为为什么选择掏定律,而不是继续走这个传统的小之城路线呢?那很多人就说,因为芯片已经逼近物理极限,整个行业都无计可施了,所以这个方案是整个行业的必然出路。但是事实上呢,全球芯片行业仍然在继续推进先进制程, 不过确实是难度越来越高,成本越来越大。所以真正的问题其实在于华为自己很难获得先进的芯片。很多媒体在报导时就把这种全行业面临的一个长期瓶颈和华为自身所受到的限实现制混在一起讲,这显然是有失偏颇的。 那么这个韬定律呢,其实就是在先进制程受限时,我能不能通过其他的方法来弥补性能上的差异?它的价值在于,当我们的制程受限时,我们仍然可以在别的地方下功夫做优化,而且确实可以取得不错的成果。 那华为为了实现这个掏钉率做了什么呢?最核心的一个技术就是他说的呃,逻辑折叠。通俗的来讲呢,就是把传统芯片中晶体管本来是位于同一平面上,现在我们把它变成了一个立体堆叠的排布,相当于把平房修成大楼房,就可以大大提升性能。 当然这种方法不可能只有华为一个人想到嘛,英特尔、三星台机电都在尝试通过三维化来提升芯片的性能,那华为这次特别之处在于什么呢?他把这些技术思路整合进了他所谓的 top 定律的一个框架里, 并且把它作为了先进制成受限条件下的一条核心突围路线。就目前所透露的报告来看,他在这个方向确实取得了不小的进展,而称得上是遥遥领先一次了。 但是我们也要看到的是,英特尔、三星、台积电这些老牌巨头手里仍然握有更成熟的先进制程和制造能力, 他们并不是不会做这些新的路线,只不过是老路线还走的通,那我就没有必要把主要的精力放在新路线的突破上了,而华为呢,只能把全部家当全部压上去,堵一条新的技术路线。所以华为这次确实取得了重要的突破,但是仍然没有彻底改变现状, 他虽然暂时缓解了对先进制程的依赖,但是没有彻底解决缺少先进制程技术的这个问题,毕竟这条技术路线不是华为所独有的,那如果未来老牌巨头们在这个方向上进一步加大投入, 他的这个优势又能保持多久呢?所以现在又说什么改写全球半导体规则,那更是为时上早了。

今天华为弄出来的韬定律在市场上特别火,你们觉得不靠最先进的光刻机,中国半导体还能走出一条新路吗?如果传统的设计路径走不通了,芯片设计方法论的工程范式革命是不是已经来了?大家最关心的恐怕还是这个以时间换空间、以折叠换缩微的全新范式,究竟会给哪些板块带来实实在在的风向转变呢? 韬定律是华为于二零二六年五月二十五日在上海举行的二零二六年国际电路与系统研讨会上,由华为公司董事、半导体业务部总裁正式提出的全新半导体产业发展原则。在核心定义与本质方面, 官方定义是他被描述为一种以时间换空间、以折叠换缩微的芯片设计新范式。通俗地说,他不再追求把晶体管做的无限小, 这是摩尔定律的路径,而是通过优化芯片的电路布局和空间组织方式,在不依赖最先进制程的前提下,实现芯片性能和密度的飞跃。它的本质并非物理突破。多位分析师明确指出,这不是物理定律的突破,也不是简单的三 d 堆叠,而是一次芯片设计方法论的工程范式革命。 它将传统压缩晶体管体积的路径彻底切换为压缩电路设计路径。与摩尔定律的对比来看,摩尔定律靠几何缩微来提高集成度,依赖 e、 u、 v 等先进光刻设备,性能提升依赖于物理层面的尺寸缩小。而掏定律靠逻辑折叠来提高等效密度。 在相对成熟的制成上,通过极致的版图优化和设计创新,达到相当于五纳米、三纳米甚至更高制成的性能表现,它不仅节省了光刻成本,还能有效绕过先进制成的技术封锁。在技术原理方面,逻辑折叠是实现滔定律的杀手锏,其核心思想可以理解为传统路径相当于在一个空地上盖一栋楼,为了盖更高的楼, 必须使用更坚固的钢材和更精密的施工工具。而掏定滤路径相当于对着这栋楼进行内部空间的超级精装修和动线优化。通过把墙壁变薄、走线变短、功能区重新规划, 即使在原有的楼板高度下,也可以容纳更多的房间和实现更高的人员流通速度。它的核心目标是压缩电路设计路径,通过优化芯片内各功能单元的相对位置和互联线路,大幅缩短信号传输的物理距离, 从而等效降低信号延迟,最终在宏观上实现单芯片性能对标先进制成的效果。在提出的背景与战略意义方面,外部封锁倒闭是显而易见的。 韬定律的诞生是外部技术封锁的直接结果。在无法获取最先进光刻机等设备的条件下,华为并没有放弃,而是通过系统性重构设计方法学找到了一条工程级的突破方案。作为中国首个半导体新原则,这是中国在全球半导体领域首次提出能够指导产业发展的原创性新原则, 标志着中国半导体产业从追赶者向规则制定者迈出了关键一步,是产业话语权的转移信号。在产业重构逻辑上,这条路径证明,即使在没有顶级光刻机的情况下,通过设计创新和系统工程化能力依然可以取得实质性进步, 这将对全球半导体产业链的竞争格局和投资逻辑产生深远影响。在实践成果与未来规划方面,华为并非纸上谈兵,掏定律已有大量的实践基础。首先是六年成果斐然。在提出掏定律之前,华为已经基于其核心逻辑,在过去六年成功设计并量产了三百八十一款芯片, 这个庞大的数字证明了该方法的工程可行性。其次是秋季产品落地,最新的实践成果是计划在二零二六年秋季发布的全新麒麟手机芯片。财联社等主流财经媒体也在同日的半导体产业追踪报导中提及了这一产品规划。这款芯片将完整采用逻辑折叠技术, 只在大幅提升性能和能效,是韬定律在消费级旗舰芯片上的首次大规模商用,立正也是颇具说服力的产品窗口。 从远期规划来看,根据多家机构的分析,华为预期通过不断迭代掏定律的设计方法论,到二零三一年,其芯片的等效密度可达一点四纳米制成水平。在投资逻辑方面,首先看成熟工艺代工, 这是量价齐升的黄金赛道。核心逻辑在于,掏定律的核心是在十四纳米、七纳米等成熟制成上,通过设计优化达到七纳米、五纳米甚至更高的等效性能,这在根本上改变了成熟制程代工厂的命运。过去成熟制程被视为低端产物, 现在他们是实现高端性能的新基石。产业影响表现在订单量暴增,原本需要跑到五纳米、三纳米设计的芯片,现在可以在成本更低、才能更充足的成熟制成上实现,这会吸引海量的设计订单向成熟制成代工厂转移, 比如中芯国际、华虹半导体等厂商。同时定价权提升,当成熟制程可以产出高性能芯片时,其产量不再是大陆货,而成为稀缺的战略资源,代工厂的溢价能力将显著增强,迎来量价其升的上升周期。此外,这也会冲击先进制程需求, 部分原属于先进制程的设计需求被成熟制程替代,可能会延缓全球对三纳米、二纳米等极尖端制程的玩家形成间接压力。其次是先进封装,这是韬定率落地的物理主体, 核心逻辑在于,市场普遍对掏定律的第一反应就是先进封装故事虽然不完全准确,但结实了其高度的关联性。逻辑折叠不仅仅是版图内部的优化,当单位芯片的复杂度达到极限时, 必然要通过双点、五 d、 三 d 堆叠、心力互联等先进封装技术来折叠更大的逻辑系统。这使得先进封装成为实现掏定律性能目标的物理基础和关键瓶颈。 产业影响表现在需求爆发式增长,为了在有限面积内实现更高的等效密度,芯片将被拆分为多个小心力,再通过先进封装整合在一起, 这直接将先进封装的技术要求和需求量提升到前所未有的高度。同时,技术迭代加速,华为韬定力的成功,将倒逼整个先进封装产业链加速技术研发,推动长电科技、通富微电等风测龙头突破工艺极限,这也带来了国产替代机会。先进封装对高端光刻机的依赖远低于先进制成, 是中国半导体实行自主可控的绝佳突破口,利好国内风测设备和材料厂商。再看国产 e d a 与 ip 工具,这是设计方法论革命的灵魂, 核心逻辑在于掏定律的实现路径,也就是压缩电路设计路径,版图布局做短,完全依赖于全新的、革命性的 e d a。 工具。传统的 e d a。 工具是为摩尔定律服务的,而华为需要一套能为逻辑折叠设计范式服务的全新工具链。产业影响首先是全新的市场空间。 这位华大、九天、盖伦电子等国产 e d a。 厂商创造了换道超车的机遇,他们不再需要去和 s y n o p s y s c a d e n c e。 在 传统数字芯片设计流程上硬碰硬,而是可以开辟出一个全新的、由华为引领的 e d a。 区分市场和标准体系,同时绑定深度加强。未来这些 e、 d a。 厂商将不再是简单的工具提供商,而是深度参与到华为及其供应链的设计流程中,形成极高的客户粘性和技术壁垒。 ip 副用平台也会崛起。 韬定律下的新力设计范式将催生基于标准化互联接口的高质量知识产权和市场,提供 ip 副用平台和设计服务的企业价值将大幅提升。接着是半导体设备呈现从 e u v 依赖到多样化机遇的转变,核心逻辑在于设备环节不是被淘汰,而是受益方向发生转移, 对高端光刻机的依赖降低,但对于成熟工艺性能提升、先进封装扩展相关的设备需求会显著增加。产业影响体现在成熟工艺现代化设备方面, 为了在成熟制成上实现更高性能,需要对晶体管结构互联工艺进行优化,这会增加对刻蚀、薄膜层积、离子注入、快速热处理等特定工艺设备的需求。先进封装设备方面, 先进封装破产需要大量的金元级封装设备、测试设备、画片设备等,这会创造新的市场增量,国产化率也会加速提升。 在 u v 光刻机背镜的背景下,韬定力强调了其他工艺环节的重要性,这会促使资本和研发力量向成熟的刻石、检测、封装等设备领域集中,加速相关环节的国产替代进程。最后是芯片设计于 ip 服务公司,实现从使用者到规则共同制定者的转变。核心逻辑在于, 这是最直接的受益者,尤其是中国的系统级芯片设计公司,他们不再只是先进制程的排队者,而是可以运用掏定律这一新方法论,用更低的成本、更高的自主权,设计出竞争力强劲的芯片。产业影响表现在设计自由度增加, 华为会形成一套标准化的 ip 库和设计方法论,并向生态内的合作伙伴授权。众多手机互联网人工智能芯片设计公司可以站在华为的肩膀上,快速设计出高性能芯片,同时降低设计门槛,不再需要昂贵的先进制成流片费用,成熟制成就能实现定位高端的设计, 这会极大的降低创业公司的门槛,激发整个芯片设计产业的活力,行业话语权也会转移,谁最先掌握并应用韬定律的设计理念,谁就能在下一轮竞争中占据先机。中国的芯片设计公司将从跟随者向并跑者甚至领跑者的角色转变,从单点突破到全产业链共振来看, 韬定律的提出绝非华为一己之力的技术秀,而是对整个中国半导体芯片需求,但被卡在先进制程的瓶颈上。 对国内产业链而言,这是一次非对称超车的机会,绕开了最难的制造环节,把竞争引入到设计、封装、 e、 d、 a 等中国具有人才和产业链优势的领域,形成设计牵引封测、封测拉动设备、设备反哺制造的良性互动闭环。总而言之,韬定律的产业链影响长远而具体, 它不仅仅是一个技术名词,更是一个产业指挥棒,指明了未来数年中国半导体投资和产业升级的核心方向。需要注意的是,尽管该技术路线在工程设计上具备独特优势,该新范式的产业化落地、生态建设以及供应链协同仍需时间检验, 且可能面临技术迭代不及预期、市场竞争、家具以及行业政策变动的风险。投资者在关注相关细分领域时应当保持理性。

华为海思的滔定律是不是吹牛逼,我应该能讲的很清楚。有人问了 grok, 也就是马斯克诺的那个 ai, grok 是 这么说的,他说芯片行业里用了十几年英伟达, amd, 苹果、英特尔天天都在玩的这些关键路径优化,逻辑重构,持续收敛 这些常规操作啊,集中打包了一下,然后郑重其事的取了个高大上的名字叫滔定律,再拿到国际会议上一宣布,仿佛中国半导体界就突然开天辟地了一样。 那这种说法呢?恨国党民也在疯狂的传播。举个例子,有 amd 的 三 d 对 叠,这个是把 sirram 缓存芯片对叠在 cpu 的 上方,或者有英特尔的三 d 分 装,这个是把计算粒心和基础粒心上下对叠好,那这里就有第一个混淆点了, 你说这些半导体企业有没有三 d 对 叠技术?有,但不论是 gore 的 回答,还是 amd 和英特尔的这个对叠技术呢?都是芯片与芯片之间的对叠,是一整个逻辑电路和另一个可能是内存,也可能是什么其他东西的芯片的 堆叠的分装。而华为的涛定律之所以开天辟地,堪称国产半导体的 deepsea 时刻,因为它堆叠或者说它折叠的是逻辑电路本身。我和各位观众一样,我也不是专业搞芯片的,所以我花了四五个小时在 ai 里排除了大量的虚假信息,通读了两遍和停播的论文原文,最终现在用两分钟的时间通俗易懂的总结给大家。 处理器是用逻辑电路来完成计算的,我们对他的要求就是尽可能的提高能力,密度就是相同面积下尽可能算的更多,算的更快。那么摩尔定律的意思很简单,就是把每个计算单元做的尽可能的小,然后呢,其他半导体公司的堆叠技术呢?其实是为了加速逻辑电路和外界通讯的速度, 或者说是在一个二维平面上去优化逻辑电路内部的通讯时间。但是他们的逻辑电路本身我们可以简单的理解为是一个二维平面化的。 那么华为对逻辑电路的折叠是手段而不是目的,并不是为了折叠而折叠,目的是要让芯片算的更快,快才是目的。那既然我没有最顶尖的光刻设备,在缩小单个逻辑单元的尺寸上我没有办法,那我就缩短逻辑电路内部每个逻辑单元之间的通讯时间。 我打个比方,现在你在一零一号房间,你的工作完成了,要交给二零六房间的同事,那现在的芯片设计,二零六和一零一在一个平面内,你走过去可能需要一百米, 华为呢,就直接把这个二开头的房间全部搬上了二楼,然后做了很多很多的楼梯,这个时候你从一零一到二零六可能只需要走二十米了,那你们的工作效率一下子就提高了很多。 当然这件事情非常难,非常非常难。比如你把哪些房间留在一楼,哪些房间搬到二楼,楼梯怎么布置?一楼和二楼每一个房间的位置怎么定才是全区的最优解, 这个需要极强大的软硬件一体能力,否则就很有可能出现设计失误。本来你从一零一比如说到二零一只需要走五十米,结果搬上门搬,搬到楼上以后可能反而需要走六十米, 这种情况在设计不当的情况下也是有可能的。所以何婷波在论文的最火原话翻译过来是这么说的,他说未来十年的工作范围已经明确,许多问题仍未解决, 没有任何一个组织能够独自应对。工具链标准、精准测试啊,设备的物理特性以及经济模型,这些都需要来自华为公司以外的伙伴一起贡献。因此,本报告既是一份来自该领域的报告,也是一份邀请。 所以回到最开始的问题,华为掏定律是吹牛逼吗?如果华为做不到,那就是吹牛逼,你管啥不管埋呗。这个思路形态,半导体公司不是没有想到过,只是因为确实太难了,做不到。在过去的几十年里,一直都是缩小体积更容易一些。 现在摩尔定律到天花板了,或者说进一步缩小体积已经没有意义了,那半导体就不发展了吗?肯定还是要发展的。那这个时候华为第一个站出来说,我们不卷体积了,我们去卷时间吧, 但是你要卷时间,就会有无数个难如登天的问题等着你,比如更复杂的光刻过程会导致极低的量率怎么办?比如两层逻辑电路之间怎么散热? 比如我前面提到的,你怎么去设计通道和分层,去实现整体的计算速度提升这些问题的难度在以前可以说是比提高光刻机的性能更难更贵的,所以大家才会不约而同的去等这个阿斯麦出更贵的新款,而不是去做三 d 逻辑电路嘛。 所以华为到底做不做的出来?看今年 mate 九零的麒麟二零二六呗,丑媳妇总得见公婆。如果麒麟二零二六用落魄的工艺制成,能做出先进的性能,那就是华为真牛逼。那如果麒麟二零二六翻车了,那就是华为吹牛逼是真的还是吹的?我们秋天见。

摩尔定律已死,没有光刻机,我们也能造出高端芯片了。华为直接掀桌子了,正式发布掏定律,性能达到一点四纳米,中国半导体史上第一条自己立的行业新原则。这件事的分量得从摩尔定律说起。 一九六五年,摩尔发现芯片上的晶体管每隔十八到二十四个月翻一倍,性能翻倍,成本减半。这条规律统治了半导体整整六十年,所有人都在做同一件事,把晶体管做更小,从九十纳米到七纳米到三纳米。 但现在这条路走到了尽头,两纳米大概是二十个硅原子并排的宽度。小到这个程度,电子根本管不住,不止物理撑不住,一颗顶尖芯片的设计费用已经突破十亿美元,还有那台我们买不到的 euv 光刻机,一台就要上亿美元,路堵死了怎么办? 华为重新想了一个问题,芯片性能究竟应该怎么衡量?结论是,摩尔定律的本质从来不是把晶体管做更小,而是让信号跑更快。做小只是让信号传得更快的手段,不是目的,手段走不通了,直接奔向目的。 这就是韬定律的核心,把优化目标从空间尺寸切换到时间,不死磕。晶体管多小,只看信号多快,具体怎么做,核心技术叫逻辑折叠。打个比方,工厂里 a 车间和 b 车间需要频繁合作,但被安排在最远,两端每次沟通走几百米。 逻辑折叠不是把机器做更小,而是直接把 a 和 b 叠到一起,距离从几百米变成几米。传统芯片是二维平面,逻辑折叠把它变成垂直堆叠,信号不再绕远路。效果怎么样?数据说话,相同工艺下,晶体管密度提升百分之五十三点五, 性能及能效提升百分之四十一, cpu 主频重回三点一千兆赫兹。到二零三一年,这条路线将达到传统摩尔路径一点四纳米制成的同等水平。 一点四纳米是台积电还没量产的节点。上个月, deep sec v 四发布技术报告,白纸黑字核心训练方案在英伟达 gpu 和华为升腾 npu 两个平台上同时完成验证。这是 deep sec 第一次把华为升腾和英伟达并列写进硬件清单,不是备选,是并列。过去谁有 euv 光刻机,谁就站在食物链顶端。 滔利率在说的是不是的封装互联持续架构同样可以是核心竞争力封锁的逻辑从根上被撬动了。这是中国第一次给全球半导体立了一条新规则。

朋友们,七年了呀,我们终于在芯片半导体领域彻底摊牌了,这是一个历史性的时刻,华为的这次的发布,不仅会改变中国的发展,更会深刻的影响未来全人类的发展。 五月二十五日,上海国际电路与系统研讨会上,华为正式提出了一套新的技术革命,这被称为颠覆性的 韬定律,这是什么意思啊?传统的摩尔定律研究的是怎么在有限的空间当中放入更多的晶体管,而华为发布的韬定律研究的是如何缩短信号的传输时间,这是中国第一次主导半导体的演进规则的制定。 从二零一九年之后,中国半导体在西方的封锁中艰难的摸索,西方成熟的技术和专利,对我们彻底的封闭,西方传统的老路我们走不了了,他们也不让我们走,那么我们就另外开辟一条更长更远更宽的路, 我们自己走。西方的摩尔定律早就遇到了物理的天花板,那就是量子随穿效应,当筋体管的尺寸缩小到了接近原子级,继续缩小筋体管的尺寸,就如同让骆驼穿过针眼。 而华为呢,提出了一个逻辑折叠的技术,这是什么意思呢?就是把平面的电路重构成立体的堆叠,让信号的传出距离缩短百分之六十以上。而逻辑折叠技术还只是掏定律的一角,完整的掏定律包含了四层,气减层、电路层、芯片层和系统层。 芯片层我们用堆叠,系统层我们用鸿蒙系统。而在器件和电路层,有些人不懂,其实华为也直接用上了光刻的技术,将原本在电路板上焊接的电子元气件直接光刻到了电路板的内部。华为刚刚发布的这个 matepad pro max 为什么可以这么薄呢? 因为它就采用了这项技术。这四级协同体系才构成了华为的掏定律,而芯片的性能也不再用纳米数,而是用时间长数掏来衡量。 华为还宣布,到二零三一年,基于掏定律的高端芯片晶体管的密度将会等效一点四纳米制成,而成本呢,还只是传统工艺的三分之一。也就是说,到二零三一年,我们的国产芯片将彻底突破当前摩尔定律的物理极限。 华为的韬定力,它的意义远远不止让芯片能够走得更快,或者说让中国半导体能够走得更远。更重要的一点是什么呢?它重构了技术霸权。 韬定力彻底摆脱了对极紫外光刻机和国外专利的依赖,为芯片制造开辟了多元的路径。同时它也能够跟我们正在突破的二维半导体、光子芯片等技术形成协调效应。 所以这就意味着我们中国第一次从技术的追随者,成为了规则的制定者。这里是科言说科言,记得点赞加关注!

华为的掏定律到底是吹牛还是真牛?有人说他能绕开关科机,直接换道超车,还有人说他是中国人自己的摩尔定律。但要我说啊,这些都不重要,真正重要的是,这套玩法一旦跑通,谁会是最大的赢家呢? 今天我就用大白话把它的底层逻辑给你说明白。首先,掏定律到底是用来干嘛的呢?这个呀,还得从半导体行业的铁律摩尔定律说起, 它的核心就是不断缩小晶体管的尺寸,就好比在有限的土地上不断的盖出更小的房子,房间越多,算力就越强。 可到了两纳米、一纳米这种尺寸,问题就来了,一方面逼进物理的极限,再缩小下去,电子就会发生穿透,产生漏电。另外一方面,成本也高的吓人,一条三纳米的产线,投资呀,动辄几千亿。 更要命的是,咱们还被光客机卡了脖子,直接被挡在了先进制程门外。这个时候,涛定律出现了,他不再死磕房间有多小,而是想办法把原有的房间往上叠。高楼 同样一块地,原来只能盖一层平房,现在我能盖十层,算力啊,照样能上去。而且房间之间上下堆叠的信息传递,不用再像平房那样绕来绕去,而像坐电梯一样直上直下,效率反而更高了。 这样一来,我们不用再死磕光刻机,也能摸到全球顶尖芯片的性能门槛。讲到这啊,有懂行的可能会说,这不就是简单的芯片堆叠吗? 其实没有那么简单,普通的堆叠只是物理层面的叠起来。而华为的韬定力是全站重构,从器械、电路、芯片到系统全部重新设计, 比如连接上下芯片的电梯,华为实现了在原子的尺寸下,对芯片上下两层的精密焊接,间距做到了一点五微米,实现了近乎零延迟、零拥堵的高速互联。那么问题来了, 这么细的活谁来干呀?很多人觉得是华为自己做,其实华为主要还是做设计,真正把芯片盖成楼的,还得是靠封装。那封装是干啥的呢? 简单说就是把制造好的芯片用塑料壳子包起来,装到电路板上。这搁在以前啊,属于是产业链里边的边角料,但如今随着掏定律一出,封装直接从包工头一跃成了总工程师,技术精度相当于在指甲盖大小上完成了一座微型城市的交通网络规划。 而且封装恰好是我们最擅长的,设备材料全自主,不用看任何人的行业,都离不开先进封装。 你看现在的 ai 芯片,无论是算力核心还是高带宽的存储,都要经过二点五 d、 三 d 堆叠技术封装在一起,才能把算力发挥到极致。所以以后不管是 ai 芯片还是超算,想要跑得快,都得走先进封装这条路。当然了,薅定律也不是万能的, 在追求极致的性能,超高算力的领域,依然需要先进的制程,这方面我们该追还是得追。但华为至少证明了一点,哪怕没有先进的制程,咱们也能杀出一条血路。这条路对咱们的整个产业链来说,分量已经够重。关注司机深入分析,收。

最近半导体圈又来玩炸了,华为正式发布掏定力,彻底改写咱们的国产芯片的格局。 圣格金微通、负微电全线适配新标准,直接打破市场的悲观预期。国产先进制程不是卡死在七纳米上,我们直接弯道超车了。过去全球芯片靠摩尔定力玩几何缩微,就是把晶体管越做越小。 我们的华为直接换逻辑,推出时间缩微,靠逻辑折叠加三 d 先进封装,不升级先进光刻机,只用成熟制成就实现性能跃迁。硬核数据直接拉满, 晶体管密度从一百五十五兆跃迁每平方毫米跃迁至两百三十八兆跃迁每平方毫米提升百分之五十五,能效同步增加百分之四十一。 意思就是原来成熟老工艺是一平方毫米一点五五亿个晶体管开关飞碟,往后是二点三八亿个,数量暴涨百分之五十五,能效增加百分之四十一, 就是同样的店能干更多的活,还更省电。按照规划,二零三一年直接对标等效一点四纳米顶级水平。 这一波系统集重构,让先进风装成为产业链核心,增量远期 八百至一百万颗 gpu 需求爆发,直接拉动一百六至两百台单价两千万的止血光刻机设备以及材料全面量价提升。更关键在算力底层核心系统引入光互联, 远程内存访问十元压到一百纳秒, siri 高速传输距离缩至五厘米, 当模块贷款达到了巴太比特每秒。一句话总结,华为用一套全新芯片规则 重塑全球半导体价值分配,不靠硬核先进制成,靠系统重构、先进风装,高速互联,直接为国产算力筑起生态护城河。

今天发生了一件足以改写人类科技史的大事,我敢说,十年后回头看,这一天会被刻在半导体产业的里程碑上。就在今天上午,华为当着全球所有顶尖半导体科学家的面,正式发表了滔定律。 这不是什么学术论文的自娱自乐,这是中国第一次在全球半导体领域亲手写下了指导整个产业发展的游戏规则。过去整整五十年,全世界的芯片公司都只有一个信仰,那就是摩尔定律。 所有人都在同一条跑道上拼命往前冲,比谁能把晶体管做的更小,从二十八纳米到十四纳米,从七纳米到三纳米,一路卷到了原子级别。但现在所有人都撞墙了,而且是两面铜墙铁壁,一面是物理墙, 晶体管再小下去,电子就会像漏水一样直接穿墙逃跑,量子碎穿效应会让整个芯片彻底失效。 另一面是经济强建,一条三纳米的生产线要烧掉两百亿美元,贵到连台机电都要掂量掂量。说白了,摩尔定律早就已经是一具尸体,只是没人敢公开念倒辞而已。 整个行业都陷入了前所未有的焦虑,美国人卡着光刻机,日本人攥着材料,韩国人拼了老命卷制成,所有人都在原地打转,谁也不知道下一步该往哪走。 就在这个所有人都绝望的时刻,华为站出来说了一句话,这条路走不通,那我们就换一条路走。这就是滔定律最可怕的地方,他根本不是在原来的赛道上跟你比谁跑得快, 而是直接换了一个你连管都管不着的新赛道。摩尔定律讲的是几何所为,比谁把房子盖得更小。而滔定律讲的是时间所为,比谁让房子里的人跑得更快。 用一个最通俗的比喻,以前大家都在比谁能把城市里的路修的更窄,楼盖的更密,这样车从 a 点到 b 点的距离就短了。但现在路已经窄到车都过不去了,楼也密到没法再盖。 华为的思路是什么?不修窄路了,直接修高架,建地铁,优化整个交通系统,让车跑得更快,照样能提升整个城市的运行效率。而实现这一切的核心技术,就是逻辑折叠。 传统芯片的晶体管都是平铺在一个平面上,信号从东跑到西,物理距离摆在那,再快又极限。华为的逻辑折叠,相当于在芯片里盖了一座摩天大楼,把原来平铺的晶体管立体折叠起来,信号不用横着跑几毫米,直接竖着穿透走线,距离断崖式缩短, 时间延迟被大幅压缩。这不是什么 ppt 上的科幻概念,这是已经被实践验证了六年的成熟技术。 何庭波在台上轻描淡写的说出了一个让全世界都倒吸一口凉气的数字,三百八十一款。过去六年,华为基于韬定律已经设计并量产了三百八十一款芯片,覆盖了手机、服务器、通信等各个领域。 当全世界还在实验室里为三纳米、二纳米争得头破血流的时候,华为已经用一条全新的技术路径,把几百块芯片塞进了千行百业的产品里。 你以为人家在被制裁躺平,人家在你看不见的地方把整个桌子都掀了?更狠的是华为给出的时间表。 今年秋天,全新的麒麟芯片就会正式发布,这将是全球第一款完整采用逻辑折叠技术的手机芯片。而到二零三一年,基于韬定率的高端芯片晶体管密度将达到一点四纳米制成的同等水平。 一点四纳米是什么概念?目前地球上最先进的量产制成还卡在三纳米到二纳米之间。一点四纳米是所有西方巨头的梦中情人,离落地至少还有五到十年的差距。 但华为说,不用等光刻机突破,不用看任何人的脸色,我们从另一条路直接杀到同样的终点,这才是真正的降维。打击 封锁的前提是什么?是你在人家要走的路上设卡,但当人家根本不走那条路的时候,你之前砸下几千亿美金打造的所有封锁卡口,瞬间就变成了一堆废铁。这不是绕着制裁走的小聪明, 这是从底层重新定义芯片演进逻辑的理论革命。他不是告诉你怎么在围堵下苟活,而是告诉你围堵本身已经没有任何意义了。发布会结束不到二十四小时,全球主流媒体集体刷屏, 所有人都看懂了这件事的分量。过去半个世纪,半导体产业所有的游戏规则都是西方定的。摩尔定律是美国人发明的,光刻机是荷兰人垄断的, 中国企业从来只有学习的份,没有定义的份。但今天不一样了,华为在 i e e 这种国际顶级学术会议上呢,当着全世界最顶尖的大脑,正式发表了一个新定律,这不是关起门来自嗨,这是当着全世界的面说,新规矩我来定, 而这背后,是整个中国半导体的价值重估。过去我们炒华为概念股,炒的是国产替代,是补短板, 但现在逻辑彻底变了,现在是跟着华为一起定义新规则,开拓新路径。真正的机会已经从传统的质层突破,大规模转移到了架构创新、先进风装、新型材料和国产 e d a 上。从芯片设计服务的新源股份、 灿新股份,到先进封装的长电科技、通富微电,再到散热材料的有研粉材、华海诚科,以及国产 eda 的 华大九天、广利微,整个产业链都将迎来一次前所未有的爆发。今天的华为,用滔定律完成了三件事,第一,理论颠覆, 从空间到时间,为撞上物理南墙的半导体产业开了一扇全新的窗。第二,实战碾压 三百八十一款量产芯片,加秋季即将发布的麒麟芯片,用实实在在的产品告诉世界,这不是科幻小说。第三,格局重构。 中国企业第一次站到了半导体理论创新的最前沿,从规则的接受者,变成了规则的制定者。芯片战场打了半个世纪,一直都是别人定规矩,我们跟着跑,但今天,规矩的笔第一次握在了中国人手里。