00:00 / 04:00
连播
清屏
智能
倍速
点赞3437
00:00 / 01:05
连播
清屏
智能
倍速
点赞232
00:00 / 02:12
连播
清屏
智能
倍速
点赞1211
00:00 / 00:33
连播
清屏
智能
倍速
点赞NaN
00:00 / 00:28
连播
清屏
智能
倍速
点赞1263
00:00 / 06:13
连播
清屏
智能
倍速
点赞2089
ARM全球9月前
为什么要有cache?不同等级cache速度之间关系 🔴为什么要用cache? cache存放在哪里? ARM 架构刚开始开发时,处理器的时钟速度和内存的访问速度大致相似。今天的处理器内核要复杂得多,并且时钟频率可以快几个数量级。然而,外部总线和存储设备的频率并没有达到同样的程度。可以实现可以与内核以相同速度运行的小片上 SRAM块,但与标准 DRAM 块相比,这种 RAM 非常昂贵,标准 DRAM 块的容量可能高出数千倍。在许多基于 ARM 处理器的系统中,访问外部存储器需要数十甚至数百个内核周期。 高速缓存是位于核心和主内存之间的小而快速的内存块。它在主内存中保存项目的副本。对高速缓冲存储器的访问比对主存储器的访问快得多。每当内核读取或写入特定地址时,它首先会在缓存中查找。如果它在高速缓存中找到地址,它就使用高速缓存中的数据,而不是执行对主存储器的访问。通过减少缓慢的外部存储器访问时间的影响,这显着提高了系统的潜在性能。通过避免驱动外部信号的需要,它还降低了系统的功耗。 🔴不同等级cache速度之间关系 cahe的速度在一定程度上同样影响着系统的性能。一般情况cache的速度可以达到1ns,几乎可以和CPU寄存器速度媲美。但是,这就满足人们对性能的追求了吗?并没有。当cache中没有缓存我们想要的数据的时候,依然需要漫长的等待从主存中load数据。为了进一步提升性能,引入多级cache。前面提到的cache,称之为L1 cache(第一级cache)。我们在L1 cache 后面连接L2 cache,在L2 cache 和主存之间连接L3 cache。等级越高,速度越慢,容量越大。 #ARM #cache #arm架构 #嵌入式 #芯片
00:00 / 02:00
连播
清屏
智能
倍速
点赞0
00:00 / 01:36
连播
清屏
智能
倍速
点赞64