00:00 / 03:43
连播
清屏
智能
倍速
点赞8
00:00 / 01:41
连播
清屏
智能
倍速
点赞6
麦丰10241月前
2026年3月18日,ASML最先进的Twinscan EXE: 5200 High-NA EUV光刻机正式在比利时imec的300mm洁净室完成安装。这是继 Intel 之后,该设备在全球范围内最重要的部署之一。 1. 事件核心速报 * 安装节点: 2026年3月中旬运抵并开始安装,预计2026年第四季度 完成全面验证(Qualified)。 * 设备定位: EXE: 5200是首款旨在支持大规模量产(HVM)的 High-NA 型号,而非早期的研发原型机。 * 技术跨越: 提供 8nm 的空间分辨率,比现有标准 EUV 提升了1.7 倍,直接支持 sub-2nm(1.4nm/1nm) 逻辑工艺及先进 DRAM 研发。 2. 对行业的影响分析 A. 开启“埃米时代”生态系统验证 imec是全球半导体共同开发的枢纽。EXE: 5200安装意味着包括台积电、三星、SK海力士和美光在内的伙伴,现在可以利用 imec的平台进行: * 新型光刻胶(Resist)测试: 解决High-NA 下更高的光子随机性(Stochastics)问题。 * 掩模版(Mask)优化: 验证变形光学系统(Anamorphic Optics)对设计规则的影响。 B. 逻辑芯片:加速 1.4nm (14A) 工艺落地 * 简化工艺: 过去需要多次曝光(Multi-patterning)的复杂层次,现在可以通过 单次曝光(Single-print) 完成。 * 良率提升: 减少工艺步骤意味着降低了缺陷产生的概率,对于志在 2027-2028 年量产 1.4nm 的厂商(如 Intel 14A)至关重要。 C. 存储芯片:DRAM路线图的救星 * 在高密度 DRAM(如 D1d, D0a 节点)中,High-NA 能够精准定义存储节点接触孔(SNLP)和位线(Bit-line)。这不仅能提高存储密度,还能显著降低生产的周期时间(Cycle Time)。 D. 竞争格局的微妙变化 * Intel 的先发优势: Intel早在2025年底就完成了5200B的验收,目前在应用经验上领先一步。 * 台积电的务实转型:台积电虽在2nm阶段保持谨慎,但已深度参与imec的 High-NA项目,确保其在A14(1.4nm)节点切换时技术链路已完全成熟。
00:00 / 01:30
连播
清屏
智能
倍速
点赞5
00:00 / 12:08
连播
清屏
智能
倍速
点赞172