00:00 / 00:10
连播
清屏
智能
倍速
点赞352
00:00 / 02:48
连播
清屏
智能
倍速
点赞97
00:00 / 00:13
连播
清屏
智能
倍速
点赞22
00:00 / 03:12
连播
清屏
智能
倍速
点赞579
00:00 / 00:27
连播
清屏
智能
倍速
点赞417
00:00 / 20:33
连播
清屏
智能
倍速
点赞1
00:00 / 01:40
连播
清屏
智能
倍速
点赞9
2026年AI芯片最缺的,不是晶圆,而是先进封装! 当前AI产业最核心的瓶颈,已经从“能造出多先进的芯片”转向了“如何把这些芯片高效地装在一起”。以CoWoS为代表的2.5D/3D先进封装,正成为决定AI算力天花板的隐形王者。 2026年,全球AI加速器需求持续暴增,但TSMC CoWoS产能却持续紧缺至年底。NVIDIA Blackwell、AMD MI系列、Google TPU、亚马逊Trainium等主流AI芯片,都高度依赖CoWoS-L等先进封装方案。CoWoS不仅能把多个Chiplet和HBM高带宽内存集成在一个封装内,更实现了TB/s级带宽和超低延迟,这正是大模型训练和推理所必需的。简单来说,没有足够的先进封装产能,再多的晶圆也跑不出真正的AI性能。 从市场格局看,先进封装已从“可选技术”变成“必争高地”。传统摩尔定律放缓后,芯片性能提升越来越依赖系统级集成。CoWoS-S、CoWoS-R、CoWoS-L三大路线并行发展,让封装尺寸从3.3倍光罩一路扩展到未来14倍以上,HBM堆叠数量也从8颗向20颗+迈进。这意味着单颗AI芯片的算力和内存带宽将实现指数级跃升。 展望2027-2030年,先进封装将迎来三大趋势: 第一,规模持续放大。更大尺寸的封装(14+ reticle)将支持更多Chiplet和HBM5/HBM5E堆叠,单封装算力有望突破当前数倍,直接服务于下一代万亿参数模型和AGI级计算。 第二,异构与光电融合。Chiplet + HBM + 光互连的混合集成将成为主流,进一步降低功耗和延迟,同时解决散热和电源完整性难题。 第三,供应链重构。随着TSMC及OSAT伙伴持续扩产,先进封装产能将逐步释放,但需求增速可能仍快于供给。谁能掌握更先进的封装工艺和产能,谁就能在AI时代掌握更大话语权。 先进封装正在重塑AI产业的竞争规则。它不再是简单的“后道工艺”,而是决定AI芯片性能上限、功耗和成本的关键变量。未来2-3年,这场围绕封装的军备竞赛,将比晶圆制程竞争更加激烈,也更加决定性。 #先进封装 #CoWoS #Chiplet #AI算力 #TSMC
00:00 / 01:40
连播
清屏
智能
倍速
点赞2423
00:00 / 04:54
连播
清屏
智能
倍速
点赞348
00:00 / 02:42
连播
清屏
智能
倍速
点赞49
00:00 / 00:07
连播
清屏
智能
倍速
点赞6078
效能+1000倍!斯坦福推倒摩尔定律不需要CoWoS封装了? CoWoS封装没用了?斯坦福推倒摩尔定律,美国首款单片3D芯片问世,效能飙升1000倍!绕过台积电,弯道超车?|Monolithic 3D Integration 斯坦福大学联手MIT,发布了号称能效提升1000倍的“全球首款单片式3D芯片”,直指AI计算的“存储墙”与“微缩墙”核心难题。媒体标题沸腾:“CoWoS封装没用了?”、“美国绕过台积电弯道超车?” 但真相究竟如何?这颗在90nm-130nm成熟制程上制造的原型芯片,真能撼动台积电每年数百亿美元、支撑着当今所有顶级AI芯片的CoWoS先进封装帝国吗? 本期视频,我们深入拆解: 🔬 技术本质:什么是真正的“单片式3DIC”?它和台积电的CoWoS (2.5D)、SoIC (3D) 封装技术有根本区别——一个是“在晶圆上盖楼”,一个是“把积木粘起来”。 ⚡ 性能数据:实测吞吐量提升4倍,仿真模型预示12倍至1000倍潜力?惊人数据的背后是现实还是预言? 🏭 量产鸿沟:面对散热、良率指数级下跌、材料兼容性等工程噩梦,实验室原型与千万片量产之间,隔着台积电三十年来用极致良率管控和疯狂产能扩张筑起的铜墙铁壁。 💰 商业现实:资本和客户是等一个2035年的未来,还是选择h'g'c'f今天就能赚钱、能交付的CoWoS方案? 你认为单片3D集成技术需要多少年才能实现大规模商用?在评论区留下你的预测! 👇 别忘了点赞、订阅,开启小铃铛哦。 #Monolithic3D#台积电#CoWoS#先进封装#3DIC
00:00 / 13:19
连播
清屏
智能
倍速
点赞644
00:00 / 01:34
连播
清屏
智能
倍速
点赞319