00:00 / 01:09
连播
清屏
智能
倍速
点赞4807
韬定律 VS 摩尔定律 韬定律 VS 摩尔定律 摩尔定律核心是几何缩微:把晶体管越做越小,每2年晶体管密度翻倍、性能翻倍。路线是28nm-14nm>7nm>3nm,但已遇三重瓶颈: •物理极限:3nm仅十几个硅原子宽,量子隧穿导致漏电率飙升,稳定性失控。 •成本极限:3nm产线投资约200亿美元,单晶圆成本超 1.5万美元;2nm研发投入超50亿美元。 •收益递减:3nm后性能提升不到10%,成本却涨30%以上,仅少数企业能跟进。 韬(T)定律(华2026年提出)核心是时间缩微:不硬拼尺寸,靠逻辑折叠+3D堆叠缩短信号延迟(T),从器件、电路、芯片到系统全栈优化。关键数据: •成熟制程(14nm/7nm)下,晶体管密度提升55%,能效提升41%,主频涨13%。 •预计2031年,等效密度达1.4nm水平,无需EUV光刻 机 •成本可控:14nm产线即可实现7nm级性能,设计成本降低60%。 核心区别:摩尔定律靠“缩小零件”,已近物理与成本天花板;韬定律靠“优化布局、缩短信号距离”,无明确物理极限,让成熟工艺也能实现高端性能,为芯片发展提新的思路。 韬定律和大马士革刀的锻打工艺有异曲同工之处,二者核心精髓完全相同:不更换基础材料,依靠折叠、堆叠、重构结构突破性能上限。传统平铺结构都存在短板,大马士革工艺通过反复折叠锻打软硬复合钢材,重塑内部层状结构,让普通钢材兼顾锋利硬度与抗裂韧性,实现材质性能跃升。 华为韬定律的逻辑折叠思路与之相通,不再依赖极限先进制程,通过立体折叠、堆叠芯片电路,大幅缩短信号传输路径,降低电阻与时延,让成熟工艺的芯片实现旗舰级性能与能效。 二者唯一区别:大马士革锻造是金属加工技术,优化的是钢材物理机械性能;韬定律是半导体创新架构,优化的是芯片信号传输与运算效率。古今两种顶级技术,用一模一样的结构优化思维,在不同领域实现了弯道超车。
00:00 / 00:13
连播
清屏
智能
倍速
点赞63
00:00 / 00:27
连播
清屏
智能
倍速
点赞1330
00:00 / 00:27
连播
清屏
智能
倍速
点赞149
懂财哥解读台积电与三星半导体业务核心差异及优势,台积电以稳健迭代为核心,3nm(N3E)工艺良率超85%,2nm(N2)全面采用GAA架构,晶体管密度达313 MTr/mm²,能效比3nm提升30%。凭借FinFlex技术实现性能与功耗灵活适配,成为苹果、英伟达等顶级客户首选。 • 三星:率先量产3nm GAA(MBCFET架构),2nm(SF2)引入背面供电技术,但良率表现滞后,3nm良率仅47-50%,2nm试产良率一度徘徊30%左右。通过激进技术跳跃布局1nm,试图弯道超车,但面临技术断层风险。 • 台积电:2025年底2nm月产能达4-5万片,2026年目标9-10万片,3nm月产能超10万片,产能规模与利用率双高。客户覆盖苹果、英伟达、AMD等巨头,亚洲订单占比75%,生态粘性极强。 • 三星:2025年底2nm月产能仅1.5万片,3nm产能不足2万片/月,产能利用率低至35%。客户以自研芯片为主,代工订单依赖价格优势(2nm晶圆报价低33%),仅吸引高通、特斯拉等部分客户。 • 台积电:高良率摊薄成本,N3E工艺芯片面积缩小30%,为客户节省巨额成本,毛利率保持行业领先。 • 三星:低良率推高单位成本,2nm晶圆成本达2.8万美元,代工部门连续亏损,依赖内存涨价转嫁压力。 台积电凭借技术成熟度、高良率、稳定产能构建核心壁垒,2025年市占率达67.1%,在先进制程(5nm及以下)占据60%全球份额。三星则以技术创新先发、价格优势寻求突破,聚焦存储与代工协同,但良率与产能瓶颈短期内难以突破。 未来,台积电将持续扩大2nm产能,三星则押注1nm技术与韩国本土超级集群建设。技术迭代边际效应递减背景下,3D封装等异构集成技术或成新竞争焦点。#台积电 #三星 #半导体 #芯片
00:00 / 02:35
连播
清屏
智能
倍速
点赞89
00:00 / 00:07
连播
清屏
智能
倍速
点赞149
2026年5月25日路透社电 华为公布芯片设计领域重大突破,源哥深度解读。 华为于周一宣布,其高端芯片将在五年内实现等效1.4纳米制程的晶体管密度。此举彰显出国内正努力突破美方制裁,全力攻克先进芯片制造难关的决心。 华为并未公开独立的性能实测数据。但这项公布的目标意义重大。到2030年末,华为1.4纳米制程将跻身全球先进芯片制造的顶尖梯队。 华为于周一发布了一项全新的芯片性能提升核心理论,指出半导体行业已经无法单纯依靠缩小晶体管尺寸来实现性能迭代。 华为介绍,这项名为陶氏缩放定律的核心原理,重点缩短芯片与整个计算系统内部信号和数据的传输耗时。即国内无法获取最顶尖的半导体生产设备,这套理论也能帮助华为突破限制且提升芯片性能与晶体管密度。 华为在芯片领域的突破事关重大,尖端科技已经成为各国经济发展和地缘博弈的核心筹码。 华为昇腾系列芯片,如今已经成为国内本土大模型算力的核心底座,上个月DeepSeek发布的最新旗舰V4大模型,就大量依托昇腾芯片算力运行。 华为表示,今年晚些时候即将发布的麒麟芯片,将首次搭载名为「逻辑折叠」的全新架构,能够大幅缩短芯片内部线路长度且显著提升整体性能。 华为补充,过去六年里,公司已经基于陶氏缩放定律,完成361款芯片的自研与量产,覆盖智能手机和AI算力等多个行业场景。 Arm半导体研究总监表示: 「华为提出的方案,是从传统的制程节点缩放,转向全系统级的效率优化。 华为不再单纯依赖缩小晶体管尺寸,而是聚焦缩短互联线路和降低延迟以及优化芯片内部数据传输效率。在尖端光刻设备受限的大环境下,这确实是一条切实可行、挖掘性能上限的可靠路径。」 外界认为,华为最新的芯片设计战略,证明华为与国内产业链伙伴在美方层层封锁下取得了关键进展;不过分析人士也指出,在最顶尖的先进制程工艺上,国内依然落后全球头部厂商。
00:00 / 02:11
连播
清屏
智能
倍速
点赞NaN
00:00 / 01:00
连播
清屏
智能
倍速
点赞4918
00:00 / 02:30
连播
清屏
智能
倍速
点赞132
00:00 / 00:35
连播
清屏
智能
倍速
点赞3
00:00 / 00:18
连播
清屏
智能
倍速
点赞363
00:00 / 03:23
连播
清屏
智能
倍速
点赞2011
00:00 / 00:20
连播
清屏
智能
倍速
点赞10
00:00 / 01:28
连播
清屏
智能
倍速
点赞28
00:00 / 03:23
连播
清屏
智能
倍速
点赞1467
大实破!华为最新宣布轰动世界! 大突破!华为最新宣布轰动世界 #中国崛起势不可挡 胡锡进观察 华为今天成为全球明星。它正式发表命名为“韬(τ)定律”的半导体研制新定律,并表示预计到2031年,基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。这是中国在全球半导体领域首次提出指导产业发展的新原则,又是华为宣布的,轰动了全球产业界和新闻界。彭博社、路透社等都迅速发长文介绍华为的新原则。彭博的标题是“华为宣称芯片技术取得突破,将缩小与台积电的差距”;路透的标题是“在美国制裁之际,中国华为公司公布芯片设计突破”。这很可能成为中国另辟蹊径追赶世界先进水平的转折点。华为对芯片研发技术突破一贯低调。2023年使用自研芯片的Mate 60突然就冒出来了,去年有报道称,华为在EUV光刻机研制方面有重大进展,但华为一个字都没说。华为肯定不会把没有把握的技术拿出来炫耀,给自己招麻烦,这不是它的风格。而且芯片也不是老百姓的终端用品,炫耀“韬定律”对华为出售终端产品的市场推广作用有限。什么是“韬定律”,它是与摩尔定律相对应的。摩尔定律是指每18-24个月,芯片上的晶体管数量就能翻一番,性能翻倍、成本减半。换句话说,就是把晶体管越做越小,靠“缩小尺寸”(几何缩微)堆性能。纳米是用来表示芯片上晶体管尺寸的计量单位。晶体管越小,芯片上就能容纳越多的晶体管,从而提升芯片的性能。▲华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中,正式发表“韬(τ)定律”(图源:人民日报)台积电目前将芯片制程做到了2纳米,并计划到2028年进一步缩小到1.4纳米。华为的目标是要到2031年做到等效1.4纳米,这将极大缩小中国大陆与全球最高水平的差距。现实是,晶体管进一步缩小,接近极限,降低成本也遇到边界。 “韬定律”提出以“时间缩微”替代“几何缩微”,以系统性降低时间常数(韬τ)为目标,通过逻辑折叠等创新技术,持续压缩信号传播时延,不断提升晶体管密度,实现半导体与电子系统的持续演进。在摩尔定律逐渐走不下去之后,“韬定律”开辟了芯片制程进步的新空间。华为表示,基于“韬定律”,已经在过去6年成功设计并量产了381款芯片。
00:00 / 06:09
连播
清屏
智能
倍速
点赞55