美国CNBC:华为Tau定律开辟芯片制造新路径! 结果比短期商业指标更重要;更多中国企业将跟进——策略师观点; 美国cnbc 5月27日 华为“韬缩放定律”开辟不同芯片制造路径,更多中国企业将跟进——策略师观点 CNBC:由于无法获得全套芯片制造工具,短期华为仍受限 CNBC:结果比短期商业指标更重要;未来芯片产业投资变化:华为开辟新路径,中国企业将集体追随 从Deepseek到华为:中国半导体如何走出一条“自己的路” 摩尔定律已死?华为“韬缩放定律”如何重塑全球芯片格局 “两极芯片世界”的芯片战争:华为开辟新路径,中国企业集体追随 不再需要英伟达?中国芯片本地化加速的深层逻辑 这段视频是CNBC关于华为提出“韬缩放定律”的评论访谈。 讨论核心包括: 中国半导体行业正在摆脱传统摩尔定律的路径; 华为通过“韬缩放定律”开创了不同于西方的芯片制造方式; 这一路径可能推动更多中国企业跟随,形成两极化的全球芯片格局; 访谈还对比了Deepseek等中国AI企业在硬件和软件栈本地化方面的优化趋势;并探讨了华为新设计技术的商业可行性,以及这对西方芯片产业投资意味着什么。 整体观点是,尽管华为面临工具与良率的限制,但在政府补贴和产业自主化的推动下,结果比短期商业指标更重要,中西方芯片技术路径未来可能趋同。 视频中一些内容,许ok博士也做了批判性分析; #AI #华为 #tau定律 #韬缩放定律 #英伟达 #许ok #许惠文 #中天钧策
00:00 / 04:57
连播
清屏
智能
倍速
点赞10
淡然20182天前
HUAWEI Tau(τ) Scaling Law 华为代表何庭波在 ISCAS 会议上,核心阐述了华为提出的 Tau(τ)缩放定律:一种替代传统摩尔定律的半导体演进新范式。 背景:摩尔定律的放缓 过去 60 年,半导体产业依靠几何缩放(摩尔定律)推动信息时代发展。FinFET 路线图将寿命延长了约十年,但在 7 nm节点后,几何缩放面临严峻挑战,先进制程成本激增、实现难度加大。 Tau(τ)缩放定律的提出 演讲者指出,半导体发展不应局限于几何尺寸缩放。几何缩放曾自然带来时域增益(更快的晶体管、更短的延迟),但几何缩放放缓并不意味着时间缩放停滞。τ(时间常数)= RC 乘积,从器件层面(皮秒级)、电路层面(纳秒级)到系统层面(秒级),横跨 10 个数量级。通过前端和后端 RC 优化(如高 k 金属栅极、应变硅等),可以在不缩小几何尺寸的情况下提升性能。τ 成为从器件到电路再到芯片的统一优化目标。 核心创新:逻辑折叠(Logic Folding) 逻辑折叠是一种全新的数字电路与系统设计方法,通过垂直堆叠活动层来压缩相邻触发器之间的传播时间,将关键路径门分布到不同层,显著缩短信号布线、降低寄生 RC、减少时钟误差。实现有效逻辑折叠的关键在于极小的混合键合(Hybrid Bonding)间距,需小于顶层金属间距的三倍。华为实现了 1.5 微米 的混合键合间距,对准套刻误差小于 0.5 微米,冗余设计使良率达到 100%。 产品成果:麒麟 2026 麒麟 2026 是首款采用逻辑折叠技术的芯片,基于双层自由逻辑架构。晶体管密度从传统工艺的每平方毫米 1.26 亿个提升至 2.38 亿个;SoC 能效提升 41%,最大时钟频率提升近 13%。SRAM 访问延迟降低 40% 以上,时钟缓冲器数量减少 50%。演讲者预告该产品将于 2026 年冬季 上市。 AI 系统架构:从芯片到数据中心 在 AI 领域,华为推出 Ascend 910C 和 950 超级节点,采用统一总线(UB)协议消除跨协议转换延迟,实现内存语义层的点对点传输。光学互连技术"High One"提供单设备 8 Tbps 带宽,将覆盖范围从不足 1 米扩展至 100 米,使千兆瓦级 AI 数据中心成为现实。系统折叠(System Folding)通过将供电、高速内存和光 I/O 移至垂直方向表面,突破了 2.5D 扩展的边缘瓶颈。
00:00 / 46:56
连播
清屏
智能
倍速
点赞3573
这是中国半导体行业第一次真正意义上的创新。 华为最近发布了一个新的半导体理论框架,叫做 Tau(τ)Scaling Law(Tau 缩放定律)。很多人认为,这是华为试图提出一个“后摩尔时代”的芯片路线。 过去几十年,整个半导体行业一直依赖摩尔定律,也就是不断缩小晶体管尺寸来提升性能。但华为认为,这条路线已经越来越接近物理和经济极限,尤其是在美国限制中国获取 EUV 光刻机之后。 Tau Scaling Law 的核心思想是: 不是继续疯狂缩小晶体管,而是尽可能缩短芯片内部数据传输的时间和距离。 简单来说: 摩尔定律 = 把晶体管做得更小 Tau Scaling = 让数据跑得更快、更近 华为提出了一种新架构,叫 LogicFolding(逻辑折叠)。它通过垂直堆叠和“折叠”电路结构,来减少芯片内部线路长度,从而降低信号延迟。 华为声称: 过去 6 年已经量产了 381 款基于 Tau 理念的芯片2026 年秋季的新一代麒麟芯片会采用 LogicFolding 架构到 2031 年,可以在不依赖 ASML EUV 光刻机的情况下,实现接近“1.4nm 等效密度”的芯片性能未来还会应用到 Ascend AI 芯片和数据中心 AI 算力系统 不过需要注意的是: 华为并不是说他们现在真的能制造物理意义上的 1.4nm 芯片。更多是通过架构创新、3D 堆叠、缩短数据传输距离等方式,实现接近先进制程的“等效性能”和“等效密度”。 这件事真正重要的地方在于: 中国半导体行业可能正在尝试绕过传统芯片发展路线。与其等待追赶 EUV 光刻技术,不如直接寻找一种新的芯片架构路径。
00:00 / 01:15
连播
清屏
智能
倍速
点赞6
何为人3天前
中国半导体新定律:韬(τ)定律 2026年5月25日,华为在2026国际电路与系统研讨会(ISCAS)上,由半导体业务总裁何庭波正式发布韬(τ,读作tau)定律,这是中国首次在全球半导体领域提出的产业核心指导原则,旨在破解摩尔定律走到物理与成本极限的行业困境 。 一、核心定义(与摩尔定律的本质区别) 摩尔定律(传统路线) 靠几何缩微:不断缩小晶体管物理尺寸,每18~24个月晶体管数量翻倍,性能提升、成本下降; 瓶颈:2nm以下出现量子隧穿漏电,先进制程建厂成本飙升,行业增速大幅放缓。 韬(τ)定律(中国新路线) 以时间缩微替代几何缩微,核心逻辑: 系统性能 ∝ 1/τ(τ为电路时间常数,代表信号传播时延) 不再死磕晶体管物理尺寸,转而全链路压缩信号传输延迟,通过架构、电路、系统优化提升芯片等效性能与晶体管密度。 二、核心实现技术(四大支柱) 1. 逻辑折叠(Logic Folding):核心杀手锏,打破芯片平面布局,做立体折叠式电路设计,大幅缩短走线长度、降低电阻电容负载,可实现晶体管密度翻倍、性能提升40%、功耗降低30%; 2. 灵衢总线:重构系统互联协议,实现统一内存编址,降低系统通信延迟; 3. 器件级τ优化:优化晶体管结构,从底层减少信号延迟; 4. 全栈软硬协同设计:贯穿器件、电路、芯片、系统的多层级协同优化 。 三、落地成果与行业目标 - 华为已基于韬定律量产381款芯片,覆盖手机、服务器、IoT等全场景,是经过6年验证的成熟技术路线,并非理论概念; - 行业目标:2031年前,依托韬定律的芯片,晶体管等效密度达到1.4nm先进制程水平,绕开高端光刻机的制程限制,实现半导体自主演进 。 四、一句话通俗理解 摩尔定律:把房子(晶体管)越建越小; 韬定律:不缩小房子,重构立体交通路网,让信号(数据)跑得更快,以此提升整体性能。#视觉冲击 #摩尔定律已死
00:00 / 00:40
连播
清屏
智能
倍速
点赞7
00:00 / 02:00
连播
清屏
智能
倍速
点赞19
00:00 / 01:02
连播
清屏
智能
倍速
点赞14
5.27 华为提了个“Tau定律”,凭什么让华尔街看好光模块的未来?(Morgan Stanley) 当市场还在纠结摩尔定律的尽头时,华为提出的Tau(τ)定律,似乎为AI时代的硬件需求提供了一个新的底层叙事。Morgan Stanley迅速捕捉到了这一变化,并看到了其中蕴含的巨大商机。 * Tau定律是什么:简单说,这是一个通过优化信号延迟,在不依赖最先进制程的情况下提升芯片性能和集成度的方法。它采用逻辑折叠等技术,预计到2035年将推动AI集群硬件集成度增长超过100倍。 * 投资含义:这对AI光收发器行业意味着什么?指数级的增长。因为硬件集成度的爆炸,意味着数据中心内部需要传输的数据量将出现指数级增长,这将极大地推动对高速、高密度的光互连模块的需求。Morgan Stanley认为这为整个光收发器行业的需求增长提供了“坚实基础”。 所以,不是只有“更小的制程”才能推动半导体进步。中国提出的“Tau定律”展示了另一条路径,而这恰恰打开了一个新的市场空间:光互联设备。这解释了为什么机构对这个看似小众的板块如此乐观。他们赌的是,当物理定律走向尽头时,架构创新将开启新一轮的硬件黄金周期。 大摩真正交易什么 大摩交易的是“架构创新带来的确定性的产业升级”。传统上讲,AI需求靠“堆芯片”,现在是靠“堆连接”。Tau定律的提出,是对“堆连接”这个长期逻辑的顶级背书。机构交易的逻辑是:光模块/光收发器将成为未来AI数据中心最不可或缺的“基础物料”,其需求和价值将因Tau定律而长期增长。这是一个从“算力投资”向“运力投资”转变的宏大叙事。 【催化剂】 * Huawei Connect或其他行业大会上关于Tau定律的更多技术细节发布。 * 800G/1.6T光模块的订单和出货量数据。 * 主要云厂商(Microsoft, Meta, Google)的下一代AI数据中心资本开支计划。 #研报分享 #Mekia研报分享 #Tau定律 #华为#光模块
00:00 / 02:03
连播
清屏
智能
倍速
点赞2
00:00 / 00:44
连播
清屏
智能
倍速
点赞72
00:00 / 04:40
连播
清屏
智能
倍速
点赞6
00:00 / 03:00
连播
清屏
智能
倍速
点赞3
韩国SBS:华为tau新技术和三星台积电技术差距依然显著 华为发布芯片“逻辑折叠"新技术;未来如果成功可突破美~国技术封锁! 韩国SBS,5月26日 华为推出了可能改变现有半导体生产范式的新技术; 何庭波 / 华为半导体业务部总裁(新技术开发者):我们已经确认,缩短信号传输时间可以提升半导体器件、电路、芯片以及整个系统的性能。 不用ASML光刻机也能造先进芯片?;华为发布名为“tau”的"逻辑折叠"的新技术;目前技术差距已然显著 不用ASML光刻机也能造先进芯片?华为"逻辑折叠"技术引爆行业 突破美国封锁!华为另辟蹊径,用"堆叠"挑战1.4纳米制程 "tau定律"诞生:华为宣布改变半导体范式的"时间收缩"新路径 SBS: 华为还宣布计划在五年后,即2031年,生产相当于1.4纳米工艺的先进芯片。然而,由于电路堆叠产生的发热问题和良率问题尚未得到验证,这项技术能否最终实现大规模量产仍不确定。 考虑到三星的目标是明年量产1.4纳米芯片,台积电则是后年,技术差距仍然显著。 但分析人士指出,如果华为的技术取得成功,不仅可能化解美国的制裁,还可能动摇现有以台积电和三星为中心的半导体秩序 这段视频内容报道了中国华为公司发布的一项名为"逻辑折叠"的新技术。 报道指出,在人工智能半导体竞争激烈的背景下,华为推出了一种不需依赖荷兰ASML公司极紫外光刻设备,即可制造出相当于1.4纳米级性能芯片的技术。 该技术通过"时间收缩"方式,将电路折叠并三维堆叠以缩短信号传输时间,而非传统通过缩小空间来提升性能。 华为将其命名为"tau定律"。 报道同时指出,该技术仍面临发热和良率未经验证的问题; 若成功,将可能化解美国的技术封锁并动摇台积电和三星主导的半导体秩序。 华为计划量产1.4纳米级别芯片的目标年份:2031 三星的1.4纳米芯片量产目标(2027年) 台积电的1.4纳米芯片量产目标(2028年) 分为几个部分:华为发布颠覆性新技术的背景,传统制程与设备瓶颈,"逻辑折叠"与"tau定律",前景与挑战:量产计划与行业影响 #华为 #SBS #tau定律 #台积电 #三星 #许ok #许惠文 #中天钧策
00:00 / 02:44
连播
清屏
智能
倍速
点赞20
华为发布王炸“韬(τ)定律”👍韬光养晦 王者归来 势不可挡 一、韬定律是什么 韬(τ)定律(Tau Scaling Law),2026年5月25日由华为在ISCAS 2026正式提出,核心是用“时间缩微”替代“几何缩微”,以时间常数τ为优化核心,不靠极致制程也能持续提升芯片性能与密度 。 二、为什么要提韬定律(摩尔定律瓶颈) - 物理墙:3nm/2nm后,量子隧穿导致漏电,晶体管不可靠。 - 经济墙:先进制程建厂成本超千亿元,全球仅少数厂商能跟进。 - 核心矛盾:靠“缩小尺寸”(几何缩微)的老路已走不通 。 三、韬定律核心思路(对比摩尔定律) - 摩尔定律:几何缩微 → 晶体管做小 → 密度提升 → 性能提升。 - 韬定律:时间缩微 → 降低时间常数τ → 压缩信号时延 → 等效密度/性能提升 。 - 通俗理解:芯片如城市,摩尔定律是“把路修窄、楼盖密”;韬定律是“修高架、优化交通”,让信号跑得更快,不用缩小尺寸也提效。 四、关键技术:逻辑折叠(Logic Folding) - 重构平面电路为立体折叠结构,缩短信号路径。 - 实测:同制程下,晶体管密度+55%、能效+41% 。 - 已量产381款芯片,覆盖通信、终端、车载、AI等。 五、时间线与目标 - 2026秋:首款搭载逻辑折叠的麒麟旗舰芯片发布。 - 2031年:高端芯片等效1.4nm制程晶体管密度 。 六、意义 - 中国企业首次定义半导体产业新规则,突破摩尔定律限制。 - 构建器件→电路→芯片→系统的全栈协同优化体系 。 - 降低对极致制程依赖,为后摩尔时代提供可持续演进路径 。 👍华为的韬光养晦,不是弯道超车而是换赛道直接立规矩,这才佩“遥遥领先”🔥 1. 短期走势 二者并行发展,摩尔定律依旧用于顶尖旗舰芯片冲击极限制程;韬定律依托成熟工艺,广泛适配消费、车载、物联网等多数芯片场景。 2. 长期潜力 摩尔定律受物理极限、高昂成本制约,提升空间不断收窄,后续只会成为小众发展路线;韬定律依靠架构优化突破尺寸束缚,成长上限更高,将成为行业主流发展方向。 3. 发展价值 摩尔定律受制于外部技术壁垒,自主推进难度大;韬定律可实现换道发展,兼顾成本与性能,也是国内半导体实现自主升级的核心路径。 来源于网络 AI生成内容 仅供娱乐 热烈庆祝华为🔥王者归来👍为祖国点赞 #华为发表半导体韬定律 #为祖国点赞 #华为韬定律 #半导体 #加油
00:00 / 00:20
连播
清屏
智能
倍速
点赞132
华为公布“韬定律” 华为“韬定律”中的“韬”,是一个“一语双关”的中文缩写,融合了科学概念与技术哲学。 科学内核:音译“τ”,代表“时间”:“韬”是希腊字母 τ (tau) 的音译。在物理学中 τ 代表“时间常数”,是衡量芯片内部信号传输速度的关键指标。τ 数值越小,信号就跑得越快、切换越迅速,芯片的整体性能与效率就越高。它代表了华为全新的技术路线。 战略转向:以“韬”喻“道”,开辟新赛道:该定律要求跳出摩尔定律(一味缩小晶体管尺寸),将优化目标从“几何缩微”转向“时间缩微”,摒弃传统的“修路”模式,重构一套全新的技术优化体系。 所以,华为“韬定律”的核心思想是从平面到立体的架构变革,但从物理学层面来看,其中的逻辑略有不同: 转行建“复式”:“楼越盖越高”,本质是建“复式”——计算和存储像上下层邻居,物理距离近了,但信号不能直穿楼层,效率和延迟依然受限。 室内装“电梯”:华为的“逻辑折叠”则是加装室内楼梯或电梯。在单栋楼内部实现高速垂直通道连接各功能区,关键信号路径瞬间缩短成垂直的“直线”,这才是实现“时间微缩”的关键手笔。 我们有个更形象的对比: 对比维度 1、盖平房 (摩尔定律) :核心架构、平面2D,所有功能区平摊,信号路径 像穿行郊区,路途遥远。 2、复式装电梯 (韬定律核心):立体3D,功能区垂直分区,区间直接高速互联。路径固定 ,直接搭乘垂直电梯,途径最短。 核心目标 :摩尔定律是缩小房子尺寸 (平面微缩)。韬定律是向天空要面积(3D堆叠) ,压缩电梯运行时间 (τ时间微缩)。 所以,华为的“单层变多层”抓住了3D堆叠的立体化精髓。在“韬定律”中,芯片制造“装电梯”,最终让信号实现最短直达,真正兑现了“时间微缩”的性能红利。“韬”的内涵既是瞄准“时间”的技术方案,也是在困境中换道超车的发展智慧。 #芯片制造#换道
00:00 / 00:38
连播
清屏
智能
倍速
点赞15
00:00 / 02:59
连播
清屏
智能
倍速
点赞2
00:00 / 00:55
连播
清屏
智能
倍速
点赞21
00:00 / 04:54
连播
清屏
智能
倍速
点赞69
00:00 / 06:30
连播
清屏
智能
倍速
点赞NaN
00:00 / 08:42
连播
清屏
智能
倍速
点赞18