00:00 / 03:51
连播
清屏
智能
倍速
点赞125
00:00 / 00:26
连播
清屏
智能
倍速
点赞1215
00:00 / 08:01
连播
清屏
智能
倍速
点赞18
00:00 / 01:48
连播
清屏
智能
倍速
点赞42
00:00 / 01:01
连播
清屏
智能
倍速
点赞318
00:00 / 08:30
连播
清屏
智能
倍速
点赞28
00:00 / 01:15
连播
清屏
智能
倍速
点赞172
00:00 / 00:18
连播
清屏
智能
倍速
点赞208
硅光子:把光装进芯片里的黑科技! 没有它,就没有今天万卡AI集群的爆发式增长。它就是硅光子(Silicon Photonics)——把激光器、调制器、探测器、光波导全部“塞”进同一片硅芯片的技术,让光和电真正融合在一起。 传统光模块像老式电话线,又粗又笨重、功耗高、延迟大。硅光子直接在硅片上刻出纳米级光波导(利用硅的高折射率~3.5,把光“困”在里面传播,损耗仅0.2dB/cm)。硅本身不会发光(间接带隙),所以采用异质集成:把III-V族激光器(InP/GaAs)通过SoIC/CoWoS键合到硅上,再用微环调制器(MRM)或马赫-曾德尔调制器(MZM)用电场改变折射率来调制光信号,最后用锗探测器(Ge PD)把光转回电信号。整个过程在毫米级硅片内完成,延迟<1ns,功耗远低于传统方案。 核心技术体系: 底层:硅波导 + 调制器 + 探测器(标准CMOS光刻+Ge外延) 中层:异质键合III-V激光器 上层:CMOS逻辑电路集成 封装:CPO(芯片共封装)、OBO(板上光学)、pluggable三种形态 设计工具:Synopsys/Cadence PDK模拟光电电路 2026年真实性能: 1.6T端口功耗仅9-12W(传统模块25-30W) 端口密度>1 Tbps/mm² 支持CXL/UCIe协议,已兼容NVIDIA Rubin、Intel Ponte Vecchio等平台 一句话总结:硅光子把光通讯从“外挂光纤”升级成“芯片内光路”,让AI算力真正实现“光速时代”。它不是科幻,而是已经量产的现实。 #硅光子 #SiliconPhotonics #AI算力 #CPO #光电融合
00:00 / 01:40
连播
清屏
智能
倍速
点赞1398
00:00 / 00:43
连播
清屏
智能
倍速
点赞32
00:00 / 04:34
连播
清屏
智能
倍速
点赞6
00:00 / 03:00
连播
清屏
智能
倍速
点赞13
00:00 / 01:49
连播
清屏
智能
倍速
点赞45
00:00 / 15:32
连播
清屏
智能
倍速
点赞1375
2026 年 5 月 25 日 ISCAS 大会上华为女王何庭波公布了这一成果 下面用通俗的话把它作一个简单的介绍。 一、韬定律一句话是什么? 核心:用 “时间缩微” 替代 “几何缩微”。36氪 摩尔定律(老路): 把晶体管越做越小(7nm→5nm→3nm),平面上塞更多管子 → 性能提升。 本质:拼尺寸、拼 EUV 光刻机、拼最先进制程。 韬定律(新路): 不硬拼最小尺寸,而是拼命缩短信号在芯片里的延迟 τ: 把平面电路折叠、堆叠、3D 化(逻辑折叠) 缩短信号跑的距离 优化架构、减少无效切换 → 同样工艺下,更快、更强、更低功耗 通俗比喻: 摩尔定律:把房子做很小很小,挤更多人。 韬定律:房子不用更小,但把路修成立交、隧道、立体路网,让车(信号)跑得飞快。 二、为什么华为要提出韬定律? 因为摩尔定律走到头了: 物理极限:2–1nm 接近原子大小,量子隧穿漏电、发热失控。 成本爆炸:3nm 一条产线≈200 亿美元,全球只有 2–3 家玩得起。 外部封锁:EUV 光刻机买不到,先进制程被卡死。 华为的答案:不走 “最小制程” 独木桥,走 “成熟工艺 + 架构 + 3D + 系统优化” 的新路。 三、韬定律具体怎么做?(四层落地) 何庭波给出的路径:系统性降低时间常数 τ: 逻辑折叠(核心大招) 平面 → 立体堆叠、折叠 信号路径大幅缩短,延迟显著下降 3D 堆叠 + 异构集成 计算、存储、I/O 分层叠在一起 减少数据搬运,提升带宽、降低功耗 架构与 EDA 优化 重构流水线、关键路径优化 减少冗余、减少无效翻转 成熟工艺 “榨干” 潜力 在 7nm、14nm、28nm 上,通过上述手段逼近 3nm/2nm 等效性能 华为公开数据: 过去 6 年已基于韬定律量产 381 款芯片 2026 秋新麒麟将全量采用逻辑折叠 目标:2031 年在成熟工艺上达到等效 1.4nm 晶体管密度 四、和摩尔定律不是对立,是 “补路” 华为不否定摩尔定律,而是说:几何缩微越来越慢、越来越贵,需要另一条主线。 未来是:摩尔(继续微缩)+ 韬(时间 / 架构 / 3D)双轮驱动36氪。 五、这件事的真正意义(三层) 1. 技术层面:绕开 EUV 封锁,实现 “换道超车” 不用 EUV,用 DUV+3D + 逻辑折叠,在成熟工艺上追平先进制程。 对中国半导体:摆脱 “制程追赶” 焦虑,
00:00 / 03:21
连播
清屏
智能
倍速
点赞18