华为全球首发半导体领域新定律,何庭波霸气全英文演讲 晶体管密度与系统性能通过逻辑折叠技术实现新突破 Mate90今年秋季将搭载全新麒麟芯片。 2026国际电路与系统研讨会25日在上海举行,华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中,正式发表“韬(τ)定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则。基于该定律,华为过去六年已成功设计并量产了381款芯片。今年秋季,华为将发布新的麒麟手机芯片,完整采用逻辑折叠技术,大幅提升相关性能 重新定义芯片发展路径 时间缩微替代几何缩微:传统芯片依赖缩小晶体管尺寸(摩尔定律),但物理和经济瓶颈已现。华为提出以“系统性降低时间常数(τ)”为目标,通过压缩信号传播时延提升性能,而非单纯追求纳米级工艺。  逻辑折叠技术:将芯片内部电路从传统“平铺式”改为“立体折叠式”。通过垂直堆叠逻辑单元、缩短互连距离,大幅降低延迟并提高晶体管密度。例如,单层电路折叠为双层,信号传输路径缩短70%以上 2031年目标:等效1.4纳米水平 华为预计,通过持续优化器件、电路到系统的多层级协同体系,2031年高端芯片晶体管密度将达1.4纳米制程同等水平 #华为 #何庭波 #麒麟芯片 #韬定律 #半导体
00:00 / 00:12
连播
清屏
智能
倍速
点赞NaN
00:00 / 01:45
连播
清屏
智能
倍速
点赞NaN
华为在ISCAS 2026提出「韬(τ)定律」✨ 2026年5月25日,电气电子工程师学会(IEEE)国际电路系统研讨会ISCAS 2026上,华为董事、半导体业务部总裁何庭波做了「半导体新路径探索与实践」的主旨演讲,正式提出了「韬(τ)定律」——这是中国首次在全球半导体领域提出指导产业发展的新原则。 📌 核心内容: 用「时间缩微」代替传统「几何缩微」,核心是降低时间常数τ。靠逻辑折叠等原创技术压缩信号传播时延,不用极致物理制程也能提升晶体管密度和系统性能。 🔧 技术体系: 从器件到系统建立多层协同优化: - 器件层:优化晶体管和互连电阻、寄生电容,缩微器件级τ - 电路层:逻辑折叠突破平面布局,缩短关键路径,降低电阻电容负载 - 芯片层:软件、架构、芯片全栈协同,按工作负载控制指令流和数据流 - 系统层:定义「灵衢总线」,重构互联协议,实现超节点统一内存编址和原生内存语义 🏆 实践成果: 过去六年基于这个定律,华为已经设计量产了381款芯片,覆盖通信、计算、终端等领域。预计到2031年,高端芯片晶体管密度能达到1.4纳米制程水平。今年秋季还会发布新一代麒麟手机芯片,完整用逻辑折叠技术,性能应该会有大提升。 🌐 行业意义: 这是中国半导体从「跟随者」到「引领者」的里程碑,打破西方理论主导的格局,给产业提供了有创新性又可行的中国方案,可能会重塑全球半导体的竞争和发展轨迹。 #中国自信中国力量 #华为 #韬定律 #塑料百科全书 #卖塑料
00:00 / 00:16
连播
清屏
智能
倍速
点赞2
00:00 / 02:27
连播
清屏
智能
倍速
点赞157
华为发表半导体韬定律!2031年剑指1.4纳米! 2026年5月25日,在上海举办的电气电子工程师学会(IEEE)国际电路与系统研讨会ISCAS 2026上,华为公司董事、半导体业务部总裁何庭波发表题为《半导体新路径探索与实践》的主旨演讲,正式发布了指导半导体产业发展的全新原则“韬(τ)定律”,并公布规划称预计2031年基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平,具体信息如下: 韬(τ)定律提出的行业背景 主导全球半导体产业发展半个多世纪的摩尔定律,核心逻辑是通过不断缩小晶体管几何尺寸来提升性能,即集成电路上的晶体管数量每18~24个月翻一倍,芯片性能同步翻倍、成本下降。但当下摩尔定律已经走到瓶颈:随着晶体管尺寸不断缩小,逐渐逼近量子物理极限,会出现量子隧穿、漏电效应等问题,且先进制程的研发与制造成本暴增,已经难以延续过去的成本红利,无法满足AI时代指数级增长的计算性能需求,全球半导体行业都在寻找突破瓶颈的新路径。 韬(τ)定律的核心内容 韬(τ)定律跳出了传统“几何缩微”的路径,提出以“时间缩微”替代“几何缩微”,以系统性降低时间常数(τ,韬)为核心目标,通过逻辑折叠等创新技术压缩信号传播时延,提升晶体管密度,从而实现半导体和电子系统的性能持续提升,具体可分为四个层级的全栈协同优化: 1. 器件层面:优化晶体管与互连电阻、寄生电容,从物理底层最大限度缩微器件级时间常数τ; 2. 电路层面:通过逻辑折叠技术突破传统平面布局的物理边界,大幅缩短关键路径走线长度,降低信号传播的电阻与电容负载,同步提升晶体管密度与电路性能; 3. 芯片层面:通过“软件、架构、芯片”全栈软硬芯协同设计,针对实际工作负载做细粒度的指令流、数据流控制,提升系统级并行度与效率,降低端到端执行时间; 4. 系统层面! 何苦吓的硅谷破防尖叫:TM的……中国人用“时间缩微”,一拳打爆了“摩尔神像”!#大国崛起 #华为 #芯片 #半导体 #大国重器@YouYou@YoYo时装秀场
00:00 / 06:51
连播
清屏
智能
倍速
点赞23
华为全球首发半导体领域新定律,何庭波霸气全英文演讲 晶体管密度与系统性能通过逻辑折叠技术实现新突破Mate90今年秋季将搭载全新麒麟芯片。 2026国际电路与系统研讨会25日在上海举行,华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中,正式发表“韬(T)定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则。基于该定牾E黝,华为过去六年已成功设计并量产了381款芯片。今年秋季,华为将发布新的麒麟手机芯片,完整采用逻辑折叠技术,大幅提升相关性能 重新定义芯片发展路径 时间缩微替代几何缩微:传统芯片依赖缩小晶体管尺寸(摩尔定律),但物理和经济瓶颈已现。华为提出以“系统性降低时间常数(T)”为目标,通过压缩信号传播时延提升性能,而非单纯追求纳米级工艺。 逻辑折叠技术:将芯片内部电路从传统“平铺式”改为“立体折叠式”。通过垂直堆叠逻辑单元、缩短互连距离,大幅降低延迟并提高晶体管密度。例如,单层电路折叠为双层,信号传输路径缩短70%以上 2031年目标:等效1.4纳米水平华为预计,通过持续优化器件、电路到系统的多层级协同体系,2031年高端芯片晶体管密度将达1.4纳米制程同等水平#麒麟芯片 #韬定律 #鸿蒙操作系统 #HarmonyOS6
00:00 / 00:19
连播
清屏
智能
倍速
点赞649
00:00 / 05:20
连播
清屏
智能
倍速
点赞220