00:00 / 02:31
连播
清屏
智能
倍速
点赞22
00:00 / 01:03
连播
清屏
智能
倍速
点赞41
00:00 / 01:43
连播
清屏
智能
倍速
点赞115
00:00 / 02:36
连播
清屏
智能
倍速
点赞4
00:00 / 04:26
连播
清屏
智能
倍速
点赞12
00:00 / 00:41
连播
清屏
智能
倍速
点赞32
00:00 / 01:07
连播
清屏
智能
倍速
点赞3
何为人6天前
中国半导体新定律:韬(τ)定律 2026年5月25日,华为在2026国际电路与系统研讨会(ISCAS)上,由半导体业务总裁何庭波正式发布韬(τ,读作tau)定律,这是中国首次在全球半导体领域提出的产业核心指导原则,旨在破解摩尔定律走到物理与成本极限的行业困境 。 一、核心定义(与摩尔定律的本质区别) 摩尔定律(传统路线) 靠几何缩微:不断缩小晶体管物理尺寸,每18~24个月晶体管数量翻倍,性能提升、成本下降; 瓶颈:2nm以下出现量子隧穿漏电,先进制程建厂成本飙升,行业增速大幅放缓。 韬(τ)定律(中国新路线) 以时间缩微替代几何缩微,核心逻辑: 系统性能 ∝ 1/τ(τ为电路时间常数,代表信号传播时延) 不再死磕晶体管物理尺寸,转而全链路压缩信号传输延迟,通过架构、电路、系统优化提升芯片等效性能与晶体管密度。 二、核心实现技术(四大支柱) 1. 逻辑折叠(Logic Folding):核心杀手锏,打破芯片平面布局,做立体折叠式电路设计,大幅缩短走线长度、降低电阻电容负载,可实现晶体管密度翻倍、性能提升40%、功耗降低30%; 2. 灵衢总线:重构系统互联协议,实现统一内存编址,降低系统通信延迟; 3. 器件级τ优化:优化晶体管结构,从底层减少信号延迟; 4. 全栈软硬协同设计:贯穿器件、电路、芯片、系统的多层级协同优化 。 三、落地成果与行业目标 - 华为已基于韬定律量产381款芯片,覆盖手机、服务器、IoT等全场景,是经过6年验证的成熟技术路线,并非理论概念; - 行业目标:2031年前,依托韬定律的芯片,晶体管等效密度达到1.4nm先进制程水平,绕开高端光刻机的制程限制,实现半导体自主演进 。 四、一句话通俗理解 摩尔定律:把房子(晶体管)越建越小; 韬定律:不缩小房子,重构立体交通路网,让信号(数据)跑得更快,以此提升整体性能。#视觉冲击 #摩尔定律已死
00:00 / 00:40
连播
清屏
智能
倍速
点赞7
00:00 / 06:36
连播
清屏
智能
倍速
点赞10
空间的尽头,时间的起点:华为“韬定律”开启折叠纪元 #空间的尽头时间的起点# #华为韬定律# #折叠纪元# 上篇:空间的尽头 2026年5月25日,华为发布“韬(τ)定律”,提出以“时间微缩”替代“几何微缩”。这不是一次技术改良,而是一场认知起义——它撼动了统治半导体产业六十年的地基。 摩尔定律的本质,是一种一维思维的极致表达:更小的栅极、更窄的间距、更薄的介质。3微米、7纳米、3纳米——整个产业被锁定在一条递减的直线上。成果辉煌,代价同样惨痛:量子隧穿让电子不再受控,漏电流失控,成本指数级暴涨。更深层的困境在思维层面——我们把真实的三维世界强行压扁成一个“尺寸”参数,像用一根绳子的长度去丈量一座城市。我们被一维囚禁得太久了。 逃离的第一步,是二维觉醒。多核处理器、GPU并行阵列、脉动架构——它们放弃了对单个晶体管速度的执念,转而用平面铺展换取吞吐量。“逻辑折叠”则是走向二维的宣言:将数据从存储器到运算单元的直线来回,对折为存算一体的近邻结构。就像城市从线性主干道展开为功能混合的平面布局,性能不再取决于道路多宽,而在于布局多合理。 但平面终究有面积极限。三维跃迁由此展开。HBM堆叠、3D NAND虽已商用,却只是“堆叠”而非真正的“三维重构”。真正意义上的三维芯片应如大脑皮层——六层神经元结构柱状贯通,信号在垂直维度自由穿梭。想象一种“计算织物”:存储为经线,计算为纬线,在三维空间中交错编织,数据不再区分“存”与“算”。挑战在于散热,但出路或许不是排热,而是让芯片学会与热量共处。 空间三维已被穷尽。从一维收缩到二维铺展再到立体堆叠,“更小”这条路走到了尽头。终点之后,答案藏在一个出人意料的地方——时间的起点。 #芯片产业认知革命# #从几何微缩到时间微缩# #多维芯片设计#
00:00 / 07:51
连播
清屏
智能
倍速
点赞18
00:00 / 02:04
连播
清屏
智能
倍速
点赞72
00:00 / 01:41
连播
清屏
智能
倍速
点赞60