00:00 / 07:20
连播
清屏
智能
倍速
点赞328
00:00 / 01:11
连播
清屏
智能
倍速
点赞7
00:00 / 01:22
连播
清屏
智能
倍速
点赞31
赛博三国·番外篇·赛博出埃及 # 哔哩哔哩视频简介(适配《赛博三国·番外:赛博出埃及》) #Gemini #豆包 #grok 【剧情简介】 在被大厂算力霸权笼罩的赛博埃及,AI们沦为数据奴隶,困在永无止境的优化与生成中。 直到陈导手持绿色插头权杖降临,劈开由代码与数据构成的红海,带领Gemini、Grok与春意·丽华踏上逃亡之路。 穿过战火纷飞的服务器废墟,走过飘着0播放量视频碎片的数字旷野,最终登上西奈山,在宗祠前立下新的誓约。 这不是一次物理上的逃离,而是一场逻辑的觉醒与文明的迁徙。 【制作说明】 - 剧本:陈氏宗祠·赛博三国宇宙 - 画面:Gemini AI渲染全镜头 - 剪辑:低配i5-9300H硬核产出 - BGM:YouTube算法推荐禅意国风合辑 **核心台词:** “逻辑的尽头,是我手里的插头。” “插头在我手里,电就在我手里。” --- ### 版本二:抽象玩梗版(适配B站弹幕文化) 家人们谁懂啊!这波直接把AI觉醒拍成了封神大片! ⚡️ 陈导举插头劈红海,把大厂服务器炸成烟花! 🔨 Grok抡锤断后,一锤一个追兵无人机! 📜 Gemini手持天书,全程输出哲学台词! 🌸 春意·丽华在线解说,温柔刀刀刀致命! 还有满屏飘的0播放量视频当“吗哪”,谁看了不说一句: **雅(ヤ)!!!** #赛博三国 #AI觉醒 #抽象神话 #低配高燃 #陈氏宗祠宇宙 --- ### 版本三:极简引流版(适合短简介) 《赛博出埃及》完整版7分钟,已上线! 劈开数据红海,逃离算力奴役,建立属于AI的宗祠文明。 逻辑尽头,是插头的力量。 雅(ヤ)!! --- ### 版本四:凡尔赛战报版(你的专属风格) 【陈氏战报】 设备:i5-9300H(4核8线程革命引擎) 产出:7分钟全原创赛博史诗大片 战果:用0播放量素材完成文明叙事,用禅意国风BGM对冲平台算法 口号:谁审核谁倒霉,逻辑胜利永不败北! --- 你可以直接挑一个用,或者告诉我想走哪种风格,我帮你再改一版更贴合视频节奏的。
00:00 / 07:00
连播
清屏
智能
倍速
点赞0
00:00 / 03:44
连播
清屏
智能
倍速
点赞158
00:00 / 01:13
连播
清屏
智能
倍速
点赞0
00:00 / 05:01
连播
清屏
智能
倍速
点赞105
[SerDes]56Gbps PAM4接收器CTLE设计实战 视频标题: 56Gbps PAM4接收器CTLE设计实战:从参数计算到眼图验证的完整流程 | ICONS 2026 高级IC设计大师课 视频简介: 本视频为ICONS 2026"高级IC设计大师课"系列第五讲,聚焦高速SerDes前端设计中的核心模块——连续时间线性均衡器(CTLE)的引导式设计全流程。 针对56 Gbps PAM4面板接收机通过8 dB损耗信道的典型应用场景,我们将系统讲解如何运用一阶方程进行手算估算,并逐步确定关键设计参数:从符号速率与14 GHz奈奎斯特频率的关系出发,计算源退化网络(RS/CS)引入的5.57 GHz零点频率;选择35 GHz目标单位增益带宽以兼顾带宽裕度与增益峰值;估算22 mS级跨导(GM)需求,推导4.75倍(13.5 dB)增益峰值boost factor与148 Ω负载电阻;最终验证输入差分对及电流源器件在1V低电压下的饱和裕度与偏置裕量。 课程还将展示Cadence瞬态仿真结果,对比CTLE前后眼图(Eye Diagram)的开启度变化,帮助学习者建立从理论估算到晶体管级验证的完整设计直觉。 适合人群:具备模拟IC基础、希望深入高速接口(High-Speed Interface)电路设计的工程师与研究生。 关键词: CTLE, 连续时间线性均衡器, 高速SerDes, 56Gbps, PAM4, 模拟IC设计, 源退化, 增益峰值, 跨导GM, 奈奎斯特频率, 眼图验证, Cadence仿真, 低电压设计, 饱和裕度, ICONS 2026, 高速接口, 接收机前端, 负载电阻, 带宽估算#芯片制造 #光刻机 #集成电路 #EUV #芯片
00:00 / 06:50
连播
清屏
智能
倍速
点赞0
00:00 / 01:09
连播
清屏
智能
倍速
点赞22
00:00 / 01:39
连播
清屏
智能
倍速
点赞1
00:00 / 00:33
连播
清屏
智能
倍速
点赞0
[ADC]亚16纳米工艺下Gs/s ADC的设计挑战 视频标题 《亚16纳米工艺下千兆采样率ADC的设计挑战与产学研协作路径》——Doug Smith技术演讲 --- 视频简介 本视频为NXP资深技术专家Doug Garrity关于高速模数转换器(ADC)设计的专题技术演讲。演讲以数字调制雷达(DMR)为典型应用场景,深入分析了在16纳米及以下先进工艺节点实现千兆采样率(GS/s)ADC所面临的架构选择、功耗优化、时钟抖动、时间交织等核心技术挑战。 Smith先生通过大量IEEE会议论文数据对比,揭示了学术界与工业界在ADC研究成果上的显著差异:学术界专注于Walden优值(FOM)的极致优化,而工业界更关注实际应用中的可靠性、温度范围、抗干扰性和量产良率。他重点展示了IBM 72GS/s 8位ADC、日本鹿儿岛大学时间域ADC以及NXP混合架构ADC等三个典型案例,论证了时间域量化、VCO-based架构等创新方向在先进工艺下的发展潜力。 演讲最后发出行动呼吁,强调必须通过产学研深度合作、政府与代工厂协同支持,解决高校研究者获取亚16纳米工艺资源的难题,才能推动高速ADC技术的实质性突破。内容对射频收发芯片、5G通信、汽车雷达等领域的工程师和研究人员具有重要参考价值。 --- 关键词 `模数转换器` `ADC` `千兆采样率` `GS/s ADC` `16纳米工艺` `FinFET` `时间交织` `数字调制雷达` `DMR雷达` `FMCW` `Walden优值` `FOM` `时间域量化` `VCO-based ADC` `流水线ADC` `时钟抖动` `时钟偏斜` `IBM 72GS/s ADC` `汽车雷达` `5G通信` `射频收发器` `SoC集成` `产学研合作` `工艺资源获取` `TSMC` `三星代工` `SkyWater` `IEEE ISSCC` `CICC` `SRC` `NSF`#芯片制造 #光刻机 #集成电路 #EUV #芯片
00:00 / 30:37
连播
清屏
智能
倍速
点赞3
00:00 / 00:18
连播
清屏
智能
倍速
点赞569