00:00 / 01:16
连播
清屏
智能
倍速
点赞946
00:00 / 00:30
连播
清屏
智能
倍速
点赞13
00:00 / 04:41
连播
清屏
智能
倍速
点赞5
00:00 / 01:25
连播
清屏
智能
倍速
点赞41
00:00 / 02:23
连播
清屏
智能
倍速
点赞4100
00:00 / 07:33
连播
清屏
智能
倍速
点赞2810
全网都在狂欢,说韬定律掀翻了摩尔定律的桌子。但大多数人却不知道,这条路早在几十年以前就有人走过。更可怕的是还有几个先天短板:散热问题不好解决、信号干扰大、另外就是体积问题。整整几十年,没人把它叫“定律”。其实早在2019年,台积电就发表了SOIC这项3D堆叠技术。到了2022年,AMD第一个把这技术塞进了锐龙处理器里,性能当场暴涨。但即便是AMD,也只敢把它用在缓存上。既然问题这么多,为什么华为还要一头扎进去?所有人都看到了这些坑,何庭波比谁都看得更清楚。答案很残酷:因为摆在华为面前的,从来就不是选择题摩尔定律自己也已经走到了悬崖边。传统的几何缩微路线,最多还有十年。何庭波说:“那就用时间缩微来衡量电子学的进步。我们引以为傲的就是笨信念、只要方向是对的,慢一点也没关系,一直往前走,终归可以找到桥和路”。 数万人莫邪团队,七年攻关。用"多维协同与系统重构"的思路,在有限的条件下,咬牙凿开了一道光。这不是投机取巧,这是绝境中的最优解。今天何庭波把这条路命名为“定律”,本身就是一次改写出牌规则的尝试。 何庭波说:韬定律”是华为基础理论研究的一个突破,这不仅对芯片本身很重要,对整个半导体行业同样很重要。未来5年到10年,半导体行业将遇到瓶颈,一定会认真思考‘韬定律’这条路径。”近日最挑剔的华尔街投行伯恩斯坦,都忍不住发了一份研报,说这是"中国半导体的另一个DeepSeek时刻"。摩尔定律没有死,韬定律也不是终点。科技的魅力,从来就不是一条路走到黑,而是当一条路走不通的时候,总有人去蹚出另一条路。何庭波说:“未来的芯片合作一定是开放式的。 #华为韬定律的真实意义 #何庭波谈三维堆叠短板 #中国半导体突围 #海思莫邪团队 #商业思维@DOU+小助手
00:00 / 02:02
连播
清屏
智能
倍速
点赞119
2026 年 5 月 25 日 ISCAS 大会上华为女王何庭波公布了这一成果 下面用通俗的话把它作一个简单的介绍。 一、韬定律一句话是什么? 核心:用 “时间缩微” 替代 “几何缩微”。36氪 摩尔定律(老路): 把晶体管越做越小(7nm→5nm→3nm),平面上塞更多管子 → 性能提升。 本质:拼尺寸、拼 EUV 光刻机、拼最先进制程。 韬定律(新路): 不硬拼最小尺寸,而是拼命缩短信号在芯片里的延迟 τ: 把平面电路折叠、堆叠、3D 化(逻辑折叠) 缩短信号跑的距离 优化架构、减少无效切换 → 同样工艺下,更快、更强、更低功耗 通俗比喻: 摩尔定律:把房子做很小很小,挤更多人。 韬定律:房子不用更小,但把路修成立交、隧道、立体路网,让车(信号)跑得飞快。 二、为什么华为要提出韬定律? 因为摩尔定律走到头了: 物理极限:2–1nm 接近原子大小,量子隧穿漏电、发热失控。 成本爆炸:3nm 一条产线≈200 亿美元,全球只有 2–3 家玩得起。 外部封锁:EUV 光刻机买不到,先进制程被卡死。 华为的答案:不走 “最小制程” 独木桥,走 “成熟工艺 + 架构 + 3D + 系统优化” 的新路。 三、韬定律具体怎么做?(四层落地) 何庭波给出的路径:系统性降低时间常数 τ: 逻辑折叠(核心大招) 平面 → 立体堆叠、折叠 信号路径大幅缩短,延迟显著下降 3D 堆叠 + 异构集成 计算、存储、I/O 分层叠在一起 减少数据搬运,提升带宽、降低功耗 架构与 EDA 优化 重构流水线、关键路径优化 减少冗余、减少无效翻转 成熟工艺 “榨干” 潜力 在 7nm、14nm、28nm 上,通过上述手段逼近 3nm/2nm 等效性能 华为公开数据: 过去 6 年已基于韬定律量产 381 款芯片 2026 秋新麒麟将全量采用逻辑折叠 目标:2031 年在成熟工艺上达到等效 1.4nm 晶体管密度 四、和摩尔定律不是对立,是 “补路” 华为不否定摩尔定律,而是说:几何缩微越来越慢、越来越贵,需要另一条主线。 未来是:摩尔(继续微缩)+ 韬(时间 / 架构 / 3D)双轮驱动36氪。 五、这件事的真正意义(三层) 1. 技术层面:绕开 EUV 封锁,实现 “换道超车” 不用 EUV,用 DUV+3D + 逻辑折叠,在成熟工艺上追平先进制程。 对中国半导体:摆脱 “制程追赶” 焦虑,
00:00 / 03:21
连播
清屏
智能
倍速
点赞18
00:00 / 07:10
连播
清屏
智能
倍速
点赞14
00:00 / 01:08
连播
清屏
智能
倍速
点赞0