00:00 / 03:26
连播
清屏
智能
倍速
点赞14
00:00 / 01:02
连播
清屏
智能
倍速
点赞NaN
00:00 / 00:41
连播
清屏
智能
倍速
点赞395
00:00 / 00:38
连播
清屏
智能
倍速
点赞251
00:00 / 00:45
连播
清屏
智能
倍速
点赞1206
00:00 / 00:28
连播
清屏
智能
倍速
点赞265
00:00 / 01:04
连播
清屏
智能
倍速
点赞14
华为提出“韬定律”,摩尔定律终结了? 今天华为抛出一个新概念:“韬定律” 很多人第一反应: 又是一个营销概念?🤔 但仔细研究一下会发现—— 它背后其实指向一个很现实的问题: 👉 摩尔定律,正在变慢。 过去60年,芯片行业几乎都遵循同一个逻辑: 把晶体管做得越来越小 90nm → 28nm → 14nm → 7nm → 5nm → 3nm 尺寸不断缩小,性能不断提升。 这就是著名的摩尔定律。 但问题是👇 🔻 先进制程越来越贵,研发成本动辄数百亿美元 🔻 晶体管越来越小,漏电和散热问题越来越严重 🔻 继续缩小,也越来越接近物理极限 于是,行业开始寻找新的增长方式。 华为给出的答案: 从 “缩小” 变成 “折叠” 🧩 传统芯片像平房—— 所有模块平铺在同一个平面: CPU、缓存、存储器…彼此相隔较远。 数据在芯片内部需要不断 “跑来跑去” 。 韬定律的思路是: 把这些模块垂直堆叠起来 🏠 从平房 → 🏙️ 高楼 像这样: CPU ↓ AI计算单元 ↓ Cache ↓ Memory 这样做最大的好处是: ✅ 数据路径更短 ✅ 延迟更低 ✅ 功耗更小 ✅ 算力更高 华为把这个过程称为: 时间缩微(Time Scaling) 过去提升性能 → 靠缩小空间 未来提升性能 → 靠缩短时间 让数据少跑腿,让芯片更高效。 这也是韬定律最核心的思想。 其实放眼全球,大家都在做类似的事情: 🔹 NVIDIA 的 NVLink 🔹 AMD 的 Chiplet 🔹 Apple 的统一内存架构 本质都在解决同一个问题: 👉 当摩尔定律变慢以后,算力还能如何增长? 所以在我看来, 韬定律真正重要的地方,可能并不是一个新名词。 而是它代表了一种新的思维方式: 不再执着于把芯片做得更小, 而是想办法把系统做得更聪明。 未来芯片的竞争, 拼的不一定是谁拥有最先进制程, 而是: 🔹 谁拥有更强的架构能力 🔹 谁拥有更好的系统协同能力 🔹 谁拥有更完整的生态能力###芯片科技突破 #ai决胜未来 #芯片突围
00:00 / 00:21
连播
清屏
智能
倍速
点赞72
00:00 / 01:10
连播
清屏
智能
倍速
点赞46
00:00 / 00:40
连播
清屏
智能
倍速
点赞100
00:00 / 03:39
连播
清屏
智能
倍速
点赞230
00:00 / 01:04
连播
清屏
智能
倍速
点赞212
EUV 被卡七年,华为用"韬定律"硬生生走出一条自主芯片路 EUV光刻被封锁七年了,有人预言中国芯片要落后十年。但5月25日,华为海思总裁何庭波在IEEE顶级会议上,发表了一个叫"韬定律"的理论——这个预言,正在被改写。 *韬定律说的是什么?一句话:芯片快不快,关键看信号翻转一次要多久,这个时间叫τ。华为的思路是:既然光刻这条路被堵死,就换一个维度——不盯着制程节点越做越小,而是从器件、电路、芯片、系统四个层次,全栈把信号时延τ压下去。摩尔定律是在制程上卷,韬定律是在时间维度上卷,这一跳,绕开了整个物理瓶颈。 *第一颗验证芯片叫麒麟2026,今年秋天跟Mate 90系列一起量产。核心技术是"逻辑折叠"——把芯片内部从平面一层,改成垂直两层堆起来,走线从毫米缩到微米,τ就这么被压下来了。华为说晶体管密度提升了53.5%,能效提升41%,主频达到3.1 GHz。韬定律发布当天,科创50指数涨了近6%,中芯国际单日涨7.6%。 *不只是华为一家在干这件事。48小时内,北大团队交出了3D EDA原型;华大九天的先进封装EDA已经导入量产;通富微电、长电科技的先进封装早就铺好了底子;灵衢总线把系统层时延一口气降了500倍。一整条国产产业链,全在朝同一个方向使劲。伯恩斯坦预测,到2031年,中美芯片差距有望从"十年"缩到1到3年。黄仁勋也亲口承认,华为是极具竞争力的对手。 *封锁没把这条路堵死,反而逼出了一条新路。秋天麒麟2026正式上市,第三方拆解的那一刻,才是韬定律真正交卷的时刻。关注AGI最前沿,持续跟进。 *#华为 #韬定律 #芯片突围 #国产半导体 #科技自立
00:00 / 02:05
连播
清屏
智能
倍速
点赞23
华为“韬定律”,到底是不是芯片突围的新答案? 最近科技圈关于华为的消息,最值得深挖的不是 nova 新机,也不是某个 App 新功能,而是一个听起来有点玄、但实际非常硬核的词:韬定律。 如果只看标题,你可能会以为这又是一轮“遥遥领先式”的热闹。但这次不一样。华为董事、半导体业务部总裁何庭波,在 2026 国际电路与系统研讨会上,正式提出了“韬定律”,同时透露今年秋季的新麒麟手机芯片,会率先采用逻辑折叠技术。公开信息里,有几个数字非常抓眼:晶体管密度提升 53.5%,P 核能效提升 41%,峰值频率提升 12.7%,频率首次来到 3.1GHz。更夸张的是,华为还给出了一个远期目标:到 2031 年,高端芯片晶体管密度预计达到等效 1.4 纳米制程的水平。 问题来了:这到底是技术突破,还是概念包装?如果没有最先进的光刻工艺,靠“折叠”真的能把芯片性能折出来吗? 我们先把这件事说人话。 过去几十年,半导体行业的主线叫摩尔定律。它的核心逻辑很简单:把晶体管做得越来越小,在同样面积里塞进更多晶体管,性能上去,功耗下来,成本摊薄。所以我们常常听到 14 纳米、7 纳米、5 纳米、3 纳米,这些数字背后,都是在讲“几何缩微”:东西越做越小。 但问题是,这条路越来越难。晶体管不能无限缩小,设备越来越贵,良率越来越难,先进制程的门槛也越来越高。对华为来说,限制更现实:先进制造链条被卡住之后,不能简单等待下一代光刻机从天而降。于是问题就变成了:如果晶体管暂时不能继续大幅变小,芯片还能不能继续变强? 华为这次给出的答案,是从“空间尺寸”转向“时间路径”。所谓韬定律里的“韬”,对应的是希腊字母 tau,在电路里可以理解为时间常数。你可以把它想象成信号在芯片内部跑一趟要花的时间。以前我们主要想办法把路上的房子做小,现在华为说,我们还可以重新规划道路,让信号少绕路、走近路,甚至从平面道路变成立体交通。 这就是逻辑折叠。 传统芯片很多逻辑电路是在一个平面上铺开的。信号从 A 点到 B 点,可能要穿过很长的横向布线。布线越长,延迟越高,能耗越大,频率越难上去。逻辑折叠的思路,是把一部分数字、模拟、存储电路,分到垂直堆叠的多层活动层里,用更短的垂直互连替代一部分漫长的横向走线。打个比方,过去是把一座城市摊成大平原,通勤要横穿全城;现在是把关键功能搬进同一栋楼,上下楼就能到。 #华为 #韬定律 #芯片 #大国重器
00:00 / 08:02
连播
清屏
智能
倍速
点赞43
00:00 / 15:32
连播
清屏
智能
倍速
点赞11
#华为芯片雄起 # 近日,华为在半导体领域提出“韬定律”,主张以“时间缩微”驱动系统演进,本是一次严肃的技术探索。然而,网络上部分声音,动辄搬出三星的3D堆叠技术,将其作为贬低华为创新的“参照物”。这种非此即彼、以甲之长攻乙之短的论调,非但无益于技术进步,反而暴露了论者思维上的懒惰与狭隘。 其“蠢”,在于对技术路径多样性的全然漠视。三星深耕存储领域的3D NAND堆叠,旨在垂直堆叠存储单元以提升容量;而华为“韬定律”下的逻辑折叠与系统优化,聚焦于逻辑芯片的时延压缩与晶体管密度提升。二者解决的问题、应用的场景、依赖的底层技术栈,本就风马牛不相及。强行将两种服务于不同目的的技术路线拉到同一个擂台上“比武”,如同比较飞机的航程与高铁的速度,前提荒谬,结论自然毫无价值。 其“坏”,在于将技术讨论异化为立场站队与情绪宣泄。他们并非真心探讨技术优劣,而是借一个看似“先进”的技术名词,行打压、污名化之实。这种论调,本质是反智的。它消解了技术演进中应有的理性思辨,将复杂的产业竞争简化为非黑即白的口水战。全球半导体产业正处在前所未有的变革期,从几何缩微到先进封装,从架构创新到材料突破,本应是“八仙过海,各显神通”。任何有价值的尝试,都值得被尊重和审视,而非被轻佻地扣上帽子。 真正的自信,源于对自身道路的清晰认知与坚定实践,而非靠贬低他人来获取虚妄的优越感。华为提出新定律,是在物理极限前寻找“中国解法”;三星突破900层堆叠,是在既定赛道上追求极致。两者都是人类智慧的闪光,都值得掌声。那些只会搬弄是非、煽动对立的言论,除了污染讨论环境,于产业、于国家、于真正的科技进步,有百害而无一利。是时候让理性回归,让技术回归技术本身了。
00:00 / 01:47
连播
清屏
智能
倍速
点赞170