韬定律芯片怎么生产

华为提出操井率之后，大家都喊赢麻，到底赢在哪？以及缺陷是什么？这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念，而封装你听起来很高大上，你可以把它理解为一个室内的装修设计， 就是在同样的一个房屋里边，如何把效率令到最大的一个逻辑。之前的封装大家知道什么？就一块 cpu， 一 块内存条，然后再加点硬盘啊，中间 pcb 板子一连，是不是就可以干活了？这不是我们传统理解的电脑吗？ 但是这个电脑越来越发展，到后边发现不够了，为什么？哎，我说在同样的一块地方，我能不能用更大的算力或者更大的存储能力去增加我电脑的性能？好，那我要不要把几块芯片一块封到一个里边去？ 哎，一封的时候就发现一个问题，我的芯片做的越小，我就越占便宜，是不是由一个芯片大芯片变成小芯片再塞进去的过程，实际上就是摩尔静电的原型啊？啊？之前我比如说是 是十四纳米啊，现在我变成三纳米、二纳米的，是不是我就可以去堆更多的东西在我同一块芯片里边，但是这个堆法实际上还是有缺陷，为什么？ 比如说你在手机之类需要密切的干活的地方啊，就是紧密联系，干活空间又特别小的地方，你就需要让他的交互更加的透彻，那你如何去办呢？能不能把他们直接封到一个芯片上， 好，有人就干活了。那我能不能不把这个内存横着堆了，我把它竖着堆，竖着堆之后呢，边上愚蠢一点地，我把 gpu 或者 cpu 放进去，然后我是不是就形成了一个整统一的芯片了？ 这个芯片是不是就可以去决定我整个设备的核心输出效率了？而且他们隔着更近， 理论上说电阻也小啊，是吧啊？消耗也小啊，所以是不是看起来效率更高啊？这是不是就是二点五 d 封装的一个概念？因为这边上是吧是三 d 的 啊， 然后边上又放了一个平行的逻辑芯片，所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊，比如说啊，我是个传统的内存厂，我压根就不做什么 gpu 的 生意，我就想把单位面积内， 我把它内存效率拉到拉满，那个叫什么呢？那好，那我单纯的就把内存条给他堆的更密啊，是不就可以了？所以就出来这个类似这个千层千层汉堡似的啊，然后这个摩尔定律的极限就跑了，类似这种三 d 封装的技术， 所以现在所谓三星海力士核心的技术是不就在这里边？那么华为的掏净率到底在哪呢？华为掏净率人家压根就不跟你说一样的事情，你说你为了在同一个大小的房子里边塞更多的家具，你把家具做的越来越袖珍，你这是 干活吗？还是炫技？你现在追求的就不应该是类似摩尔定律这种芯片越来越小，塞的越来越多的这样一个概念，你核心追求的你是不是建了一个小型的工厂？那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题？ 我跟你比的是，我能不能在同样面积的一个工厂里边，能把我的大芯片给塞到我这里边，并且通过我更合理的互联，更合理的布局，让所有人在这走动的时候动线更合理， 我去掉个什么东西，工人不需要绕一大圈，然后去哪个地方搬，我只需要简单的挪几步我就可以到了，所以这样的效率是不是就提升了，散热也更小了？然后虽然我芯片够大，但是我布局合理， 工人走的更少，所以在单位体积内，我是不是输出就有可能去追平你？所以我追求的是一个效率，你追求的是炫技，这个就是华为核心在提的一个问题。 好，整个事情清晰之后，我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的，为什么是骑在手机芯片里边？因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线，那么在这个二点五 g 封装和逻辑芯片堆叠上边，其实各家虽然没有明确的提出槽径率，但是 也在追求单位面积的更好的效率，并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢？ 是因为之前虽然各个厂商也这么干，但是大家知道其实国外的厂商相对的独立性，并没有华为这种更强的全占性的能力，所以虽然他在提升各个部件之间的效率以及联通的 布局合理性，但是他永远做不到华为像这种一战全齐，而且在通信领域，尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率，不仅是一个掏尽率，而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道，如果说华为我提出要这么放，未来英伟达也要这么放，好，那你先给我交点专利费用吧，是不是就从一个传统的我只能追你打的一个地位，变成了一个我也有我独特的优势的这么一个地位去了？ 好，那不足是什么呢？不足就是大家知道这次发的论文，我说是在手机芯片上，为什么是手机芯片上？大家想，因为传统的 ai 服务器没有这个限制啊，就是，所以不行，就是华为那种 超大节点啊，我一堆电脑连连在一起，你一台电脑能干？我一台电脑全连在一起，大不了我的场地更大点，能耗更大点，我也能拼，是不是？我能达到你跟你类似的性能，但是对于手机我就这么一块地，这是不是就要求装修更精致一点？那么我问一个问题，说人家 明天给你玩 a r 眼镜的呢，你现在眼镜上面就要放更小的芯片呢？你要更好的这种微型化处理芯片的这种能力呢？是不是先进制程就又被抢了一次？所以这两条路线是同样在走的，只不过大家意识到一个问题，就是摩尔定律这个地方是有极限的， 就是你现在到了两纳米，你还有多走多大的一个性价比优势，就是越走他性价比越低了，在这种情况下，哎， 我能不能在装修上面提高一些效率就显得尤为重要了，这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没？我今天没熬夜，我只是半夜醒了。拜拜。

美国要跟中国打高科技战，打不赢的，为什么？中国人太聪明了。就在前几天，华为提出的滔定律，直接把全球半导体行业玩了六十年的规则给砸烂了。 狼教授想说，这是足以改写人类科技史的大事，因为这是中国第一次在半导体行业亲手改写出一个全新的游戏规则。要知道过去六十年，新面行业最核心的游戏规则是什么？ 叫做摩尔定律，也就是芯片上那些晶体管子，这个数量哈，每十八到二十四个月翻一翻，性能翻倍，尺寸越小性能越好好吗？那么这柜子在过去六十年，一直由英特尔、三星、台机电等等国际芯片俱乐部主导， 按照这个规则，全球最先进制程的芯片就是二纳米，掌握在台积电和三星手里。而中国呢，目前最高只能量产七纳米，换句话说，在传统赛道上呢，我们落后了两到三代啊， 更麻烦的什么呢？现在这种二大美的芯片呢，需要荷兰阿斯莫德生产的 e v u 极紫外光科技，还需要美国的软件公司所设计的 e d a 设计软件。这两件东西呢，美国一直禁令你买不到，所以我们高端芯片呢， 很多人说是被卡死的，但是华为的时间告诉我们，规则是被用来打破的。五月二十五号，华为推出一个全新的芯片进化理论，叫掏定律啊， 简单的说就是时间缩微代替了几何缩微。换句话说，传统芯片的做法是把这个晶体管啊，平面排列像一片平房一样好吗？想提升性能，就不得不缩小每一个平房的面积，这就好比要把一千平米的土地塞进一百户人，你得把每户越做越小， 长度三十七，对不对？所以这就叫什么更精密的光刻机。那华为的思路什么呢？他不是说小面积了，而是把 g t 管中平面的铺层改成什么折叠式的，这个排列就像把平房拆掉盖成摩天大楼一样啊。就我刚讲了个例子，一百平米的土地，平房可能只能住一百户人， 高楼呢？能够住一千户人。也就是说，在不缩小每户面积的前提之下，通过优化空间结构，让容量提升了十倍。这就是韬定力的核心。 不拼智层，拼架构，这不是跟跑，而是换道领跑。那么这已经不是理论的问题了，这已经实际应用问题了，跑半道题。业务部总裁何金波在宴堂中说， 过去六年，华为最掏电力已经成功设计并量产了三百八十一款芯片，覆盖智能手机、 ai、 计算、通信等多个领域啊。一直到二零三一年，最掏电力的高端芯片激励管密度指标将达到一点四纳米制成通的水平好吗？ 所以，正如李伟达、黄瑞勋所说，不要低估华为啊，这不是客套话，这是竞争对手发自内心的危机感。为什么？要知道，二零二三年，华为盛腾在国内 a i c m 市场的存在上几乎是零存在了。那么到了二零二五年，华为盛腾的出货量高达八十一点二万张， 市场份额达到百分之二十哎，稳居国产第一，全球市场第二。与此同时，英伟达的市场份额从两年前高达百分之九十五下滑到百分之五十五，大概是两百二十万张， 换句话讲，这个英伟达的市场呢？被华为生生的给剥下一款，那与此同时，华为升成九五零 pr 芯片，它的性能已经达到英伟达 h 二十的三倍，那价格呢？只有三分之一， 那么这是什么？这是降噪打击吗？性能更强，降得更低，那你让客户怎么选呢？这就是为什么特朗普做中兰花访问，开放 e 伟达芯片出货到中国，但我们就是不买， 没必要，那还不用升腾呢，还没增值风险，对不对？那么根据这个 i t c 的 数据显示，国产 ai 芯片整体出货量达到一百六十五万张，市场份额首度突破四成，达到百分之四十一， 贯穿芯片基本上站稳脚跟。而且根据我国三 d 给出的一个预测啊，到了二零二八年的中国，半导体的自挤率再从二零二五年的百分之二十四点三， 直接跃升到百分之三十二，这个不是缓慢爬坡啊，这是加速超速。各位知道吗？我们已经从设计到量产的全流程已经跑通了，真的进入了核心供应链啊，这是非常非常不容易的现实。最后狼教授想说， 抛定律现在还不能简单说已经取代摩尔定律，但他至少发出了一个重要信号，中国半导体开始不再只是在别人定义的规则里追赶，而是开始改写全球半导体规则。在别人把最先进的光刻机设备、 材料、软件都拿来卡你的时候，中国芯片找到了第二条路，这不是跟跑，这是换道领跑。记住狼教授的话，规则是用来打破的，中国人最擅长的就是在别人定好规则的游戏里找到一条全新的路。

大家晚上好，今天继续科普学习笔记。相信大家都被这个华为的涛定律 给刷屏了吧，听新闻说到二零三一年，华为通过涛缩放理论能将芯片制成的等效节点在二零三一年达到一点四纳米，解决我们先进制成芯片被卡脖子的问题。这篇论文呢， 是海思的总裁何廷波发出来的，也是今天刚发出来，所以在第一时间呢，我为大家解读，我读完了整个英文的原文， 希望用一种更简洁的方式，大家都能听懂的方式，给大家科普一下这个涛理论到底是什么？主要分为三个部分吧，今天第一个讲他的核心观点和战略意义，第二个讲这个技术到底是什么，怎么实现的？第三个呢， 我们国产供应链的受益方主要是哪些？哪些环节会因为这个华为主导的这样一个套理论 得到在 ai 时代的一个大发展？任讲第一个，这个它的一个背景我相信不用赘述了，就是我们的先进之城被卡脖子，然后我们又需要需要非常高端的快速的这个芯片。 所以怎么办呢？我们只能通过系统工程的办法，就是绕过平面的先进制程节点三纳米级以下。 所以华为这个套路呢，它的核心将摩尔定律的新器官能做多少？它转换了一个思路， 变成了它的系统处理计算的一个速率，就是计算的一个时间，包括芯片级的和系统级的 怎么应该被缩放？他们认为不再是晶体管的尺寸，而是这个时长。 好，它具体包括什么呢？我看下面它这个掏缩放与几何缩放的对比，就是以时间长数掏统一全站优化的新范式，它包括几个层级，第一个我们可以认为是这个，呃，从晶体管到电路到芯片， 我们认为是芯片级的这样一个食盐。另外一个呢，就是系统级，从经济管级大家可以看知道他的一个套的范围是皮秒级。电路呢，因为有些 rrc 传播池志， 这个是纳秒级。到芯片呢，就是计算和存储的一些交互，他是一个微秒级，而系统都是好秒级。 简单来说，这个华为提出这个理论，就是要在这四个维度，或者说从芯片级到系统级，降低这个掏的延迟。这个应用在哪呢？其实文中举出了三类应用。第一个是这个手机，就是大概每年快一点三倍，就掏的时间减小一点三倍， 自动驾驶一点五倍， ai 是 需求最高的，需要变成每年要减小十倍。当然如何实现呢？ 这就不得不提这个麒麟的二零二六版的这样一颗芯片，它首次地提出了 叫做 logic folding， 叫做逻辑堆叠这样一个芯片制造的理念，并且应该是已经腐竹柳片有实证了，这是一个被证明的结果。双层 logic folding 什么意思啊？ 就是相当于以前的芯片都是做一个大平层，这一个芯片呢，他是做了一个复式楼，或者说叫一个双层楼别墅。我们的制程节点没有那么先进， 尺寸相对比较大一点，一层放不下，我就叠两层之间，用这些高精度的楼梯做些互联。所以我们讨论这个晶体管密度每每平方厘米的时候，从这个两层楼结构就可以比一层楼结构提高了百分之五十五，嗯，这双层结构怎么实现呢？ 就是之前提到的去年十月一号发来个视频，叫做混合建核，金元级的混合建核，在这个上面就要用，用处非常的大， 大家可以参考一下之前那个视频啊。然后除开晶体管的密度上升了，能效也是个重点考虑的对象，这颗麒麟芯片实现了百分之四十一的能效提升， 在这个架构里当然有很多芯片性能的提升，它实现起来最重要的方式还是依赖于这个混合键合，而且它是第一代的 混合键合的 logic folding 的 芯片，大家可以看到二五年的七零、九零、三零还是 plana 平面结构，二六年可能今年的秋天 实现第一代的逻辑 folding。 所以 啊，这个混合建合这样一个堆叠的思路是他非常核心的，有我们在这里想详细讲述一下，所以他这里有提到在关键路径的门店路上，就是两层的这个就是连接两层的楼梯，用什么 超细间距，超高精度的混合间隔连接，然后呢？所以这两层因为有一个高精度的互联，两层的表现为单一的连续互联，就像额外的金属层一样。大家看到这个混合间隔的一个间距啊，就是他的一个精度在微米级，并不需要到纳米那么高。 混合结合的精度啊，国产的设备都能做到几百个纳米，就是比它这里要零点五微米啊，量率很高，所以用这样一种系统集成的办法，它可以使每单位面积的晶体管密度可以不断提升，这样呢， 打破这样一个先定之城节点的一个高要求，实现这个弯道超车是吧？然后从系统级我们要聊一下这个 ai 的 整个系统，主要是三个关键路径啊。第一个叫做 unified bus， 这啥意思？ 主要就是这个不同互联之间的一个协议，我们说的 gpu 到存储， cpu 里面的计算和 sm 单元，以及说这个机柜内的其他的硬件那些互联， 现在已存的是这个 p c i e 像 n v link， 是 吧？这个 ethernet 这样一个多层的协议，占用单一的协议代替它们，然后呢，这个可以将端到端的延迟从这个几十个微秒加减两个数量级，所以它的缩减可以达到五百倍 以后的一个这个目标呢是 system s one chip， 就是 大家都用一样的协议就减少了这个沟通成本，是吧？简单来说 这第一个系统级的，第二个系统级的呢？大家听得比较多的光进同退，就是用光互联 来代替我们说的铜缆的互联，铜缆的互联其实呃不仅比较耗电，还容易有串扰，速率还没有光互联快。所以用光互光互联代替铜互联的话，第一个是可以增加待宽，增加传输速率。第二个呢，甚至是可以降低功耗， 减少误码，减少传输的错误。然后他这里额外的第三个呢，他额外提到现行模拟方案，他不用复杂的这个数字处理芯片，也可以减少计算的一个工号， 减少计算这个时间。第三个比较关键的是这个三 d 封顶，这啥意思？就是说三 d 封装，先进封装。我们看到一般来说 gpu 和 hbm 都是菱角啊，都在它的边缘，就是互联，靠 n， 就是 这个 n 是 周长嘛， 华为提出呢，要用这个我们说的三 d 的 封装，就是用 n 的 平方，就是面积，那个菱角是从面里面出来， 这样的话他的这个计算容量就会相当于这个 n 的 平方了。这样的一个效果呢，就是第一可以将这个里面的走线呀，延迟的设计啊，更加优化。第二个呢可以减少这个传输距离， 减小这个超值，是吧时间。所以这三者协同啊，他们认为可以实现 ai 系统的一百倍的应觉极限增长。像这个实现路线图呢，这个技术就不细讲了。呃，总的来说就是大概在三一年可以实现等效一点四纳米工艺的 这样一个芯片。下面我们讲讲这个产业链收益方。如果听我刚刚的解释，其实在这个套理论里面，主要技术就是两大技术，第一个呢是包括混合建核，三 d 封装，一起叫做先进封装，它是最大的直接收益。 刚刚提过了，混合建核，大家要是想电既从两微米到一微米眼镜，然后设备厂呢？呃，这个除了国外的 evg 啊，数字啊， 国内的现在大家用的比较多了，就是这个拓金科技的混合器和设备。然后就是三 d 堆叠的封装厂，实现计算存储和其他的一些器件的三 d 堆叠啊，我们国内有这个长电科技啊，铜副微电啊，华天科技等等。 另一个大的方面呢，就是这光互联嘛，代替呃电的铜的互联，实现高宽带的一个传输，低功耗的传输，相关的收益方肯定就是啊， 这个光芯片，光模块以及是那个光纤，包括这两个方面的话，还有一个特别受益的就是这个 eda 工具，之前的 eda 工具主要是在平面上做设设计， 而而以后可能是需要做这个多层楼的房子，要考虑多层堆叠的情况来做芯片设计。这个国内 eda 厂商主要是华大九天嘛。 总结来说，这个掏缩放理论代替几何缩放理论来实现高性能的一个芯片，主要用到了就是由多层的复式楼代替大平层。其实现在路径呢，主要就是靠芯片级的混合键合，以及是说 器件级的三 d 对 电封装。第二个大的技术呢，就是用光互联代替电互联，实现系统级的 高贷款传输，低功耗传输。对于更细的这个内容呢，这个材料我上传到了我的知识星球上，一般来说我都提早上传， 然后分享一些呃，不能公开说的观点，以及说其他的一些学习资料和问答交流。如果大家对这个技术细节还很感兴趣呢，我们可以在知识星球上做一些交流，谢谢大家。

这两天，华为的涛定律刷屏了，他被誉为中国半导体制造的 dbc 的时刻。如果到现在为止，你还不太了解涛定律到底是什么，那么这条视频认真听，我尽量用大白话给大家解释清楚，涛定律到底厉害在哪里？ 为什么套定律能够让中国半导体实现换道超车？想要弄明白咱们是怎么破局的，首先要搞清楚我们到底被困在了什么地方。芯片制造的终极目标是提供更高效的计算，就这个问题，摩尔定律给出了一个思路，就是在单位面积里边尽可能多的塞进去更多的晶体管。 那假设说在单位时间里，一个晶体管能算一个数，那我能造出十个晶体管，不就能算十个数了吗？咱们常听的十四纳米、七纳米、五纳米、一纳米，说的就是晶体管的密度，这个数字越小，说明单位面积里边晶体管的数量越多，那么你的计算效率就越好。但是想 想要做更多的晶体管，就必须有更好的光刻机，咱们呢，就卡在了这里。由于拿不到 euv 光刻机，我们的制成呢，只能到十四到七纳米，你像海外那些能拿到先进制成的这些公司，英伟达、苹果他们的芯片就可以做到三纳米一纳米。 如果在这条路上追赶，就只能拼制成，就只能去等 uv 光刻机。如果短时间没有光刻机，有没有其他的破局办法？那么华为又想到了新路径，他抓住了时间这个关键变量。 摩尔定律啊，它是在单位时间里边让十个晶体管计算出十组数据，我们现在造不出十个晶体管，那怎么办？我们让一个晶体管在单位时间里计算十次，这个结果不是一样的吗？ 这个就是涛定律。所以相比之下，你会发现，摩尔定律抓的核心变量是空间，也就是他要更高的密度，但是涛定律抓的核 变量是时间，他要更高的效率。这就是大家在新闻中听到那句话，用时间缩微替代几何缩微。而当我们一旦摆脱了晶体管密度的束缚，我们忽然发现天大地大，也就是说没有先进的广可机，不影响我们造出先进的芯片。 所以呢，华为官方定的目标呢，是到二零三一年，基于涛定律制造出来的高性能的算力芯片，它的效率基本等效于一点四纳米先进工艺制造出来的芯片。 好，这个想法是很好的啊，那怎么实现呢？这就说到另外一个词了，逻辑折叠。在这个摩尔定律的视角下，芯片是二维的，他就是在一个平面里边拼命的雕刻， 力图在一个芯片里边塞进更多的晶体管。但实际上任何一个单一的晶体管，他什么作用都没有，他必须跟其他的晶体管、导线、电容、电阻连在一起，才能聚 有一个独特的功能，那到这个地方就会有新的概念电路。当下在决定芯片性能的各种因素里边，电路已经超过了晶体管，成为最重要的因素，也就是线下呢，芯片跑得慢，不是晶体管算的慢，是这个信号啊，在电路里边跑的慢， 那为什么跑的慢呢？这么多晶体管，那这个线路是绕来绕去的，所以消耗了大量的时间，这就是电路层面的平静互联强。而逻辑折叠就是在解决这个问题，如果所有的线路都在一个平面上去布，它自然是弯弯绕绕，跳来跳去的。 但是如果线路是在立体的三 d 空间里边，上下两层之间互联，是不是直来直去就可以了，这样线路就变短了，而且路径和路径之间他的干扰也变少了，所用的时间自然就降低了。所以这个逻辑折叠呢，实际上就通过电路革命来 突破晶体管工艺不足的问题。那听到这里，你可能有个疑惑啊，说这个上下两层不就是堆叠吗？那堆叠技术不是早就实现了吗？像高带宽存储芯片 hbm， 不就把很多层堆叠在一起吗？注意啊，这里面有很大的差别。 以 h b、 m 为代表的传统堆叠工艺，它堆的每一层都是一个完整的芯片，它能独立的工作，只不过呢，一层不够用，用很多层堆在一起去用。 但是逻辑折叠他堆的每一层是不能独立工作的，他其实是同一个芯片里边上下的两层，他所要解决的是单芯片跑的不够快的问题。 所以逻辑折叠跟传统的三 d 封装呢，它并不是一个竞争关系，是一个互补的关系。比如说华为的芯片里边，两种工艺也都会用，如果是酸离芯片这块，可以通过逻辑折叠提升计算的效率，而在存储那块呢， 照样可以继续用 hbm， 到这还没有结束啊。其实套近率呢，不仅仅是从单个芯片出发的，它是从一个系统出发的。在华为的论文中呢，把它提到了器件、电路、芯片、系统四个层面，系统这块大家关注一下领取总线， 如果说逻辑折叠它解决的是单个性能跑得快不快的问题，那么领取总线就解决的是不同的芯片合不合得来的问题。比如说到今年秋天将会推出的麒麟芯片，它是个 soc， 里边就集成了 cpu、 gpu、 npu， 那这个时候你只有 npu 跑得快是不行的，其他的芯片得跟得上。 所以呢，华为的这个涛定律他不是去解决单片制成的，他是提出了一个属于中国的芯片设计的新范式和新框架。以前呢，是别人定一个框，然后迫使我们去追赶制成，那种感觉就非常的疲惫。现在是 我们创新性的定一个新的框架，你想想心态立刻就变了，从战略层面咱们就变得游刃有余了。这两天也会听到一种声音啊，说这个涛定律刚提出来，还没有大规模工程化的去验证，值得市场这么兴奋吗？我想大家去想一个问题啊，摩尔定律的实际价值是什么？ 是因为他提出了晶体管翻倍的曲线吗？要知道每隔十八个月，晶体管翻一倍也不是摩尔最初提出来的，他最初认为十二个月就能翻一倍，后来又修正为二十四个月。十八个月实际上是市场跑出来的结果。 但是正是因为他提出了摩尔定律，这就变成了整个行业的共识或者是战斗宣言。从英特尔到整个产业链，大家以追上摩尔定律作为自己的工作目标，投入大量资金去研发，这就推动了技术进步，使得一个预言最终变成了现实，那么现在华为 提出这个涛定律，其实同样的作用，他会使得中国甚至来自全世界的工程师啊、投资人呢，把他的注意力汇聚在这么同一个变量下，这样大家的创新呢，就能够协同了， 这种协同会产生合力，这种合力会推动着中国半导体制造新范式，最终走出一个自我实现的全新旅程。

今天，咱们必须得好好聊聊一件真正能载入科技史的大事。就在今天上午，华为在一个国际顶级的电路与系统研讨会上，正式发表了一个叫掏定律的新理论。 千万别觉得这只是个学术概念，这可是中国在全球半导体领域第一次提出指导产业发展的核心原则。说白了，过去几十年，全球芯片产业都是跟着摩尔定律走，也就是不停地几何缩微，把筋骨管做小、做小再做小，现在撞墙了，做不动了。 而华为提出的这条路，是要用时间缩微去替代几何缩微。这标志着我们从一个规则的跟随者，开始变成规则的制定者。 你可能会问，这时间缩微到底是什么？它到底怎么改变？芯片逻辑？很简单，芯片性能要强，关键之一是信号在里面跑得快、传得短。以前我们靠把晶体管物理尺寸硬生生缩小，现在这条路成本高得惊人，良率还难以保证。 那华为的思路是什么呢？我不死客物理尺寸了，我通过逻辑折叠这种架构上的创新，把整个系统的信号传播实验给压下来， 这背后是一个贯穿了器件、电路、芯片到系统的多层级协调优化。而且华为敢这么说，是有绝对底气的。过去六年，他们基于这条路已经悄悄摸摸，成功设计并量产了三百八十一款芯片。 今年秋天，全新的麒麟手机芯片就会出来，完整采用逻辑折叠技术。他们还预计，到二零三一年，基于掏定律的高端芯片，其晶体管密度能达到一点四纳米制成的同等水平， 不用最先进的集子外观客机，用系统架构的巧劲儿实现同等甚至更优的性能，这对投资者来说，意味着产业链的价值逻辑要被重塑了。有些朋友可能还盯着传统的制程突破，但真正的机会已经大规模转移到了架构创新、先进封装和新型材料上。我们一个个来看， 最直接立好的首先是芯片设计服务和 ip， 因为逻辑折叠是在设计层面，用架构换性能，这需要极强的设计能力。比如鑫源股份，它是国内半导体 ip 的 龙头， 现在深度绑定华为新架构芯片的设计服务，市场上都在传，华为近期通过它下单了三星的两万片晶元，对应一百万颗芯片，订单金额超过五十个亿， 这不是小数目。还有灿星股份，做一站式定制服务的，今年一季度的在手订单已经达到九点二二亿元。新架构渗透带来的设计需求正在持续释放， 接下来是掏定律落地最关键的一个物理支撑环节。先进封装、逻辑折叠，要把不同功能模块高密度集成在一起，必须用到二点五 d 和三 d 封装。这个环节的几个核心公司确定性非常高，比如长电科技，它是华为升腾系列 chiplet 封测的核心伙伴， 今年的相关营收预计能到八十到一百个亿，而且是四纳米 chiplet 的 独家供应商，订单都锁到二零二七年了。还有通付微电，它在升腾九幺零系列的二点五 d 封装里，份额超过了百分之六十。 它在合肥的基地，现在做了 h p m 产线，从满产后能占全球百分之十五的产能。当整个行业都在转向用架构和封装对冲智虫瓶颈的时候，这些公司的战略地位就一下子凸显出来了。我们再说一个容易被忽略但极具弹性的环节材料。 新架构对散热封装材料的要求是颠覆性的。比如有研粉材，它有一款新型散热铜粉，是跟华为合作，历时两年，专门为深腾芯片研发的 独家供应。这种材料的壁垒非常高，不是随便就能替代的。还有华海诚科，华为的哈博投资持有它大概百分之三的股份，它的颗粒状环氧塑封料已经进了深腾的供应链，完成收购整合后，它已经是全球环氧塑封料出货量第二的企业了。 当然，算力生态的合作伙伴是直接的赢家。韬定律的成果已经在申腾 ai 芯片上大规模验证。像华丰科技，它是商腾九五零及 atlus 三五零服务器里二二四 g 高速互联的国内唯一量产供应商，试占率超过百分之六十，哈伯也持有他股份， 这是实实在在绑定的。还有像润禾软件，它完成了底层软件站的迁移，率先推出升腾一体机，今年一季度净利润同比增长了将近百分之一百四十八，生态价值正在快速释放。顺着这条线，我们再把眼光放长远一点。 韬定律提出的多层级协调优化对整个芯片设计的方法论是颠覆性的，这给国产 e d i。 软件提供了换道超车的机会。以前我们跟着别人的工具和流程走，现在新架构需要全新的设计、仿真和验证流程。华大九天作为国内龙头，广利威作为华为哈伯投过的标地，它们的长线逻辑非常清晰， 所以各位朋友，我们不能再拿老眼光看华为产业链了。今天的华为概念股跟四年前可能已经完全不是一回事了。 过去的逻辑是跟着补短板做替代，现在是跟着一起定义新规则，开拓新路径。秋季麒麟新芯片的发布，将是滔定律技术实力的第一次公开大考，那会是产业链核心标的一次非常重要的价值重估窗口。

啥玩意？现在造芯片都不需要 uv 光刻机了？华为发布了一条半导体产业的新规律，叫做掏定律。这玩意要是在董王仿华的时候掏出来，那可真比当初雷蒙多仿华的时候，华为自研的麒麟芯片重新上市还要炸裂的多。为啥呢？ 因为如果华为的这个定律要是真成功了，美国在芯片领域永远不可能再卡中国的脖子了，甚至全球芯片半导体产业都要重新洗牌。大家都知道，半导体产业的核心就是摩尔定律，也就是芯片制成做的越小，性能就越强，不论是阿萨曼尔、台积电、三星还是英伟达这些半导体企业都 都是围绕着这个核心去做的。但是中国没有 euv 光刻机啊。所以华为提出了用时间换空间这条定律的核心思路是不再沿着摩尔定律把晶体管尺寸持续做小的单一路径去追赶，而是通过重新构建芯片的内部架构、优化系统设计和三维集成等方式，用成熟的制成实现先进制成的性能。 具体来说，就是要在七纳米工艺条件下，让芯片的实际算力和能效比达到甚至超过三纳米芯片的水平，用时间换空间，用结构创新代替工艺微缩，让芯片性能的增长脱离对 euv 光刻机的绝对依赖。这就等于是在半导体产业搞出了一条全新的道路。这个想法换其他任何一个国家提出来都有吹牛逼的嫌疑。 过去几十年，国际上并不缺少试图改写半导体行业规律的尝试，不论是材料创新，还是新型晶体管结构，亦或是缝纫机慢架构，许多实验室都有理论突破，但最终都未能撼动现有的产业格局。 最核心的原因就是半导体是一个高度藕合的长链条产业，单一环节的创新，如果没有设计工具、制造工艺、封装测试的全链配合， 就没有办法变成可量产的产品。一家公司可以提出一种新的芯片架构，但如果 e d a 工具不只是高效实现，经原厂没有专门的工艺调优封装技术无法匹配其互联和散热的要求，那么这个架构就只能停留在论文或者原型阶段。但是华为不光是有理论，而且是真的给出了技术方案。掏定律落地的核心技术体系 便是逻辑折叠。在这个基础之上，华为构建了贯穿器件、电路、芯片、系统四个层级的协调优化架构。华为二零二六年秋季即将面世的麒麟芯片将率先采用逻辑折叠技术。华为已经公开表示，预计到二零三一年，基于掏定律的高端芯片 晶体管密度将达到一点四纳米制成的同等水平，而台积电等晶圆工厂的目标也是在二零三零年左右实现一纳米芯片的量产。也就是说，在性能发展中，两条技术路线的进度是对齐了的。 也就是说，华为提出了新定律，并且给出了一套新的技术方案。我们的芯片设计工具 e d a 可以 专门根据这套技术方案进行优化。我们的芯片制造设备、厂商、生产工艺都可以进行优化。而且先进的封装技术储备充足，二点五 d 和三 d 封装芯片堆叠归中介层等能力 可以支撑把多颗功能芯片高密度集成，用系统级封装实现，等同于单片三纳米的性能表现。这种从设计、制造到封装的完整链条，可以在同一个目标下同步迭代，快速闭环，把理论上的定律变成生产线上的良率和出货。而且对于这些厂商来说，跟着华为的新定律走是真的能赚到钱呢。你想想， 我们的人工智能、机器人等前沿科技都需要高制成的 ai 芯片，这些我们买得到吗？现在我们七纳米的 ai 芯片功能就可以直接对标国外三纳米的了，关键是制造七纳米芯片的成本可能也只有三纳米的一半不到，低成本、高性能，你们的产品怎么和我们 pk？ 这将直接改写全球的采购逻辑，下游的服务器厂商、智能汽车企业、机器人产业没有理由拒绝这种高性价比的产品。市场一旦打开， 芯片设计企业获得可观的订单和利润，净原厂可以保持高产能和利用率，并贪薄研发成本，封测企业因为高密度封装需求的提升而增加技术溢价。 e、 d、 a， 厂商有持续的收入来迭代工具设备厂商看到清晰的需求牵引去攻克下一阶段的设备，整个链条上的参与者在商业上都是赢家， 这就形成了自驱的正向循环，让韬定律可以不断自我完善。更关键的是，中国是一个有着十四亿人口的庞大市场，美国已经限制了我们获取高性能的 ai 芯片，这就让国内的企业不得不去支持华为的韬定律落地美国对华半导体管制的着利点全都掐在先进制程这个命门，从限制 e u v 到禁止先进芯片代工，都是围绕着公益节点设墙。 一旦性能增长的驱动力从制程微缩转向架构的创新和系统优化，这堵墙就变成了马其诺防线，再也起不到限制中国算力发展的作用，美国对中国芯片产业的制裁就会彻底失败。而且中国拥有了和英伟达一样高性能的 ai 芯片，你觉得美国的 ai 产业还有机会吗？那么到时候受到影响了，可 就不只是半导体产业了。过去全球半导体的底层逻辑、设计范式、制造规范，几乎全部都由西方的企业和机构来定义，中国企业更多是在既定的框架内进行应用开发和工艺追赶。但韬定力不只是一项产品技术，它的背后需要一整套新的设计方法学、 新的一对一算法模型、新的工艺制成模型、新的工艺控制模型和新的封测接口标准。围绕着这条定律，华为必然会和国内产业链一起，构建一套从设计到量产的完整技术体系，并逐步形成事实标准。这是一次全球半导体产业的重新洗牌，华为在被美国制裁了七年之后，终于要开始绝地反击了。

套定律火了，不但有希腊字母，还被叫做定律，还是华为出的，还和 ai 半导体芯片有关，这简直就是科普的重灾区啊。 但是我也不是专业人士，所以我认真观看了套定律的发布会，阅读了预发布在 china xiv 上的论文，同时呢，又预习了与其相关的芯片制造流程、半导体工艺以及数电摩电中的 rc 电路等相关知识，希望可以用大白话给大家讲明白。 套定律说的详细点叫套缩放定律，其实就是提出了一种新的 scaling log。 在 技术领域，这个 scaling log 可是无处不在，用 在半导体芯片上就是统治多年的。摩尔定律，就是晶体管尺寸越小，芯片性能就越强，用在大模型上，就是参数越多，模型能力越强。那再比如说，用在我们人身上，就可以是学习的时间越多，期末考试的分数越高。 总之呢，就是找到了这么一个定律，它既是历史经验的总结，比如说确实发现学生延长了学习时间，可以提高成绩，同时又是未来发展的理论指导。 之所以各个领域的 skill level 如此受欢迎，正是因为它简单粗暴。比如说让学生哐哐学就行了，啥也不用管，成绩自然就提高了。但是凡事都有个度， 比如说让学生天天不睡觉去学习，那成绩肯定是不降反升了。那在芯片领域也是如此，摩尔定律已经失效了，尤其是进入七纳米之后，在几何层面的记忆索小的红利已经消失了。要说明白这个事，还得从芯片上最小的结构开始说起。晶体管。 晶体管可以简单理解为一个开关，断开表示零，联通表示一，当然实际的芯片逻辑就是由一个个的小晶体管构成的。 过去的几十年里，半导体产业一直以纳米作为衡量技术进步的单位，大约每隔十八个月，晶体管尺寸缩小，频率上升，单位逻辑门的成本下降，非常舒服。 但是呢，当晶体管尺寸缩小到一定程度时就不行了，会出现一些微观层面才会遇到的问题，比如说漏电，可以理解为断开的开关仍然会有电流经过，所以后来人们在微观结构上开始做手脚，出现了 finfied 等技术的改良。 但是这个时候半导体工艺有多少多少纳米这个词已经不像之前那么单纯了，之前就是单纯的指晶体管中的三极长度，但是现在长度没法再缩小了，但是呢，通过结构上的改造，仍然能提升芯片的性能，那这该怎么起线呢？ 聪明和狡猾的人类发明了等效尺寸这个概念，比如说我晶体管的工艺仍然是二十纳米，但是我通过结构上的一些改造，它的性能提升到了理论上三纳米的水平，那我就说自己是三纳米。 这个问题导致了各个厂商的标准不一样，理论上就是说我自己想等效多少纳米，那就是多少纳米，反正你也不知道我是咋算的。 同时呢，也导致了我们这些科普博主非常头疼，每次解释这个问题的时候，都是要资料没资料，要图片没图片，死活也说不清楚。那这样一个既失去了对比意义，又增加了咱老百姓理解成本的历史遭迫，为啥不放弃呢？所以华为的这次的第一个目标就是提出一个新的衡量指标，炮 及时间维度上的缩放，代替传统晶体管尺寸的这个衡量指标。那为什么起了这么一个奇怪的名字呢？套输入法我都不知道怎么打出来。那这就不得不提到电路中的 r c 电路， r 就是 电阻， c 就是 电容，连起来就是个 r c 电路了。芯片上呢，到处可以抽象为这种 r c 电路， 我们可以把电容想象成一个水桶，只不过里面装的是水，而不是电盒。电阻就是水管，有入水管和出水管，当水桶被装满水时，对应的数字是一。反之，如果把水放干净了，对应数字是零， 那么这个从零变化到一，或者从一变化到零的时间就是一个非常关键的信号时延。那这个时延和什么有关呢？第一，桶的大小。第二，水管的流速， 这个桶越小，同时呢，这个水管越短越粗，装满这个水的速度就会越快，对应到电路中就是一个电容的充放电速度更快，那对应到数字中就是零，变化到一的时间更快。 这个 r 和 c 都是物体固有的属性，所以说它们的乘积也是个常数值，我们给他定义为时间常数套，那你可以算一下电阻乘以电容的量缸也确实是秒。 这个数字越小，电路中的信号的时延就越小。而我们在芯片上折腾来折腾去，最终的目标其实就是降低这个时延， 缩小晶体管尺寸，仅仅是为了实现这一目标的其中一个手段而已。比如说华为这次提出了一个逻辑折叠的技术，究竟怎么实现呢？我肯定是不懂的， 我的理解大概就是之前的思路呢，是在二维平面上缩短距离，缩小尺寸来让信号传的快一点，而逻辑折叠是在垂直方向上通过键合技术连接，进而缩短距离，加快时间，有点像虫洞一样。 所以说，纵观几年的技术演进，早就不是以缩小筋骨尺寸为目标了，而是降低食言。所以我们自然需要一个更大的 scope 来指导我们前进，这就是华为的套定律。那有人就会说了，这不是大家已经都在这么做了吗？华为不就是总结一下而已吗？ 那这我就要批评一下你了，就算是这个角度，那凭啥就不能是咱国家总结呢？马斯克提出了一个第一性原理就行，咱们提一下就不行了。 虽然套这个名字来自 rc 电路的时间长数，但华为论文中的这个食言定义更为广泛。具体呢，分为晶体管层、电路层、芯片层、系统层的时间延迟，每层都有不同的解法。 所以说原文中也说了，套之所以能够成为一个有效的核心指标，而不是对基友的指标的重新命名，是因为它在整个堆栈中具有一致性，频率、延迟、待宽和吞吐在各自层上都受套支配。 公益技术人员、电路设置人员和系统架构师可以围绕同一个量并用相同的单位展开讨论。炮式实践，端到端全站协调优化的共同语言，过去那种各层独立优化、持续作为残差的时代已经结束了。 呃，最后说一下我的个人观点，第一，为什么是华为提出这一定律呢？其实我觉得就是争夺话语权嘛。 首先，芯片制成已经到了瓶颈，但是美国依然能够享受到先进工艺带来的红利，所以呢，提出了新的指标的动力就没有这么强。但是呢，华为却不一样，二零二零年之后，我们知道先进工艺就受限了，简单说就是不能使用 euv 光刻机， 小尺寸的晶体管造不出来，那如果仍然用之前的以晶体管尺寸为衡量先进技术的指标，显然是对我们不利的。在结合这六年，华为确实是从其他维度找到了突破摩尔定律的方法，所以呢，进行了一场话语权的争夺，重新定义了先进之城的衡量指标， 这个我觉得既合理也是好事。第二，这个定律我觉得其实和摩尔定律有个本质的不同，就是摩尔定律是可以直接指导半导体产业的发展方向的，就是缩小晶体管的尺寸嘛。但是华为这个套定律更像是一个目标，我暂时还没有发现它可以直接指导怎么造芯片这个路线。 当然还有一个目标就是可以提升行业的信心嘛，就是说告诉大家摩尔定律依然存在，只不过是换了个 scope 更大的描述而已。 那这就要看今年秋季发布的麒麟芯片是否有他的论文和发布会说的那么好了。我在视频中没有说，也是因为这只是单方面的一个数据暴露，而不是公开的测评结果，那我们就拭目以待吧。 第三，很多自媒体呢，又开始老样子，要么就吹上天，要么就说的没意义。其实我觉得还是那个更古不变的道理，就是太阳底下没新鲜事，现在已经不可能有什么惊世骇俗的技术突破了，更何况只是一个技术定义和展望而已。 但同时呢，我觉得这件事是有意义的，即便是争夺话语权这一个目的，我觉得也是有意义的。我们能接受别人用等效尺寸这种欺骗性的描述来宣传自己的芯片，那为什么就不能接受咱们提出个新思路来打破这个话语权的垄断呢？好了，本期视频就到这里，我们下期再见。拜拜。

如果你是今晚才开始学习先进分装，不用学了，已经来不及了，因为今天的考试早在四个月前甚至半年前我们就已经给你开卷了。所以当大家今天晚上在研究掏的时候，有可能主力已经在研究怎么逃了，这早就拿好先手的资金， 随时能给你砸成套。别忘了你们这个周末是怎么过来的。先学习了 mlcc 全球涨价，又学习了玻璃基板光互联技术，还学习了碳化硅行业反转。结果今天呢？因为现在的短视频，这是搞流量的地方，并不是真的来传播知识或者是教你投资的地方。搞流量要怎么搞？ 三大要素，断章取义，搞对立。所以你看到的新闻和视频，有的只是给你讲了上半句最吸引眼球的地方，但是却没有人告诉你下半句事实的真相，或者有可能这些作者也并不掌握全貌，也只是在给你传播情绪而已，并不是真正的在解读新闻。 比如说，没人告诉你我们中国大陆和日企以及中国台企的 m、 l、 c c 不是 同一个东西，只有日企、台企这些高端的料号才是供不应求、持续涨价收益 ai。 也没人告诉你玻璃基板是二九年才量产应用， 而我们国内的主流厂商走在最前沿的也才刚刚完成了送样，还要经过无数轮的改进。 也没人告诉你碳化硅行业到底是从哪个应用领域率先实现反转，这个反转对行业的整体供需过剩的格局有什么样的积极影响， 以及国内的厂商是否集中应用在这个反转的领域里。所以，如果你只看着标题，跟着情绪去在周末发酵之后盲目的追高，那么这种吃饭行情毫无疑问您就是饭。所以当今天华为的掏技术全网刷屏的时候， 很多自媒体又吹成了拳打台机电，脚踢阿斯曼，那么我觉得我该出现了事实的来给大家泼一盆冷水，因为我们对先进制程、 先进封装、厚道测试都是在全网无人问津时去做了底部前瞻的研究，所以我现在在人声鼎沸的时候，有资格可以不被说成踏空来给大家指出一些事实真相。华为的掏定律核心是用系统性的工程思维来解决性能提升的问题，而不依赖 三一的先进制成叠带，这里面覆盖了从器械到电路到芯片到模组到电路板到机架到超节点到数据中心的全层级。 那么海外的芯片是怎么发展的？是通过持续叠带先进制成，从七纳米到四纳米，再到三纳米，再到现在的一点几纳米，提升单颗芯片的晶体管密度，配合先进封装来实现算力宽带的提升，进而支撑大模型叠带，形成先进制成、先进封装大模型的正向循环。但是国内呢？ 没有办法完整的复制这条路线，因为我们现在缺乏 e u v 光刻机，无法通过持续微缩先进制成来追赶海外企业， 所以就需要通过多路径来并行突破算力和性能瓶颈。那么具体是怎么做的？走小芯片加先进分装的路径，把大芯片拆分成小芯片进行拼接，牺牲部分的性能来换取良率的提升，成本的下降。就好比这张十二寸的金元上面已经有了这么多的芯片，但是芯片还很大， 芯片做的越大，对工艺的要求越高，但量率却越低，那么怎么办？我们把它做成这样更小的芯片， 然后通过先进封装的技术来实现大芯片的等效性能。那么当海外的制程已经发展到一到二纳米的级别时， 其实已经接近了原子尺寸的物理瓶颈，而且三纳米、二纳米的制成下，单个晶体管的成本不降反升，二纳米制成芯片的流片费用已经高达大几亿到十几亿美金的级别，远高于十四纳米时期的几千万美金， 行业普遍面临了摩尔定律失效的风险，那么这时候华为考虑到目前我们缺乏低 uv 的 瓶颈短板和自身的发展需求，那么就跳出了传统的摩尔定律路径来探索芯片升级的新方向。我们国内目前能用低 uv 的 光刻机配合多重曝光的技术 实现等效五纳米，但是目前已经达到了一个相对的技术极限，没有办法像苹果一样去推进到一点八纳米的工艺。而且目前我们双方的晶体管密度的差距已经达到了一到两倍，也就是要做到相同的性能，我们要做到人家两到三倍的面积才 能实现。但是现在手机芯片面积的上限大概是一百三十平方毫米，华为二零二五年发布的七零九零三零已经达到了这个上限，没有办法进一步的通过做大面积来提升晶体管的数量，那么如果不进行技术升级，将会导致后续的产品性能停滞，所以华为选择了用三 d i c 堆叠的技术 来形成技术的突破。我们不再追求平面制成的微缩和面积扩大，而是通过纵向的堆叠来带来晶体管的密度提升，相当于在固定面积的住宅上多盖几层楼。 将原本长距离的水平信号传输改为短距离的垂直传输，大幅缩短了信号的路径延迟，从而提升了芯片的整体性能。当然其中需要诸多的核心技术做支撑，比如其中需要的高精度堆叠和键合能力，对芯片的平整度、堆叠精度、键合工艺都有较高的要求。 今年华为就会推出搭载三 d i c 技术的九零四零芯片，相较于九零三零芯片同比提升了百分之五十的晶体管密度，带来了综合能效提升百分之四十一，主频涨幅百分之十三，所以这是对芯片性能非常大幅的提升， 也为后面华为相关产品的销量超预期埋下伏笔。那么这一次技术迭代带来的密度提升幅度，按照传统的摩尔定律路径是需要三年的几何微缩和一次完整的制成工艺换代才能够实现的。而且在这篇涛定律的论文里面也讲到了，从二九年开始， 升腾系列的算力芯片也将全面应用该技术方案，目前还是优先用在手机这种小芯片上面，难度更低一些。那么涛定律为什么 在今天发布之后，整个半导体板块迎来了高潮？因为打破了行业对先进制程的单一路径依赖，为国内的半导体产业提供了性能追赶的新路径。原本海外先进制程芯片制造的 七年以上的差距有望被缩短到二到三年，所以对国内的半导体产业有重大的积极影响。当然这个影响更多是中长期的， 大家不要一看到要三一年晶体管密度达到一点四纳米制成的同等水平，就去各处吹，就去做捧杀。你要想到五年后这些竞争对手们能做到什么样的水平，那么根据公开的资料显示，台积电那时候有可能已经能做到零点八纳米以下， 毕竟人家不会站在原地等我们，而且人家在前道的先进制程这一块有更好的 e u v 来支持。而且大家也不要被那些标题党所误导，觉得我们通过先进分装就完全不需要先进制程，就好比于你把两个只能考五十分的差生安排成同桌一块待上三年，他也考不出一百分来。 虽然接下来五年我们通过掏定律能够实现晶体管密度的持续提升，但背后除了三 d 堆叠这样的先进分装技术之外，仍然需要我们光刻机等先进制成技术的持续突破来 来作为支撑。我们起码得通过手上的设备能做出最好的五纳米制成，再通过三 d 堆叠去实现等效的三纳米甚至二纳米。先进制成的卡脖子短板仍然是重中之重。说什么不需要光刻机的是毫无常识。那么讲到大家最关心的掏定律到底对应什么方向，其实仍然是咱们视频里面老生常谈 好早就给出的答案。金源制造环节，在掏定律的技术路线下，成熟制成叠加架构优化的方案，生产出更高性能的芯片，可以充分发挥出国内金源厂的产的优势，承接国产大芯片的代工需求。 先进分装环节，三 d 分 装键合能力仍然是实现芯片堆叠的核心基础，是掏定律落地的关键支撑。那么主要立好的是两个方向，一是有先进分装产物的正在升级产物的分测场，另一方面就是设备公司 相关的剑合设备、减薄设备、电镀设备受应于掏定律技术的应用，带来需求增长。而且由于掏定律不追求极致的限宽，但对多层级优化提出了更高的要求，你要做成更小的芯片来进行拼接，那么原本就需要多重曝光，这回需要做更多的小芯片，那么这就带动了刻蚀薄膜层积抛光显影量检测设备的 需求持续增长，那么上游的零部件和配套的材料耗材这都是一条龙的。那么最近我们没有发新视频的原因是什么？因为就是想让大家认真的去回顾老视频，我们前瞻挖掘的方向正在持续的加强兑现，答案早都给你写好了， 视频就放在那两个账号，多条视频从去年开始一直讲到现在，我们每条视频制作的成本至少要花七八个小时的时间，我们的视频不是张口就来的，更不是对着新闻念一遍就完事了，而是要确定选题， 要调研交流，要寻找有基本面的预期差，还要结合我们机构对市场的理解和经验，制作大量的 ppt 进行图文解说。所以每条视频都是 七八个小时，整个团队的熬夜输出，甚至是通宵工作，这种高强度的劳动是扛不住每天输出的，而且更何况我们现在是用爱发电，是让大家免费白嫖的。看完我们这么多期对先进智城破产的机会解读，你就会明白， 原来不是先进智城扩展一倍就是简单的设备需求增加一倍，材料增加一倍，大错特错，因为每多一次的曝光，就会带来更多倍数级别的薄膜层基课时工艺，那么所带来的设备价值量的提升和耗材用量的提升，这都是具备通胀逻辑的。 那么为什么今天我们不给大家去讲新机会呢？因为这些在半年前我们就开始持续跟踪强调的方向。在今天大家看到的新发布会上， 虽然有新技术，但却是同一个逻辑。半年前无人问津的底部的时候，我们那时候天天给大家拍视频说隔三差五的跟踪强调，但是现在历史新高的时候， 在同样逻辑的基础上多出了新催化，我们只是给大家去跟踪，而不是提示新方向。因为在今天的事件出现之前，本身我们就经历了长新业绩超预期，长存上市进度更新，还有上周的国产静默式光刻机交付节奏超预期， 以及中兴关于三纳米的传闻。那么这么多连续发生的密集利好催化，把我们半年前就在持续跟踪关注的方向都达到了历史新高的时候 这个位置。出于责任心，我不能向别人为了流量去给大家再去讲什么新的机会了，毕竟从投资的角度上来讲，开了今晚这么多场机构会议，我们在凌晨给大家拍视频，从专家那里了解下来，这并不是什么新技术的突然突破，而是华为把现有的技术重新进行了整合。 这些你今天才听到的技术突破，其实是华为无数的工程师和行业内主流的公司在配合上层的统一协调，已经在推进的系统级工程，行业内早有方向，只是二级市场容易当成新闻而已。而且大家还要想到我们能用先进分装技术， 海外能不能用，而且我们现在的先进分装和堆叠技术都还是别人两年前的，所以先进分装确实是我们更好追赶或者赶上的一个环节，但这也是全球半导体行 业都正在努力的方向，并非我们独有，而且他们也不会原地等待，这一点大家需要实事求是的去看。靠定律本身是非常好的技术，是结合目前行业系统级技术的一个参数，再加上一些新的宣传是没毛病的。但是我在今天被刷屏的段子作文，甚至是一些 视频里出现的一些极端观点，盲目观点是失真的不对的，人家掏定律正常给行业一个新定义，非要被一些自媒体给他吹上天，而且是在机构已经持续跟踪调研了半年甚至一年之久的这些行业创出了新高时的位置 去大吹特吹。所以今天我出来拍视频，来给大家提示一些非理性的风险，这跟华为无关，这跟掏定律无关，更和爱国情怀无关， 而是和职业道德和投资常识相关。所以今天我们出来解读这件事，不是给大家去提示什么新机会，而是给大家讲清楚。产业趋势仍然浩浩荡荡，但是在市场预期催化持续发酵之下，要注意好节奏，不要在万众瞩目的新高位置 才想起来，去学习，去价值投资，而是要牢记我们一直在强调的机构操作口诀，第一位，多看逻辑变化， 高位多看趋势量价。那么毫无疑问，现在都是历史新高的位置，那么跟踪趋势，观察趋势，享受趋势，并且做好趋势放缓或者是将来拐头向下的准备，而不是浮盈加仓一把亏光。毕竟现在半导体已经热到什么程度， 红吸全市场的流动性，今天光芯片板块就成交了一点五万亿，接近全市场的一半了。一个板块吸纳全市场一半的流动性，这是历史上 无论哪轮牛市都没出现过的行情。更夸张的是，市场前三百只股票竟能占到全部成交额的三分之二，也就是说两市五千多只股票，前三百只就拿了百分之七十的资金走。 所以这马太效应不是一般的强烈。但是现在的行情越恐高，越错过，越抱团越赚钱。所以这样的极端抱团的行情注定是不能持续的，这种超高的拥挤度，也面临着在主线内部再轮动再分化的调整压力。 还有上周晚上七只半导体热门股集体公告减持套现一百二十七亿，创下本轮牛市历史之最。 而且大家看到减持公告之前，往往还需要一到两个月进行减持申请和交易所审批的，也就是说一两个月前的位置，有的高管和股东已经想卖公司，只是一不小心情绪发酵力好，催化之下又又又又创出新高了而已。 还有长兴已过会，接下来的六月下旬和七月初也将正式上市，到时候会不会有板块内部的抽血？更何况上周四 传出那么低级的小作文，都引发了市场的大跳水，本身也反映了市场当前阶段情绪的不稳定性和部分的脆弱性。那么后续假如出现一些和 ai 底层逻辑真实相关的真理空， 那么市场的反应可能会更大。我只是在投资上给大家泼点冷水，让大家保持这个位置，这个情绪，这个极端市场状况下的冷静和理智。但是我也想给那些嗨 那有啥的人郑重的说一句，曲线救国绝对是值得认可的。我们总是容易高估短期的变化，但又低估了长期的影响，华为联合金源代工厂、设备厂商、 e d a 设计厂商在如此高压封锁的状态下做出了突破，这绝对是对国产自主可控的一次重要贡献。而且你看到的还只是能公开介绍，那么我们正在研发和储备的，那就是为了最好的国产和再也不怕围追堵截 别的最后一块短板，而且这块短板 e u v 的 物理极限总有用尽的时候，那么一旦我们这块追赶上，再配合这十年我们的国产配合程度，那就是全方位的突破，甚至是赶超。所以不要把这么多无数科学家、技术人员、产业工人 辛勤的努力，换来我们能和美国去较量的结果嗤之以鼻，不屑一顾。那我想问问这样的键盘侠，您做出了什么样的贡献？但是回到市场上，为什么很多牛市对散户来说只是赚过而不是赚到？就是因为机构和大股 东手中的成本是越长越低的，因为他们是因为相信所以看见，而因为看见所以相信的散户，他们手中的成本是越长越高的。牛市会奖励讲故事的公司，但是会惩罚完全信故事的人， 所以接下来行情可能会越来越难，难就难在不幸，故事可能会短期踏空，全性故事又可能会长期站岗，晚性故事又可能会赶上机构出货，甚至是监管降温。所以你只能早信和半信。在低位发生逻辑变化的时候， 不要去纠结它当前的基本面够不够好，在高位股价开始加速之后，不要再迷恋那些已反应过的逻辑还存不存在。 所以在趋势拐头之后，能取出来能花掉的，那才是真正的利润。毕竟在雄市里面，我们要用公司的业绩 盈利去做安全垫，因为雄市重置。而在牛市里面，我们要用蓄势和估值去争取超额收益。因为牛市重视，所以当下既然我们是科技蓄势的 ai 主线，那我们追求的是模糊的正确，而不是精准的错误。模糊的正确是什么？ 机构思考的是牛市因何而来，做出抓住主线这个战略决定。至于剩下的结构性方向和操作选择，都是战术的层面，而战略上的正确，可以运平战术上的失误。回头看看，咱们这半年就是最好的答案。但精准的错误是什么？散户思考的因为是牛市，所以都会涨，然后去找个什么绝对的地位 过什么不忍耐百分之五十的微调就会错过当前百分之五的暴涨，散户还停留在之前别人说过的，或者是自己经历过的牛市氛围和节奏。他以为的轮动是什么？科技轮完轮周期轮完轮红利红利轮完轮医药医药轮完轮消费结果。实际上机构主导的这轮 ai 主线行情的轮动是什么？ cpu 轮完轮存储存储轮完轮 cpo cpo 轮完轮 cpu cpu 轮完轮光刻机光刻机轮完轮掏坑算力掏坑算力轮完轮先进智齿。所以就像咱们上条视频里说的，不要在不断起飞的机场里去等一艘迟迟不来到的船。 今年的国产算力就是去年的海外算力，如果你去年错过了一中天，那么相信今年早早就关注我的同学在国产算力上应该已经弥补了自己的遗憾。正好给你们讲个段子，老师在教室问学生们，你们用什么可以填满整个教室？第一个学生找来稻草只铺满了地板，老师摇了摇头。 第二个学生找来蜡烛，点燃之后屋子里充满了光，老师还是摇了头，因为影子没有被照到。第三个学生拿出满舱 ai 龙头的账户，焦虑顿时溢满了教室，甚至充满了整个学校。我希望我的粉丝都是第三种，当然最不希望他成为第四种学生， 因为第四种学生拿出满是白酒的账户，欢乐的笑声顿时充满了整个学校。记住，我们要在通胀的地方投资，要在通缩的地方消费，大家不要搞反。

华为的韬定律到底是智商税还是黑科技？如果是科技，那么和传统的芯片比起来，他的真正的创新点又在哪里呢？网上有太多视频讲这个话题，但是能把这个事情讲清楚，让大家能够听明白的，老虎没有发现。 要想知道韬定律背后的黑科技，我们就不得不谈这几年华为公司所面临的处境。从二零一九年开始，美国便将华为公司纳入了实体清单，对包含美国技术的先进芯片对华为进行出口管制， 这直接导致他没有办法利用世界上最先进的半导体制成来生产制造他的芯片。 从二零二三年开始，荷兰政府将二十八纳米的光刻机也列入到限制清单。在那几年，华为公司所面临的困局是，他具备高端芯片的设计能力，但是他没有办法去制造，没有办法去量产， 因为先进的制成人家不给他用，他能够利用的只有国内的，比如说中兴国际。二十八纳米的工艺如果说想突破，就必须利用现有的资源来弹出一条高性能芯片的路子。 在这样的一个大背景下，华为公司第一个想到的尝试办法是如何去利用现有的二十八纳米的光刻机去生产和制造出精度更高，性能更好的芯片。 为什么二十八纳米的光刻机他制作不出五纳米的芯片呢？这是因为二十八纳米的光刻机他的分辨率比较低，如果说让他绘制五纳米线条的时候，线条的边缘会模糊不清，整个的这个产品的量率会非常之低，完全没办法生产吗？ 华为公司想到的就是利用多重曝光技术来提升他的精度。所谓的多重曝光，类似于我们天文拍照里面的多个照片相叠加 有用的光信号，他们的信息量是叠加的，而照射信号由于他们是随机的， 所以啊，每叠加一次，理论上讲，有用的信号它可以增加到原来的二倍，而噪声信号它只能增加到原来的根号二倍，相当于整个系统的新造比提升了三个 db。 而华为公司采用的多重曝光技术就是采用了多次的叠加，使得这个系统的新造比要比原始的新造比提升很多。 当然了，多重曝光会导致整个产品的量率下降，但是很显然，华为的工程师通过和中兴国际等等厂商合作，已经在很大的程度上攻克和解决了这个量率的问题。 实际上和华为公司类似的思路，在老虎的产品设计里面也是可以看到的。比如说老虎的这台 rebo x 的 解码器， 我们抛开它的再生电源不谈，我们看它的解码部分，我们会发现在它的解码部分我们采用了四颗解码芯片。为什么采用四颗解码芯片呢？因为每一颗解码芯片它都有自己的信噪比， 当我们把这四颗解码芯片的输出直接叠加的时候，有用的信号直接加倍，而噪声只能够增加了原来的灯泡二倍，所以啊，整体系统的新噪比会增加三个 db， 四个芯片就可以增加六个 db 的 新噪比。 这种设计就使得我们的移动版的芯片能够达到甚至超过旗舰版芯片的音质，顶级的性能，入门级的价格， 但是这还远远不够，因为毕竟二十八纳米和现在最先进的芯片制造工艺之间还是有代差的， 为了进一步的弥补这个代差，华为公司推出了堆叠工艺。所谓的堆叠，我们可以理解为在一个芯片里面，我们可以把各种功能的电路在空间上把它们叠起来， 空间上堆叠出来之后一个很长的走线，现在只需要一个类似于过孔的东西就可以把他们连通了，所以啊，整个信号的传递路径是大大的缩短了， 由此就会带来一个性能的大的提升。堆叠本身他并不是一个先进的思路，很多人可能都会想到这一点，但是现在业界他面临的问题是什么呢？当你把很多芯片堆叠在一起之后，芯片的发热这个问题是没有办法得到解决的。 比如说大型的芯片内部发热量最大的是属于逻辑电路部分，如果说我们要把两层逻辑电路部分堆叠在一起，那么势必他的散热条件就会变差，一旦散热条件变差，芯片在工作的时候就会由于温升过高而失效。 华为公司能把多层逻辑电路叠在一起，那么它一定是解决了散热问题。目前我们已知的散热最好的物质，第一，单层石墨烯，它是目前已知物体中热传的系数最高的，但是它也是导电的。 目前已知的物体中散热系数第二高的是金刚石，在导热系数非常高的同时，它也是绝缘的。 接下来就是一些金属类的物体了，华为公司在解决这个散热问题的时候，他用到了金刚石的衬底，通过金刚石将逻辑芯片所散发的热量高效的传导到芯片的外部， 从而解决了多重逻辑芯片堆叠时的散热问题。这是老虎的一款口碑非常好的功放，里面所用到的前机板，大家可以看到它也是三层堆叠设计，它等效为一个两级稳压的高性能稳压电源和一个双运放前机板。 我们可以看到通过堆叠确实是可以大大的缩小体积，并且信号的传递路径也会大大的缩短，从而极大程度的提升整体电路的性能。 值得指出的是，华为公司的多重曝光堆叠加散热设计，他已经不是概念了，而是实实在在的已经实现已经量产的技术，将这样的一些技术利用到芯片的设计和制造中，并且腐植于华为的强大的系统设计能力， 在他们的共同作用之下，我们就可以利用现有的设备和资源，制造出世界先进水平的高端芯片。 老虎也要向华为公司学习，在自己的产品设计中更多的植入类似于多芯片并列，类似于堆叠设计这样的先进的设计理念， 用平价器材的价格打造出具有嗨摁的器材效果的音响设备。今天的视频就分享到这里，喜欢老虎的朋友一定记得关注老虎，咱们下期再见，拜拜！

华为提出了个韬定力，说二零三一年，芯片晶体管密度有望达到一点四纳米制成同等水平。这到底是遥遥领先式的吹牛，还是中国芯片真的别出大招了？先说结论啊，韬定力并不是说华为已经掌握了一点四纳米芯片， 它更像是华为在先进制程授权之后，拿出了一套改打系统战的芯片突围路线，有技术含量，但是并不是神迹。有重膜包装，但并不是纯营销，最终成色还需要看产品。那怎么理解呢？我打一个比方吧，假设一座城市要提高交通效率， 传统的摩尔定律的思路就是把车越造越小，把路越修越密，越修越多。对应到芯片里呢，就是把晶体管越做越小，同样的面积里塞进更多的晶体管。可问题是，现在你造不出那么小的车了，也没有那么先进的工具了，车只能造到这个尺寸了。那怎么办呢？ 二零零一年，斯坦福大学的几位学者就提出了一个三维集成电路的思路。既然皮面上的路越来越难修了，那就像立体空间，要效率，放到城市里，就不能只盯着车的大小了，而是重构整个交通系统， 修高架桥，进隧道啊，优化红绿灯，把原本需要绕成一圈才能办完的事，尽量压缩到同一个街区内完成。华为今天讲的跳奥定律，核心就是这个逻辑， 通过器械、线路、芯片、系统四个层级面的协调优化，让数据少绕弯路，信号稍等，待互联更短，调度更快。虽然个体晶体管没有你那么小，但整个系统完成任务的时间也就是跳变短了。但注意啊，摩尔定律和系统优化并不是对立的，最理想状态当然是车越来越小，交通也越来越聪明， 先进制程依然是芯片竞争的主战场，系统优化不是替代，而是放大器。所以扎心的真相是，套定律并不是颠覆宇宙的物理学基本定律，它本质上是一套在极端压力下被华为系统化、工程化、产品化的高阶方法论。如果华为能够自由的使用最先进的制造设备和代工能力， 当然会继续追求先进制程，因为先进制程是依然绕不开的绝对优势。所谓的二零二六年秋季麒麟芯片采用逻辑折叠提升密度，二零三年达到等效一点四纳米制成，背后不是魔法，而是复杂的结构设计、封装、互联，还有系统及优化硬拼出来的等效效果。 追真实性能、功耗、散热和成本到底怎么样，还得等产品验证。看到这里，可能有人觉得我在黑化位恰恰相反。真正尊重中国芯片，就不能用一句遥遥领先糊弄所有的现实困难。 盲目追捧解决不了任何问题，面对差距才是解决问题的第一步。中国芯片现在最难的是什么？是别人把最先进的制造设备给卡住了，你就不能永远在别人定义的赛道上硬追？华为的这套思路，本质上是把竞争从单纯的比拼谁的光科技更先进， 扩展到了谁的系统工程更强，谁的架构更高效，谁能把有限的制程的潜力榨到极致，这很聪明，也很现实。但这不只是华为一家带走，苹果早就验证过全栈优化带来的巨大优势，从 二零一零年 a 四芯片的迭层封装，再到二零二零年 me 芯片的统一内存，再到二零二二年的 me ultra 用的 ultra fusion， 把两颗芯片连成一个整体， 苹果靠的也不只是质成，而是芯片、内存、封装、系统和生态的整体效率。区别在于，苹果是在先进制程、可用、供电顺畅的环境下做全站优化。华为是在先进制程受限情况下，被迫把系统工程压榨到极致。所以，华为真正值得尊重的地方，不是发明了一个别人看不懂的物理星定律， 是在被卡住的情况下没有躺平，没有制喊口号，而是把器械、电路、芯片、系统、软件、生态尽可能的拧成了一股绳，硬是在夹缝里找出了一条可以继续追赶的路。这就是韬定力最大的一，他不是让华为一夜之间打穿台阶垫，也不是让国产芯片从此不需要先进制成， 它的真谛价值，是给中国芯片争取了一个宝贵的时间窗口，在制造能力追赶的同时，用先进的系统工程把现有工艺的性能炸出来，把产品做出来，把生态刨下来，把市场稳住。但也必须承认，它不是魔法，先进制成攻克设备、材料、量率、成本这些硬骨头一个都绕不开。 系统优化可以补短板，但不能够彻底代替制造能力。而且降低延迟、优化互联、提升系统效率，不是华为独占的物理法则， 全球芯片巨头都懂，别人不是看不懂，是别人在没有卡脖子的情况下继续升级制造工艺，往往更直接、更确定。最掏定律，真正给华为的不是永久垄断，而是一个时间窗口， 这个窗口能不能够转化成优势，不看口号，看产品，看工号，看性能，看成本，看量率，看出货，跑出来才叫技术跑不出来，再漂亮的定律也只是发布会上的烟花。

首先来看一下这个超定律，它这个核心主张呢，是以这个时间微缩来代替几何微缩，通过呃逻辑折叠这样的技术构建器件、电路、芯片、系统四层级的协调优化体系。 那么首先超定律和大家熟知的这个摩尔定律啊，它的一个本质从这个技术上来讲，主要是这个眼睛泛视的根本转化，就比如像摩尔定律，它是大家都理解的这个尺寸的啊，这个驱动通过缩小心 肌管物理尺寸来实现性能这个提升，所以它的一个这个优化变量啊，是这个心肌管的三级长度，就是几何尺寸， 就缩短这个晶体管的弯曲长度，之后晶体管它的开关速度会提升，单位面积的密度会提升啊，进而这个功耗会下降，所以它是一个单变量驱动这个多收益的这样一个形式。 那么对于抛定力来讲，我们刚有提到它是实验驱动，它是通过这个系统级降低信号传播实验来实现这个性能的提升。 所以呃，从刚才这样解释的这个维度上来看呢，摩尔定律它更多的是这个单点突破的模式聚焦于晶体管，这是的它晶体管长的这个气垫的长度， 然后通过推动晶体管器件的三级长度，然后来来来这样的一个物理极限来驱动产的进步。而掏进去的话，它将这个，呃这个变量啊聚焦于这个时间长处，掏就是或者说也可以称为这个 ic 的 一个延齿，就是电阻和电容的这样一个承接 啊，这 ic 延迟呢，它是半导体物理的一个非常常见的一个现象，其实呃在大家之前此前知道的这个，包括像这个英特尔啊，台积电啊，三星的 先进风浪路线当中啊，同样在这个压缩，其实互联的这个 ic 延迟，所以这个替换的工程意义是影响超的变量远多于我们讲就单一的这个啊物晶体管三极长度的这个几何尺寸， 所以包括像这个啊，互联线的电阻呀，寄生电容呀，啊布线拓扑呀，包括这个甚至包括这个逻辑折叠的乘坐啊，包括这个系统互联协议，所以它从这个单一的油化维度扩展到我刚才讲的这样一个非常多维的这个啊，这个维度 啊，所以超定力它的原创性在代表着将这一个就是之前讲的这个物理物理晶体管三级长度这个物理目标系统转化为一套覆盖从这个器件啊到系统的四层级的这样的方法论， 并且呢是以定律的形式啊公开对外发表。所以呃目前来看，从实践经验上来讲，华为此前也提到啊，目前已经也有三百八十一款这个量产的芯片向未来的工程实践 这里面当中啊，如果从这个设备上来看，或者说它本质上的一个区别啊，就也华为重点强调了一点，就是在于降低了啊对 euv 光刻机的依赖度 啊，摩尔定律其实从这个七纳米起就是在产业界当中啊，理论上来讲，大家都会呃判断上来讲都是高度依赖 euv 光刻机的 啊，就是目前来讲是全球只有阿斯麦可以控制，可以可以做出来，并且本身啊 euv 光刻机从诞生之初开始就是受美国资本的控制，包括这个资本投入啊，且当前啊美国是这个出口管制是对 对我还是禁售的，所以超定律的这个时间微缩的这个路径大幅降低了呃对 e u v 的 这样个依赖， 所以就是逻辑折叠技术，它只要依靠这个成熟的呃，呃，不好意思，刚刚讲错了，就降低对于 e u v 的 依赖， 那么逻辑折叠技术主要依赖这个成熟的啊 duv 光刻工艺和先进的这样一个设计能力，在现有可获得的制成上能实现更先进的啊，智能的，呃先进的一个等效的性能。 所以这掏定律对于国产版的战略意义是在于他将整体的这个竞争坐标系，就从刚才我们讲的这个筋骨山脊长度，这样一个谁的制成更接近全面，切换到谁的系统更优 啊，就是，而且这一切换是非常具有这个执行度的，主要在于两点。第一点就是呃六年三百八十一款量产的芯片，是一个已经在呃 应用当中被证明了的一个一个结果，它不是实验室的这样一个一个一个东西。而且呃已经在今年的这个后面会提到啊，就是在今年的手机当中会率先的进， 进一步的发生这个进一步的这个技术上的一个一个更新。那么其次罗伊折叠所一代的核心技术，包括像这个形体封装呀，包括像 e d a 呀，包括像 电路设计能力啊，这后面可能我的同学会提到啊，就是他有相当一部分是其实中国目前已经有了，或者说啊已经有，已有，已已经有了一部分自研的这样一个能力 啊，所以基于以上的这样一个重大的战略意义啊，我们认为就是呃国产半导体啊，将会迎来这样一个全方位发展的这样个机遇，像 fab， 像这个先进封装，像设备材料，像 eda， 包括向下游的国产双联都会迎来这个重大的发展机遇。 那么我们也是基于此啊，给各位领导梳理一下这个呃以下各个板块的发展机遇。那我这里可能首先汇报一下 啊， fab 和国产算力相关的这样一个情况，然后后面会有我的同事啊，网页汇报一下这个先进风装，包括一些 edi， 然后再由王海汇报一下这个设备材料这样一些情况。然后呃，首先我们先来看一下这个， 呃，就是对于这个 fab 获认可以及国产算力这两个环节啊，那对于 fab 刚才也也重点解释这个他的这样一个呃这样一个含义，那么 fab 的 话，他其实是对于 fab 端是重新定义了我们国产 fab 和海外 fab 的 这样一个竞争的这样一个赛道啊，将这个追赶问题转化为了另辟蹊径的这样一个这样一个方向， 就是在呃传统的摩尔定律或者摩尔定律，基于晶体管三极强度的这个定轴维度下，中国半导体产业的处境。是啊，长期的单维的落后啊，包括像，比如说我们以现在为例啊，就台积电啊，目前量产的是两纳米， 那么华为可获得的啊，或者说目前可使用的芯片啊，约为 国内的啊，这个七纳米工艺。这里面其实这个比如说差的代际上来讲，七到五、五到三，三到二啊，就完整的两个代际以上。 那么呃，包括像现在的这个金源代工的竞争格局中，台一链在先进制程的我们讲就是七纳米级以下，就是现在因为其实十四好多就已经把不把它定定义为这个非常纯粹的先进制程，我们参考这个七纳米级以下的领域，处于绝对垄断的这样个地位， 在二五年的一个市场份额当中基本上占到了百分之六十二啊，包括像你看到人家那个五纳米、三纳米的两粒，基本上都超过了百分之八，呃，五纳米已经超过百分之九十啊，三纳米 一百八十，包括，呃此前那个台一店在发布会当中明确提到就是这个两纳米 n 二已经于去年的 q 四，就二五年的 q 四进入了这个正式的量产，采用这个 gia 的 这个价格 啊，包括到今年年底的话啊，预计的话大概会有将近十四万片的这样一个产能啊，就是整体，然后报价之前英特尔啊，就是也在议会上也明确提到就十八 a 就 等效于一点八纳米的这个，呃，这个 工艺也是计划于今年啊，也是计划于这二五年年底量产。所以对于国内的代工厂，比如说我们去向中心向华东，包括可能后面即将布局先进制程机缘厂的 啊，这个大家都知道的这个像，比如说像金河燕中微啊，就是特地率一定会带来这个重大的发展机遇 啊，就包括像中兴目前已经是量产了最先进的节点啊，基本上是 n 加 n 加三这种啊，然后基于第一位这种曝光实现的，那么通过逻辑折叠的这种 啊，这个这种，这个技术可以在制程上帮助客户实现更下一代的，或者说更接近竞对的先进制程的这样一个性能啊。包括像信就是会率先在 今年的，也不是算设计就是更更进一步的，就是比如说在性能，性能上会有明显提升的，在今年秋季即将面试的这个麒麟二零二六就预计会搭载这个 mate 九零的手机上， 然后包括何总其实也明确提到了这个，这将是性能大增的一个啊，换代的版本是折叠技术的一个呃，算是 大规模的，首次的这样成功的实施。然后麒麟的二零二六就是基于这个自由逻辑设计理念，由单层扩展到双层，然后实现晶体管密度这样一个指标的大幅提升 啊，比如说单带从这个一五五五提升至二三八的百万晶体管每平方毫米啊，等效其实是超越了传统几何几何缩放要三年才能实现这样一个迭代的速度。 但他也提出了一个啊，非常呃，我觉得非常这个呃令人振奋的一个目标啊，就是到二零三一年，基于该定律，高单芯片的晶体管密度达到等效一点四纳米这样一个制成。那么根据公开信息我们能看到台积电其实就是 a 十四，就我们指一点四纳米工艺啊， 大概也是要等，等到呃，二七年年底启动风险量产，然后再通过小批量生产啊，验证稳定性啊、良率等问题，再到大规模生产，基本上也要等到 二八年，二二八年甚至说接近到二九年啊，就是这样一个维度，所以从从这个时间差角上来讲，能看到我们和海外的这个差距在明显缩小，所以对于国产的代工厂来讲，将会受到这个超定率的这样一个呃， 带来的战略价值的这样一个变化，然后及加速缩短和海外在先人上的一个差距，带来重大的发展机遇。我标的其实刚有提到像中兴啊，像华鸿，包括像彦东，包括像金河这样，后面可能也要布局的啊，但这是这个啊， fab 的 这样一个环节。那么其次是这个国产算力 在在 ai 系统上当中啊，硬件效率的提升，其实有时候比模型本身的创营更能决定这这样一个使用的边界。这一逻辑其实同样适用于芯片设计啊，就是当制成路径受阻时， 设计效率的提升可以弥补工艺代替的这样一个部分上的一个差距啊。超频率其实也是在这个轮下是成立的 啊。就是呃，就就刚有提到，就是抛定率他是一套，其实是一道贯穿芯片啊，贯穿器件到电路到芯片到系统，这里面有有强调系统这个全站 携种优化这样的体系，这套体系刚才有提到用在手机上，那么也体现在算力卡算 以及群算力网站的 ai 技术设施上啊，就是比如说除了这个麒麟二零二六以外，那么可能还会面试的，就包括像九五零 d t， 就 因为当前很多的这个啊，算力方面的这个这个这个需求还是能明显看到的，包括 那个之前我们跟那个华为这边这个有聊过，就是能明显感受到，就现在啊，全年九五零 pr 的 这个生产目标，或者说这个今年全年的升值出货 啊，仍然是存在着二三十万的缺口的。那这二三十万的缺口更反映的一个本身的问题就是供给端的间隔受限。 那么在刚才有提到这个算算力在就是这个抛抛定力在这个 five 端的这样一个变化，随着供给端的这个，呃，这个供给端限制的这个上限的这个解除，那么国产算力将会迎来这个受益于这个国产 ai 浪潮下的这样一个啊， 这一个国产片的这个大机会。那包括像这 a s m 片的话，就是像这个安慕希啊、海光，包括生能链啊等等等，包括一些二线的，像木兮啊，这个天硕这样的，都会说于这个供给端产路的限制。但这里面其实，呃也有就是武冈提提到这个 设计效率的提升啊这一块，就是比如说像国内在 ag 这个赛道上啊，就是可以弥补这个通过这个像鑫源这种公司的能力啊，来弥补你这个部分设计公司在前端设计效率不足的这个问题 啊，然后来进步的缩短工艺代差啊，就比如说像鑫源股份这样的公司。所以对于国产商来讲，我觉得这里面核心的一个是啊设计效率提升的这个重要性。 然后其次是这个供给端的这个潜能的问题解除之后，可以进一步解决这个现在的这个供给的一个受限的问题， 那么核心的标的就是 asac， 就是 星源。然后其次就是啊 asm 电端，就是刚才有讲到的像韩五 g 海光包括什么链，包括像这个二线的，听说呀，然后慕希表的等等这样的公司。 对，以上就是呃我们对于这个，呃超定律，对于这个 fab 和国产算力端这样的影响的这样一个具体的这样一个解读。 那么下面就有请我的这个同事啊王烨，然后分享一下关于这个先进工装啊，包括可能也也会讲到一些 eti 这个板块的这样一个发展机遇。哎，叶总在吗？ 啊，好的呃，各位投资者早上好。呃，我这边主要给大家汇报一下，呃，华为掏定律这里面讲到的一些先进封装相关的啊设计理念和方法论。那么华为的这个逻辑 folding 呢？它其实摒弃了平面化的设计理念， 呃，关键路径上面的晶体管是被分布在两个或者更多的垂直堆叠的这个层面当中，那这些层面的话呢，主要就是通过超细间距的混合连接的方式去互连接， 那么为了达到最好的性能呢，需要把这种混合间隔的间距和顶层金属间的这个比例保持在比较低的一个水平。 呃，通常来说的话呢，这个比例是越低越好的，那以目前顶层这个金属间的间距七百二十纳米的情况来看呢，混合间的间距呢，应该要小于两微米，那理想情况下这个最好接近于一， 呃，这样的话呢，在这个间和界面的这个处理成本呢就可以降到最低，那如果要实现这样的间距要求的话呢，同时还要保证这个所需要的建筑水平， 呃需要这个 t s v 技术的各项指标都达到一个非常好的水平，比如说这个呃开口尺寸小于一点五微米啊，间距小于六微米啊等等。 那么此外还要保证整体的一个良品率。呃华为的这个 logic folding 呢，通过智能领域设计，良品率可以达到百分之百左右。 那这一切呢，都需要供应商和这个合作伙伴多年的努力，共同努力才能实现。那么也就意味着呃华为在这个方面呢，其实对于这种呃上游的合作生态是持一个开放态度的。 那么在接下来十年十年里面，呃华为的这个逻辑折叠技术预计将从局部的关键路径折叠发展成这种大规模多层的折叠结构，然后每个封装当中呢，可能会包含三层、四层甚至是更多层的电路结构。 呃这个技术呢，得益于低温混合电和技术的应用，这种技术呢，可以降低各层电路之间的温度的需求，那同时呢，通过 t s b 的 连接方式，从顶层金属调整到呃底层，可以释放出超过百分之三十的这种高层的布线资源。 呃三 d 折叠技术呢，通过将一些这种啊边缘限制的组件转转移到表面上面来解决这种呃面积受限的问题。 那么它的这个电源供电系统呢，主要是通过背侧的这种啊背面供电的方式和集成电压调节剂来实现。呃呃处理器的话呢，也是 啊，通过这种混合封装的技术与逻辑电路去做一个互联。那像这种光学的传输接口的话呢，主要也是通过靠近芯片的一个叫啊 high one 的 这个接口来实现， 呃都是从边缘位置转移到了这种垂直的表面上面，那这样一来的话呢，这些组建的扩展能力就从原来的这种呃 n n 的 级别呈现出一种 n 的 平方的级别的增长趋势，从而与计算的这种二次方的匹配速度呢，呃发展速度相匹配。 呃这个时候的话呢，芯片封装呢，它就不再不再是由处理器和这个电路啊构成的一个外围结构，而是一个垂直集成的整体的结构，那么在这种结构下面，存储布线电源和逻辑电电路都能够实现同步的扩展。 那对于整个技术的应用的话呢，预期是到三零年左右，呃，升腾的九九零可能会首次将这个逻辑折叠的技术应用到人工智能的加速 卡当中，那到那个时候开始的话呢，像这个三 d 的 这些技术将成为推动啊整体发展的一个主要的手段，并且认为这个趋势呢会持续到二零三五年。 那总的来看的话呢，其实华为的这个套定律提出来的封装方案啊，可以简单概括为三 d 对 叠封装，那么三 d 对 叠封装其实最核心的环节就是包括了混合键合以及 t s v 混合键合方面，最核心的就是混合键合设备以及 c m p。 设备的材料。呃， t s p 上方面的话呢，主要就是呃它的核心环节呢，包括了刻石设备，还有像电镀液材料这样一些环节。 那么相关的标的呢，我们是建议关注圣和金威长电科技 s m p t 化学青稞。然后材料方面的话呢，包括电镀液的 ic 股份等等， 那么另外就是多层的三 d 对 叠其实会带来比较严重的散热的问题，因此如何去设计它整体的散热方案也是会哎，也会是一个非常重要的议题。那这个方向的话呢，也建议各位投资者关注， 关于先先进棚洞部分，我就先汇报这些，下面把时间交给我同事王海。 哎哎，好呀，哎，各位同志，大家早上好哦，我是那个电子组王海。那么前面的话我两位同事也汇报了， 就是华为涛定律的一个直接的一个价值增量的环环节啊，包括了像呃 faf 以及千里红装，然后以及那个直接属于那个涛定律的啊，包括包括接下来像呃国产三菱芯片这些，然后接下来的话我呃汇报下这次论文啊，就是核电波汇报那个论文的一个比较核心的一个议题， 呃就是在没有 ev， 呃就是相当于我们中国大陆在没有 ev 光刻机的一个前提下，我们是如何去实现呃这个这个套定率的。其实他 呃像和田波在论文的一个，呃，他其实反馈的一个比较直接啊，就是说过去大家都盯着像光刻机，然后盯着啊，台积电啊，三纳米两纳米的一个节点，那么他和田波想表达的就是这个时代啊，三纳米两两米的一个节点，那么他和田波想表达的一个竞争会落到啊，先进封装啊，包括存储的一个， 呃贷款的一个互联，以及整体的一个系统设计上啊，这个也是恰恰是国产的一个设备跟材料，目前在啊中国大陆在现有的一些 呃供给情况下啊，具有相对优势的一些地方，那华为的一个技术路线的话，也是呃正在为整个半导体的一个产业链啊，验证了一条新的路线。那我们是把这个整个的一个投资机构，我汇报这个投资机会分为三个部分，就是一个是设备，另外的话就是材料还有 eda 跟 ip 啊， 然后就是那个从那个，呃生理环节啊，这个是最直接的。那么抛定率的一个核心的一个技术路径就是三 d 的 一个对叠，然后再加上一个混合键，然后混合键合这道工艺的话啊，基本上有几道， 呃非常核心的一个工序啊，每道工序的话都有它自己的一个专用设备啊，你像第一道工序的话就是 c m p 的 一个抛光，呃在呃混合键合是要求晶圆表面的一个粗糙度，它是要控制在 啊零点五纳米以下的啊，这是什么概念啊？就相当于一根头发丝是接近六万纳米，那我要控制在啊零点五纳米啊，这个是相差了接近十万多倍。那海外的话，这部分的一个供应商的话就是 呃像啊应用材料跟人员。那么在国内的话啊，主要就是花艺情科啊，他也是国内的一个唯一的一个 c m p 的 一个龙头啊，这个国产化率的话，现目前来看提升空间啊，已经啊非常高了。另外一道工啊，第二道工序的话，就是在 c m p 之后我们要进行一个清洗啊， c m p 完了之后，我们把 呃啊残留的一些啊那个物质啊去彻底清洗干净，那么任何的污染都会找和间合的一个失败， 那么呃像这款的话，国内的供应商也做的非常好的，包括像呃国内的那个北方的新锐威啊，以及南方的那个深北上海啊，都是国内的一个清洗的一个主要玩家。 然后第三第四道像等离子的活化，以及非常重要的一个混合键合啊，这两块都是合金的合金，呃在键合之前需要用等离子体的一个活化设备去处理表面晶元啊，让氧化硅的一个薄膜层啊去有进行活化，我们去降低整个键合的一个温度啊，技术上不复杂， 但它需要必须要集成在完整的一个键合系统里啊，从活化腔包括到键合腔 啊，都是需要在超近的一个真空环境传输啊，所以谁能够做完整的一个电核系统啊，谁就控制了这个啊，就是整个的一个环境， 然后就是电核管体啊。那么华为是要求呃混合电核的一个间距是小小于两到二两微米的套合金，套合金的话是小于零点五微米。那么海外这块的一个供应商主要是两个联盟啊，一个就是那个 base 加 amt 的 一个联，那么另外的一个联盟就是那个 fmpt 加上 evg 的 联联盟。那国内的话，其实这款啊国产化率非常非常低，但是我们已经看到了有很有量产的一个初步迹象的，包括像啊，尤其是拓金科威啊科技这家公司从国产化率的一个情况是，呃绝对是低个位数的一个水平， 所以从啊这块去看，我们未来包括像华为掏定率所要求的一些混合电核啊，尤其是今年下跌 九十一月份啊，那个用那个量产的一个麒麟麒麟芯片，包括像啊两层后续的一个技术节点都会用到混合建核的一个相关技术。那么还有一点是非常重要的，就是混合建核这一块，呃，在从全球维度上去看啊，就是我们我们认为在全球维度上去看的话啊，从 对比两个维度啊，就是全球市场和中国大陆的一个市场，呃，从量产规模上去看，未来中国大陆的一个市场，呃，肯定是要在全球的一个市场规模当中啊，占据非常非常大的一个份额，因为我们在，我们是率先在呃两就是存储领域 啊，率先应用了这个混合建技术啊，同时我们也是率先在那个，呃先进农庄，就是逻辑对的这块应用了那个混合建和技术，这个是海外的一个，呃，他们所目前所不具备或者说所不量产的一个部分啊。所以我们去看未来三到五年中国大陆可能是率先起量的一块市场。 然后就是第五道就是那个检测量测啊，这块就是主要就是提升我们最后的一个啊，中产品，就是说我们的麒麟芯片，或者说未来的一个算力芯片，它的一个量率的一个呀，一款设备，呃，讨论当中的话就和听说它是 他们在那个开放的一个挑战环节，那个那个章节里面点明了这个议题啊，就是说多一层啊，多层的一个对叠之后啊，他的一个内部缺陷是非常非常难探测的啊，这块的话是，呃非常需要就是两检测设备公司去突破，或者说跟华为一起去 共同去公公关，或者说一起去布局这个方向的啊，这个国产化率的话也是非常非常非常低啊，也是目前来看就是呃呃国产化率最迫切啊，或者说大急需，大家去啊，一起加入，或者说一起去布局的一个方向， 然后就是可能我们再往后的话，就是可能要到那个就是材料跟 e d a 这块啊，就是材料的话就是一个啊，那么我刚刚讲的就是设备的话就是一次性的一个采购啊，材料的话就是一个持续的消耗，这是材材料投资的一个材料投资逻辑的一个本质的一个优势。 那么就是混合件活呢，它每生生产一批金元，它都需要消耗的啊，一定量的一个抛光液，然后那个 c m p 的 一个抛光垫，然后那个清洗液啊，以及活化气体。 那随着三 d 的 一个堆叠，他成为一个主流工艺之后，那么这些材料啊，从可选的一个耗材就变成了一个量产的一个必需品。那么我们也是重点关注啊，四大品类 啊，第一大品类呢，就是抄袭的一个同互联的一个材料，那像混合的一个啊，件合同啊，同合同的一个直接件，直接的一个原件盒，对铜的一个纯度以及氧化控制的要求都是非常高的， 呃，是真正的一个隐形的一个避雷。那么关注的一项啊，一些材料的话就相当于是呃呃 桶的电镀液，以及那个呃电镀铜的那个配套设计啊。然后就是刚讲的跟 c m p 抛光环节适配的一些材料，包括 c m p 的 一个抛光液以及 c m p 的 抛光垫啊，这里区也国内厂商也有，也有所布局，而且是 呃国产化率是非常高的一个环节，包括鼎龙跟安吉这两家公司也是直接受于混合建合的一个东西放量，然后就是氧化，氧化硅的一个鉴定材料，包括了 cad 的 一个层级的一个前，具体这个纯度要求也是非常高的。国内目前场上也包括像雅克科技、纳纳光电也都是在布局这块的一些材料 啊。再然后的话就是呃，就是 hbm 的 一些自研材料啊，这就是华为自研的一些提议，对应了一些国内的一些配套材料的一些供应链，供应链的一些机会 啊。再往下的话就是我们啊，首先讲的一个最后的一个方向就是 e、 d、 a 以及 ip 方向，这些的话就是可能就是关注一下，就是我们啊，论文当中所提到的就是说 我们对于三 d 过去的话，我们就在二 d 的 一些，就是芯片的一些设计，那么未来的话我们需要往三 d 堆叠方向去做一个啊，设计的在于这个 e、 d、 a 跟 ip 方向的话，处于其实我们国产化的包括全球维度上去看 啊，这块的一个进展都是相对缓慢的啊，这个这块是也就说这块的话，主要就是需要华为以及相关的一些产业公链公司共同在啊，我们基础非常薄的一些基础上一起去共同研发。 国内在 eda 一 家 ip 方向，我们主要去看一些龙头公司啊，包括像呃后来主天那么广利威啊，以及盖伦，盖伦电子啊，以及我们刚同事讲的一个鑫源威啊，鑫源股份啊，鑫源股份这家公司，那么以上的话就是我。

华为今天扔出来的这个滔定律，直接把全球半导体行业玩了六十年的规则给砸烂了。现在全网都在吵，到底哪个隧道最受益？有人说光刻机，有人说芯片设计， 其实百分之九十的人都不知道，最直接最确定业绩，最先兑现的却是所有人之前都瞧不上的先进封装。今天我就用大白话给你把底层逻辑讲的明明白白， 听完你就知道为什么先进封装才是掏定律真正的亲儿子。首先咱们先搞懂一个最基础的问题，掏定律到底是来干嘛的？过去六十年，整个芯片行业都在跟着摩尔定律跑，核心逻辑就一个，拼命把晶体管做小，就像盖平房， 你在一块地上把房间隔得越来越密，塞的人越来越多，房子的算力就越来越强。但这条路现在彻底走死了，做到两纳米一纳米的时候，一个晶体管就几个原子弹， 电子直接穿墙漏电，物理极限卡的死死的，更别说一座三纳米金元厂要两百亿美元，全球玩得起的就三四家，我们还被掐了光刻机的脖子，根本挤不进这场游戏。这时候华为站出来说，别卷平房了，咱们盖楼房。 这就是掏定律的核心，用时间缩微替代几何缩微。我不再死磕把房间做小，而是把平房改成多层高楼，同样的占地面积，我盖十层二十层，塞的人一样多，甚至更多。 而且以前快递在平房里要绕半天才到，现在直接上下楼，跑的距离短了，速度自然就快了，性能直接就上去了。说白了，以前比的是谁的砖刻的更小，现在比的是谁的楼盖的更稳，连的更顺？那问题来了，盖这栋芯片高楼的施工队是谁？ 答案就是先进封装。这就是他成为最大赢家的第一个核心原因。掏定律，所有的技术设想，最终百分之一百要靠先进封装落地。没有先进封装，掏定律就是一张白纸。 你想想华为说的逻辑，折叠、三 d 堆叠、多层芯片、垂直排布、易购、心力整合。这些技术是啥概念？就是把好几层不同功能的芯片，像碟乐高一样精准地落在一起。层和层之间要挖几万个纳米级的小孔通信号， 还要保证几百亿个晶体管同时工作，不打架，散热不出问题，误差不能超过一根头发丝的万分之一。这个活儿金源厂干不了，设计公司也干不了， 只有先进封装能搞定。以前的封装是啥？就是给芯片套个塑料壳，起个保护作用，属于芯片产业链最没技术含量的边角料，成本占比连百分之十都不到，妥妥的配角。 但韬定率一出，封装直接从装修队变成了总建筑商。芯片性能好不好，不再是刻完晶体管就定了，而是你这栋楼盖的好不好，连的顺不顺，信号跑的快不快，直接决定了最终的算力。上线 封装从产业链的末端直接跳到了 c 位，价值量直接翻三到五倍。第二个核心原因，这是我们唯一能直接打赢的赛道。没有卡脖子的死穴，为什么韬定律对我们这么重要？因为它直接绕开了 euv 光刻机这个死掐我们脖子的环节， 不用再死磕两纳米、三纳米的先进制成，靠堆叠和封装优化就能实现等效三纳米、两纳米的性能， 而先进封装恰恰是整个国产半导体产业链里我们最能打的环节。国内的封测场现在已经是全球第一梯队，技术水平和海外巨头根本没有代差，而且整个产业链的设备材料我们大部分都能自主可控，不用看任何人脸色。 华为的技术一落地，订单直接就能给到国内厂商，业绩马上就能兑现，根本不用等十年八年的研发周期，这不是炒概念，是实打实的产业增量。第三个核心原因，整个行业的游戏规则变了， 先进封装会成为所有芯片的标配，以前只有高端芯片才会用点先进封装技术，大部分芯片都是普通封装， 但韬定力一出，等于给整个行业指了明路，以后所有芯片要提升性能，都得走堆叠，走易购集成这条路。 不管是手机芯片、 ai 芯片、汽车芯片还是服务器芯片，谁都绕不开先进封装，整个赛道的市场规模会从现在的几百亿美元直接膨胀到几千亿美元，这是整个半导体行业最大的增量蛋糕。我给大家举个最实在的例子， 今年秋天要发布的华为新麒麟芯片，就是用了韬定律的逻辑折叠技术，双层芯片结构靠的就是先进封装实现的性能跃升， 这只是第一颗，未来华为所有的芯片都会走这条路，而国内所有跟着华为路线走的芯片公司，都会把先进封装当成核心技术。 最后给大家总结一句，摩尔定律，时代半导体的皇冠是光刻机，是先进制成，但韬定律时代半导体的新皇冠就是先进封装， 它是华为技术路线最核心的载体，是国产替代最确定的方向，也是业绩兑现最快的赛道。这不是短期炒作，是整个半导体产业底层逻辑的彻底重构。

你最近是否被华为掏定律这条消息刷屏了，很多人看了就划走了，但却看不懂这之中的重要信号。 今天我把这事拆干净，你看完就能明白掏定律是什么，先进封装和传统封装有什么不同，以及 a 股里到底该看谁一掏定律到底是什么？ 它是华为一种新芯片设计思路的概括。简单说就是以前芯片行业都跟着摩尔定律跑，每两年晶体管翻一倍，把晶体管做的越来越小，五纳米、三纳米、二纳米，谁做的小谁就牛。 但现在这条路越来越难走，做到三纳米的时候，晶体管里负责控制电流通断的门已经薄到只有十几个原子的厚度，根本关不严实，总有一些电流偷偷溜过去， 芯片莫名其妙就发烫。这个现象我们就叫做漏电。就像手机刚充满电，没一会又见底了，而且一座工厂要两百亿美元，全球只有三四家玩得起。 更要命的是，我们买不到最先进的光刻机，被彻底卡住脖子。这时候华为换了个思路，我不死磕做小，我改成堆高。 这就是掏定律的核心，用时间缩微替代几何缩微。我不再死磕把房间做小，而是把平房改成多层高楼。同样的占地面积，我盖十层二十层，塞的人甚至更多。 而且以前快递在平房里要绕半天才到，现在直接上下楼，跑的距离短了，速度自然就快了，性能直接就上去了。说白了，以前比的是谁的砖刻的更小，现在比的是谁的楼盖的更稳，连的更顺。 那问题来了，盖这栋芯片高楼的施工队是谁？答案就是先进封装。这就是他成为最大赢家的第一个核心原因。 超定律一来，芯片设计的思路被打开了，设计公司不再需要把所有功能都塞进一颗巨大的单片芯片里， 而是可以拆分成多个小心力，选择各自最适合的制成工艺，然后用先进封装拼在一起。这就是所谓的易购集成。它对行业格局的影响是深远的， 它将封装从产业链的最后一步变成了性能定义的关键环节。二、先进封装和传统封装有什么不同？ 传统封装主要是保护芯片连接电路板，像一个外壳。而先进封装要做的是把不同功能的芯片，比如计算新力存储新力输入输出新利用极高的密度和精度整合到同一个封装体内，它们之间的信号传输距离被缩短到微米级， 宽带大幅提升，工耗降低。你可以理解为以前几个芯片之间要用高速公路连接，现在他们直接住进了同一栋楼，串门只需要走几步。三、那么 a 股里到底该看谁？ 国内先进封装产业链上最直接的受益者是封测场本身，包括长电科技、通富微电、华天科技这三家全球第一梯队企业。他们在 x d f o i 山出行封装、三 d 封装等先进技术上已有成熟方案， 华为、海思及众多 ai 芯片公司都将大量依赖它们实现性能突围。其次是封装设备和材料环节，如新生科技的封装基板、华海程科的环氧塑封料、安吉科技的抛光液等，国产化替代空间较大。 最后是采用先进封装路线的芯片设计公司，典型如韩五 g、 海光信息等，他们没有先进制成才能，必须靠封装来提升芯片性能，其命运与封测场深度绑定。 今年秋天要发布的新一代麒麟芯片，据传就会用上这种双层堆叠结构，靠先进封装实现性能跃升，这只是第一颗。 以后华为所有的芯片都会走这条路，而国内跟着华为路线走的其他芯片公司，也会把先进封装当成核心技术来布局。 这是一条我们没有被卡脖子的赛道，也是重构规则的新开始。光刻机我们造不出来，但先进封装的设备、材料，国内大部分都能自主可控。摩尔定律时代，半导体的主战场是光刻机，是先进制程，但到了韬定律时代，主战场正在悄悄转移， 先进封装成了那个最不起眼但最关键的主力军，他不是短期炒作，而是整个半导体产业底层逻辑的一次彻底重构。 以前只有最顶级的芯片才会用先进封装，大部分芯片都是普通封装，但掏定律相当于给整个行业指了明路，以后所有芯片要提升性能，都得走堆叠，走易购集成这条路。 不管是手机芯片、 ai 芯片、汽车芯片，还是服务器芯片，谁都绕不开。整个市场规模会从现在的几百亿美元膨胀到几千亿美元，这将是整个半导体行业最大的增量蛋糕。

老美做梦也没想到，他们花了十年砸了几千亿，本想把华为的高端芯片之路彻底堵死，结果华为反手甩出王炸，直接把整个芯片行业的桌子给掀了。就在这几天，华为半导体总裁何廷波公布了一项炸裂的芯片技术，叫做滔定律， 可以在不采用高端光刻机的情况下，制造出全球顶尖的芯片产品，直接把统治了芯片行业六十年的老规则给改写了。那么这项技术厉害在哪呢？说白了，过去这六十年，全球芯片行业玩的都是一套西方定死的规矩，叫摩尔定律。这套玩法很简单，所有人都卷同一件事，把晶体管越做越小， 你做七纳米，我就做五纳米，你做三纳米，我就做两纳米，谁能把尺寸压的更小，谁就是行业老大。咱们普通人买手机，张口闭口也是几纳米治虫，好像数字越小，手机就越牛。但是这套玩法早就玩不下去了，当晶体管逼进一纳米，接近原子大小的时候，就会产生量子碎穿效应， 简而言之就是漏电，电子在晶体管内乱窜发热，功耗根本控制不住。更夸张的是成本，建一个三纳米的金元厂要两百亿美元，全球能玩得起的就剩台积电、三星、英特尔三家了。而且最狠的是，这套规则的话语权全在美国手里， 他不让你买最先进的 euv 光刻机，不让台积电给你代工最先进的芯片，你就只能卡在原地，做不了高端芯片。之前华为就是这么被卡的， 所有人都以为没了最先进的质程，华为的高端芯片路彻底断了，结果谁也没想到，华为根本没打算跟着你的规则玩，你不让我卷尺寸，那我就不卷了，我换个赛道自己定规则。这就是前几天华为刚发布的掏定律。那么这个掏定律到底是啥东西？说白了特别好懂。 摩尔定律拼的是空间，把晶体管做小，让信号少跑点路，芯片性能也就越强。而掏定律换了一种方式，拼的是时间，不管尺寸多大，我让信号跑的更快就行。打个最通俗的比方，你把芯片当成一个超级大城市，晶体管是密密麻麻的楼房，电子信号就是城里穿梭的外卖员。 摩尔定律的玩法就是把楼房盖的越来越密，路修的越来越窄，就为了让外卖员少跑点路。但是现在路已经窄到不能再窄了，再窄电动车就撞墙了，而且盖这么密的楼，成本高的离谱，普通人根本玩不起。 那华为的玩法呢？我把整个城市的交通系统给你彻底优化一遍，修高架桥，挖地下隧道，重新规划红绿灯，把绕远的路直接给你打通捷径。 同样的路，同样的车，跑的速度直接翻好几倍。这就是韬定律的核心，时间缩微，不跟你死磕晶体管的尺寸，我死磕信号跑得快慢，把所有的延迟都给你压到最低。 里面最核心的黑科技叫逻辑折叠。原来的芯片，所有电路都是铺在一层平面上的，信号从这头跑到那头，要绕老长的路，光走导线就浪费了大把时间。现在华为把电路像折纸一样给你折成立体的两层三层， 原来要跑一百米的信号路径，现在上下楼穿过去只需要跑十米，你说信号能不快吗？而且最牛的是这套技术根本不需要什么最先进的 uv 光刻机，用我们已经成熟量产的七纳米、十四纳米制成就能用。过去六年，华为用这个思路已经偷偷量产了三百八十一款芯片，麒麟、鲲鹏、深腾。 咱们之前用的 mate 六十的芯片，其实早就用上了这套思路，华为给出的数据更吓人，同样的制成用了逻辑折叠晶体管，密度直接提升百分之五十三点五，能效提升百分之四十一，最高频率还能提百分之十三，说白了就是原来的七纳米芯片，用了这个技术，直接能赶上甚至超过传统的五纳米、初代三纳米的水平， 你说这狠不狠？你想想美国掐了我们这么久，卡的就是最先进的，制成卡的就是 euv 光刻机，结果华为直接说，我根本不需要你那玩意儿， 我用低端光刻机照样做出一样的高端芯片，你那封锁不就等于封了个寂寞吗？这就是在掀桌子啊。原来你定的规则，谁有最先进的设备谁牛。现在我告诉你，这个规则没用了，以后我们比的是谁的架构好，谁的系统优化好，谁能把信号的延迟压得更低。 消息一出来，整个行业直接炸了， a 股半导体板块全线暴涨，华鸿中兴直接拉涨停，资本圈都疯了，因为所有人都明白，这游戏规则彻底变了， 而且这还只是开始。今年秋天，华为就要发布全新的麒麟芯片，完整用上双层逻辑折叠技术。按照华为的规划，到二零三一年，基于掏定律的芯片晶体管密度能达到等效一点四纳米的水平。 什么概念？就是台积电、英特尔花了几千亿，要到二零二九年才能搞出来的一点四纳米。华为不用最先进的智虫，靠系统优化也能做到。 更重要的是，这是中国第一次在半导体行业自己定义了底层的规则。过去我们一直跟着西方的屁股后面追，人家说卷尺寸，我们就跟着卷，人家掐我们脖子，我们就没办法。 但是现在，我们不仅走出了自己的路，还给整个陷入瓶颈的全球芯片行业指了一个新的方向。因为摩尔定律早就走到头了，全世界的厂商都在头疼， 成本越来越高，性能提升越来越慢。华为的韬定率相当于给所有人开了一扇新的门，说白了，这就是中国人的智慧。你不让我玩你的游戏，那我就自己做一套新的游戏，让所有人跟着我玩。

这两天刷屏的这个华为掏定律到底是什么？是新瓶装旧酒的营销概念，还是后摩尔时代的一次重大突破？别急着吹，也别急着骂，这个事情真正有意思的地方，就是它的背后藏着一个被卡脖子的人怎么破局的故事。 要想搞清楚什么是掏定律，得先搞懂什么是摩尔定律，芯片就可以把它想象成一座超级迷你的城市，这个城市里面呢，住着无数个叫晶体管的小开关。晶体管越多，芯片呢就越能计算，性能就越强。 一九六五年，英特尔的联合创始人戈登摩尔提出了他的一个观察，就差不多每隔一两年，同样大小的芯片里面，能塞进去晶体管的数量会大幅度的增加。过去几十年，芯片基本上就沿着这条路一路进化，从九十纳米到六十五纳米、四十五纳米、二十八纳米、十四纳米，一直到现在的五纳米、三纳米，再到二纳米。 数字越小，代表它的工艺就越先进。但这里需要注意的就是今天讲的这个几纳米。几纳米，它更多的是工艺代号，代表的是这一代芯片的综合水平。不是说晶体管真的只有几纳米，可问题就是啊，这条路越来越难走了。晶体管越做越小，制作的难度会越高，漏电、 发热、信号干扰量率、成本这些呢，都会变得非常夸张。目前全球公开量产的最先进工艺已经进入到了二纳米时代，而一点四纳米可能要到二零二八年才能量产。那么问题来了， 华为为什么不能直接用最先进的二纳米，甚至未来的一点四纳米芯片呢？这里啊，有一个不算冷的小知识，英伟达不是生产芯片的，英伟达主要是设计芯片，芯片的主要生产商是台积电、 三星、英特这些金原厂。而华为也不是设计不出来芯片。华为真正被卡住脖子的不是华为的芯片设计能力，而是先进的制造设备、工艺和供应链。因为如果你想造先进的芯片， 那你就需要一种叫 euv 光刻机的设备，这台机器全球只有荷兰的阿斯曼才能造的出来。而在出口管制的影响下，中国大陆很难获得这个 euv 光刻机，所以华为很难像英伟达、苹果、高通那样稳定的用上台积电最先进的代工产呢。 中国大陆啊，目前公开可见的芯片大概是在七纳米左右，离二纳米还有一个不小的距离。那遇到问题怎么办呢？ 放弃还是妥协？华为的答案就是换一种思路，换一个跑法，也就是他们提出的这个掏定律。摩尔定律的核心就是把零件做小，掏定律的核心就是让信号跑的更快，绕的路呢就更短。举个例子啊， 摩尔定律像是在城市里面把房子盖的越来越小，同样的土地上呢，能住的人就越来越多。掏定律就是重新设计这条城市道路，让想要出门的人不需要再绕远路， 直接就可以到达目的地。按照目前华为公开譬如的数据，在相同器械节点下，相关技术可以让晶体管的密度提升百分之五十五，能效提升百分之四十一。过去六年已经有三百八十一款芯片基于这个思路完成了设计并 量产。当然，这些数据还需要更多的公开细节和第三方验证，但它至少说明了一件事情，就是这个掏定律不是纯 ppt 概念，而是华为已经走通的一条路。我不知道那些阴阳怪气华为的人是出于什么目的啊，我从来不觉得生产不出二纳米、 四纳米芯片是有什么任何丢人的地方。如果随随便便就能生产出来二纳米甚至一点四纳米的芯片，那就不叫技术壁垒，那叫信息差。芯片生产本身就是全球最高难度的工业工程之一，而且我并不觉得用逻辑折叠有什么问题，因为你首先要解决的是问题， 而不是把其他人的解决办法复制一遍。在这件事情上，我只看到了一个想尽办法解决问题的团队，这何尝不是马斯克经常讲的第一性原理呢？ 华为的这个故事啊，藏着一个朴素的工程师思维。当你遇到一个问题，第一反应可能是我资源不够，条件不好，没有最好的设备。但华为告诉我们的是，当别人卡死了你最直接的那条路，你要问的不是怎么走通这条路，而是有没有另外的一条路。还是那句话，你要解决的是问题， 不是要复刻别人走过的路。最后说一句客观的话，涛定律是一个值得认真对待的方向，他有扎实的物理基础，有量产的案例支撑，但涛 套定律能不能成下一个摩尔定律，还需要时间和技术去验证。华为发布了套定律，不是说他自己已经赢了，而是在讲当传统的路越来越难走的时候，他们正在开辟一条新的道路。

谁都没想到，华为将物理折叠做到了天花板级别，现在又用逻辑折叠重写了行业规则，那句怎么折都有面，还真不是空话。全球半导体行业被摩尔定律统治半个多世纪，所有人都在死磕，把晶体管越做越小， 直到物理极限撞墙，成本飙升到天文数字一条死胡同走到黑时，华为站了出来，正式发布掏定律，用时间缩微替代几何缩微，用逻辑折叠把芯片从平房盖成高楼。很多人震惊发问，这场堪比范氏革命的突破，为什么不是由英特尔、三星、高通这些巨头主导， 偏偏是被美国极限打压了六年的华为给掏了出来？华为能提出掏定律，最直接的原因就是残酷的路，不换道就是死路一条。 过去几十年，全球芯片大厂都顺着摩尔定律狂奔，不断砸钱追三纳米、两纳米、一点四纳米。但美国一纸禁令，直接掐断华为获取 euv 光刻机和先进工艺代工的可能，正面拼纳米制成这条路从源头就被封死， 别人还能继续在原有赛道稍前迭代，华为却连参赛的资格都被剥夺。正是这种置之死地而后生的处境，逼着他必须跳出框架思考。既然做不小，那就做更快。既然摊不平，那就往上叠。既然空间到顶，那就向时间要效率。 别的巨头是不想换道，华为是不得不换道。别人是优化现有路径，华为是直接重建一套体系。美国越封锁、越限制、越卡脖子，华为就越被逼着彻底抛弃旧规则，走出一条完全自主的新路。 韬定律不是实验室里的浪漫构想，而是在封锁线下用六年时间、用生存压力硬生生逼出来的破局方案。 韬定律，不是一个单点技术，而是一套覆盖器械、电路、芯片、系统的四层全站协调体系。这恰恰是华为独有的长板。 在砌件层，优化晶体管电阻、电容从物理底层压缩食盐。在电路层用逻辑折叠把平面变成立体，大幅缩短走线距离。在芯片层，软硬件深度协同、精细调度、数据流与指令流。在系统层，重构总线与互联协议，打通芯片间高速通道。 全球很少有企业能同时掌控芯片设计、砌件、工艺、架构、算法系统、软件、总线协议全套能力。高通，强在芯片，但不做系统与砌件。 台积电强在制造，但不做设计与架构。谷歌强在系统，但不做底层器械。而华为从五 g 基站、交换机、手机终端到海思芯片编程构设计全覆盖，这种端到端的全站能力，让它可以从顶层到底层统一优化，用同一个时间传输套贯穿整个链条。 别的企业只能在一个环节做改进，华为却能四层联动、整体跃迁。这种能力不是一天练成的，而是三十多年在通信、计算、终端产业里沉淀下来的体系化壁垒。最难得的是掏定律，不是先喊口号再补技术， 而是先量产六年再发布理论，用实打实的产品支撑行业新定律。从二零二零年被全面制裁开始， 华为就已经默默启动逻辑折叠与时间缩微路线。六年时间里，在外界看不到的地方，它完成了三百八十一款芯片的设计与量产，覆盖基站、终端、 ai 汽车等场景逻辑折叠技术从验证到成熟， 晶体管密度提升百分之五十三点五，能效提升百分之四十一。今年秋季，新麒麟芯片全面落地，二零三一年量产，对标一点四纳米等效能效芯片， 绝大多数科技公司是论文先行，华为是产品先行，绝大多数巨头是规划未来，华为是用未来技术活过今天。这种把生死压在前沿创新的长期主义，在全球科技行业都较为罕见。 而且华为每年都有千亿级的研发投入，持续十几年不动摇，在最困难的时候也没砍研发，没断投入。正是这种不计短期回报的坚持，让他在别人追逐嫉妒财报时，悄悄完成了半导体底层范式的换代。 除此之外，韬定律的核心是压缩时间延迟，提升系统效率，这正好命中了华为最擅长的领域。华为起家于通信设备，从程控、交换机到五 g， 一 辈子都在和食言带宽链路同步打交道。 它比任何人都理解，系统的真正瓶颈，往往不是单个单元的强弱，而是传输与调度的效率。台积电、英特尔的思维是把晶体管做小，密度拉高就行。 华为的思维是让信号少，走路快，走路不绕路，整体效率才是真性能。一个是空间密度思维，一个是系统实验思维。当摩尔定律撞墙，空间走到尽头，通信出身的华为反而用最擅长的方式，重新定义了芯片进步的路径。别人把芯片当器械做，华为把芯片当网络做。 别人拼面积，华为拼流速，别人堆数量，华为提效率，这种跨行业降维的工程思维，是华为能提出滔定律的独特密码。最后一点也是最关键的，华为敢做规则制定者，而不是规则跟随者。 过去几十年，半导体行业标准、术语、路线图全由西方定义，即便是强大如三星、台积电，也只是在既定规则里做到极致，不敢另起炉灶。华为不一样，他被卡到绝境，反而彻底想明白，跟随永远无法突围，只有重新定义规则，才能真正打破封锁。 于是他直接用中文命名韬定律，在国际顶级学术会议上提出全新产业纲领，把过去六年的保命技术全盘托出，变成整个行业的新方向。这种勇气 格局与战略定力在全球大企业里最为稀缺。韬定律的发布，标志着中国企业第一次在半导体领域从技术追赶者变成规则定义者。 回到最初的问题，为什么半导体行业的革命性突破，由被封锁六年的华为完成？因为只有华为具备绝境倒逼、全战能力、长期主义、体系韧性四个维度的关键要素。 抛定律不是一次弯道超车，而是一次换道单飞。它告诉世界，封锁锁不住，创新极限压力压不垮，坚持真正的科技自立，不是追上别人的路，而是走出一条让别人跟着走的新路。今年秋天，全新麒麟芯片将完整落地逻辑折叠技术。 到二零三一年，华为将用成熟制成对标一点四纳米等效性能。这场由华为开启的半导体革命才刚刚开始。

没有最先进的光刻机，中国芯片就只能永远跟在别人后面吗？这两天华为提出的滔定律全网刷屏，很多人看完第一反应是感觉很牛，但没看懂。 我给大家翻译一下这件事真正重要的不是华为又提出了一个新名词，而是中国芯片开始回答一个最尖锐的问题，当别人把最先进的光刻机设备、材料、软件都拿来卡你的时候，中国芯片到底还有没有第二条路？先给你一个结论， 抛定律，现在还不能简单说已经取代摩尔定律，但他至少发出了一个重要信号，中国半导体开始不只是在别人定义的规则里追赶，而是开始改写全球半导体规则。过去半个多世纪，全球半导体行业基本都沿着摩尔定律往前走，说白了就是把筋体管越做越小， 从几十纳米到七纳米、五纳米、三纳米，大家拼的是谁的制成更先进，谁的光刻机更厉害。但问题是，这条路现在越来越难走了。 一方面，筋铁管继续缩小已经逼近物理极限，漏电、散热量率都会变成大问题。 另一方面，先进制程成本越来越高，不是一般企业玩得起。更关键的是，对中国来说，别人还可以用设备、材料、软件、供应链来卡你。所以很多人说，没有最先进光刻机，中国芯片就只能永远跟在后面追。我觉得这个判断太简单了。 华为这次提出了掏定律，真正有意思的地方就在于他把问题换了一个问法，过去大家问的是基尼管还能不能做的更小，掏定律问的是芯片里的信号能不能跑的更快， 数据搬运能不能更短？计算等待能不能更少？这就是从几何缩微转向时间缩微。用户真的在乎基尼管到底是几纳米吗？ 其实不一定，用户在乎的是手机快不快、 ai 推理快不快、服务器响应快不快。所以小本身不是目的，快才是目的。我给大家打个比方，过去做芯片就像在一层平房里不断隔房间，为了提高效率，就把每个房间越隔越小， 把距离越缩越短。但如果这层平房已经快挤不下了怎么办？抛定律的思路，不是继续死磕把房间做的更小，而是把平房盖成楼房， 通过逻辑折叠、先进封装、互联架构和软硬件协同，把原来平铺的电路重新组织起来，让信号路径更短， 系统效率更高。说白了，过去拼的是谁能把零件做的更小，未来越来越要拼的是谁能把系统组织的更好。这件事真正重要的地方就在这里。 先进制程当然重要， euv 当然重要，这个不能回避，但同样要看到，先进制程不是唯一答案。如果别人把最窄、最贵、最难的一条路卡住了，中国半导体就必须从系统架构、封装、互联、软件材料里 重新找出一条路。这是为什么？过去很多被当成配角的环节，现在会越来越重要？先进封装、三维集成、 芯片互联、国产 eda、 系统软件协同，在韬定律这套逻辑里，开始站到舞台中央。比如华为提到，到二零三一年，高端芯片晶体管密度有望达到一点四纳米制成的同等水平。 这里最关键的是等效两个字，等效一点四纳米。不是说物理上真的把晶体管做到一点四纳米，而是说通过系统优化，让性能、密度和综合能力接近那个水平。 所以对韬听力最好的理解不是华为绕过了光刻机，而是不再把光刻机当成唯一解。华为说过去六年已经基于这套思路设计并量产了三百八十一款芯片， 这个数字说明什么？说明他不是一个 ppt 概念，而是在真实产品里反复验证过的工程方向。当然，我们也要清醒，掏定律不是魔法，不是今天提出，明天中国芯片就全面超越他，后面还有很多印章要打，工具链分装工艺、粮率、 散热都要跟上。所以这条路不是容易了，而是难度。换了过去，难在极限制成未来，难在全站协同。但恰恰是这个变化，给中国半导体打开了一扇新门。因为中国最擅长的就是复杂系统工程，我们有庞大的应用场景，有完整的产业链， 有工程化组织能力，也有在真实需求里反复迭代的机会。所以我觉得掏定律真正的意义，不是华为宣布替代摩尔定律，也不是国产芯片马上全面超车，它真正说明的是中国芯片开始从追节点走向拼体系， 从单点突破走向全站协同，从买不到设备就被动挨打，走向用系统能力寻找新解法。过去我们开始提出自己的问题， 组织自己的能力，探索自己的路径。最后总结一句，真正的科技突破不是别人划的一条路，我们只能在后面追，而是当老路越来越窄的时候，你有没有能力重新理解问题，重新组织资源，重新开出一条新路？中国芯片今天最需要的不是盲目乐观，也不是妄自菲薄， 而是清醒的干，持续的干，换个维度干。那么你觉得掏定律之后，中国半导体最先突破的环节会是先进封装、国产 eda 还是 ai 芯片？评论区聊聊。

别了光刻机，华为掏定律，直接掀桌子，国产芯片彻底换赛道了。这次咱们自己定规则。先问你们一个问题， 如果有一条路走到死胡同了，是继续撞墙还是换条路跑？今天咱们就聊聊华为干的一件大事，直接换赛道，提出掏定律，让国产半导体从根跑变成了零跑。可能有朋友问，半导体行业不一直跟着摩尔定律走吗？ 没错，过去几十年，判断芯片好不好，就看晶体管做的多小。 fourteen nanometers， seven nanometers， two nanometers， 一 路往下卷。 但现在问题来了，越逼近物理极限，难度和成本呈指数级暴涨。三纳米、两纳米之后，这条路快走不通了。说白了，就像往小盒子里拼命塞东西，最后塞不下了，还容易挤坏，成本高得离谱，根本划不来 华为的滔定律，直接换赛道，把空间竞赛变成时间战争。这里的 tie 是 时间长数，核心不是缩小晶体管，而是想尽办法缩短芯片里信号传输的延迟。打个比方，摩尔定律是把房子越建越小，越排越密，挤更多人 滔定律呢？不挤房子了，直接修高速路网，让人和信息跑得更快，效率自然飙升。核心技术叫逻辑折叠， 把原来平铺在硅片上的芯片像叠积木一样三维堆叠，再配合混合建核 t s、 v 这些技术，信号原来得绕远路，现在直接穿层而过，不用再死磕两纳米、三纳米，哪怕用七纳米、十四纳米，成熟工艺， 通过系统优化和三维堆叠，照样性能超车。华为过去六年已经基于这条路子设计量产了三百八十一款芯片。 今年秋季，麒麟芯片将首次完整采用逻辑折叠技术，预计二零三一年高端芯片晶体管密度达到等效一点四纳米制成水平。这对咱们国内半导体行业简直是破局关键。 以前被先进制成和 euv 光刻机卡脖子，现在直接绕开，用手里现有技术就能做出高性能芯片，这才是中国企业该有的样子，不跟别人的规则，自己制定新规则，接下来落地后，哪些方向最受益？三个核心赛道记好了， 第一个芯片制造隧道以前觉得只有先进制程才能做高性能芯片，有了韬定律，成熟制程通过三维堆叠也能出高算力芯片，直接提升国内金元厂产能价值。核心公司，中兴国际、华鸿公司、泾河集成、雁东威第二个先进封装赛道， 韬定律核心是三维集成和先进封装黄金搭档，逻辑折叠需要堆叠嵌合技术把平面电路垂直重叠，用极短互联连接，这正是先进封装强项。核心公司，长电科技、通富微电、华天科技、盛和金微、永熙电子 第三个国产 e d a 赛道芯片设计从平面变三维折叠设计难度翻倍，全新 e d a 设计工具成了刚需，谁能率先做出适配三维堆叠的 e d a 工具，谁就占先机。 核心公司，华大九天广利威总结一下，韬定律不是对摩尔定律的修补，而是全新产业路线，让国内半导体绕开设备卡脖子难题，打开成熟制成成长天花板。 长期来看，三个赛道都有明确成长机会，免得。声明，本视频内容仅为行业逻辑分享与信息科普，文中涉及的所有公司名称仅作为产业链分析举例，不构成任何投资建议。 股市有风险，入市需谨慎，请各位朋友理性看待，自主决策。关注我，带你了解中国科技前沿资讯！