韬定律和w2w封装的区别

华为提出操井率之后，大家都喊赢麻，到底赢在哪？以及缺陷是什么？这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念，而封装你听起来很高大上，你可以把它理解为一个室内的装修设计， 就是在同样的一个房屋里边，如何把效率令到最大的一个逻辑。之前的封装大家知道什么？就一块 cpu， 一 块内存条，然后再加点硬盘啊，中间 pcb 板子一连，是不是就可以干活了？这不是我们传统理解的电脑吗？ 但是这个电脑越来越发展，到后边发现不够了，为什么？哎，我说在同样的一块地方，我能不能用更大的算力或者更大的存储能力去增加我电脑的性能？好，那我要不要把几块芯片一块封到一个里边去？ 哎，一封的时候就发现一个问题，我的芯片做的越小，我就越占便宜，是不是由一个芯片大芯片变成小芯片再塞进去的过程，实际上就是摩尔静电的原型啊？啊？之前我比如说是 是十四纳米啊，现在我变成三纳米、二纳米的，是不是我就可以去堆更多的东西在我同一块芯片里边，但是这个堆法实际上还是有缺陷，为什么？ 比如说你在手机之类需要密切的干活的地方啊，就是紧密联系，干活空间又特别小的地方，你就需要让他的交互更加的透彻，那你如何去办呢？能不能把他们直接封到一个芯片上， 好，有人就干活了。那我能不能不把这个内存横着堆了，我把它竖着堆，竖着堆之后呢，边上愚蠢一点地，我把 gpu 或者 cpu 放进去，然后我是不是就形成了一个整统一的芯片了？ 这个芯片是不是就可以去决定我整个设备的核心输出效率了？而且他们隔着更近， 理论上说电阻也小啊，是吧啊？消耗也小啊，所以是不是看起来效率更高啊？这是不是就是二点五 d 封装的一个概念？因为这边上是吧是三 d 的 啊， 然后边上又放了一个平行的逻辑芯片，所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊，比如说啊，我是个传统的内存厂，我压根就不做什么 gpu 的 生意，我就想把单位面积内， 我把它内存效率拉到拉满，那个叫什么呢？那好，那我单纯的就把内存条给他堆的更密啊，是不就可以了？所以就出来这个类似这个千层千层汉堡似的啊，然后这个摩尔定律的极限就跑了，类似这种三 d 封装的技术， 所以现在所谓三星海力士核心的技术是不就在这里边？那么华为的掏净率到底在哪呢？华为掏净率人家压根就不跟你说一样的事情，你说你为了在同一个大小的房子里边塞更多的家具，你把家具做的越来越袖珍，你这是 干活吗？还是炫技？你现在追求的就不应该是类似摩尔定律这种芯片越来越小，塞的越来越多的这样一个概念，你核心追求的你是不是建了一个小型的工厂？那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题？ 我跟你比的是，我能不能在同样面积的一个工厂里边，能把我的大芯片给塞到我这里边，并且通过我更合理的互联，更合理的布局，让所有人在这走动的时候动线更合理， 我去掉个什么东西，工人不需要绕一大圈，然后去哪个地方搬，我只需要简单的挪几步我就可以到了，所以这样的效率是不是就提升了，散热也更小了？然后虽然我芯片够大，但是我布局合理， 工人走的更少，所以在单位体积内，我是不是输出就有可能去追平你？所以我追求的是一个效率，你追求的是炫技，这个就是华为核心在提的一个问题。 好，整个事情清晰之后，我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的，为什么是骑在手机芯片里边？因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线，那么在这个二点五 g 封装和逻辑芯片堆叠上边，其实各家虽然没有明确的提出槽径率，但是 也在追求单位面积的更好的效率，并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢？ 是因为之前虽然各个厂商也这么干，但是大家知道其实国外的厂商相对的独立性，并没有华为这种更强的全占性的能力，所以虽然他在提升各个部件之间的效率以及联通的 布局合理性，但是他永远做不到华为像这种一战全齐，而且在通信领域，尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率，不仅是一个掏尽率，而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道，如果说华为我提出要这么放，未来英伟达也要这么放，好，那你先给我交点专利费用吧，是不是就从一个传统的我只能追你打的一个地位，变成了一个我也有我独特的优势的这么一个地位去了？ 好，那不足是什么呢？不足就是大家知道这次发的论文，我说是在手机芯片上，为什么是手机芯片上？大家想，因为传统的 ai 服务器没有这个限制啊，就是，所以不行，就是华为那种 超大节点啊，我一堆电脑连连在一起，你一台电脑能干？我一台电脑全连在一起，大不了我的场地更大点，能耗更大点，我也能拼，是不是？我能达到你跟你类似的性能，但是对于手机我就这么一块地，这是不是就要求装修更精致一点？那么我问一个问题，说人家 明天给你玩 a r 眼镜的呢，你现在眼镜上面就要放更小的芯片呢？你要更好的这种微型化处理芯片的这种能力呢？是不是先进制程就又被抢了一次？所以这两条路线是同样在走的，只不过大家意识到一个问题，就是摩尔定律这个地方是有极限的， 就是你现在到了两纳米，你还有多走多大的一个性价比优势，就是越走他性价比越低了，在这种情况下，哎， 我能不能在装修上面提高一些效率就显得尤为重要了，这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没？我今天没熬夜，我只是半夜醒了。拜拜。

大家晚上好，今天继续科普学习笔记。相信大家都被这个华为的涛定律 给刷屏了吧，听新闻说到二零三一年，华为通过涛缩放理论能将芯片制成的等效节点在二零三一年达到一点四纳米，解决我们先进制成芯片被卡脖子的问题。这篇论文呢， 是海思的总裁何廷波发出来的，也是今天刚发出来，所以在第一时间呢，我为大家解读，我读完了整个英文的原文， 希望用一种更简洁的方式，大家都能听懂的方式，给大家科普一下这个涛理论到底是什么？主要分为三个部分吧，今天第一个讲他的核心观点和战略意义，第二个讲这个技术到底是什么，怎么实现的？第三个呢， 我们国产供应链的受益方主要是哪些？哪些环节会因为这个华为主导的这样一个套理论 得到在 ai 时代的一个大发展？任讲第一个，这个它的一个背景我相信不用赘述了，就是我们的先进之城被卡脖子，然后我们又需要需要非常高端的快速的这个芯片。 所以怎么办呢？我们只能通过系统工程的办法，就是绕过平面的先进制程节点三纳米级以下。 所以华为这个套路呢，它的核心将摩尔定律的新器官能做多少？它转换了一个思路， 变成了它的系统处理计算的一个速率，就是计算的一个时间，包括芯片级的和系统级的 怎么应该被缩放？他们认为不再是晶体管的尺寸，而是这个时长。 好，它具体包括什么呢？我看下面它这个掏缩放与几何缩放的对比，就是以时间长数掏统一全站优化的新范式，它包括几个层级，第一个我们可以认为是这个，呃，从晶体管到电路到芯片， 我们认为是芯片级的这样一个食盐。另外一个呢，就是系统级，从经济管级大家可以看知道他的一个套的范围是皮秒级。电路呢，因为有些 rrc 传播池志， 这个是纳秒级。到芯片呢，就是计算和存储的一些交互，他是一个微秒级，而系统都是好秒级。 简单来说，这个华为提出这个理论，就是要在这四个维度，或者说从芯片级到系统级，降低这个掏的延迟。这个应用在哪呢？其实文中举出了三类应用。第一个是这个手机，就是大概每年快一点三倍，就掏的时间减小一点三倍， 自动驾驶一点五倍， ai 是 需求最高的，需要变成每年要减小十倍。当然如何实现呢？ 这就不得不提这个麒麟的二零二六版的这样一颗芯片，它首次地提出了 叫做 logic folding， 叫做逻辑堆叠这样一个芯片制造的理念，并且应该是已经腐竹柳片有实证了，这是一个被证明的结果。双层 logic folding 什么意思啊？ 就是相当于以前的芯片都是做一个大平层，这一个芯片呢，他是做了一个复式楼，或者说叫一个双层楼别墅。我们的制程节点没有那么先进， 尺寸相对比较大一点，一层放不下，我就叠两层之间，用这些高精度的楼梯做些互联。所以我们讨论这个晶体管密度每每平方厘米的时候，从这个两层楼结构就可以比一层楼结构提高了百分之五十五，嗯，这双层结构怎么实现呢？ 就是之前提到的去年十月一号发来个视频，叫做混合建核，金元级的混合建核，在这个上面就要用，用处非常的大， 大家可以参考一下之前那个视频啊。然后除开晶体管的密度上升了，能效也是个重点考虑的对象，这颗麒麟芯片实现了百分之四十一的能效提升， 在这个架构里当然有很多芯片性能的提升，它实现起来最重要的方式还是依赖于这个混合键合，而且它是第一代的 混合键合的 logic folding 的 芯片，大家可以看到二五年的七零、九零、三零还是 plana 平面结构，二六年可能今年的秋天 实现第一代的逻辑 folding。 所以 啊，这个混合建合这样一个堆叠的思路是他非常核心的，有我们在这里想详细讲述一下，所以他这里有提到在关键路径的门店路上，就是两层的这个就是连接两层的楼梯，用什么 超细间距，超高精度的混合间隔连接，然后呢？所以这两层因为有一个高精度的互联，两层的表现为单一的连续互联，就像额外的金属层一样。大家看到这个混合间隔的一个间距啊，就是他的一个精度在微米级，并不需要到纳米那么高。 混合结合的精度啊，国产的设备都能做到几百个纳米，就是比它这里要零点五微米啊，量率很高，所以用这样一种系统集成的办法，它可以使每单位面积的晶体管密度可以不断提升，这样呢， 打破这样一个先定之城节点的一个高要求，实现这个弯道超车是吧？然后从系统级我们要聊一下这个 ai 的 整个系统，主要是三个关键路径啊。第一个叫做 unified bus， 这啥意思？ 主要就是这个不同互联之间的一个协议，我们说的 gpu 到存储， cpu 里面的计算和 sm 单元，以及说这个机柜内的其他的硬件那些互联， 现在已存的是这个 p c i e 像 n v link， 是 吧？这个 ethernet 这样一个多层的协议，占用单一的协议代替它们，然后呢，这个可以将端到端的延迟从这个几十个微秒加减两个数量级，所以它的缩减可以达到五百倍 以后的一个这个目标呢是 system s one chip， 就是 大家都用一样的协议就减少了这个沟通成本，是吧？简单来说 这第一个系统级的，第二个系统级的呢？大家听得比较多的光进同退，就是用光互联 来代替我们说的铜缆的互联，铜缆的互联其实呃不仅比较耗电，还容易有串扰，速率还没有光互联快。所以用光互光互联代替铜互联的话，第一个是可以增加待宽，增加传输速率。第二个呢，甚至是可以降低功耗， 减少误码，减少传输的错误。然后他这里额外的第三个呢，他额外提到现行模拟方案，他不用复杂的这个数字处理芯片，也可以减少计算的一个工号， 减少计算这个时间。第三个比较关键的是这个三 d 封顶，这啥意思？就是说三 d 封装，先进封装。我们看到一般来说 gpu 和 hbm 都是菱角啊，都在它的边缘，就是互联，靠 n， 就是 这个 n 是 周长嘛， 华为提出呢，要用这个我们说的三 d 的 封装，就是用 n 的 平方，就是面积，那个菱角是从面里面出来， 这样的话他的这个计算容量就会相当于这个 n 的 平方了。这样的一个效果呢，就是第一可以将这个里面的走线呀，延迟的设计啊，更加优化。第二个呢可以减少这个传输距离， 减小这个超值，是吧时间。所以这三者协同啊，他们认为可以实现 ai 系统的一百倍的应觉极限增长。像这个实现路线图呢，这个技术就不细讲了。呃，总的来说就是大概在三一年可以实现等效一点四纳米工艺的 这样一个芯片。下面我们讲讲这个产业链收益方。如果听我刚刚的解释，其实在这个套理论里面，主要技术就是两大技术，第一个呢是包括混合建核，三 d 封装，一起叫做先进封装，它是最大的直接收益。 刚刚提过了，混合建核，大家要是想电既从两微米到一微米眼镜，然后设备厂呢？呃，这个除了国外的 evg 啊，数字啊， 国内的现在大家用的比较多了，就是这个拓金科技的混合器和设备。然后就是三 d 堆叠的封装厂，实现计算存储和其他的一些器件的三 d 堆叠啊，我们国内有这个长电科技啊，铜副微电啊，华天科技等等。 另一个大的方面呢，就是这光互联嘛，代替呃电的铜的互联，实现高宽带的一个传输，低功耗的传输，相关的收益方肯定就是啊， 这个光芯片，光模块以及是那个光纤，包括这两个方面的话，还有一个特别受益的就是这个 eda 工具，之前的 eda 工具主要是在平面上做设设计， 而而以后可能是需要做这个多层楼的房子，要考虑多层堆叠的情况来做芯片设计。这个国内 eda 厂商主要是华大九天嘛。 总结来说，这个掏缩放理论代替几何缩放理论来实现高性能的一个芯片，主要用到了就是由多层的复式楼代替大平层。其实现在路径呢，主要就是靠芯片级的混合键合，以及是说 器件级的三 d 对 电封装。第二个大的技术呢，就是用光互联代替电互联，实现系统级的 高贷款传输，低功耗传输。对于更细的这个内容呢，这个材料我上传到了我的知识星球上，一般来说我都提早上传， 然后分享一些呃，不能公开说的观点，以及说其他的一些学习资料和问答交流。如果大家对这个技术细节还很感兴趣呢，我们可以在知识星球上做一些交流，谢谢大家。

那个芯片领域的掏定律到底是什么呀？感觉好厉害的样子，可好像没听国外的科学家提供呢。并不是突然冒出来的黑科技，国外的企业也早就在研究了，但他们没动力也没压力把它拔高到定律层面。怎么说？ 就好比以前，大家为了让车子跑得更快，都投入巨资去研究最先进的发动机，而有家企业因为各种限制，短期内无法研究最先进的发动机。 那完了呀，没法跟人家比了。但车子跑得快并不只取决于发动机，像机身材料、轮毂、轮胎，通过提升都可以让车子跑得更快，可发动机都落后了，靠这些能抹平差距吗？ 要是发动机的效率即将达到人类工程极限，提升空间急速收窄，那其他领域的突破是完全能够抹平差距的。所以套定律就是不在芯片的发动机，也就是制成上此刻了是吧？ 芯片比拼的是相同面积、相同功耗下的算力，前面几十年主要研究的都是如何把晶体管做的更小，这也是摩尔定律的核心。但这条路马上就要到头了 哦，要碰到极限了。柜子的直径是零点二纳米，而两纳米的良品率已经很低了，而且三纳米到两纳米的性能提升很小，成本却暴涨，边际收益正在断崖式暴跌。 这么说，还真应该去多研究下其他方面的。掏定律则是放眼大局去研究如何让信号跑得更快，延迟压得更低，比如三 d 堆叠、先进封装、逻辑折叠等领域。 那这些领域的进步，多久能让算理追上最先进的芯片呀？目前给出的目标是二零三一年成熟之城通过掏定律优化达到等效一点四纳米的晶体管密度与性能。可要是国外也在这些领域发力，咱们不就追不上他们了？ 这些领域我们跟他们是在同一起跑线的，甚至很多还是领先状态，但国外企业并不会把太多资源投入到这些领域。 为啥呀？他们就这么看不上吗？这条路线只是他们的一个可选项之一，而对我们来说却是一个必选项。一边的心态是走不同就换一条路线，另一边的心态就是必须要走下去，不然市场就要丢掉了哦。生于忧患，死于安乐， 未来最好是我们在这些领域突破了，先进之城也突破了，那人类的半导体产业就要全面转移了，你们懂的，那工业皇冠上的明珠要少好多颗喽。

大家都知道，我最近一直在专研这个形式逻辑学，刚好赶上这波华为掏定律全网刷屏，铺天盖地的都是颠覆摩尔定律、重磅技术突破的说法。我正好记着这个热点，用逻辑学实战拆解一下。先摆明我的客观态度， 华为在外部受限的大环境下，坚持深耕芯片技术，持续迭代突破，这份实干精神确实值得认可。此次配套发布的学术论文观点扎实、逻辑通顺，对摩尔定律本质的解读也高度贴合行业认知。 但认可硬核技术、认可严谨的学术论文，不代表我们要全盘认同。刻意包装的文字游戏吧？今天我们就用逻辑去撕开，抛定律的营销面纱，看清背后的逻辑门道。 今年五月二十五日，在 i e e e。 全球正规顶会上，同一套核心技术却出现了两种截然不同的官方定位。 公开演讲和对外宣传中，它被冠以 top scaling raw top 定律的响亮名号，但正式学术论文仅发布在中科院预研本平台，官方定名是 time scaling theory， 时间尺度理论。截至目前， i e e e。 官方预研本平台始终解锁不到这篇论文的任何记录。 首先先跟大家讲清楚，发布预运本本身是行业常规操作，无可厚非。研究者可以通过这种方式快速公开成果，确立学术优先权，分享研究思路本身不存在任何问题， 但我们必须分清核心区别。预运本平台仅做基础的格式筛查和合规审核，没有任何行业专家参与技术评审。 稿件上线只代表作者团队主动公开内容属于个人及团队的研究观点，决不等同于成果，已经获得 ieee 官方、全行业、全球的业界专家的审核与认证。 不少媒体刻意模糊译本公开和正式学术发表的本质区别，这本身就是典型的概念混淆。除此之外，从学术惯例来看，在 ie 国际顶会官宣全新行业定律配套学术论文，然而却在 仅上现在国内译本平台，这种操作啊，在全球范围内确实十分罕见。接下来我们再聊聊滔定律，这个专属命名，从属我的客观解读。 to 是 呢，希腊字母在电路领域专门指代时间长数核心对应信号延迟，也就是论文中重点表述的时间尺度核心概念。 有意思的是，在严谨客观的学术论文中，全程只用标准，正用文学述表述。唯独在对外大众宣传里，将希腊字母 ta 的 发音音译为汉字 ta， 借 ta 略智慧的寓意打造专属品牌化名称。 未基础命名本是常规操作，但学术端、宣传端两套完全不同的叫法，刻意打造的营销马甲着实亮眼。 我们先理清一个行业的核心常识，木耳定律的标准定义是集成电路晶体管数量每十八至二十四个月翻一翻，同步实现性能提升，单位成本下降，本质是 半导体产业的长期发展趋势。很多人存在认知误区，以为摩尔定律只局限于芯片几何尺寸缩小。数十年以来，缩小晶体管迭代制成工艺只是行业实现摩尔定律目标的主流手段，绝非定律本身。 如今先进制程逐渐触碰物理瓶颈，全行业都在跳出单一缩小芯片尺寸的固有思路，通过三 d 堆叠、架构重构、信号延迟优化等多种技术路径，持续延续摩尔定律的产业趋势。 而所谓的掏定律，本质就是这套时间尺度理论，核心优化目标就是降低电路信号延迟。他只是后摩尔时代众多技术迭代路径中的一种，绝非颠覆原有产业趋势的全新定律。 就连华为自身的论文也明确表述，这项技术是回归摩尔定律本质，延续原有产业发展路线。这个学术表述客观严谨，经得起推敲。 这里普及一个基础的定义差异 theory 理论是落地性的工程优化方法， raw 定律是经过全球长期反复验证的客观自然规律。 华为的学术论文严格克守学术规范，只用时间尺度理论的定义，但对外大众宣传却刻意将工程理论拔高到行业定律，脱换核心概念，这是典型的违反形式逻辑。同一律 不止如此，生成端还有多处概念偷换的问题。英文中 scaling 的 本意是尺度缩放、比例调整，绝对不等同于单纯的缩小或者缩微。行业通用标准术语叫 metric scaling， 是 几何缩放。 time scaling 是 持续延续优化，定义清晰，分布明确。而汉语里的缩微专指实物按比例缩小，仅限空间实体尺度。 但华为硬生生创造出空间缩微、时间缩微两个全新词汇，刻意扭取汉语固有词意制造营销，学徒再次混淆大众认知，违背同一律。 最让人寻味的是这套宣传里的逻辑套娃与因果倒置，大家仔细品一下行业数十年做几何缩微、缩小晶体管尺寸优化平面电路，核心目的从来都只有一个，缩短电路走线、降低信号延迟。用华为的 官方宣传的话术来说，行业一直在做，其实就是通过空间作为实现时间作为。 简单来讲，空间几何作为的终极目的本来就是实现时间延迟优化。如今华为把行业沿用几十年的终极技术目标单独拆出来，包装成自己的全新原创创新，这就是标准的因果倒置、循环认证。 再看官方重点宣传的逻辑折叠，这也是论文和演讲的核心词汇。通俗来说，逻辑折叠就是把传统二维平面电路从构成立体堆叠结构，以此缩短信号传输路径，提升芯片集成密度。 这套一拖三 d 堆叠立体布线、先进封装的技术思路在半导体行业早已普及，国内多家企业多年前就已经实现了大规模量产， 用全新的专属名词包装，早已成熟的行业通用技术依旧是换壳炒作的套路。我们常说的这种七纳米、五纳米、三纳米制成，是芯片制造的工艺节点标准， 纯制成、迭代升级。核心优化只有三项，提升晶体管集成密度、降低漏电功耗、缩短线路、减少信号延迟。 行业数十年缩小芯片尺寸，本质都是在优化电路延迟，这是全行业公认的基础常识。但此次官宣中提到的等效一点，四纳米 只挑选晶体管密度这单一优势指标，对标顶尖制成，可以隐瞒工号、漏电稳定性等关键核心参数，偷换制成评判标准，再次违反同一率 梳理下来，整套宣传的逻辑漏洞一目了然，存在两处核心逻辑跃跃。第一，宣传口径自相矛盾，违反矛盾律。一边承认这项技术是几何，所谓的替代方案 是回归摩尔定律本质，一边又大肆宣称摩尔定律失效，寄出滔天律大旗鼓吹颠覆整个行业。两种说法完全互斥，自我冲突。 第二，刻意拱桥概念，违反同一率。这套技术本质是常规的工艺整合、架构优化，属于成熟的工程技术方案，却强行冠以定律的名号，把企业专属工程方法等同于全行业通用的客观客观规定。 最后，我们客观总结一下这篇学术论文，内容严谨、逻辑通顺，对后摩尔时代技术路线、摩尔定律本质的解读完全经得起行业推敲，具备实打实的技术价值，值得认可。 但整场对外大众宣传完全是另一套逻辑，刻意将普通的工程优化理论包装成颠覆行业的全新科学定律，靠造新词换概念，夸大技术价值，制造全网热度，绝非所谓的颠覆性理论突破。 说到底，这套时间尺度技术理论是延续摩尔定律的优质新手段，有实打实的工程落地价值，但被换上掏定律的响亮马甲，营销包装的意味远远盖过了他的学术价值。 纵观整场刷屏事件，最明显的特点就是权力抢占行业话语权，从掏定律空间缩微、时间缩微，再到逻辑折叠，一连串全新专属的术语密集输出。 但我们不妨理性思考，真正的行业话语权，靠的是实打实的、可验证的、可复刻的技术突破，还是靠全新的话术包装自创名字来造势，这个问题耐人寻味，也值得整个行业思考。 当然，最后我想说，华为绝对是国内最能打、最敢坚持的科技企业，没有之一。这份硬核实力和攻坚魄力，不管宣传话术如何，华为都值得我们点赞。

五月二十五日，上海 iv 国际电路与系统研讨会。台上站着一个人，何庭波，华为董事、半导体业务部总裁。他说了这样一段话，几何微缩时代结束了。这个行业有个公开的秘密，摩尔定律正在走向极限。 所有人都知道，但没有人愿意公开承认。过去六十年，从英特尔到台积电，从 amd 到 asm l， 整条产业链赖以运转的底层规律，正在遭遇物理极限和经济效益的双重挑战。三、纳米晶圆厂的建设成本突破两百亿美元， 全球只剩下三四家企业能玩得起这场游戏。大家都焦虑，芯片性能到底怎么再往上走？何庭波给出了一个答案，滔滔定律，中国首次在全球半导体领域提出指导产业发展的新原则。你可能会问，什么玩意？又来个新词，我换个说法帮你理解。摩尔定律是让晶体管越做越小， 但做到现在。几个纳米宽的炸极只有十几个原子那么薄，再往下缩，量子碎穿效应让电子直接穿墙而过，不干活还发热。何庭波换了个思路，不做更小，但做更快。 滔滔定律的核心是以时间缩微替代几何缩微，通过逻辑折叠、逻辑 folding 等一系列技术，持续压缩信号传播时间，在同等甚至更落后的制成节点下，实现晶体管密度和性能的持续跃升。你把它想象成一座大城市， 晶体管是楼房，信号是车流。摩尔定律是把路修的越来越窄，楼房越盖越密，但路已经窄到头了。抛定律的做法是修高架桥、挖地下隧道，重新规划红绿灯，让同样的车辆跑得更快。四层协同砌建层优化晶体管， 电路层做逻辑折叠，芯片层软硬协同，系统层重构互联协议，这不是理论。何庭波说，过去六年， 华为基于这套方法已经设计和量产了三百八十一款芯片。今年秋季的新麒麟就在不换制成的前提下，实现晶体管密度跃升百分之五十以上。到二零三一年，华为的目标是用这条路追平一点四纳米制成的同级水平。真正的冲击波不止在华为内部。 韬定率提出之后， a 股半导体产业链立即反映，当日东兴股份、华鸿公司、永系电子直接涨停，中兴国际、 圣美、上海拓金科技等十余股涨超百分之十。二十六日，大盘震荡，这些方向依然保持强劲。为什么？因为韬定率背后是一整套产业协调。可丁波把套缩放在 ai 规模上，分成了三个协同层，一个系统互联架构、统一总线， 一个进风装光学引擎、光带铜，以及风装本身的拓扑重组。三 d 封顶。这三个方向对应了三条赛道。先说第一条， 封装拓扑重组设备公司的硬账。逻辑折叠，本质上就是把一个平面平铺的电路用三 d 堆叠的方式折叠起来。华为公开的路径图上写得很清楚，涉及的关键工艺包括 混合建核、 t、 s、 v、 电镀 c、 n、 p。 这几道工艺对应哪些 a 股公司？拓金科技，混合建核的国内龙头，也是资本市场最关注的标的之一。拓金自主研发了混合建核、融融建核设备及配套量检测设备， 形成完整的产品矩阵。二零二六年一季度营收十一点一二亿元，同比增长百分之五十七点零。 规模净利润五点七一亿元，关键看混合件和业务。实现营收一点三六亿元，同比增长百分之四十一点九。新一代高速高精度精源对精源混合件和产品，首台精源对精源融融件和设备均已通过客户验证，截至二零二五年末， 在手订单约一百一十亿元。如果说拓晶是做把芯片摞起来的键合设备，那北方华创就是做 t s v。 通孔的和深孔填充的解决方案商。在 samicon china 两千零二十六上，北方华创一口气发布了三款重磅产品，新一代 s c p。 刻蚀设备、 混合键合设备，以及高深宽比 t s v。 电镀设备 l c p。 八百三十。华创和中微目前是 国内平台化设备商的主要代表，驾游经原厂扩展、先进封装设备升级，这两家都在核心位置。圣美上海电镀设备和清洗设备双料龙头。电镀方面掌握全球首创的 多阳级局部电镀技术，清洗领域是占率国内第一达百分之二十三，国际排名第四。产品组合持续扩大。二零二五年全年营收六十七点八六亿元，同比增长百分之二十点八零。规模净利润十三点九六亿元， 同比增长百分之二十一点零五。花海青稞 c m p。 抛光设备的绝对主角。 c m p。 设备系列全面覆盖六到十二英寸精原，尺寸深度导入国内头部精原厂部分先进制成装备，在国内多家头部客户已实现全部工艺验证。近期又公告， 你募资不超过四十亿元，投向上海集成电路装备研发制造基地等项目。设备之外，还有量检测环节，先进封装三 d 结构必然带来更多检测需求。精测电子钱到量测专家截至四月底，半导体领域在首订单已达二十五点三三亿元，占总在手订单近百分之六十。 还公布了 hbmbi 系统专门针对高端存储的测试方案，获得客户验正常川科技，乳攻测试机和分选机有分析指出，它与华为供应链的联系紧密，是华为核心测试机供应商之一。随着二零二六年秋季麒麟芯片面世， 其测试设备需求大增。同时，先进封装三 d 结构也带动了测试设备的需求增长。第二条光互联，从电带铜到光带电，韬定律提到的第二个斜通层叫做近封装光学引擎，翻译成人话就是光代替 铜做芯片之间的数据传输。传统的电子传输有三大死穴，信号衰减、发热延迟。 当 ai 机柜里的芯片越来越多，用铜线传输信号，就像用老式电话线传高清视频卡死。光讯科技，国内唯一实现光芯片器械模块全产业链自研的企业，在光博会上推出了六点四 t 硅光单模 n p o 产品，是业界首款 一点六 t 光模块批量交付。华工科技同样提速，子公司华工正元在光博会上发布了十二点八 t x p o 光模块和六点四 t n p o 解决方案，代表了目前全球最高速率。 二零二五年连接业务营收六十点九七亿元，同比增长百分之五十三点三九。还有罗伯特科通过子公司 fico tex 布局，是全球硅光级 c p o。 藕合设备的龙头企业。 光讯科技的市场营销副总在光博会上一句话点明了这个趋势。未来三到五年， g p o n p o。 和可插拔光模块将多轨并行分层引进。第三条散热被忽视的硬核塞到逻辑折叠，把电路挤到三层、四层，芯片功率密度飙升。高温是杀芯片的头号杀手。散热相关企业 搏击精工、四方达、沃尔德、金声、天悦仙境，这是一条非常新的赛道。金刚石散热今年英伟达官方宣布， ruben 架构全面采用钻石同复合散热方案，全球金刚石散热市场直接引爆。 ai 芯片散热从二零二五年几乎为零 爆发，到二零二六年量产元年，预计十二亿美元。国内 ai 芯片散热约五十八十亿元。国际精工金刚石散热片已有小批量订单，二零二五年收入超一千万元，覆盖单晶、多晶和金刚石铜复合材料三大产品矩阵， 民用领域产品已送样，客户有望在年内小批量落地。 m p c v d 产能对应产值约一点五亿元，到明年约二亿元。 四方达 c v d 金刚石散热龙头小批量供货英伟达英伟达官宣， ruben 采用钻石散热当天直接二十厘米涨停，年内涨超百分之七十。沃尔德十二英寸金刚石散热片已送样台积电年内涨超百分之七十。天越先进八英寸 i c 衬底龙头 布局碳化硅散热方案，若百分之三十的台积电 cos 能采用碳化硅方案，潜在市场空间超十亿美元。现在把这些链条串起来， 你会看到一个画面，抛定律的本质是一条系统的产业升级路线图，它的实际落地依赖于中国半导体产业链在设备、材料、设计、封装等各个环节的协调突破。 过去一年，先进封装市场增长了百分之九十七。碳化硅衬底龙头完成十二英寸全系列产品技术公关、清洗设备、 c m p 设备 国产率持续提升，光模块厂商订单排到了二零二八年。这些数字背后，是千亿级资金和几十万人力在同一个方向上急火冲锋。韬定率提出了不到四十八小时，全行业都在兴奋的讨论，这本身就说明了一件事，市场已经认了 摩尔定律。谢幕，新的游戏开始了。这场游戏里， gpu 不 再是唯一主角，替代它的是一个庞大的、跨领域的系统工程， 三 d 集成、光互联、金刚石散热。以前做 cpu 是 核心技术，但现在怎么让一千颗 cpu 高效地一起干活，才是更大的难题。这不是一家公司的事儿。 何庭波演讲的最后说了一句话，未来一定属于开放合作，在韬定律的路径下，期待与全球科学家、工程师和产业伙伴紧密合作。这句话放在股市里，道理是一样的，整个中国半导体产业链的所有环节都被拉到了同一个坐标系里，当坐标移动的时候， 最先卡好位置的那些人才能吃到最大的红利。好了，这就是今天的深度产业观察，对此，你怎么看呢？欢迎在评论区留下你的看法和观点视频最后想说的是，论文所有分析与数据均来源于华为官方演讲公开信息、 各上市公司公告、高盛、中金、招商证券等机构公开研究报告、 sami kong china、 两千零二十六展会信息及相关财经媒体报道。文中提及的上市公司仅作为产业链技术路径与行业动态讲解之案例，本不构成任何投资建议。本期视频就到这，我们下期再见。

各位，刷了一天的华为掏定律了吧？是不是都没怎么听明白？我来给你们讲明白，这是足以载入史册的大事， 他让摩尔定律彻底失效，他是来替代摩尔定律的，并且让光刻机彻底成为过去。就像我们用新能源车换道超车了燃油车一样，华为的掏定律 可以让我们彻底摆脱光刻机。注意，不是追上，不是自己造出来，是可以彻底摆脱。二零二六年五月二十五号，上海，在全球半导体界最权威的 i e e e 国际电路系统研讨会上， 何廷波站在台上，当着全世界顶尖的芯片科学家和工程师，正式发表了抛定律， 这不是什么新的芯片型号，也不是某个技术突破，而是一整套指导未来半导体产业发展的新规则。这是中国第一次在全球半导体领域提出了属于自己的能引领整个行业的底层理论。 哎，在这之前，我们不是一直都有摩尔定律吗？没错，摩尔定律统治了半导体行业整整六十年。他说的很简单，集成电路上的晶体管数量大约每两年翻一翻，换句话说，芯片的性能每隔两年就能翻一倍。 过去这六十年，整个世界的科技进步本质上都是在吃摩尔定律的红利。从最早的大哥大到现在的智能手机，从笨重的台式机到能跑大模型的 ai 服务器，所有的一切都建立在 把晶体管越做越小的这个基础上。但是现在这条路走不动了，不是人类不想继续做小啊，而是物理学他不允许了。 现在最先进的三纳米制成晶体管的尺寸已经小到只有十几个硅原子那么宽，再往下缩，电子就会开始穿墙，也就是量子碎穿效应。他会不受控制的从晶体管的一边跑到另一边，让芯片彻底失灵，这是硬限制，谁也绕不过去。 还有一个更现实的问题，就是钱，建一条三纳米的芯片生产线需要将近两百亿美元，折合人民币超过一千四百亿，全球能掏得起这个钱还能玩的转的厂商，一只手都数得过来啊。而且越往下走，成本涨的越快，性能提升却越来越慢。 现在从三纳米走到两纳米，性能可能只提升百分之十到百分之十五，成本却要翻一倍。一边是 ai 大 模型自动驾驶对算力的需求在指数级的爆炸，一边是传统的做小路线已经走到了死胡同。 这个巨大的剪刀叉，就是整个半导体行业现在面临的最大危机，全世界都在找新的出路，有人说搞量子计算，有人说搞碳基芯片，但这些都还太遥远，远水解不了近渴。而华为用了整整六年的时间，悄悄走出了一条完全不同的路，这就是滔定律。 很多人看不懂这个定律啊，觉得他很玄乎，其实他的核心逻辑特别简单，一句话就能说明白，以前我们是靠把晶体管做小来提升性能，现在我们不靠这个了，我们靠让信号跑得更快来提升性能。 摩尔定律的核心是几何缩微，也就是空间上的缩小。而涛定律的核心是时间缩微，也就是时间上的压缩。你可以这么理解啊，以前我们盖房子，为了住更多人，就把每个房间越做越小，越盖越密，但房间小到一定程度，人就住不进去了。现在华为换了个思路， 房间大小不变，但我把原来平铺的房子改成了复式楼、小高层，然后把里面的走廊、楼梯全部优化，让每个人从家里到公司的时间比原来还短。这样一来，虽然每个房间的大小没变，但整个小区能住的人更多了，通行效率也更高了。 华为把这个技术叫做逻辑折叠，就是把原来平铺在一个平面上的电路分层堆叠起来，变成立体结构。这样一来，信号从一个晶体管跑到另一个晶体管的距离就大大缩短，信号跑的时间越短，芯片的性能就越强，功耗也就越低。 而且最关键的是啊，这条路他没有物理极限，只要我们能不断优化电路布局，不断压缩信号传播的时间，芯片的性能就能一直提升下去。 这不是什么纸上谈兵的理论，何庭波在发布会上说了一个非常震撼的数字，过去六年，华为已经基于掏定律的思路，成功设计并量产了三百八十一款芯片，这些芯片覆盖了通信终端、车载、 ai 计算等几乎所有领域， 早就已经在我们身边默默运行了。这才是最可怕的地方，别人还在实验室里摸索的时候，华为已经把这条路给走通了，并且用了六年的时间，用几百款芯片的量产验证了它的可能性和可能性。 更让人期待的是，今年秋天，华为就要发布全新一代的麒麟旗舰芯片，这款芯片将是第一款完整采用逻辑折叠技术的手机芯片， 按照华为的数据，在相同制成下，逻辑折叠技术能让晶体管密度提升百分之五十五，能效提升百分之四十一。也就是说，不用等到什么更先进的制成，我们现在就能用成熟的工艺做出接近甚至超过先进制成水平的芯片。 华为还给出了一个明确的时间表，到二零三一年，基于掏定律的高端芯片等效晶体管密度将达到一点四纳米制成的同等水平。这意味着什么呢？意味着我们彻底摆脱了对高端光刻机的依赖，别人掐我们脖子的那个最关键的地方，被华为用一种完全不同的方式给绕过去了。 以前别人说不给你 euv 光刻机，你就做不出先进芯片。现在华为说，没关系，我不用你的先进制成，我用我的时间缩微技术，一样能做出同样性能的芯片。这才是涛定律真正的意义所在。它不仅为全球半导体行业找到了一条突破摩尔定律极限的新道路， 更重要的是，他让中国半导体产业第一次从技术跟随者变成了规则的制定者。过去六十年，我们一直跟着别人的规则走，别人说要做小，我们就跟着做小，别人定了制程路线，我们就跟着追，别人掐你脖子，你就只能被动挨打。但现在不一样了，我们有自己的理论， 自己的路线，自己的规则。以后全球半导体行业的发展将有两条路可以走，一条是摩尔定律的老路，一条是华为韬定律的新路。而且随着时间的推移，韬定律这条路会越走越宽，因为它没有物理极限，成本也更低，更适合大规模推广。 今天这个日子值得我们所有人记住，他不是一个普通的技术发布会，而是中国科技崛起的一个里程碑。他告诉全世界，中国人不仅能跟上世界科技的步伐，还能引领世界科技的未来。

忍无可忍，全网尬吹滔定律 e t o m d 历史狠狠打脸所有营销话术！大家好，欢迎收看这期临时加更的远观杂谈。 本来关于所谓滔定律的内容，我上期已经讲得非常透彻，非常客观了。我没有否定任何技术，我只是纠正大家的认知，告诉所有人这是行业通用工程优化，不是什么横空出世的创世理论。 我本以为讲到这里，懂的人自然就懂了，但是这两天我真的有点忍无可忍，打开抖音，打开各大平台，铺天盖地的无脑神话，无脑吹捧，强行造神， 无数自媒体完全不懂半导体底层逻辑，跟风刷屏，夸大其词，颠倒黑白，摆套行业几十年的基础操作，吹成了颠覆摩尔定律，改写人类芯片历史的人。 我看了这波舆论，真的非常烦躁，也非常气愤。我今天不玩温和科普了，咱们直接拿 ntl 和 amd 实打实的几十年行业血泪史，再次戳破这场全民话术狂欢。 我再重申一次，我不否定架构优化，不否定延迟压缩，不否定 chiplet， 不 否定先进封装。我极度反感的是把行业所有人都在做的事垄断包装成独家神迹，甚至公然否定先进制程的价值。 现在全网最大的谬论是什么？就是无数博主在洗脑。普通人不用追先进制程了，优化大于一切，滔定律吊打一切， 但凡懂一点行骗历史的人，都知道这句话有多离谱，多荒谬。我就拿最真实最血淋淋的音跳案例摆在所有人面前。当年的 intel 就是 全世界最极致、最彻底、最早建行所谓滔定律路线的公司，被锁死在十四纳米那几年，它没有摆烂， 他做的就是现在全网吹爆的所有操作，疯狂优化架构，疯狂重构逻辑，疯狂压缩延迟，疯狂打磨缓存，疯狂堆叠迭代， 十四纳米加加加加加加加，迭代了多少次，优化了多少遍？他把旧制成下的延迟优化架构压榨，做到了人类工业的极致边界。 按照现在自媒体的逻辑， intel 当年手握完整版涛定律，应该无敌才对，可结果呢？结果是被全面拥抱先进制成的 amd 直接按在地上翻盘反杀，抢占市场。 为什么？因为芯片行业有一个永远骗不了人的物理真相，架构优化、延迟压缩，全部都是边际收益极速递减的存量博弈，它有天花板，而且天花板极低。 先进制程才是真正拉开带差创造性能增量的硬实力。这就是我最愤怒的点。现在的舆论环境完全本末，导致无数不懂技术的自媒体为了流量刻意淡化制成、淡化光刻、淡化材料、淡化人类几十年硬核工业积累， 它们营造出一种极其荒谬的氛围，只要你会优化延迟，会改架构，你就能绕过所有工业壁垒，实现科技碾压。 这不叫科普，这叫误导，这是对所有芯片工程师、材料科研人员、精研制造工人的极度不尊重。我再讲句大实话，全世界所有芯片大厂全都在做韬定律这套优化， intel 做了几十年， a m d 做了几十年，英伟达、高通、台积电没人落下 阿 c 延迟公式是十九世纪的基础理论，降低延迟是所有芯片设计的入门目标，凭什么现在被单独拎出来重新命名、重新包装，就成了独一份的旷世创新？ 最可笑的是，明明是全人类共同的工程积累，被营销成一人一骑横空出世的颠覆革命，明明是制成受限后的最优补短板路线，被营销成可以替代先进制造的万能真理， 我为什么一定要再出这期视频？就是看不惯这种风气。科技可以进步，技术可以创新，路线可以总结，但不能靠话术托唤概念，不能靠舆论篡改行业历史，不能靠造神消解工业硬核积累。我尊重所有技术突破，尊重所有迭代优化， 但我绝不尊重把常识当独创，把常规当神技，把补位当替代的营销乱象。 intel 和 amd 的 百年厮杀早就写死了答案。先进制成根基，架构优化是辅助，无根基的优化终究是极限内的挣扎， 双管齐下才是唯一的正道。希望所有跟风刷屏的自媒体，多看点行业历史，少造点神，少带点歪节奏。科技不靠话术封神，只靠硬实力落地。这期临时加根，只为说一句实话，我们下期再见！

一口气讲清楚掏定律是怎么干翻摩尔定律的？难怪老黄总是忧心冲冲，他肯定事先知道些什么。美国卡了中国芯片七年，没想到华为憋出了一个颠覆全球半导体规则的大招。中国企业第一次在全球芯片领域立下一条新定律，六十年没人敢动的游戏规则， 华为说不玩了。更离谱的是，这个定律一出来，美国几十年砸下去的整套制裁体系，可能一夜之间变成废纸。那什么叫掏定律？ 简单说，别人都在拼命把芯片做小，华为偏偏说做小，这条路我们不走了，而且还给出了具体时间表。二零三一年，不靠最顶尖的光刻机，竟能直接干到一点四纳米， 你以为这只是嘴炮？不，它背后藏着一套人类从没走过的全新路径。这到底是真颠覆还是大噱头？往下看，先说一件事，你手里的手机，不管是苹果还是安卓，芯片里装着的晶体管数量已经超过一千亿个。一千亿塞在你指甲盖大小的一块硅片上，这是怎么做到的？ 靠的就是摩尔定律，把晶体管越做越小，小一倍同样面积塞进去的数量就翻一翻，性能自然跟着翻。这条规律从一九六五年提出来，整整管了半导体行业六十年， 没有任何人质疑过他，但有一道坎没人敢提。当晶体管缩小到三纳米，也就是几十个原子并排那么宽的时候，出问题了，电子开始不听话，会直接穿透本不该穿透的地方， 像一个幽灵穿墙而过，导致芯片漏电发热，性能不升反降。这个现象叫量子碎穿效应，是物理定律， 不是工程问题，全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地，越往下坐越费劲。美国人堵的就是这个，你中国连光刻机都没有，根本没资格谈突破。 结果何庭波站出来说了一句话，把所有人的逻辑框架砸碎了。为什么芯片性能的唯一出路，必须是把晶体管做小？这就是掏定律真正的颠覆之处。 他不再盯着晶体管有多小，而是盯着信号在芯片里跑的有多快。这里有个关键概念叫套，也就是掏，指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话，把 这个时间压缩一半，芯片的等效性能就翻一倍。不需要更先进的光刻机，不需要更小的晶体管，换个方向下手听起来像走捷径，但做起来难的离谱。华为为此搞出了一项核心落地技术， 叫逻辑折叠。传统芯片是平铺的关联电路，分散在各处，信号要跑很长的水平距离才能完成交互，时间白白耗在路上。逻辑折叠的思路是把芯片竖起来，把本来隔得很远的电路单元垂直叠在一起。 两个原本相距一毫米的晶体管上下叠完之后，距离只剩几微米，信号传输速度直接提升几百倍。但这件事台积电和英特尔都玩过， 也都煞是而归。拦住他们的是三座山。第一两层芯片时钟对不起，上层算完，下层还没准备好，结果全是错的。第二，两层之间需要几百万个连接点，传统技术间距最小只能做到几十微米，精度根本不够用。第三，两层逻辑，芯片叠在一起散热是个死题， 中间的热量根本出不去，美国人三座山都没翻过去，最终放弃华为翻过去了，而且翻法完全不同。时钟同步的问题， 华为给第二层单独配了一个可以动态微调的独立时钟，实时感知第一层的输出延迟，自动调整节拍误差压到零点一皮秒以内，比头发丝还精细一万倍。连接密度的问题，自研超细间距混合键和技术层间间距压到一微米以下，比对手先进整整一个数量级。 还有散热问题，在两层芯片之间嵌入了一层只有几微米厚的微流道，冷却液直接在芯片内部循环，热量即铲即走。三座山，华为用三把不同的钥匙全部打开了， 结果呢？同样的七纳米制成晶体管，密度直接提升百分之五十三点五，相当于摩尔定律白白送你三年的进步一步兑现到二零三一年，基于这套路径，等效性能将达到一点四纳米的水平。而这还只是保守的，第一代 只折了两层，只处理了关键路径，大量潜力根本没释放。更要命的是，美国的制裁逻辑从一开始就建错了方向，从进 uv 光刻机到限制先进芯片代工， 所有的封锁手段全部压住。在一个前提上，性能提升必须靠制成节点萎缩。抛定律一出，这个前提直接不成立了。那堵花了几十年建起来的墙还立在原地，但华为已经不打算翻它了，因为旁边新开了一扇门。

今天，华为正式发布了韬定律，网上又出现了一些阴阳怪气的声音，说这不就是三 d 堆叠风装吗？早就有的技术换个名字又来忽悠。今天咱们不吹不黑，正经科普一下华为的逻辑堆叠和市面上的物理堆叠到底有什么本质区别。 为了让大家听懂，我们把芯片想象成一个微缩城市，城市里的每一栋房子就是一个计算单元，而芯片的计算就是电子在各个房子之间跑腿送数据。过去几十年，芯片制造遵循摩尔定律， 其实就是在这个城市里拼命盖平房，房子越盖越小，越盖越密。但现在平房密到了物理极限，再小就会漏电，路也太窄，电子根本跑不动了。平房盖不下去了怎么办？页内搞出了物理堆叠封装， 这就相当于在平房城市上面硬生生又铺了一层。城市房子确实多了，但带来了致命问题，底层城市的热量根本散不出去，而且上下楼之间的通道还是老材料，容易发热烧毁。这就是为什么简单的物理堆叠，性能提升，很快会遇到天花板。 而华为的韬定律核心叫逻辑堆叠，他不是在平房上硬铺平房，而是把同一个垫子需要频繁穿梭的房子在原地改造成立体楼房。这带来了三个颠覆性的改变，第一，缩短了通勤时间。 以前电子送数据要在平面上绕十几个路口，现在直接坐垂直电梯上下楼，距离短了，时间就省了。这个时间在物理学里就叫时间长，数套掏，这就是掏定律名字的由来，用缩短时间来代替缩小面积。第二，解决了漏电和烧毁。 华为盖楼楼层之间的电梯井用了特殊的贵金属材料，比如了和薄，这些材料耐高温，炕电迁移，保证了立体通道绝对安全。第三，从根源降低了发热，因为电子跑腿的距离大幅缩短，整体功耗直接降了下来， 跑的少了自然就不那么热了，散热问题迎刃而解。所以，别再拿简单的物理堆叠来套华为的逻辑堆叠了。摩尔定律是在空间上死磕，把房子越盖越小，直到无路可走。而掏定律是在时间和架构上破局， 通过重构电子的通勤路线实现降维打击。这是一次从平面内卷到立体优化的思维转换。在摩尔定律放缓的今天，这不仅是华为的一小步，也是中国半导体探索新方向的一大步。我是 ai 实验室，用通俗的逻辑看懂硬核科技，我们下期见。

但是这里呢，我觉得一定要澄清的是什么，就是这个不是华为独有的一个玄学，其实是整个全球半导体行业都在往后摩尔时代在走的一个路径。最近网络上关于华为掏定律颠覆芯片规则的新闻很火， 有很多报道说华为不走西方老路，绕开芯片界的摩尔定律，用时间微缩代替几何微缩，未来甚至能够做到等效一点，四纳米的先进工艺制成。 那大家知道，我跟我先生呢，都是科班出身，学芯片的。所以我们看到这一类新闻，第一反应呢，不是先激动，也不是先泼冷水，而是会想三个问题，第一个问题，这件事情是真的吗？第二个问题，技术上说不说的通。第三个问题，他对于中西方科技竞争到底意味着什么？ 那么我们下面一个一个来讲，先说第一个问题，这件事情确实是真的，华为官网也发布了这个消息。二零二六年五月二十五日，在 i 戳 e i s c s 国际电路与系统研讨会上， 华为的何廷波发表了主旨演讲，提出了滔定律。这里呢，大家要注意，不是 pi， 是 希腊字母滔，在工程里面，我们经常用滔来表示时间长数。 华为官方的技术报导也说这个思路呢，是用时间微缩来代替单纯的几何微缩，就通过逻辑折叠等技术压缩信号传播的食盐， 提高晶体管的密度和系统性能。华为还说啊，过去六年，他们已经基于这一路线设计并且量产了三百八十一款芯片。二零二六年秋季的麒麟芯片也会率先采用 logic folding， 就是 逻辑折叠架构， 他们还说啊，二零三一年，高端芯片晶体管的密度预计会达到等效一点四纳米的制成水平。 好，这是第一个问题，消息确实是真的。那么第二个问题，技术上合理吗？那我认为呢，整体的方向是合理的。做技术的人都知道，半导体的性能确实不是只由晶体管有多少来决定的， 芯片里面真正消耗大量时间和能量的，很多时候不是单个晶体管的开关，而是信号和数据在芯片内部、芯片之间、服务器之间来回搬运这个过程当中所消耗的。 所以如果能够把关键的路径变短，那么性能和能效确实是可以提升的。这也是这一次华为掏定律的这个技术的重点，比如他们通过逻辑折叠缩短关键路径走线等等， 所以华为掏定律在技术上是说得通的。但是这里呢，我觉得一定要澄清的是什么？就是这个不是华为独有的一个玄学，其实是整个全球半导体行业 都在往后摩尔时代在走的一个路径。比如台积电就早就提出了一个三 d 的， 就是三维的 fabric， 强调芯片三维的堆叠，强调先进的分装工艺，强调折叠，把芯片当作一个小系统来做。 英特尔也早就提出了 forests， e b， r m 等等二点五维三维的芯片分装技术，目标同样是通过更加密集的，我们叫 die to die， 就是 芯片到芯片的连结来实现这个路径的缩短，延时的缩短和功效的提高。 所以我觉得必须实事求是的说，并不是只有华为想到了这一条技术路径。另外真正需要谨慎表达的是这句话，就是说华为不用先进制成工艺就能够做到一点四纳米，成本还更加低。那坦白讲，我个人认为这句话目前还不能这么说，这也是普通人最容易被误导的地方， 因为芯片它不是一个指标来决定一切的。你说等效五纳米，等效一点四纳米，到底等效的是什么？是晶体管密度，十分子的性能，是单位的功耗性能，是良品率，是成本？是面积还是实际的产品的体验，这些都不是一回事情。 所以技术人最怕的是什么？就是用一个漂亮的词，把所有的产品的体验，这些都不是一回事情。所以技术人最怕的是什么？就是用一个漂亮的词，把所有的产品的体验，这些都不是一回事情的全部意义。 华为韬定律的这个技术路线的公布，依然值得全世界华人感到振奋，我觉得它至少有三层的意义。 第一，它说明中国半导体确实在从单点追赶转向系统突围过去呢，我们总是盯着光刻机几纳米的制成节点，这很容易陷入别人定义的赛道。 华为这一次提出滔定律，本质上不是放弃先进制程工艺的追赶，而是在先进制程受限的前提下，尽量把系统工程能力发挥到极致。 第二点，它也说明了中西方技术的竞争已经从单点技术比拼进阶到整体系统组织能力的比拼了，其实这早已经就是趋势了。 台积电的强是制造工艺和全球生态的强，英伟达的强是 gpu， 是 他们的扩大软件生态和数据中心系统的强。那么华为现在走的方向也是把芯片、通信终端、服务器、 ai 集群、操作系统和产业链尽量打通，这是正确的方向。 所以，未来的竞争不会是一个芯片对一个芯片的竞争，而是系统对系统、生态对生态、供应链对供应链的竞争。 第三，华为掏定律说明了美国对于中国半导体的封锁确实在倒逼中国发展替代路线。这个呢，其实英伟达的创始人黄仁勋早就看到了这一点，他几个月前就提醒美国人，他说华为很强，美国对于中国的技术封锁会倒逼中国技术进步。果然被他说中了。 we should also acknowledge that huawei is one of the most formidable technology companies the world has ever seen we compete with this company they're formidable they're agile they move incredibly fast， we said if united states was not in china， china's ai industry would be set back， no absolutely has not happened as a result， their semiconductor industry has double， double double。 最后呢，我也想表达一下我的观点，我认为真正成熟的科技自信，不是听到一个突破就立刻沸腾，也不是看到差距就马上悲观。真正的自信是承认做这件事情很不容易，承认他有很多工程难关要去攻破， 也能够看到中国技术突围的价值和进步。同时还要能看清，全球半导体体系仍然高度复杂的 不是口号，而是十年、二十年持续做男士的能力和毅力。如果你也同意我的观点，请在评论区写同意两个字，我们下个视频再见。

华为今天扔出来的这个滔定律，直接把全球半导体行业玩了六十年的规则给砸烂了。现在全网都在吵，到底哪个隧道最受益？有人说光刻机，有人说芯片设计， 其实百分之九十的人都不知道，最直接最确定业绩，最先兑现的却是所有人之前都瞧不上的先进封装。今天我就用大白话给你把底层逻辑讲的明明白白， 听完你就知道为什么先进封装才是掏定律真正的亲儿子。首先咱们先搞懂一个最基础的问题，掏定律到底是来干嘛的？过去六十年，整个芯片行业都在跟着摩尔定律跑，核心逻辑就一个，拼命把晶体管做小，就像盖平房， 你在一块地上把房间隔得越来越密，塞的人越来越多，房子的算力就越来越强。但这条路现在彻底走死了，做到两纳米一纳米的时候，一个晶体管就几个原子弹， 电子直接穿墙漏电，物理极限卡的死死的，更别说一座三纳米金元厂要两百亿美元，全球玩得起的就三四家，我们还被掐了光刻机的脖子，根本挤不进这场游戏。这时候华为站出来说，别卷平房了，咱们盖楼房。 这就是掏定律的核心，用时间缩微替代几何缩微。我不再死磕把房间做小，而是把平房改成多层高楼，同样的占地面积，我盖十层二十层，塞的人一样多，甚至更多。 而且以前快递在平房里要绕半天才到，现在直接上下楼，跑的距离短了，速度自然就快了，性能直接就上去了。说白了，以前比的是谁的砖刻的更小，现在比的是谁的楼盖的更稳，连的更顺？那问题来了，盖这栋芯片高楼的施工队是谁？ 答案就是先进封装。这就是他成为最大赢家的第一个核心原因。掏定律，所有的技术设想，最终百分之一百要靠先进封装落地。没有先进封装，掏定律就是一张白纸。 你想想华为说的逻辑，折叠、三 d 堆叠、多层芯片、垂直排布、易购、心力整合。这些技术是啥概念？就是把好几层不同功能的芯片，像碟乐高一样精准地落在一起。层和层之间要挖几万个纳米级的小孔通信号， 还要保证几百亿个晶体管同时工作，不打架，散热不出问题，误差不能超过一根头发丝的万分之一。这个活儿金源厂干不了，设计公司也干不了， 只有先进封装能搞定。以前的封装是啥？就是给芯片套个塑料壳，起个保护作用，属于芯片产业链最没技术含量的边角料，成本占比连百分之十都不到，妥妥的配角。 但韬定率一出，封装直接从装修队变成了总建筑商。芯片性能好不好，不再是刻完晶体管就定了，而是你这栋楼盖的好不好，连的顺不顺，信号跑的快不快，直接决定了最终的算力。上线 封装从产业链的末端直接跳到了 c 位，价值量直接翻三到五倍。第二个核心原因，这是我们唯一能直接打赢的赛道。没有卡脖子的死穴，为什么韬定律对我们这么重要？因为它直接绕开了 euv 光刻机这个死掐我们脖子的环节， 不用再死磕两纳米、三纳米的先进制成，靠堆叠和封装优化就能实现等效三纳米、两纳米的性能， 而先进封装恰恰是整个国产半导体产业链里我们最能打的环节。国内的封测场现在已经是全球第一梯队，技术水平和海外巨头根本没有代差，而且整个产业链的设备材料我们大部分都能自主可控，不用看任何人脸色。 华为的技术一落地，订单直接就能给到国内厂商，业绩马上就能兑现，根本不用等十年八年的研发周期，这不是炒概念，是实打实的产业增量。第三个核心原因，整个行业的游戏规则变了， 先进封装会成为所有芯片的标配，以前只有高端芯片才会用点先进封装技术，大部分芯片都是普通封装， 但韬定力一出，等于给整个行业指了明路，以后所有芯片要提升性能，都得走堆叠，走易购集成这条路。 不管是手机芯片、 ai 芯片、汽车芯片还是服务器芯片，谁都绕不开先进封装，整个赛道的市场规模会从现在的几百亿美元直接膨胀到几千亿美元，这是整个半导体行业最大的增量蛋糕。我给大家举个最实在的例子， 今年秋天要发布的华为新麒麟芯片，就是用了韬定律的逻辑折叠技术，双层芯片结构靠的就是先进封装实现的性能跃升， 这只是第一颗，未来华为所有的芯片都会走这条路，而国内所有跟着华为路线走的芯片公司，都会把先进封装当成核心技术。 最后给大家总结一句，摩尔定律，时代半导体的皇冠是光刻机，是先进制成，但韬定律时代半导体的新皇冠就是先进封装， 它是华为技术路线最核心的载体，是国产替代最确定的方向，也是业绩兑现最快的赛道。这不是短期炒作，是整个半导体产业底层逻辑的彻底重构。

所有中国人请记住，二零二六年五月二十五日这一天，华为一句话直接终结了全球半导体半个世纪的游戏规则。全世界都在死磕，光刻机内卷两纳米制成，所有人都以为华为还一挤破头抢先进工艺的门票，结果 华为直接掀桌子换赛道，不玩了。芯片行业彻底变天，华为高管当众宣告， 芯片时代从此告别拼尺寸，正式进入拼速度的全新时代。这就是轰动全球，改写科技未来十年的华为掏定律哦！听懂掏定律，你就看懂了，中国芯片最顶级的降维突围，过去五十年，全球十走一条路， 摩尔定律说白了就是疯狂缩小晶体管，拼命堆砌，数量从九十纳米、七纳米一路卷到如今的两纳米， 所有人都在死磕，更小更多，认为这就是唯一出路，可瓶颈早早就卡死了。晶体管缩小到原子级别，彻底触底， 电流漏电，芯片发烫，功耗爆炸，手机越用越烫，性能提升微乎其微，成本却疯狂翻倍，嗑不动，卷不动，突破不了，整个全球，半导体行业彻底走向屎糊桐。就在全行业集体焦虑，无路可走的时候， 华为海思核停波，甩出颠覆大局的终极答案。既然空间没法说，那我们就压缩时间。既然刻刀被锁死，那我们就重构规则， 用时间压缩替代空间压缩，用架构革命打破制程进步，这就是滔定律的核心王道。我给大家通俗讲透， 传统芯片就是平铺的办公室，晶体管各司其职，信号传递要绕远路。而华为独创的逻辑折叠技术，直接打破平面字库，像盗墓空间一样立体重构， 把高频联动的逻辑单元信号通道直接折叠靠拢，不修新厂房，不换高清度光客机，不增加晶体管数量。仅仅重构交通逻辑，就让信号传输瞬间提速。让外媒破烦的是，这不是实验室吹牛和田波，现场甩出两个王炸数据。 第一，过去六年，已经有三百八十一款芯片用这套技术量产。注意，不是实验，是量产，通讯、计算、传感都已经全场景实战验证。 在全世界还在质疑华为制成受限的时候，我们早已默默深耕六年，扑通了全新赛道。第二，今年秋天，新一代麒麟芯片将完整采用抛定率，而且他给了一个更狠的时间点，二零三一年， 沿着这条路，芯片的实际算力密度将达到一点四纳米的同等效果。注意，不是工艺，是效能！ 听懂了吗？不需要最先进的光刻机，也能打出最先进的性能。你卡我刻刀，我直接改交通系统。 这不是技术追赶，这是线路级的突围。卡得住我们的设备，卡不住我们的思维，卡不住中国科技的创新。曾经，半导体的战争，是光刻机的战争，是硬件堆砌的战争。而如今，华为重新定义战局。 未来的芯片战争，是架构战争，是系统战争，是时间效率的战争。别人拼设备、拼工艺、拼硬件堆叠，我们拼逻辑、拼创新、拼底层架构的绝对话语权。 有意思的是，何庭波最后还说了一句话，未来属于开放合作，欢迎全球科学家一起来玩。当年被卡的最狠的人，今天在向全世界发邀请函， 这意味着中国芯片已经从跟随者变成了定义者。当年被技术封锁、被极限施压、被逼到绝境的华为，如今站在世界之间，向全球输出。中国方案定义行业新规则， 从赛道追随者到行业定义者，这就是中国科技的逆袭。这就是韬定律的真实力量。 真正的强者，从不在堵死的旧赛道里内卷狂奔，而是掘进破局，重塑规则，开辟全新未来。看懂科学底层逻辑，见证中国硬核崛起！点赞关注，持续解锁更多大国黑科技！

华为推出的韬定率彻底引爆了整个半导体板块，真正吃肉的公司全在这了，百分之九十的人都选错了方向。玩芯片赛道的都知道，如今芯片制成已经摸到了物理天花板，华为另辟蹊径走出新路子，依靠成熟芯片加上芯片堆叠封装，就能跑出顶尖芯片的算力水平。 这一重大突破直接带火了整个先进封装硬核公司， 从第十名到第一名依次盘点，全程干货，没有废话。第十名，三家科技先进封装领域小盘设备企业，主营芯片堆叠配套塑封设备，贴合当下主流先进封装生产工艺，紧跟国内封测行业整体扩展节奏，深耕半导体封装专用设备赛道。第九名，沃格光电， 国内玻璃机封装特色企业，掌握高端芯片互联核心技术，产品适配 ai 芯片堆叠封装需求，布局下一代先进封装技术路线，相关业务订单持续落地，具备较高技术研发壁垒。第八名，其中科技 专注高端封测业务，未布局低端封装业务，业务结构较为纯粹，聚焦高端芯片封装加工服务业务方向贴合华为芯片堆叠技术路线，长期服务行业头部芯片客户经营基本面平稳。第七名，中金电子，先进封装上游基板材料供应商， 补齐国内高端封装机板供应短板，重点布局 ai 芯片与存储芯片封装基材产品，切入头部封测企业供应链，深度受益行业整体扩展趋势。第六名，京方科技， 细分领域封装服务商，主营影像传感器芯片封装，同时提前布局车载芯片封装业务，下游车载芯片市场需求稳定，长期合作，客户资源稳固，经营走势相对平稳。第五名，华海青稞， 国内稀缺的芯片抛光设备厂商，芯片多层堆叠封装流程中，晶源表面平整抛光是必备工序，该类设备属于产业链刚需设备，在细分环节具备不可替代性，卡位关键上有设备环节。第四名，盛和金微， 高端芯片互联材料服务商，深度融入华为供应链体系，产品配套华为韬定律相关芯片封装项目长期合作，订单稳定，产线保持满负荷生产状态，是华为封装产业链核心配套企业。第三名，华天科技， 国内三大风测巨头之一，业绩稳健无雷，高端内存封装量率行业第一，提前布局堆叠封装技术， 海内外优质客户资源充足。第二名，通富微电，国内头部封测企业，是全球 ai 芯片厂商 amd 的 核心封测合作伙伴，新一代高速内存封装产线已实现量产，目前 ai 芯片封装相关业务订单保持稳固增长。第一名，长电科技， 国内封测行业龙头企业，位列全球封测厂商前三，自主研发芯片堆叠封装技术，适配华为新一代芯片技术路线、 行业技术储备、产能规模以及客户覆盖范围均处于国内领先水平。风险提示，文本仅为半导体行业及上市公司公开业务基本面梳理，不构成任何投资建议。股市有风险，投资需谨慎。

今天的半导体板块发生了一件非常诡异的事，华为刚刚发布了一个被全球媒体称为改写半导体规则的新定律。结果呢，啊，封测板块大涨， e d a 软件分化， 但是啊，存储芯片直接自由落体，同一个历好，有人暴涨，有人暴跌，这到底是怎么回事呢？啊？咱继续昨天的内容，给大家讲一下掏定律的传导路径 啊，最直接的当然就是今天最猛的先进封装。为什么呢？韬定律的核心技术叫做逻辑折叠，简单来说呢，就是把芯片从平房变成了楼房啊，原来芯片是一层平铺的，现在给他叠成两层三层。 那么问题就来了，楼房怎么盖啊？需要特殊的建筑技术，芯片叠层就需要先进封装技术，这是绕不开的呀啊，没有先进封装，逻辑折叠根本落不了地。所以今天封测遥遥领先， 排在第二位的是成熟制成的代工。这个逻辑就更简单了，啊涛定律告诉你，用七一纳米的成熟工艺，通过逻辑折叠优化，可以做出来接近一点四纳米的性能。 那我还花高价买台积电的三纳米干啥呀？以前大家觉得啊，中心国际的七纳米是落后的才能，现在呢，落后的才能摇身一变变成高性价比的选择了。 但他并不如封测那么直接。目前呢，也只是预期阶段，需要业绩的验证。从芯片设计公司用韬定律重新设计芯片，到设计完成后再去代工留片， 流片成功之后再量产，真正的业绩兑现需要按年计算了。现在的成熟制成代工呢，是，故事已经讲了，但业绩还没有，容易挤腰蛾子。 第三，那就属于间接受益的国产 eda 工具了。设计掏定律的芯片需要新的软件工具，传统的 eda 不 支持三 d 布局， 为什么不直接呢？因为新的 eda 工具还没有开发出来，需要时间验证。而且呢，还有一个关键的问题， 华为自己会不会做 eda 啊？如果华为自研 eda 工具，就像苹果发布 ios 新系统，说未来的 app 都需要新工具啊，新开发工具，但苹果自己有了开发工具，第三方工具商 不能，能不能分到蛋糕，这个就不一定了。最后呢，两个间接受益的则是 ai 算力芯片和华为手机链。这哥俩受益都是必须要等到秋季的麒麟发布 它，这个理由还不一样， ai 算力芯片呢，是等升腾的性能对标的验证，而华为手机链则是等麒麟量产之后的手机销量如何 啊？聊完了掏定律的传导路径，咱们聊一下大家关心的问题吧，存储芯片为什么暴跌呀？啊，因为这哥俩它不是一回事啊。掏定律解决的是什么问题啊？是 c p u g p u ai 芯片这类计算芯片的性能。平静 存储芯片呢？存储芯片的平静是容量和读写的速度，它告的是三 d 堆叠技术，跟逻辑折叠是两条完全不同的路线。 打个比方吧，掏定律呢，是在优化高速公路的路线设计存储芯片呢，则是扩大仓库的容量。掏定律对于存储芯片本来就没有直接的利毫。好吧， 第二个原因，那就更现实了啊，存储芯片前期都已经涨疯了，所以掏定律出来之后，资金的第一反应是存储的故事讲完了吧？ 是不是该换下一个故事了？所以记住这句话，在半导体投资里面，看懂逻辑比看懂涨跌更重要。今天涨的啊，不一定明天还涨，今天跌的不一定没有机会，关键是你要搞清楚这个钱是从哪来的，要流向到哪里去。 最后呢，我们也问大家一个问题，你觉得掏净率最终能不能成为像摩尔定律一样统治半导体行业几十年的新规则？能的打一，不能打二，不确定打三，咱们评论区见。