华为发布滔天律以后,很多质疑声音就出来了,说这是三 d 风装,别人早就在玩了,华为你在吹牛?黄仁勋在接受采访的时候,一句话, and huawei using that technology allows you to do technology, but tsmc and taiwan has the technology revolution。 瞬间让那些质疑者沸腾了。 其实我认为黄仁勋说的这段话可以说对,也可以说不对,那我们今天就来聊聊质疑者口中的三 d 封装和华为套定律下的逻辑折叠之间的区别。 三 d 封装呢,就是把每一个设计好独立的芯片落在一起,其本意还是缩短信号传输的距离,属于逻辑折叠比较入门的方式,也是目前国际大厂都在用的成熟技术。你可以把每一颗芯片想象成一层功能齐全的平房。 三 d 封装呢,就是把好几层建好的平房上下落起来,再打通楼与楼之间的通道,让他们互相传递数据。 这么做的目的就是缩短不同芯片之间的传输距离,让数据跑得更快。台积电呢,它的对接技术呢,属于行业顶尖,分两种主流方案。第一种呢,就是搭配的英伟达 h 一 百人工智能芯片使用,把主芯片和专用的内存叠在一起, 两者之间有数千个连接点位,数据传输速度呢,能达到三点三五 tb 每秒,轻松满足 ar 海量计算的需求。第二种对接技术呢,精度更高,用到了 amd 锐龙七千处理器上,它把 cpu 主体和高速缓存叠放在一起, 原本数据传递需要七十纳秒,堆叠之后只需要十纳秒,芯片反应速度提升非常明显。这种堆叠方式呢,相邻线路之间的距离仅在一微米左右,连接点位又多又稳定。英特尔的堆叠技术呢,是擅长把不同用处的芯片堆叠在一起。 以最新的酷路十五代处理器为例,他把负责计算、负责画面、负责接口的多款芯片堆叠在一起,线路间距大概九微米,传输数据又快又省电,最终成品相比前一代性能提升了百分之十八,耗电量又降了百分之二十五。我们简单总结一下 三 d 封装,它就是解决多颗独立芯片之间数据传输慢的问题。而华为掏定律的逻辑折叠是把单颗芯片内部改成复式楼。 这项技术和三 d 封装完全就不是一回事,它是在设计芯片之初就想好了架构,不属于后期封装。如果说三 d 封装就是把多层平方落在一起, 而套定律的逻辑折叠,就是把单独的一栋平房直接设计成复式两层楼,他不会额外增加新的芯片,而是把同一颗芯片内部的电路晶体管拆分成上下两层,这两层电路缺一不可,必须搭配着才能正常工作。这项技术的精细程度远超三 d 封装,层与层之间的线路距离 达到纳米级别,整颗芯片内部连接的点位超过十一,它主要解决的就是芯片内部的线路太长,信号延迟问题, 把平铺的线路折叠后,走线直接缩短一半以上,哪怕不升级顶尖的光刻机,不缩小,芯片的制成也能大幅变强。实测下来,同一工艺下,芯片性能提升百分之四十一,内部原机件密度也提高了不少,走出了全新的升级思路。这下大家应该能明白了吧? 三 d 封装其实属于逻辑折叠,一种比较入门的方式,和华为涛定律的逻辑折叠相比的话,一个属于小学生,一个属于大学生。
粉丝56.6万获赞1358.5万

华为提出操井率之后,大家都喊赢麻,到底赢在哪?以及缺陷是什么?这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念,而封装你听起来很高大上,你可以把它理解为一个室内的装修设计, 就是在同样的一个房屋里边,如何把效率令到最大的一个逻辑。之前的封装大家知道什么?就一块 cpu, 一 块内存条,然后再加点硬盘啊,中间 pcb 板子一连,是不是就可以干活了?这不是我们传统理解的电脑吗? 但是这个电脑越来越发展,到后边发现不够了,为什么?哎,我说在同样的一块地方,我能不能用更大的算力或者更大的存储能力去增加我电脑的性能?好,那我要不要把几块芯片一块封到一个里边去? 哎,一封的时候就发现一个问题,我的芯片做的越小,我就越占便宜,是不是由一个芯片大芯片变成小芯片再塞进去的过程,实际上就是摩尔静电的原型啊?啊?之前我比如说是 是十四纳米啊,现在我变成三纳米、二纳米的,是不是我就可以去堆更多的东西在我同一块芯片里边,但是这个堆法实际上还是有缺陷,为什么? 比如说你在手机之类需要密切的干活的地方啊,就是紧密联系,干活空间又特别小的地方,你就需要让他的交互更加的透彻,那你如何去办呢?能不能把他们直接封到一个芯片上, 好,有人就干活了。那我能不能不把这个内存横着堆了,我把它竖着堆,竖着堆之后呢,边上愚蠢一点地,我把 gpu 或者 cpu 放进去,然后我是不是就形成了一个整统一的芯片了? 这个芯片是不是就可以去决定我整个设备的核心输出效率了?而且他们隔着更近, 理论上说电阻也小啊,是吧啊?消耗也小啊,所以是不是看起来效率更高啊?这是不是就是二点五 d 封装的一个概念?因为这边上是吧是三 d 的 啊, 然后边上又放了一个平行的逻辑芯片,所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊,比如说啊,我是个传统的内存厂,我压根就不做什么 gpu 的 生意,我就想把单位面积内, 我把它内存效率拉到拉满,那个叫什么呢?那好,那我单纯的就把内存条给他堆的更密啊,是不就可以了?所以就出来这个类似这个千层千层汉堡似的啊,然后这个摩尔定律的极限就跑了,类似这种三 d 封装的技术, 所以现在所谓三星海力士核心的技术是不就在这里边?那么华为的掏净率到底在哪呢?华为掏净率人家压根就不跟你说一样的事情,你说你为了在同一个大小的房子里边塞更多的家具,你把家具做的越来越袖珍,你这是 干活吗?还是炫技?你现在追求的就不应该是类似摩尔定律这种芯片越来越小,塞的越来越多的这样一个概念,你核心追求的你是不是建了一个小型的工厂?那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题? 我跟你比的是,我能不能在同样面积的一个工厂里边,能把我的大芯片给塞到我这里边,并且通过我更合理的互联,更合理的布局,让所有人在这走动的时候动线更合理, 我去掉个什么东西,工人不需要绕一大圈,然后去哪个地方搬,我只需要简单的挪几步我就可以到了,所以这样的效率是不是就提升了,散热也更小了?然后虽然我芯片够大,但是我布局合理, 工人走的更少,所以在单位体积内,我是不是输出就有可能去追平你?所以我追求的是一个效率,你追求的是炫技,这个就是华为核心在提的一个问题。 好,整个事情清晰之后,我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的,为什么是骑在手机芯片里边?因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线,那么在这个二点五 g 封装和逻辑芯片堆叠上边,其实各家虽然没有明确的提出槽径率,但是 也在追求单位面积的更好的效率,并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢? 是因为之前虽然各个厂商也这么干,但是大家知道其实国外的厂商相对的独立性,并没有华为这种更强的全占性的能力,所以虽然他在提升各个部件之间的效率以及联通的 布局合理性,但是他永远做不到华为像这种一战全齐,而且在通信领域,尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率,不仅是一个掏尽率,而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道,如果说华为我提出要这么放,未来英伟达也要这么放,好,那你先给我交点专利费用吧,是不是就从一个传统的我只能追你打的一个地位,变成了一个我也有我独特的优势的这么一个地位去了? 好,那不足是什么呢?不足就是大家知道这次发的论文,我说是在手机芯片上,为什么是手机芯片上?大家想,因为传统的 ai 服务器没有这个限制啊,就是,所以不行,就是华为那种 超大节点啊,我一堆电脑连连在一起,你一台电脑能干?我一台电脑全连在一起,大不了我的场地更大点,能耗更大点,我也能拼,是不是?我能达到你跟你类似的性能,但是对于手机我就这么一块地,这是不是就要求装修更精致一点?那么我问一个问题,说人家 明天给你玩 a r 眼镜的呢,你现在眼镜上面就要放更小的芯片呢?你要更好的这种微型化处理芯片的这种能力呢?是不是先进制程就又被抢了一次?所以这两条路线是同样在走的,只不过大家意识到一个问题,就是摩尔定律这个地方是有极限的, 就是你现在到了两纳米,你还有多走多大的一个性价比优势,就是越走他性价比越低了,在这种情况下,哎, 我能不能在装修上面提高一些效率就显得尤为重要了,这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没?我今天没熬夜,我只是半夜醒了。拜拜。

今天,华为正式发布了韬定律,网上又出现了一些阴阳怪气的声音,说这不就是三 d 堆叠风装吗?早就有的技术换个名字又来忽悠。今天咱们不吹不黑,正经科普一下华为的逻辑堆叠和市面上的物理堆叠到底有什么本质区别。 为了让大家听懂,我们把芯片想象成一个微缩城市,城市里的每一栋房子就是一个计算单元,而芯片的计算就是电子在各个房子之间跑腿送数据。过去几十年,芯片制造遵循摩尔定律, 其实就是在这个城市里拼命盖平房,房子越盖越小,越盖越密。但现在平房密到了物理极限,再小就会漏电,路也太窄,电子根本跑不动了。平房盖不下去了怎么办?页内搞出了物理堆叠封装, 这就相当于在平房城市上面硬生生又铺了一层。城市房子确实多了,但带来了致命问题,底层城市的热量根本散不出去,而且上下楼之间的通道还是老材料,容易发热烧毁。这就是为什么简单的物理堆叠,性能提升,很快会遇到天花板。 而华为的韬定律核心叫逻辑堆叠,他不是在平房上硬铺平房,而是把同一个垫子需要频繁穿梭的房子在原地改造成立体楼房。这带来了三个颠覆性的改变,第一,缩短了通勤时间。 以前电子送数据要在平面上绕十几个路口,现在直接坐垂直电梯上下楼,距离短了,时间就省了。这个时间在物理学里就叫时间长,数套掏,这就是掏定律名字的由来,用缩短时间来代替缩小面积。第二,解决了漏电和烧毁。 华为盖楼楼层之间的电梯井用了特殊的贵金属材料,比如了和薄,这些材料耐高温,炕电迁移,保证了立体通道绝对安全。第三,从根源降低了发热,因为电子跑腿的距离大幅缩短,整体功耗直接降了下来, 跑的少了自然就不那么热了,散热问题迎刃而解。所以,别再拿简单的物理堆叠来套华为的逻辑堆叠了。摩尔定律是在空间上死磕,把房子越盖越小,直到无路可走。而掏定律是在时间和架构上破局, 通过重构电子的通勤路线实现降维打击。这是一次从平面内卷到立体优化的思维转换。在摩尔定律放缓的今天,这不仅是华为的一小步,也是中国半导体探索新方向的一大步。我是 ai 实验室,用通俗的逻辑看懂硬核科技,我们下期见。


七纳米能硬钢三纳米?华为在芯片技术上又有新突破了。过去芯片性能提升以前是靠把晶体管做小,也就是降低芯片制成纳米数字。从七纳米到五纳米再到三纳米, 这条路线被验证了几十年,都很有效。但中国公司现在想走,要看老外的脸色。华为这次提了一套新的折叠逻辑设计思路,通过压缩信号、传播食盐,在不依赖先进制成的前提下提升芯片性能。所以现在他们利用这套被命名为韬定律的技术路径,在较低的制成下搞出性能更好的芯片。 据这项技术,华为今年秋天发布的麒麟手机芯片性能将大幅提升。听着有点邪门,其实自从二零二零年不能使用先进制程之后,华为和整个中国半导体产业就想了各种邪门办法。比如因为美国人不让荷兰人卖, 中国大陆是没有 euv 光刻机的,而一般认为没这东西就没法制造七纳米芯片。不过,中国半导体产业还是想出了邪招, 性能上比 euv 光刻机落后一代的 duv 光刻机,搞出了多次曝光、多次刻蚀的笨办法,印刻出了七纳米甚至更精细的线条。业界普遍认为,在 duv 多重曝光工艺体系下,华为实现了七纳米甚至更高等效的晶体管密度。不过这台跟台积电的三纳米比还是有差距。 而当单颗芯片的制成被锁死,华为又想了另一个邪招, cheaplight, 将大芯片拆分成多颗小芯片,分别用成熟制成制造,再用先进封装技术互联搭配三 d 堆叠技术和华为既有芯片又有系统软硬一体的优势,实现一加一大于二的性能突破。华为的 ai 处理器是升腾九幺零 c, 已经被证实就是用两颗九幺零 b 金粒封装而成的,而在普通人会用到的消费级芯片上,也被广泛认为使用了这套设计思路。在华为和整个中国半导体产业的努力下,这几年来麒麟芯片的性能跑分一直在低调但稳健的增长。而今天华为高调宣布, 凭借逻辑折叠与掏定律,二零二六年的麒麟手机芯片性能将大幅提升,预计二零三一年达到一点四纳米同等水平。 能实现这个技术路径,绝不是突然开光,从器械、电路、芯片到系统层面都要统一协调优化才能绕开。人家积累了几十年的经验,所以这套大招华为肯定是在手里攒了很久才发出来。华为在芯片上的战略是短期靠多重曝光保命, 先用 duv 上卷出来的七纳米让手机芯片回归,中期用 cheaplight 提效,用系统级创新弥补单芯片支撑差距。长期则是现在正式发布的折叠逻辑与掏定律直接换道,弹出一条能与对手正面硬刚的新路径。 其实这两年利用各种鞋招,初期制胜的又何止华为, deepseek 在 二零二五年用低成本搞出高性能大模型,二零二六年又全面适配国产芯片长江存储用自己的技术专利长期存储,用淘来的旧图纸打破寒场在存储领域的壁垒。豪威则是在资本运作下,让中国公司在传感器领域 逐渐站稳脚跟。不应该说这是鞋招,而是重重封锁下爆发的东方智慧。等中国科技行业练好了基本功,后面怎么赢就只是个方法问题了。

大家晚上好,今天继续科普学习笔记。相信大家都被这个华为的涛定律 给刷屏了吧,听新闻说到二零三一年,华为通过涛缩放理论能将芯片制成的等效节点在二零三一年达到一点四纳米,解决我们先进制成芯片被卡脖子的问题。这篇论文呢, 是海思的总裁何廷波发出来的,也是今天刚发出来,所以在第一时间呢,我为大家解读,我读完了整个英文的原文, 希望用一种更简洁的方式,大家都能听懂的方式,给大家科普一下这个涛理论到底是什么?主要分为三个部分吧,今天第一个讲他的核心观点和战略意义,第二个讲这个技术到底是什么,怎么实现的?第三个呢, 我们国产供应链的受益方主要是哪些?哪些环节会因为这个华为主导的这样一个套理论 得到在 ai 时代的一个大发展?任讲第一个,这个它的一个背景我相信不用赘述了,就是我们的先进之城被卡脖子,然后我们又需要需要非常高端的快速的这个芯片。 所以怎么办呢?我们只能通过系统工程的办法,就是绕过平面的先进制程节点三纳米级以下。 所以华为这个套路呢,它的核心将摩尔定律的新器官能做多少?它转换了一个思路, 变成了它的系统处理计算的一个速率,就是计算的一个时间,包括芯片级的和系统级的 怎么应该被缩放?他们认为不再是晶体管的尺寸,而是这个时长。 好,它具体包括什么呢?我看下面它这个掏缩放与几何缩放的对比,就是以时间长数掏统一全站优化的新范式,它包括几个层级,第一个我们可以认为是这个,呃,从晶体管到电路到芯片, 我们认为是芯片级的这样一个食盐。另外一个呢,就是系统级,从经济管级大家可以看知道他的一个套的范围是皮秒级。电路呢,因为有些 rrc 传播池志, 这个是纳秒级。到芯片呢,就是计算和存储的一些交互,他是一个微秒级,而系统都是好秒级。 简单来说,这个华为提出这个理论,就是要在这四个维度,或者说从芯片级到系统级,降低这个掏的延迟。这个应用在哪呢?其实文中举出了三类应用。第一个是这个手机,就是大概每年快一点三倍,就掏的时间减小一点三倍, 自动驾驶一点五倍, ai 是 需求最高的,需要变成每年要减小十倍。当然如何实现呢? 这就不得不提这个麒麟的二零二六版的这样一颗芯片,它首次地提出了 叫做 logic folding, 叫做逻辑堆叠这样一个芯片制造的理念,并且应该是已经腐竹柳片有实证了,这是一个被证明的结果。双层 logic folding 什么意思啊? 就是相当于以前的芯片都是做一个大平层,这一个芯片呢,他是做了一个复式楼,或者说叫一个双层楼别墅。我们的制程节点没有那么先进, 尺寸相对比较大一点,一层放不下,我就叠两层之间,用这些高精度的楼梯做些互联。所以我们讨论这个晶体管密度每每平方厘米的时候,从这个两层楼结构就可以比一层楼结构提高了百分之五十五,嗯,这双层结构怎么实现呢? 就是之前提到的去年十月一号发来个视频,叫做混合建核,金元级的混合建核,在这个上面就要用,用处非常的大, 大家可以参考一下之前那个视频啊。然后除开晶体管的密度上升了,能效也是个重点考虑的对象,这颗麒麟芯片实现了百分之四十一的能效提升, 在这个架构里当然有很多芯片性能的提升,它实现起来最重要的方式还是依赖于这个混合键合,而且它是第一代的 混合键合的 logic folding 的 芯片,大家可以看到二五年的七零、九零、三零还是 plana 平面结构,二六年可能今年的秋天 实现第一代的逻辑 folding。 所以 啊,这个混合建合这样一个堆叠的思路是他非常核心的,有我们在这里想详细讲述一下,所以他这里有提到在关键路径的门店路上,就是两层的这个就是连接两层的楼梯,用什么 超细间距,超高精度的混合间隔连接,然后呢?所以这两层因为有一个高精度的互联,两层的表现为单一的连续互联,就像额外的金属层一样。大家看到这个混合间隔的一个间距啊,就是他的一个精度在微米级,并不需要到纳米那么高。 混合结合的精度啊,国产的设备都能做到几百个纳米,就是比它这里要零点五微米啊,量率很高,所以用这样一种系统集成的办法,它可以使每单位面积的晶体管密度可以不断提升,这样呢, 打破这样一个先定之城节点的一个高要求,实现这个弯道超车是吧?然后从系统级我们要聊一下这个 ai 的 整个系统,主要是三个关键路径啊。第一个叫做 unified bus, 这啥意思? 主要就是这个不同互联之间的一个协议,我们说的 gpu 到存储, cpu 里面的计算和 sm 单元,以及说这个机柜内的其他的硬件那些互联, 现在已存的是这个 p c i e 像 n v link, 是 吧?这个 ethernet 这样一个多层的协议,占用单一的协议代替它们,然后呢,这个可以将端到端的延迟从这个几十个微秒加减两个数量级,所以它的缩减可以达到五百倍 以后的一个这个目标呢是 system s one chip, 就是 大家都用一样的协议就减少了这个沟通成本,是吧?简单来说 这第一个系统级的,第二个系统级的呢?大家听得比较多的光进同退,就是用光互联 来代替我们说的铜缆的互联,铜缆的互联其实呃不仅比较耗电,还容易有串扰,速率还没有光互联快。所以用光互光互联代替铜互联的话,第一个是可以增加待宽,增加传输速率。第二个呢,甚至是可以降低功耗, 减少误码,减少传输的错误。然后他这里额外的第三个呢,他额外提到现行模拟方案,他不用复杂的这个数字处理芯片,也可以减少计算的一个工号, 减少计算这个时间。第三个比较关键的是这个三 d 封顶,这啥意思?就是说三 d 封装,先进封装。我们看到一般来说 gpu 和 hbm 都是菱角啊,都在它的边缘,就是互联,靠 n, 就是 这个 n 是 周长嘛, 华为提出呢,要用这个我们说的三 d 的 封装,就是用 n 的 平方,就是面积,那个菱角是从面里面出来, 这样的话他的这个计算容量就会相当于这个 n 的 平方了。这样的一个效果呢,就是第一可以将这个里面的走线呀,延迟的设计啊,更加优化。第二个呢可以减少这个传输距离, 减小这个超值,是吧时间。所以这三者协同啊,他们认为可以实现 ai 系统的一百倍的应觉极限增长。像这个实现路线图呢,这个技术就不细讲了。呃,总的来说就是大概在三一年可以实现等效一点四纳米工艺的 这样一个芯片。下面我们讲讲这个产业链收益方。如果听我刚刚的解释,其实在这个套理论里面,主要技术就是两大技术,第一个呢是包括混合建核,三 d 封装,一起叫做先进封装,它是最大的直接收益。 刚刚提过了,混合建核,大家要是想电既从两微米到一微米眼镜,然后设备厂呢?呃,这个除了国外的 evg 啊,数字啊, 国内的现在大家用的比较多了,就是这个拓金科技的混合器和设备。然后就是三 d 堆叠的封装厂,实现计算存储和其他的一些器件的三 d 堆叠啊,我们国内有这个长电科技啊,铜副微电啊,华天科技等等。 另一个大的方面呢,就是这光互联嘛,代替呃电的铜的互联,实现高宽带的一个传输,低功耗的传输,相关的收益方肯定就是啊, 这个光芯片,光模块以及是那个光纤,包括这两个方面的话,还有一个特别受益的就是这个 eda 工具,之前的 eda 工具主要是在平面上做设设计, 而而以后可能是需要做这个多层楼的房子,要考虑多层堆叠的情况来做芯片设计。这个国内 eda 厂商主要是华大九天嘛。 总结来说,这个掏缩放理论代替几何缩放理论来实现高性能的一个芯片,主要用到了就是由多层的复式楼代替大平层。其实现在路径呢,主要就是靠芯片级的混合键合,以及是说 器件级的三 d 对 电封装。第二个大的技术呢,就是用光互联代替电互联,实现系统级的 高贷款传输,低功耗传输。对于更细的这个内容呢,这个材料我上传到了我的知识星球上,一般来说我都提早上传, 然后分享一些呃,不能公开说的观点,以及说其他的一些学习资料和问答交流。如果大家对这个技术细节还很感兴趣呢,我们可以在知识星球上做一些交流,谢谢大家。

这两天,华为的涛定律刷屏了,他被誉为中国半导体制造的 dbc 的时刻。如果到现在为止,你还不太了解涛定律到底是什么,那么这条视频认真听,我尽量用大白话给大家解释清楚,涛定律到底厉害在哪里? 为什么套定律能够让中国半导体实现换道超车?想要弄明白咱们是怎么破局的,首先要搞清楚我们到底被困在了什么地方。芯片制造的终极目标是提供更高效的计算,就这个问题,摩尔定律给出了一个思路,就是在单位面积里边尽可能多的塞进去更多的晶体管。 那假设说在单位时间里,一个晶体管能算一个数,那我能造出十个晶体管,不就能算十个数了吗?咱们常听的十四纳米、七纳米、五纳米、一纳米,说的就是晶体管的密度,这个数字越小,说明单位面积里边晶体管的数量越多,那么你的计算效率就越好。但是想 想要做更多的晶体管,就必须有更好的光刻机,咱们呢,就卡在了这里。由于拿不到 euv 光刻机,我们的制成呢,只能到十四到七纳米,你像海外那些能拿到先进制成的这些公司,英伟达、苹果他们的芯片就可以做到三纳米一纳米。 如果在这条路上追赶,就只能拼制成,就只能去等 uv 光刻机。如果短时间没有光刻机,有没有其他的破局办法?那么华为又想到了新路径,他抓住了时间这个关键变量。 摩尔定律啊,它是在单位时间里边让十个晶体管计算出十组数据,我们现在造不出十个晶体管,那怎么办?我们让一个晶体管在单位时间里计算十次,这个结果不是一样的吗? 这个就是涛定律。所以相比之下,你会发现,摩尔定律抓的核心变量是空间,也就是他要更高的密度,但是涛定律抓的核 变量是时间,他要更高的效率。这就是大家在新闻中听到那句话,用时间缩微替代几何缩微。而当我们一旦摆脱了晶体管密度的束缚,我们忽然发现天大地大,也就是说没有先进的广可机,不影响我们造出先进的芯片。 所以呢,华为官方定的目标呢,是到二零三一年,基于涛定律制造出来的高性能的算力芯片,它的效率基本等效于一点四纳米先进工艺制造出来的芯片。 好,这个想法是很好的啊,那怎么实现呢?这就说到另外一个词了,逻辑折叠。在这个摩尔定律的视角下,芯片是二维的,他就是在一个平面里边拼命的雕刻, 力图在一个芯片里边塞进更多的晶体管。但实际上任何一个单一的晶体管,他什么作用都没有,他必须跟其他的晶体管、导线、电容、电阻连在一起,才能聚 有一个独特的功能,那到这个地方就会有新的概念电路。当下在决定芯片性能的各种因素里边,电路已经超过了晶体管,成为最重要的因素,也就是线下呢,芯片跑得慢,不是晶体管算的慢,是这个信号啊,在电路里边跑的慢, 那为什么跑的慢呢?这么多晶体管,那这个线路是绕来绕去的,所以消耗了大量的时间,这就是电路层面的平静互联强。而逻辑折叠就是在解决这个问题,如果所有的线路都在一个平面上去布,它自然是弯弯绕绕,跳来跳去的。 但是如果线路是在立体的三 d 空间里边,上下两层之间互联,是不是直来直去就可以了,这样线路就变短了,而且路径和路径之间他的干扰也变少了,所用的时间自然就降低了。所以这个逻辑折叠呢,实际上就通过电路革命来 突破晶体管工艺不足的问题。那听到这里,你可能有个疑惑啊,说这个上下两层不就是堆叠吗?那堆叠技术不是早就实现了吗?像高带宽存储芯片 hbm, 不就把很多层堆叠在一起吗?注意啊,这里面有很大的差别。 以 h b、 m 为代表的传统堆叠工艺,它堆的每一层都是一个完整的芯片,它能独立的工作,只不过呢,一层不够用,用很多层堆在一起去用。 但是逻辑折叠他堆的每一层是不能独立工作的,他其实是同一个芯片里边上下的两层,他所要解决的是单芯片跑的不够快的问题。 所以逻辑折叠跟传统的三 d 封装呢,它并不是一个竞争关系,是一个互补的关系。比如说华为的芯片里边,两种工艺也都会用,如果是酸离芯片这块,可以通过逻辑折叠提升计算的效率,而在存储那块呢, 照样可以继续用 hbm, 到这还没有结束啊。其实套近率呢,不仅仅是从单个芯片出发的,它是从一个系统出发的。在华为的论文中呢,把它提到了器件、电路、芯片、系统四个层面,系统这块大家关注一下领取总线, 如果说逻辑折叠它解决的是单个性能跑得快不快的问题,那么领取总线就解决的是不同的芯片合不合得来的问题。比如说到今年秋天将会推出的麒麟芯片,它是个 soc, 里边就集成了 cpu、 gpu、 npu, 那这个时候你只有 npu 跑得快是不行的,其他的芯片得跟得上。 所以呢,华为的这个涛定律他不是去解决单片制成的,他是提出了一个属于中国的芯片设计的新范式和新框架。以前呢,是别人定一个框,然后迫使我们去追赶制成,那种感觉就非常的疲惫。现在是 我们创新性的定一个新的框架,你想想心态立刻就变了,从战略层面咱们就变得游刃有余了。这两天也会听到一种声音啊,说这个涛定律刚提出来,还没有大规模工程化的去验证,值得市场这么兴奋吗?我想大家去想一个问题啊,摩尔定律的实际价值是什么? 是因为他提出了晶体管翻倍的曲线吗?要知道每隔十八个月,晶体管翻一倍也不是摩尔最初提出来的,他最初认为十二个月就能翻一倍,后来又修正为二十四个月。十八个月实际上是市场跑出来的结果。 但是正是因为他提出了摩尔定律,这就变成了整个行业的共识或者是战斗宣言。从英特尔到整个产业链,大家以追上摩尔定律作为自己的工作目标,投入大量资金去研发,这就推动了技术进步,使得一个预言最终变成了现实,那么现在华为 提出这个涛定律,其实同样的作用,他会使得中国甚至来自全世界的工程师啊、投资人呢,把他的注意力汇聚在这么同一个变量下,这样大家的创新呢,就能够协同了, 这种协同会产生合力,这种合力会推动着中国半导体制造新范式,最终走出一个自我实现的全新旅程。

上一期华为掏定律的视频火了啊,我看了圈评论,有三个问题被问的最多,第一个就是掏定律的三 d 堆叠,和之前的三 d 堆叠有什么区别?第二个呢,是台机电,有最先进的光刻机,为什么不做这个技术?还有呢,就是这种形式,它散热怎么办?关于这些问题,我做了一些调研,又托华为的朋友帮我打听确认了一下,所以本期视频 把这三个问题尽可能说清楚。点赞,上车,我们正式开始啊!第一就是韬定律的三 d, 和你以前听过的三 d, 它并不是一回事,华为在论文里用的是逻辑折叠,并没有自称是三 d 堆 叠,但供应链上也是垂直堆叠加混合键合,它和广义的三 d 堆叠确实是同源的,所以确实可以放在一起。对照来讲, 那你以前听过的三 d 堆叠基本上是两类,一类呢,是存储级,比如说 hbm 内存,把存储单元在 z 轴方向堆起来。这个呢,在二零一零年代啊,就已经比较成熟了。而另一个呢,则是封装级,比如说苹果 a 系列芯片啊, p o p 内存 d s o c 华为 mate 八零 pro max 双 d i e 叠封, 把两颗已经做好的独立芯片在封装阶段给它叠起来。滔定律说的则是第三类,单 d i e 内部标准单元力度的逻辑层堆叠。 说人话,就是把同一颗 cpu 内部的关键电路从一层来折叠到两层,层和层之间用混合键合连接。注意啊,这里是标准单元密度,不是整块芯片叠整块芯片,而是 cpu 内部的电路单元按单元级别去拆到两层。 而这个技术呢,则是台机电,包括英科尔商用产品目前还都没有做到的。他们的量产方案呢,目前确实都停留在模块级别。那具体的数据呢,我也翻了华为官方的论文, 华为给的目标是麒麟二零二六,在不换工艺节点的情况下,晶体管密度从幺五五能长到二三八,能效提升百分之四十一,频率提升百分之十三。 第二个问题呢,就是台积电、英特尔,哎,他们都有先进的光刻机,为什么不做这个技术呢?谁跟你说他们不做呢?他们也在做,但时间表完全不一样。台积电啊,当前间隔距离是六微米,二零二六年二月才刚刚正式进入 高量场环节,那规划到二零二九年能降到四点五微米。而英特尔呢,当前是九微米,下一个目标呢,是要做到三微米。那华为论文里给麒麟二零二六的剑核间距呢,则是一点五微米啊。 如果这个数据没有夸大的话,这个工艺在数字上确实已经领先于台积电和英特尔当前的量产指标了。不过呢,这其中还有两点我就要说清楚。第一就是台积电,英特尔的三 d 堆叠主要浮于大蒜粒 ai 芯片和服务器, cpu 是 模块级的, 而华为首发于消费级的 soc, 它是单元级的,这个呢,是行业里之前应该是没有先例的细分。第二就是更关键的优先级, 台积电的主路,他还是几何缩微 a 十四节点,光逻辑密度他还能再涨百分之二十以上。也就是说啊,他们没有必要现在就把所有筹码压在那个三 d 上,而华为则是几何缩微的下一层几乎被完全堵死了,国际上的先进技术根本不像咱们开放,所以三 d 折叠是被现实推上去的。主路 业是为什么我昨天视频里会说,塞翁失马焉知非福。第三啊,这么叠的话,散热怎么办?工程上,业界对于三 d 堆叠的散热有几条主流的解法,华为的论文里明确指出了其中一条。 第一个呢,就是架构层简热业界通用的做法,把不会同时工作的电路堆在一起啊,每一时刻每一层,它只有部分电路在发热。 第二呢,就是 t s v 啊,导热同柱,业界的主流方案,比如说华为的 mate 八零 pro max 双 d i e 迭峰已经在用了硅铜孔呢,不只用来传递信号,也是热量的投入,把热从内层导到外层。第三呢,则是低温混合键合。这一条呢,就是华为论文里明确点出的两大技术支撑 之一,降低键合工艺的温度,给堆叠层之间省出热预算。这个可能也是为什么啊,这个技术会在华为手机上现出, 因为散热在手机这种五瓦级的这个 soc 上,它是能搞定的,但不代表在 ai 服务器这种上百瓦级别的大芯片上也能搞定。华为的路线图里其实也承认了这一点啊,升腾真正引入逻辑折叠是二零三零年, 比二零二零年的手机线整整晚了四年。这四年的差距,本质上就是手机和 ai 大 芯片在散热上的物理差距,可能还需要更多的时间去攻克。 所以呢,三个问题结合起来看啊韬定力的三 d 是 行业前沿方向,技术上,不只是华为一家在研究,但在工程落地的紧迫性和实施力度上,华为做到了别家现在没有做到的事。 台积电会做,但更慢,目前也更粗,散热是真正的难点,但手机级目前来看是有了解法, ai 服务器级可能要等到二零三零年。 所以说啊,华为二零三一年那个等效一点四纳米支撑目标,这里的等效指的是密度等效,而不是工艺等效。同样算力能力,不一定就是同样的功耗和性能。总之呢,最近的观察窗口还是今年秋天 mate 九零上的那颗千芯片是骡子是马,到时候真可以拉出来溜溜。

今天华为正式发布了芯片领域的掏定律,彻底打破了有些人利用摩尔定律需要 euv 光刻机来卡我们脖子的局面。一分钟用大白话给您讲清楚堆叠技术到底是怎么回事。 先说结论,就相当于以前的房子都只能修一层平房,现在可以修两层甚至更多层了。同等的占地面积,住同样多的人肯定就不那么拥挤了,当然也就有更多的地方也可以用来住更多的人了。 芯片的本质也是一样的,谁堆的晶体管多,当然谁就能干更多的事。以前全世界做芯片都死磕,把晶体管越做越小,就像在一块地上盖越来越密的房子,但现在房子已经盖到原子级了,再盖就挤不下了。 而且更要命的是,所有水电交通道路都只能从城市边缘进来,房子越多越堵,这就是困了行业几十年的善出困局。 这次华为发布的掏定律直接换了个思路,不止一层楼了,盖两层甚至三层四层,把原本在平面铺开的电路垂直拆成两层硅片,用原子级的键和技术连在一起。原来信号要绕道的马路,现在直接坐几微米的电梯,速度快了百分之七十。 再把供电水管从地面改到天花板,每个房间直接供水,供电能力翻了三倍。这根本不是简单的两块芯片叠在一起,而是电路级的垂直重构。 你要听懂了这个理论,麻烦你给我点个关注可以吗?真的有很认真在做关于科技类的短视频,谢谢!


两句话给你解释华为掏定律的芯片设计方案啊,就是华为的这个芯片三 d 堆叠方案,他不是无根之水啊,整个业界都在做,包括台建,包括英特尔,但华为厉害在什么地方?就是其他家做这个方案,只能做简单的芯片堆叠复杂的芯片,而华为可以做到复杂的芯片,再堆一个复杂的芯片。 当然了,以上这些呢,都是我的个人理解,如果有说错的地方,也欢迎行业大手子给我指出来。就我个人查看何廷波博士的论文以及华为今天发布的 ppt 来看,它的技术原理呢,实际上有点类似于 amd 现在卖的叉三 d 的 cpu, 的 确是把芯片叠起来,以此换取更好的性能以及更高的晶体管密度。 但是呢, amd 叉三 d 的 cpu, 它实际上是在一个非常简单的缓存芯片上面叠了一个复杂的 cpu 计算芯片,因为缓存芯片的结构相对比较简单,所以不管是发热供电相对来说都比较好做。而华为这个呢, 按照我的理解,它是在计算单元上面又叠了一层计算单元,所以它的难度比 amd 的 叉三 d 芯片要高非常非常多。你想想看,如果两层芯片同时高速运转,它这中间会产生非常多电路的噪音,会产生很大的干扰,同时还有非常恐怖的发热,所以这些东西才是华为发布会真正引发行业震惊的原因。 我们不能说台阶做不到,因为低估对手就意味着侮辱自己。台阶岩先进封装技术也是非常强的,但是台阶岩可以进口 uv 光刻机啊,我们没有啊,所以它并不需要跟华为一样螺丝壳里做倒床,用先进的封装和剑合技术来解决下一步晶体管应该怎么走的问题, 它只要用 e u v 把它的经济管结构做得越来越微缩就好了,反正生产出来的芯片在 ai 浪潮之下总有人买,而且价格呢,越来越高,毛利还越来越高,无所谓,都是泡沫嘛。所以,既然可以力大飞砖,那为什么要对堆叠和封装技术做那么精细的研究呢? 而华为很明显,现在呢,我们都已经买不到国外的 e u v 光刻机了,甚至荷兰对于 asml 先进的 d u v 光刻机都要限制出口,而我们国产先进的光刻机很明显还需要几年的时间。 在这种情况之下,华为就选择了一条更加陡峭的山路来攀登珠穆朗玛峰,要用更底层的创新来解决多层芯片之间的干扰问题,散热问题,以及这些封装所导致良品率问题。 然后,哎,最关键的一点是,这些经验啊,以后都是可以附用的。等于后面我们国产的 euv 先进光刻机出来之后,两层芯片可以同时得到更大程度的进化,说不定哎,还可以堆叠更多层的芯片。实际上我的猜测就是看华为 ppt 里面的路线图看来的, 因为你看它二六年,也就是 mate 九零的麒麟芯片,会有一个非常大的密度的突破,就是用了双层芯片,再然后等到二零三一年,因为那一年,据说呢,正好是传说中国产 euv 光刻机投产的时候。 我知道,可能很多人对于华为有意见,可能很多事情就让你们看不爽,但是内部矛盾和外部矛盾一定要分清楚,华为在国产半导体上做的每一项突破,真的只有它能做到,只有华为才能承诺给供应链下这么大的量, 也只有华为因为本身东西卖的贵,所以他才有足够的毛利,舍得给半导体的供应链输血,才能带动国产设备不断往上走。也只有华为他别无选择,他只能带领全中国的半导体产业链去突破美国人的封锁,因为别家他有选择,他不会这么专注的。 所以华为今天这个发布会发这些技术,他不是一家商业公司的商业行为,他是可以上升到国家和民族的角度,就只要你是一个中国人,那华为在半导体上做的努力都代表了我们的共同利益。 如果我们在今天还有人分不清楚敌我矛盾和人民内部矛盾,还脑子进了水,到处去辱骂或者反串,那这种人真的应该打死之后再踩上一千只脚。

芯片行业要变天了,但不是因为光刻机,而是因为两个你完全想不到的行业。五月二十五号, 华为发了个东西叫掏定律,在各大微信群中引发了激烈争吵。有人说华为的逻辑折叠,这不就是三 d 堆叠换皮吗?台积电的堆叠工艺, 韩国三星的 hbm 都玩多少年了,华为搁这重新发明轮子呢?还有一些媒体在那里探讨各种意义,扯到贸易战之类更是离题万里。今天这条不吹不黑,就干两件事。第一,用一个大白话比喻, 把逻辑折叠和三 d 堆叠的区别给你讲透,听完你还觉得是换皮算我输。第二, 告诉你,这玩意出来,到底谁在闷声发财,不是设计,不是设备,也不是半导体材料,是另外两个赛道正站在风口上。华为讲的芯片不是大家最熟悉的 cpu 或者 gpu 单品,而是 soc 芯片是一整套芯片集群,最常见的 soc 就是 手机芯片, 比如高通枭龙、联发科天玑、苹果 a 系列,以及今天的主角华为海思麒麟。 soc 芯片内部总共可以分为三大模块,逻辑模块主要有 cpu、 gpu、 npu 是 大脑,负责计算与决策。 存储模块主要有 slam、 缓存、内存。控制器是记忆,负责暂存和搬运数据。模拟模块包括射频、电源管理、音频等,是感官与接口,负责连接真实世界来上比喻这个比喻你要是听懂了整件事,你就懂了百分之九十。 想象一下, soc 芯片就是一个交通系统逻辑模块, cpu、 gpu 是 飞机数据,通过飞机的时速是九百公里。存储模块是火车数据通过火车的时速是三百公里,模拟模块 是汽车,数据通过汽车的时速是一百二十公里,他们的最优速度天生就不一样。传统 soc 是 什么?是修了一条大马路,让飞机、火车、汽车全挤在上面,数据通过汽车是一百二十,数据通过火车是三百,数据通过飞机是九百。 出什么问题?为了兼顾三者的速度差异,不得不牺牲汽车和飞机的最佳速度。汽车速度升为三百,飞机速度降为三百, 于是出现了很多高端手机的信号,其实还不如工艺更落后的诺基亚情况。这就是传统芯片的工艺。锁死?那传统三 d 堆叠做了什么?他想了个办法,把汽车挪成三层,把火车挪成三层,把飞机挪成三层。同等面积下,单位时间通过的数据总量 确实比原来一层的汽车、一层的火车、一层的飞机要多。但有个致命问题没解决,他们脚下的路还是同一种路,数据通过飞机的速度上线,仍然被那条混合马路锁死, 不得不照顾汽车和火车的节奏。一句话,传统三 d 堆叠只是把同类交通工具挪高了,让数据流量变大, 但没有解决路本身就是混合路这个根本瓶颈。那逻辑折叠做了什么?不是盯着落更多层的飞机、汽车、火车,也不是追求用更小尺寸让飞机飞得更快,而是直接建三条完全不同规格的专用道路。逻辑层飞机跑道 用最先进的三纳米工艺铺,专门为高速起降设计,全力冲刺九百公里,不用管火车和汽车。这条路上,飞机处理数据的吞吐量能拉到物理极限, 存储层重在铁轨,专门为火车的高密度大容量设计,三百公里满载跑,不用被飞机跑道的标准绑架,火车的数据货运量直接拉满。模拟层,柏油公路专门为汽车的稳定低成本设计,安安稳稳一百二十公里, 不承担天价跑道成本,汽车的通行效率按自己的节奏走。然后这三条专用道路通过超级立交桥,在垂直方向上无缝连接。飞机、火车、汽车。物理上各有各的路,但功能上是一个协调运转的整体系统。核心区别一句话, 传统三 d 堆叠是在同一条混合马路上把交通工具层高摞高,通过的流量确实变多了,但路没变。逻辑折叠是直接修了三条专用高速路,彻底变了。逻辑层,飞机跑道独立制造, 用最先进的三纳米工艺晶体管极致优化,全力冲刺高频,不需要迁就模拟电路的耐压要求,也不需要迁就存储的密度。优化。存储层,火车轨道独立制造, 用专门的 sram 高密度工艺,可以做到比逻辑芯片内嵌 sram 高得多的存储密度,不需要被逻辑芯片的工艺节点绑架。磨腻层, 汽车公路独立制造,用成熟稳定的二十八纳米甚至六十五纳米工艺,高耐压、低噪,升高可靠性,不需要承担先进制程的天价成本。而且有个数据特别硬,逻辑折叠在不改工艺节点的前提下, 单代干出百分之五十五的晶体管密度提升,按传统摩尔定律,这得两个制成节点三年时间才能追上来。同一个工艺平台性能待机飞跃,所以那些说换皮的属于没搞懂,一个是建交通工具,一个是道路重新规划,根本不在一个维度上。 当然,逻辑折叠和三 d 堆叠并不互斥,两者可以兼容,变成多层交通工具,跑在不同的专用道路上。 好技术讲透了,说第二件事,这东西出来,到底立好谁?答案是封装和散热,而且不是小立好,是直接把这两个行业从配角推到了 c 位。先说封装,刚才那个比喻里,三条专用高速怎么通过超级立交桥在垂直方向上无缝连接,靠的就是封装。 逻辑折叠的核心物理主体就是封装,过去封装干嘛的?芯片造好了,装壳引角追求就仨字,小薄、便宜。 成本占整颗芯片大概百分之十,妥妥的厚道配角搬运工。逻辑折叠时代, 封装从搬运工变成了路网总工程师。三层有缘芯片各自造完,要通过混合键合和规通孔在垂直方向上融合成一颗芯片,融合的精度直接决定待宽、延迟、工耗 量率。封装不再是把造好的芯片装起来,而是芯片制造的最关键,一公里成本占比从百分之十直接干到百分之三十到百分之四十。价值重估极强。数据说话, 全球先进封装市场二零二一年三百七十四亿美元,二零二七年预计冲到六百五十亿,涨百分之七十四。混合建核设备市场年复合率六十九百分之, 远超行业均值。更现实的是,华为今年秋季的新麒麟,就是第一颗完整搭载逻辑折叠的手机旗舰星,封装环节的订单和业绩确定性非常强,封装第一,受益主线 最硬。再说散热,这赛道可能比封装还猛。逻辑很简单,三条专用高速垂直堆叠,飞机在上面,火车在中间,汽车在下面。密度高了,但散热路径被严重压缩。平面时代,每个晶体管直接通过表面,散热 路径短,面积大,散热是事后活配风扇贴散热片。逻辑,折叠堆三层甚至更多之后,底层热量要穿过上面好几层才能出去。导热路径变长,热阻变大,层间热藕合 散不掉,再先进的架构,也只能降平。散热从事后配套变成了设计硬约束。传统铜铝散热,热导率三四百已经到物理极限了。这时候,一种材料被推到聚光灯下, 金刚石 c v d 金刚石热导率两千到两千两百,铜的五倍,铝的十倍,还绝缘,耐高温,化学稳定,目前唯一能覆盖芯片级、封装级、模组级三层散热需求的最优材料。关键是, 产业化拐点已经来了。二零二六年,产业界叫它金刚石散热产业化元年,全球市场预计破十二亿美元,增速百分之二百一十四,国内首条八英寸金刚石热成片产线已投产,热导率两千到两千二百, 通过英伟达、华为认证。美国 acash systems 今年二月已经交付全球首批搭载金刚石散热的 h 二百 gpu 服务器,不是 ppt, 是 商用交付。开元证券预测 到,二零三零年,仅 ai 芯片领域的金刚石散热市场四百八十亿到九百亿人民币。逻辑,折叠堆得越高,散热挑战越大,金刚石价值越突出。这两条线高度藕合,互相成就 好。总结,第一逻辑,折叠不是三 d 堆叠换皮,一个造更多层的交通工具,一个解决路怎么修,不是玩概念, 是设计范式的进步。第二,掏定律最大的受益者不是设计,不是设备,是风装和散热。这两个曾经最不起眼的配角被推到了性能竞赛的最中央,风装从搬运工升级为路网总工程师, 散热由事后配套变成设计应约束。掏定律能不能真正成为定律,需要时间检验。但有一件事确定 后,摩尔时代的芯片竞赛,战场焦点已经不仅仅是光刻机了,还有风装厂的对准台和散热材料的导热路径上。这就是滔定律最值得你关注的地方,下课!

摩尔定律正式被中国公司改写。五月二十五号,华为在 i e e 大 会上扔了一颗核弹。掏定律。摩尔定律搞了几十年,把晶体管变小,华为说,不,我们换条路,把芯片叠起来。过去几十年,全世界芯片行业都在卷一个数字,七纳米、五纳米、三纳米、两纳米, 谁的制成更先进,谁就更强。但现在,华为突然提出了一个新的半导体定律,叫做掏定律。 这件事的核心不是华为发明了一个新概念,而是它可能代表着国产芯片不再只跟着摩尔定律卷制成,而是开始寻找另一条突围路线。那问题来了,这个新定律到底是什么意思?它会带来哪些产业机会?对应到 a 股又有哪些公司可能受益?今天我们把它讲清楚。先说结论, 所谓掏定律,简单理解就是芯片性能的提升,不一定只靠把晶体管做得越来越小,也可以靠缩短信号传输的时间。这里的掏代表的就是时间长数,延迟信号传输效率。 过去芯片行业提升性能,主要靠把房子盖得更小,晶体管越小,同样面积里塞进的晶体管越多,竟能就越强。但问题是,先进制成越来越难。一方面,两纳米、一点四纳米这样的制成技术门槛极高,另一方面, euv 光刻机又被严格限制。 所以,华为现在提出的思路是,既然我们暂时不能在最先进制程上硬碰硬,那能不能换一个维度,不是单纯卷筋皮管有多小,而是卷数据跑的有多快,连接有多短,系统协调有多高效。这就是韬定律背后的逻辑。 那它对产业链意味着什么?我认为最重要的不是芯片本身,而是三个方向。第一个方向叫做先进封装和高速互联。因为如果你要缩短信号传播时间,就要让芯片和芯片之间、板和板之间、服务器和服务器之间连接的更快、 更近、更高效。这就会带来三个直接机会,先进封装、 pcb 连接器对应到 a 股可以重点关注几类公司先进封装方向,比如长电科技、通富微电、华天科技、永曦电子,这些公司对应的是多芯片封装, chiplet、 易购集成, 简单说就是把多个芯片像搭积木一样组合起来,让它们协同工作。如果未来华为要通过系统级方式提升芯片性能,先进封装一定是绕不开的。第二类是 pcb 和封装基板,比如深南电路、兴森科技、沪电股份、盛宏科技。 为什么它们重要?因为 ai 服务器、交换机、超节点集群对高速 pcb 的 需求会大幅增加。以前大家可能只看单颗芯片,但在 ai 时代,真正决定算力效率的是整个系统芯片之间怎么连,服务器之间怎么连,数据中心内部怎么连,这就会让高速 pcb 的 价值量上升。 第三类是高速连接器和电缆,比如华丰科技、中航光电、瑞可达、电联技术、航天电器。 这类公司听起来没有芯片性感,但他们其实是算立高速公路的收费站,芯片再强,如果信号传不过去,系统性能也发挥不出来,抛定率强调的正是降低时延。所以高速背板连接器、高速电缆、服务器连接方案会成为一个非常关键的环节。 第二个大方向是光通信和光互联。这个方向也非常关键,因为当 ai 算力集聚越来越大,传统电信号连接会遇到瓶颈,数据中心内部未来会越来越多使用光模块、光芯片、归光方案,对应到 a 股可以看中,继续创 新、益盛、天福通信、光讯科技、元杰科技、世家光子、长光、华新。这条线的逻辑很清楚,华为强调超节点,强调系统及互联,最终都会增加对高速光通信的需求,尤其是八百 g、 一 点六 t 光模块以及硅光激光器,这些方向都可能首意。 所以如果说芯片是大脑,光通信就是神经系统, ai 集群越大,神经系统就越重要。第三个方向是国产半导体底座抛定率不是一个孤立概念, 它背后需要 e、 d a。 设备、材料制造、测试、整套国产半导体体系支撑。比如 e、 d a 方向可以关注华大九天、盖伦电子、广利威、新源股份,因为复杂芯片设计、先进封装系统及协同都离不开 e d a 工具。 半导体设备方向可以看北方华创、中微公司、拓金科技、华海青科、新源微、圣美上海。材料方向可以看安吉科技、互规产业、雅克科技、顶龙股份、南大光电、江枫电子。 这些公司不是最容易短线爆发的,但它们是国产半导体长期自主可控的底层资产,如果华为这条路线真的持续推进,最底层的设备材料 e、 d a 一定会长期受益。 最后还有一条线,就是华为升腾和 ai 算力生态,韬定律和华为的升腾鲲鹏超节点、零渠互联很可能会被市场放在一起理解,对应 a 股市场,会关注神州数码、拓维信息、软通动力、润和软件、四川长虹、恒维科技、高新发展。 但这里要提醒大家,这一类公司里面,概念弹性很大,但业绩兑现差异也很大。有的公司确实参与华为生态,但相关业务占总额收入的比例不一定高。所以不能只看华为概念四个字,还是要看三个东西,第一,是否真的有订单。第二,业务占比有多高。第三, 毛利率和利润能不能兑现。所以总结一下,华为这次提出抛定率,真正重要的地方在于,它可能代表国产芯片从单点制成追赶转向系统级性能突破。过去我们问的是这颗芯片是多少纳米, 未来可能还要问它的封装效率有多高,芯片之间连接有多快,系统协调能力有多强,整套算力集群的食言有多低。对应到 a 股,我认为可以分成三层看,第一层,短期弹性最强,先进封装、高速 pcb 连接器、光通信。 第二层,中长期确定性更强。 e d a, 半导体设备、半导体材料。第三层,主题热度最高,华为升腾、鲲鹏、超节点生态。但最后一定要记住一句话,概念是第一波,订单才是第二波,业绩才是最终答案。 抛定律会不会成为国产半导体的新拐点,现在还不能下定论,但可以确定的是,这条路线如果持续推进, a 股里真正受益的不一定是最会讲故事的公司,而是那些卡在关键环节、有真实客户、有真实收入、有技术壁垒的公司。这才是我们接下来最应该盯紧的方向。如果这期视频对你有所帮助,可以点赞关注我的账号,我会持续分享更多内容,我们下期再见!

没有最先进的光刻机,中国芯片就只能永远跟在别人后面吗?这两天华为提出的滔定律全网刷屏,很多人看完第一反应是感觉很牛,但没看懂。 我给大家翻译一下这件事真正重要的不是华为又提出了一个新名词,而是中国芯片开始回答一个最尖锐的问题,当别人把最先进的光刻机设备、材料、软件都拿来卡你的时候,中国芯片到底还有没有第二条路?先给你一个结论, 抛定律,现在还不能简单说已经取代摩尔定律,但他至少发出了一个重要信号,中国半导体开始不只是在别人定义的规则里追赶,而是开始改写全球半导体规则。过去半个多世纪,全球半导体行业基本都沿着摩尔定律往前走,说白了就是把筋体管越做越小, 从几十纳米到七纳米、五纳米、三纳米,大家拼的是谁的制成更先进,谁的光刻机更厉害。但问题是,这条路现在越来越难走了。 一方面,筋铁管继续缩小已经逼近物理极限,漏电、散热量率都会变成大问题。 另一方面,先进制程成本越来越高,不是一般企业玩得起。更关键的是,对中国来说,别人还可以用设备、材料、软件、供应链来卡你。所以很多人说,没有最先进光刻机,中国芯片就只能永远跟在后面追。我觉得这个判断太简单了。 华为这次提出了掏定律,真正有意思的地方就在于他把问题换了一个问法,过去大家问的是基尼管还能不能做的更小,掏定律问的是芯片里的信号能不能跑的更快, 数据搬运能不能更短?计算等待能不能更少?这就是从几何缩微转向时间缩微。用户真的在乎基尼管到底是几纳米吗? 其实不一定,用户在乎的是手机快不快、 ai 推理快不快、服务器响应快不快。所以小本身不是目的,快才是目的。我给大家打个比方,过去做芯片就像在一层平房里不断隔房间,为了提高效率,就把每个房间越隔越小, 把距离越缩越短。但如果这层平房已经快挤不下了怎么办?抛定律的思路,不是继续死磕把房间做的更小,而是把平房盖成楼房, 通过逻辑折叠、先进封装、互联架构和软硬件协同,把原来平铺的电路重新组织起来,让信号路径更短, 系统效率更高。说白了,过去拼的是谁能把零件做的更小,未来越来越要拼的是谁能把系统组织的更好。这件事真正重要的地方就在这里。 先进制程当然重要, euv 当然重要,这个不能回避,但同样要看到,先进制程不是唯一答案。如果别人把最窄、最贵、最难的一条路卡住了,中国半导体就必须从系统架构、封装、互联、软件材料里 重新找出一条路。这是为什么?过去很多被当成配角的环节,现在会越来越重要?先进封装、三维集成、 芯片互联、国产 eda、 系统软件协同,在韬定律这套逻辑里,开始站到舞台中央。比如华为提到,到二零三一年,高端芯片晶体管密度有望达到一点四纳米制成的同等水平。 这里最关键的是等效两个字,等效一点四纳米。不是说物理上真的把晶体管做到一点四纳米,而是说通过系统优化,让性能、密度和综合能力接近那个水平。 所以对韬听力最好的理解不是华为绕过了光刻机,而是不再把光刻机当成唯一解。华为说过去六年已经基于这套思路设计并量产了三百八十一款芯片, 这个数字说明什么?说明他不是一个 ppt 概念,而是在真实产品里反复验证过的工程方向。当然,我们也要清醒,掏定律不是魔法,不是今天提出,明天中国芯片就全面超越他,后面还有很多印章要打,工具链分装工艺、粮率、 散热都要跟上。所以这条路不是容易了,而是难度。换了过去,难在极限制成未来,难在全站协同。但恰恰是这个变化,给中国半导体打开了一扇新门。因为中国最擅长的就是复杂系统工程,我们有庞大的应用场景,有完整的产业链, 有工程化组织能力,也有在真实需求里反复迭代的机会。所以我觉得掏定律真正的意义,不是华为宣布替代摩尔定律,也不是国产芯片马上全面超车,它真正说明的是中国芯片开始从追节点走向拼体系, 从单点突破走向全站协同,从买不到设备就被动挨打,走向用系统能力寻找新解法。过去我们开始提出自己的问题, 组织自己的能力,探索自己的路径。最后总结一句,真正的科技突破不是别人划的一条路,我们只能在后面追,而是当老路越来越窄的时候,你有没有能力重新理解问题,重新组织资源,重新开出一条新路?中国芯片今天最需要的不是盲目乐观,也不是妄自菲薄, 而是清醒的干,持续的干,换个维度干。那么你觉得掏定律之后,中国半导体最先突破的环节会是先进封装、国产 eda 还是 ai 芯片?评论区聊聊。

黄仁勋看不上华为韬定律,结果闹了个笑话,被业内专家说不专业。事情经过很简单,黄仁勋在中国某省宴请供应链伙伴,记者当场问他怎么看华为的韬定律和逻辑折叠技术。 他当场回答,台积电的芯片堆叠和三 d 封装技术非常先进,比华为领先十年。话音刚落,芯片领域的专业人士就坐不住了,纷纷站出来直说这人根本不专业。问题出在哪?黄仁勋把两个完全不同层面的东西混为一谈了。 台积电三星 a m d 搞的三 d 封装,本质上是把两颗或多颗已经做好的成品芯片在外部物理落在一起,靠打孔连线的方式上下联通,芯片本身的内部结构一点没动,折叠发生在芯片外面。 这就好比把两栋楼用天桥连起来,两栋楼的内部格局还是各自内套,没有任何变化。华为的逻辑折叠根本不是这回事儿,它动的是芯片设计阶段内部逻辑电路本身的结构,把原本在二维平面上横着铺开的运算通路,直接在三维空间里重新折叠编排 数据,不再横穿整颗芯片跑长距离,而是通过纵向通道就近交换,走的永远是最短路径。这带来的效果非常直接,用七纳米工艺做出来的芯片,通过逻辑折叠能跑出三纳米芯片级别的性能,能耗还能降低四成。这不是吹牛,这是华为公胎的数据。 你说黄仁勋不知道这两者的区别?那不可能,他是芯片行业做了几十年的人,他知道,但他不能说。原因很简单,英伟达现在已经退出中国市场,而华为恰好是中国 ai 芯片的主要供应商,两家是直接竞争关系。 如果他在公开场合肯定华为的技术路线,市场对英伟达领先地位的信心立刻会动摇。所以他选择混淆概念,故意贬低,给自己和资本市场一个交代。但这个操作最终让他出了洋相,因为他低估了业内人士的专业程度。 华为逻辑折叠真正让英伟达焦虑的地方在于 ai 芯片这个赛道。 ai 芯片干活有个致命弱点,叫存储强,计算单元和片外内存之间距离太远,数据搬来搬去耗电极高,有时候搬一次,数据的功耗是实际计算的上百倍。 传统解决办法只有一个,继续缩小制成,把晶体管做得更小。但现在台积电推进到两纳米附近,已经撞墙了,漏电、量子碎穿,这些物理极限就摆在那,一纳米的量产方案至今拿不出来。 逻辑折叠从另一个方向把这个问题解了,数据在芯片内部的传输距离被压缩到几微米,缓存可以高效共享复用,片外内存的访问次数大幅减少,又快又省电。 英伟达现在的优势建立在制程领先和 c u d a 生态上,而逻辑折叠一旦成熟,制程的差距直接被抹平,英伟达最核心的护城河就开始动摇。这才是黄仁勋真正坐不住的原因,也是他在那场饭局上说出那番话的真实动机。只不过,遮掩终究遮不住技术本身的走向。

华为发布的掏定律到底是个啥?打鸡血的人太多了啊,这事其实还是得理性看待啊,不要过度神话。还有很多人搞不明白,掏定律和先进封装到底是个啥区别啊?都跑到我前两天发的先进封装那个视频底下评论这个事情,今天给大家来分析分析这两者的区别,以及掏定律到底是个啥。 先说说掏是什么?掏是希腊字母,在电路里面叫时间长数啊,他描述的是信号从一个地方传到另外一个地方,花了多少时间。 打个比方啊,把电流想象成水流,那么芯片呢,就是一座城市的水网。摩尔定律做的事情呢,就是不断的把水管做细,把水泵做密啊,在更小的空间里面塞更多东西。 而掏定律做的事情,就重新设计整个城市的供水系统,让水不再走远路啊,不用等红绿灯,不用在管道里面排队。掏越小,水从水源到用户的时间就越短,整座城市的运转效率就越高。 芯片同理,掏越小,信号传输就越快,芯片的实际性能就越强。那怎么才能让掏变小呢?行业里面其实已经有了三层的思路,但各有不同。 第一层就是先进封装,或者叫三 d 堆叠啊,这个说白了,就把原来分散在城市各处的泵站啊,水库、进水厂,直接盖到一栋楼里面,水不用再跑半个城了,楼上楼下就能搞定 啊。台积电的 cos 啊,英伟达用的 hbm 的 封装都是这个思路,让内存和计算单元贴在一起啊,物理距离短了,它自然也就降了。但注意啊,这只是缩短了距离,水还是要流动的啊,只是少留了一段路而已。 第二层就是海力士主导的方向,叫 hbm, 把内存的芯片像千层蛋糕一样垂直的叠起来,这就等于把单一的水库啊,修成了摩天修水塔, 容量巨大,水压极高,出水极快。那么海力士呢,最新还推出了一个新的方向,叫 i h b m, 就是 把存储的底座用逻辑芯片的工艺来做, 相当于在水库的底部啊,直接建了一个小型的水处理厂,水不用送出去,就做一个初步的处理。这条路很猛,但它本质上还是让必须流的水啊,流的更快而已。第三层才是华为套定率真想做的事情。现在的芯片里面啊,最大的浪费呢,不是计算慢,而是数据的搬运, ai 大 模型跑一次推理超过百分之八十的能耗,花在把数据从内存搬到计算单元啊。再然后呢,再从计算单元搬回到内存, 就像一座城市,大部分的能源不是花在用水上面,而是花在运水的路上。华为的逻辑折叠技术就直接在芯片的内部盖摩天大楼啊,这次说的逻辑折叠,就是把关联度高的电路上下把它堆叠起来啊,原本相距一毫米的晶体管, 那么叠起来之后呢,距离就足够近了。这不是先进封装啊,先进封装是把不同的芯片拼在一起,记住啊,是不同的芯片拼在一起啊,逻辑折叠是把同一个芯片内部的计算逻辑分层重构啊。华为还做了四件事情,让这个体系闭环能够运转起来啊。第一个就局部数据滞留, 这就像每个小区有自己的小水池啊,常用户呢,就近取水,不用每次都从总的水库去调度。第二个呢,就减少全区的同步啊,不让全城统一调水,改成了分区自治啊,一个小区堵了不影响到别处。第三个叫重构计算图, 重新规划水流路径啊,哪条路最短走哪条,提前预判需求啊,提前调水。第四个就动态任务调度啊,根据实时需求决定谁来供水啊,什么时候供,先供给谁。 这四件事情加在一起啊,不是修管道,不是修水库啊,是重新设计了整座城市的供水逻辑。说到这个,提醒一下大家啊,理性看待,不要过度。神话涛定律并没有发明什么新的物理方程,他既不是相融啊,信息理论那样的数字革命啊,也不是摩尔定律那样的产业级的预测工具, 它更像是把行业里面已经分散存在的优化方向,比如说先进封装呀,存算一体呀,异步计算呀,算子融合啊,统一到一个框架底下,用降低时间长数这个核心指标来统领大局。 本质上它是一套统一的认知框架啊,不是颠覆性的科学发现。华为自己也承认啊,这条路至少还得走个几天时间,目前只是起步阶段。外媒也有质疑说啊,堆叠设计确实提升了密度,但是真正的一点四纳米需要解决的良率问题,功率问题,散热问题,华为并没有全部解决。 这个质疑是合理的,也是健康的。那问题来了,这些是国际大厂不也在做吗?啊?为什么是华为提出来?没错,因为它的 nv 令可在降低 gpu 之间的通信的套 啊, google 和 mate 在 大规模的集群调度上面走在最前面啊。台积电和三星在先进封装和制程上面领先全球,英特尔在单芯片的架构上积累深厚, 但他们有个共同的特点,就是他们自己只擅长于自己内层。英伟达不管操作系统怎么写啊,台积电不管 ai 框架怎么调度,海力士更不管 ai 框架怎么调度了,对吧?这是全方位分工的正常状态啊!华为的独到之处就是他是被逼出来的,因为用不上台积电的三纳米 啊,华为如果只做单点优化,根本追不上来。所以华为必须把芯片设计、编程、 ai 框架、操作系统、高速互联、先进封装啊,这些自己都捏到自己的身边,每一层都往死里掏,才能用成熟制程去追平先进制程的性能。 放眼全球,谁能把这所有的系统啊都全部打通呢啊,除了华为,我感觉几乎没有第二家。这就是华为提出套定律最核心底气, 他的全站能力,让他可以站在系统大局的高度啊,看见单点公司看不见的大局优化空间啊!检验这一套答案的唯一标准,就是今年秋天那个搭载逻辑折叠技术的新麒麟芯片啊,到时候是骡子是马跑起来才知道。

华为掏定律等于抄袭国外三 d 堆叠?全网谣言揭穿,别被带节奏,二者根本不是同一技术!最近全网吵翻天了,一边是全网热议华为掏定律, 麒麟二零二六直接对标英伟达高通国产芯片弯道超车。另一边无数网友疯狂质疑,什么掏定律?说白了就是国外玩烂的三 d 堆叠,换个名字包装一下,本质就是抄袭套壳,根本没有原创技术。两种声音吵得不可开交,甚至很多数码博主都在带节奏,说华为只是捡别人十几年前剩下的技术。今天我不讲空话,不玩概念, 只用硬核底层逻辑,一次性把真相扒到底,到底是改名套壳,还是真正的国产颠覆性突围?听完这条你全明白。 首先不可否认,三 d 堆叠二点五 d 先进封装确实是国外深耕了十几年的成熟技术,英特尔、台基顿、三星早就大规模商用,靠堆叠芯片缓存内存提升算力,这套方案国外确实玩的炉火纯青。也正因为都带堆叠两个字,百分之九十的网友直接把两者划等号,这恰恰是最大的认知误区, 大家一定要死死分清。国外传统堆叠和华为掏定律根本不是一个维度的东西。国外的三 d 堆叠先进封装,核心逻辑是成品堆叠,简单直白讲,他是把已经完整生产好流片完成的芯片内存、缓存像堆积木一样上下拼接组合在一起, 它的底层前提依然高度依赖三纳米、五纳米的先进制成,离不开 asmel 的 uv 高端光刻机,只是在做好的成品上做物理叠加,优化芯片本身的架构逻辑计算方式十几年都没有本质改变,本质上是在原有隧道上改良升级。 而华为的韬定律完全是降维式的底层创新,它根本不是成品拼接,而是芯片内部架构计算逻辑的垂直折叠重构。不是把做好的芯片堆起来,而是直接从芯片设计源头重新定义晶体管排布重构计算路径,压缩信号传输距离, 通过架构优化直接实现普通 dv 光刻机就能做出等效三纳米级别的算力性能,彻底绕开国外光刻机先进制成的技术封锁。一个是在别人定好的赛道里拼积木做改良,一个是直接换掉隧道重构底层逻辑,实现颠覆性突破。 两者的技术原理核心壁垒,实现路径天差地别,根本不存在照搬抄袭一说。国外堆叠是物理层面的拼接,华为韬定律是逻辑层面的革命, 这也是为什么麒麟二零二六能用普通光刻机就实现了对标高端旗舰芯片的算力。不是国外技术不行,是华为换了一套全新的技术逻辑,直接弯道超车。 网上那些带节奏说套壳抄袭的,要么是根本没看懂底层原理,要么就是故意带节奏忽略最核心的架构创新。所以问题来了,看完硬核拆解,你觉得华为掏定律是网友口中的改名套壳,还是咱们国产芯片真正打破国外垄断的技术突围?懂芯片懂技术的朋友,评论区留下你的真实看法。

哈喽,大家好,欢迎收听我们的播客啊,今天我们要跟大家聊一聊华为的这个掏定律 到底带来了哪些技术突破,然后顺便我们也来聊一聊,这个所谓的掏定律和我们的半导体产业链到底有什么样的关系。嗯,那这个话题确实很有意思,那我们就开始吧,我们先来聊第一部分啊,就这个破局之要华为的这个掏定律的技术突破。 首先第一个问题啊,就是说这个所谓的掏定律,他到底是在一个什么样的背景之下被提出来的?就是半导体这个行业啊,一直都是按照这个摩尔定律在往前走啊,就是大家都在追求说我这个晶体管越做越小,然后我这个芯片的性能就可以翻倍, 但是呢,现在已经到了三纳米甚至两纳米,这个制成之后呢,就遇到了非常大的物理极限,就你这个晶体管再小的话,他就会出现这种量子碎穿,就是电子会直接穿墙而过, 你这个就没有办法控制了,听起来好像是技术发展卡住了。对,没错,而且你想再建一个三纳米的这种精原厂,投资都是在两百亿美元以上, 然后研发的费用也是水涨船高。同时呢,这个人工智能这个大模型,还有自动驾驶对算力的需求又是呈指数级的增长。所以在这种背景之下,华为就提出了这个新的定律,就是不再去拼这个尺寸, 而是从另外一个角度来提升芯片的性能。对,那你说这个所谓的掏定律,他到底心在什么地方呢?就是他其实是用时间缩微代替了这个传统的这种几何缩微, 就他不再去追求说我这个晶体管越做越小,而是说我怎么能够让这个信号在芯片里面跑的更快,哦,对,就是我同样的面积,我可以做更多的事情。 哦,这思路真挺挺巧妙的。对,然后他们还搞了这个逻辑折叠,就是把这个电路呢像折纸一样给他叠起来,这样的话就可以让这个信号少走很多路。同时呢,他们是从这个晶体管到这个芯片到这个系统各个层面都一起优化, 所以它是一个端到端的一个食言的一个极致的压缩。所以这就是为什么他们可以在同样的一个 工艺下面把这个芯片的性能和能效都提升一大截。哎,那我想知道就是这个掏定律提出来之后,在实际的产品当中到底取得了哪些成绩?就他们在这六年的时间里面已经量产了三百八十一款芯片。 哦,这些芯片呢覆盖了通信啊、智能终端啊、数据中心啊,还有这个车载电子啊等等各个领域,而且在这些领域里面都取得了非常不错的成绩。挺厉害,挺厉害,确实挺厉害,确实挺厉害。对,比如说他们的这个移动端的芯片, 用了这个逻辑折叠之后呢,这个晶体管的密度提升了百分之五十五,然后能效提升了百分之四十一。 他们今年秋天要出的这个新一代的麒麟芯片也会是完全使用这个新的架构,包括他们也有目标说在二零三一年要让这个高端的芯片能够达到一点四纳米的这种晶体管的密度, 那这就意味着什么呢?就是我们中国的这个半导体就可以逐渐的摆脱对这种顶尖的 euv 设备的一个依赖啊,对,就是一个换道超车的一个机会。然后我们接下来聊一聊这个产业革新, 就是这个掏定律跟我们整个这个半导体产业链到底有什么关系? ok, 第一个问题就是这个新的定律到底是怎么改变了这个产业链的底层逻辑?就是原来这个半导体他一直都是靠这个 把晶体管做小吗?对,然后来推动这个性能的提升,但是现在这个物理极限已经快到了,你再做小的话就需要巨额的投资,而且 这个 euv 的 光刻机也不是谁都能买的起的,所以这就是一个很大的门槛,就是说传统的这种升级路线越来越难走。对,那现在这个韬定率就另辟蹊径,它是从这个信号的延迟下手,然后通过这个逻辑折叠啊,通过这个易购集成啊,让这个芯片 就算用的是老的制成,但依然可以有很高的性能。所以这个时候整个产业链的重心就 从这个拼制程就开始往拼架构、拼系统协调这方面去走了。那这个时候就不再是说你有最先进的工艺,你就可以称王了,那这个时候中国的这些厂商也有了更多的话语权。我,我其实特别想知道,就是这个韬定律到底在半导体的工艺路线和封装的方式上带来哪些新的变化? 就是现在大家其实没有必要再去死磕这个三纳米、两纳米这种极限的工艺了,反而是像二十八纳米、十四纳米、七纳米这些成熟的制成,因为配合上了这个逻辑折叠和这个三维的集成, 反而焕发了新的生机,成为了一个新的宠儿。所以现在连封装都变得更重要了。没错没错,像二点五 d 封装、三维的堆叠,还有这个小芯片的这种架构,都成为了一个新的主流。 然后包括这个芯片之间的这个高速互联也变成了一个新的产业的高地,包括一些封测场也从这个单纯的封测变成了能够提供系统级的解决方案的这种 厂商了,所以就整个产业链的格局都发生了变化啊。那我觉得还有一个问题,就是这个掏定律出来之后,会对全球的半导体的格局和中国的产业地位会产生什么样的影响?就是这个掏定律,它其实是 让这个产业的格局从原来的大家都追一个最先进的制程,变成了现在的多轨竞争。 那这个时候呢?就像你说的,中国的话语权肯定是提升了,那标准和生态也会慢慢的往中国清洗,中国的企业是不是迎来了更多的机会?对,因为现在啊,不再是说只有你有最先进的工艺,你才能玩这个游戏了,现在就是说设计和系统集成的能力变得更重要了, 所以这就给了中国的这些厂商更多的参与的机会,包括一些小的公司也可以通过创新来 分得一杯羹,那这个时候大家的合作的方式也会变得更加的开放,那整个生态肯定也会更加的活跃。我们现在要聊的就是未来展望了,就这个滔定律到底会怎么重塑全球半导体的格局?这一波到底带来哪些大的变化?这个滔定律其实他是把这个行业的这个重心 从大家去追逐这种最顶尖的制成,又拉回到了大家去比拼这种系统架构的创新和这种软硬血统的能力。那现在就是说大家可以用这种成熟的工艺,然后通过一些架构的设计,通过一些封装的创新,也可以做出这种高性能的芯片。 那这个就不再是说只有那几家掌握了最顶尖的 euv 工艺的公司才可以站在这个舞台上,等于说这个格局一下子就多样化了。没错没错,就是原来可能就是大家都要去 呃台积电、三星、英特尔他们手里去抢这个最先进的产能嘛。那现在的话可能就是说中国的这些厂商可以通过自己的一些创新去打破这种限制,那包括像一些这种风测场和这种设计公司,他们也会有更多的话语权,那这个行业就会从一个单级 逐渐的走向多极,那中国在这个规则制定和产业生态的塑造上面的影响力肯定也是会大幅提升的。你觉得就现在这个套定律在推广的过程当中会遇到哪些比较难啃的骨头? 就是现在目前这个主要还是在华为内部的一些芯片里面用的比较好嘛。那其他的厂商要真正的去 大规模的应用的话,还需要时间,那包括这个 e d a 工具的适配,包括一些标准的认证,包括这个产业链的上下游的系统 都要跟上,不然的话你很难去复制同样的效果,确实不只是技术本身的问题,没错没错,而且就是这个射频啊、模拟啊这一些领域对制程的要求还是很高的。那另外呢,就是说这个先进封装的这个量率啊、成本啊, 这个也一直是一个挑战,那现在就是说这个产业界还需要一点时间才能够真正的跟上这个节奏。你觉得就是未来这个套定律会在整个半导体行业里面会扮演一个什么样的角色?就我觉得他不光是给这个行业 开辟了一个新的方向,就是你不用再去死磕这个最顶尖的工艺了,那大家可以用更多的创新的手段来提升这个芯片的性能,那这个对于整个尤其是后摩尔时代的持续发展是非常有意义的,等于说给更多的玩家入场的机会了,没错没错没错, 对,然后包括就是这个也会推动这个全球的产业链的结构发生变化,就是会有更多的企业参与到这个高端芯片的赛道里面来,那 尤其是中国的厂商可以在这个规则制定和生态建设上面去发力。那如果这个国际上都认可了这个掏定律的话,那他很有可能会成为 半导体的一个新的标准,那就是会有很大的技术和生态的溢出效应。今天我们聊了很多关于这个华为的这个掏定律带来的一些技术的突破,以及对整个产业链的影响, 可以看出来这个新的定律确实给整个半导体行业带来了很多新的可能性。那至于说他能不能够真正的去重塑未来,可能还需要时间和整个产业的共同努力,那就是这一期播课的内容了,然后感谢大家的收听,咱们下期再见,拜拜。