[现场视频]华为τ时间缩放定律-2026.05中英 华为"时间缩放"革命:从7纳米突围到3D逻辑折叠,麒麟2026如何打破摩尔定律困局? 视频简介 2026年,华为在半导体领域投下一枚重磅炸弹——"逻辑折叠"技术。本视频深度解析华为高管在East Coast 2026大会上的重磅演讲,揭秘华为如何用六年时间走出制裁阴影,以"时间缩放"(Time Scaling)取代传统几何缩放,实现芯片性能的跨越式突破。 核心看点: - 逻辑折叠(Logical Folding):全球首创的双层有源层架构,晶体管密度从1.55亿跃升至2.4亿/平方毫米 - 亚2微米混合键合:1.5微米键合间距、0.5微米对准精度,良率达100% - 麒麟2026:CPU性能核能效提升41%,主频飙升13%,告别"饱和论" - AI超节点:Ascend 950与统一总线协议UB,构建"系统即单芯片"的万卡集群 - 未来十年路线图:从局部关键路径折叠到全栈多层折叠,目标2035年硬件集成度提升100倍 当行业认为7纳米已是终点,华为证明:摩尔定律的延续,不在于光刻机的极限,而在于架构思维的革命。 --- 关键词 华为、麒麟2026、逻辑折叠、时间缩放、Time Scaling、3D封装、混合键合、Hybrid Bonding、摩尔定律、半导体、芯片设计、Ascend 950、AI超节点、统一总线、UB协议、晶体管密度、DTCO、STCO、先进封装、后摩尔时代、制裁突围、国产芯片、EDA工具、热管理、存算一体、光学互连、HighOne、系统级优化、2035路线图、智能手机芯片、数据中心、大模型训练、推理加速、能效提升、关键路径优化、时钟树优化、SRAM折叠、多层有源层、垂直集成、芯片制造、华为海思、半导体设备、工艺创新、设计方法学、行业演讲、技术突破#芯片制造 #光刻机 #集成电路 #EUV #芯片 #华为海思
00:00 / 46:56
连播
清屏
智能
倍速
点赞126
00:00 / 01:02
连播
清屏
智能
倍速
点赞87
00:00 / 00:11
连播
清屏
智能
倍速
点赞7
00:00 / 02:12
连播
清屏
智能
倍速
点赞15
00:00 / 00:54
连播
清屏
智能
倍速
点赞NaN