00:00 / 14:39
连播
清屏
智能
倍速
点赞245
华为发表半导体韬定律!2031年剑指1.4纳米! 2026年5月25日,在上海举办的电气电子工程师学会(IEEE)国际电路与系统研讨会ISCAS 2026上,华为公司董事、半导体业务部总裁何庭波发表题为《半导体新路径探索与实践》的主旨演讲,正式发布了指导半导体产业发展的全新原则“韬(τ)定律”,并公布规划称预计2031年基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平,具体信息如下: 韬(τ)定律提出的行业背景 主导全球半导体产业发展半个多世纪的摩尔定律,核心逻辑是通过不断缩小晶体管几何尺寸来提升性能,即集成电路上的晶体管数量每18~24个月翻一倍,芯片性能同步翻倍、成本下降。但当下摩尔定律已经走到瓶颈:随着晶体管尺寸不断缩小,逐渐逼近量子物理极限,会出现量子隧穿、漏电效应等问题,且先进制程的研发与制造成本暴增,已经难以延续过去的成本红利,无法满足AI时代指数级增长的计算性能需求,全球半导体行业都在寻找突破瓶颈的新路径。 韬(τ)定律的核心内容 韬(τ)定律跳出了传统“几何缩微”的路径,提出以“时间缩微”替代“几何缩微”,以系统性降低时间常数(τ,韬)为核心目标,通过逻辑折叠等创新技术压缩信号传播时延,提升晶体管密度,从而实现半导体和电子系统的性能持续提升,具体可分为四个层级的全栈协同优化: 1. 器件层面:优化晶体管与互连电阻、寄生电容,从物理底层最大限度缩微器件级时间常数τ; 2. 电路层面:通过逻辑折叠技术突破传统平面布局的物理边界,大幅缩短关键路径走线长度,降低信号传播的电阻与电容负载,同步提升晶体管密度与电路性能; 3. 芯片层面:通过“软件、架构、芯片”全栈软硬芯协同设计,针对实际工作负载做细粒度的指令流、数据流控制,提升系统级并行度与效率,降低端到端执行时间; 4. 系统层面! 何苦吓的硅谷破防尖叫:TM的……中国人用“时间缩微”,一拳打爆了“摩尔神像”!#大国崛起 #华为 #芯片 #半导体 #大国重器@YouYou@YoYo时装秀场
00:00 / 06:51
连播
清屏
智能
倍速
点赞24
00:00 / 01:01
连播
清屏
智能
倍速
点赞27
华为重磅发布韬定律!中国半导体开创后摩尔时代新路径 各位朋友,近期华为在2026国际电路与系统研讨会上抛出半导体领域重磅成果,正式发布韬(τ)定律,这也是中国首次在全球半导体领域提出指导产业发展的核心新原则。 大家都知道,传统摩尔定律依靠缩小晶体管尺寸的几何缩微路线,如今逼近物理极限,先进制程研发成本指数级暴涨,性能迭代陷入瓶颈。而韬定律跳出固有思路,以时间缩微替代几何缩微,聚焦系统性降低信号传输时间常数,通过逻辑折叠等技术压缩时延,构建起器件、电路、芯片到系统的多层级优化体系 。 按照规划,依托这套理论,华为到2031年就能让高端芯片晶体管密度达到等效1.4纳米制程水平,过去六年华为也已基于该技术设计量产381款芯片 。在先进制程设备受限的行业背景下,这条全新技术路径,为全球半导体产业可持续演进提供了中国方案,也为国产芯片突破迭代瓶颈打开了全新方向。 除了半导体底层突破,华为同期还布局AI网络、算力底座等核心技术:发布RAN Agent无线网络智能体,依托通信大模型实现网络全域智能调度;推出CMS上下文记忆存储,让AI推理时延暴降90%、算力利用率突破80%,从系统架构层面优化AI算力效率 。从底层芯片理论到全场景算力网络,华为持续以根技术自研,夯实数字产业自主可控底座。 #华为韬定律 #半导体新路径 #后摩尔时代 #国产芯片突破 #华为最新技术
00:00 / 01:51
连播
清屏
智能
倍速
点赞29