就在刚刚,全球芯片规则被改写! 5月25日,IEEE国际电路与系统研讨会。华为何庭波走上讲台,甩出王炸——"韬(τ)定律"。 这不是升级,这是换道。这不是追赶,这是定义。 当全世界还在死磕光刻机,还在原子级别玩"几何缩微"的极限运动,华为突然喊停:此路不通,我们换条路跑! 摩尔定律困在哪?物理极限逼近,成本指数级飙升,3nm生产线造价动辄近200亿美元,全球没几家玩得起。 韬定律的破局点在哪?一个字:τ。 τ是时间常数,是信号在芯片里跑一趟的延迟。华为的逻辑极其锋利——既然"把房间造更小"到了原子尽头,那就"把路修更短"! "时间缩微"替代"几何缩微"。不再死磕晶体管尺寸,而是系统性压缩信号传播时延。 杀手锏叫"逻辑折叠"。想象把一张平铺的电路图纸,像折纸大师一样立体折叠,信号路径骤短,电阻电容负载暴跌,运算在更短时间内完成。 这是PPT吗?过去六年,华为已基于韬定律量产381款芯片。今年秋季,麒麟2026将完整搭载逻辑折叠技术。论文验证,相同工艺节点下,晶体管密度跃升55%,能效增益41%。到2031年,等效晶体管密度将达1.4纳米制程水平。 意味着什么?不需要最先进光刻机,用成熟制程就能造出高端芯片!卡脖子?卡不住了! 产业链正从"平面拼图"变成"立体乐高"。哪些环节最受益? 第一,先进封装。3D堆叠、混合键合是物理载体,封装厂价值面临重估。 第二,EDA软件。逻辑折叠需要全新设计工具,国产EDA迎来架构级替代窗口。 第三,核心设备。TSV刻蚀、CMP抛光、晶圆键合需求爆发,设备商迎来增量逻辑。 第四,芯片级散热。立体堆叠散热是刚需,相关材料商直接受益。 从器件到电路,从芯片到系统,四层协同,全栈软硬芯一体。这不是单点突破,这是生态重构。 六十年了,半导体的话语权第一次响起中国声音。 何庭波说,未来属于开放合作。但前提是,你得先有资格坐在牌桌上。 韬光养晦,厚积薄发。这一次,华为用"时间"重新定义了"空间"。 #华为韬定律 #摩尔定律 #半导体封测 #长电科技 #通富微电
00:00 / 02:38
连播
清屏
智能
倍速
点赞141
00:00 / 02:42
连播
清屏
智能
倍速
点赞17
华为正式发表半导体领域新定律——【韬(τ)】定律。这是中国在全球半导体领域首次提出指导产业发展的新原则。 在介绍什么是【韬(τ)】定律之前,我们先简单说一下半导体行业60年来一直遵循的【摩尔定律】。【摩尔定律】是由由英特尔联合创始人戈登·摩尔(Gordon Moore)在1965年提出的一个经验性观察,其核心内容是:集成电路上可容纳的晶体管数目,每隔两年便会增加一倍。比如由64nm制程提升到32nm制程,晶体管数量就增加了一倍。 但是随着晶体管尺寸逼近物理极限,在7nm的时候,这个概念就被偷换了,同时也宣告【摩尔定律】已经实质上失效了。台积电推出的5nm、3nm,甚至是2nm,无一例外都不是将硅材料切割成相应的尺寸,而是采取某些技术,让硅材料在7nm或者14nm时更规整,或者通过其他的手段,以实现3nm或者2nm的效果。 所以,现在全世界根本没有真3nm或者2nm芯片,都是等效,区别在于你用什么技术手段去等效。华为的【韬(τ)】定律,大概率就是找到了不同于台积电或者高通的等效方式。 【韬(τ)】定律的核心,就是何庭波总裁所说的“通过逻辑折叠等创新技术,持续压缩信号传播时延,不断提升晶体管密度”,小镇表示到这里我也听不懂了。但是咱明白一件事就行了——无论是台积电、高通还是华为的高端制程,现在都是在曲线救国,只不过走的曲线不一样而已。 按照海思的PPT,今年秋天发布的麒麟950将实现性能上的巨大跃升,到时候mate90系列将变成一台完全体的性能猛兽。等等党这次真的可以欣慰了。 此外,按照海思的规划,到2031年,晶体管密度将做到1.4nm制程的水平,这是什么概念呢?台积电2023年量产3nm芯片,这个工艺一直用到现在。预计今年秋季量产2nm,不出意外的话2nm工艺也要用个四五年。也就是说,到2031年,华为将追平甚至超越国外最先进的半导体制造工艺。 这事的影响可就大了,基本可以宣告美股半导体已经成为事实上的【期货死人】了。#韬定律 #华为 #半导体 #产业链 #知识分享
00:00 / 02:30
连播
清屏
智能
倍速
点赞395
00:00 / 02:48
连播
清屏
智能
倍速
点赞179
00:00 / 05:24
连播
清屏
智能
倍速
点赞6
00:00 / 06:38
连播
清屏
智能
倍速
点赞19
00:00 / 04:42
连播
清屏
智能
倍速
点赞23
00:00 / 01:33
连播
清屏
智能
倍速
点赞33
00:00 / 03:21
连播
清屏
智能
倍速
点赞24
00:00 / 01:43
连播
清屏
智能
倍速
点赞0
00:00 / 06:40
连播
清屏
智能
倍速
点赞18
华为韬(τ)定律和职位技能 华为韬(τ)定律和职位技能新常态 多物理场仿真 个人记忆中上次因华为改变影响到很多公司需要改变职位和技能的是鸿蒙开发,不管大家如何看待华为,个人认为这次的韬(τ)定律也是,一开始看的时候没感觉,直到多次看到三维堆叠结构和多物理场后,才发现该定律并不是0-1的东西,除了XKL职位中可以看到,印象中今年CX和TJ等公司也出现了,至于混合键合和3D堆叠技术也是同理,我不是理科生,依靠微薄的概念逻辑能力,判断他们是伴生关系,后面用AI查询了下,先进制程下自热、机械应力、电迁移等效应不可忽略时,多物理场必然涉及,只是光热电的情况不同,有重新复盘了下涉及该关键词的公司职位,得到数据后基本确定了我得一些想法,虽然不完全正确,但作为求职参考是足够的。 1、在职位和技能已经慢慢有一些公司在使用或者提到的当下,韬(τ)定律并不是0-1的理论期,而是正在工程化应用的阶段,工程化对应的就是公司的职位技能需求; 2、保守看可以观察下华为接下来的产品,职位技能的变化是因,华为的公布是果,科技封锁导致需要一个国产化路径,摩尔定律的物理极限是根本矛盾,对于自媒体可以赢灭,对于求职需要做决策的人来说,必须用自己的职业生命来赌未来趋势; 3、华为的一些变化的确是在体现一些方向,鸿蒙开发是,IPD是,鸿蒙智家是,我相信韬(τ)定律一样也是; 4、多物理场、COW、混合键合、AI for EDA和3D都是,去年一些职位的人跳槽能选的公司很少,甚至目前也很少,但我相信再过2-3年,相关技能的职位会更好跳槽,对于一些在职的人来说,在初生阶段换方向的代价很高,反而熬才是最佳策略,个人也让学员做过一些测试,收集来的数据也显示的确是这样; 5、难,不论是设备厂还是存储厂和设计厂,很多问题是没有参考经验的,不想鸿蒙开发,熟悉设计思路和语言就能很快上手,这块相关职位的技能推进难度会比较大,多数都会设计跨行业跨学科的问题。 6、学习能力和开放心态,随着知识面和技能面的增加,学习能力也成为必然,这也是我最近半年相关公司offer学员聊到最多的问题,有得职位不是仿真光热电,甚至是算法结合材料/能动/机械,我相信这样的情况会成为高新制造业的常态,AI for EDA/CAE/CFD/CAD是职位趋势也是高薪关键。 7、现状是我们不论是设备还是软件都跟老美还有差距,但在工程化的过程中,我相信会熬出几个高质量企业,更会淘汰一些企业
00:00 / 03:08
连播
清屏
智能
倍速
点赞0
00:00 / 02:14
连播
清屏
智能
倍速
点赞12
2026 年 5 月 25 日 ISCAS 大会上华为女王何庭波公布了这一成果 下面用通俗的话把它作一个简单的介绍。 一、韬定律一句话是什么? 核心:用 “时间缩微” 替代 “几何缩微”。36氪 摩尔定律(老路): 把晶体管越做越小(7nm→5nm→3nm),平面上塞更多管子 → 性能提升。 本质:拼尺寸、拼 EUV 光刻机、拼最先进制程。 韬定律(新路): 不硬拼最小尺寸,而是拼命缩短信号在芯片里的延迟 τ: 把平面电路折叠、堆叠、3D 化(逻辑折叠) 缩短信号跑的距离 优化架构、减少无效切换 → 同样工艺下,更快、更强、更低功耗 通俗比喻: 摩尔定律:把房子做很小很小,挤更多人。 韬定律:房子不用更小,但把路修成立交、隧道、立体路网,让车(信号)跑得飞快。 二、为什么华为要提出韬定律? 因为摩尔定律走到头了: 物理极限:2–1nm 接近原子大小,量子隧穿漏电、发热失控。 成本爆炸:3nm 一条产线≈200 亿美元,全球只有 2–3 家玩得起。 外部封锁:EUV 光刻机买不到,先进制程被卡死。 华为的答案:不走 “最小制程” 独木桥,走 “成熟工艺 + 架构 + 3D + 系统优化” 的新路。 三、韬定律具体怎么做?(四层落地) 何庭波给出的路径:系统性降低时间常数 τ: 逻辑折叠(核心大招) 平面 → 立体堆叠、折叠 信号路径大幅缩短,延迟显著下降 3D 堆叠 + 异构集成 计算、存储、I/O 分层叠在一起 减少数据搬运,提升带宽、降低功耗 架构与 EDA 优化 重构流水线、关键路径优化 减少冗余、减少无效翻转 成熟工艺 “榨干” 潜力 在 7nm、14nm、28nm 上,通过上述手段逼近 3nm/2nm 等效性能 华为公开数据: 过去 6 年已基于韬定律量产 381 款芯片 2026 秋新麒麟将全量采用逻辑折叠 目标:2031 年在成熟工艺上达到等效 1.4nm 晶体管密度 四、和摩尔定律不是对立,是 “补路” 华为不否定摩尔定律,而是说:几何缩微越来越慢、越来越贵,需要另一条主线。 未来是:摩尔(继续微缩)+ 韬(时间 / 架构 / 3D)双轮驱动36氪。 五、这件事的真正意义(三层) 1. 技术层面:绕开 EUV 封锁,实现 “换道超车” 不用 EUV,用 DUV+3D + 逻辑折叠,在成熟工艺上追平先进制程。 对中国半导体:摆脱 “制程追赶” 焦虑,
00:00 / 03:21
连播
清屏
智能
倍速
点赞18
00:00 / 01:37
连播
清屏
智能
倍速
点赞2