00:00 / 01:28
连播
清屏
智能
倍速
点赞47
00:00 / 13:42
连播
清屏
智能
倍速
点赞56
00:00 / 06:30
连播
清屏
智能
倍速
点赞NaN
华为正式发表半导体领域新定律——【韬(τ)】定律。这是中国在全球半导体领域首次提出指导产业发展的新原则。 在介绍什么是【韬(τ)】定律之前,我们先简单说一下半导体行业60年来一直遵循的【摩尔定律】。【摩尔定律】是由由英特尔联合创始人戈登·摩尔(Gordon Moore)在1965年提出的一个经验性观察,其核心内容是:集成电路上可容纳的晶体管数目,每隔两年便会增加一倍。比如由64nm制程提升到32nm制程,晶体管数量就增加了一倍。 但是随着晶体管尺寸逼近物理极限,在7nm的时候,这个概念就被偷换了,同时也宣告【摩尔定律】已经实质上失效了。台积电推出的5nm、3nm,甚至是2nm,无一例外都不是将硅材料切割成相应的尺寸,而是采取某些技术,让硅材料在7nm或者14nm时更规整,或者通过其他的手段,以实现3nm或者2nm的效果。 所以,现在全世界根本没有真3nm或者2nm芯片,都是等效,区别在于你用什么技术手段去等效。华为的【韬(τ)】定律,大概率就是找到了不同于台积电或者高通的等效方式。 【韬(τ)】定律的核心,就是何庭波总裁所说的“通过逻辑折叠等创新技术,持续压缩信号传播时延,不断提升晶体管密度”,小镇表示到这里我也听不懂了。但是咱明白一件事就行了——无论是台积电、高通还是华为的高端制程,现在都是在曲线救国,只不过走的曲线不一样而已。 按照海思的PPT,今年秋天发布的麒麟950将实现性能上的巨大跃升,到时候mate90系列将变成一台完全体的性能猛兽。等等党这次真的可以欣慰了。 此外,按照海思的规划,到2031年,晶体管密度将做到1.4nm制程的水平,这是什么概念呢?台积电2023年量产3nm芯片,这个工艺一直用到现在。预计今年秋季量产2nm,不出意外的话2nm工艺也要用个四五年。也就是说,到2031年,华为将追平甚至超越国外最先进的半导体制造工艺。 这事的影响可就大了,基本可以宣告美股半导体已经成为事实上的【期货死人】了。#韬定律 #华为 #半导体 #产业链 #知识分享
00:00 / 02:30
连播
清屏
智能
倍速
点赞395
华为发布王炸“韬(τ)定律”👍韬光养晦 王者归来 势不可挡 一、韬定律是什么 韬(τ)定律(Tau Scaling Law),2026年5月25日由华为在ISCAS 2026正式提出,核心是用“时间缩微”替代“几何缩微”,以时间常数τ为优化核心,不靠极致制程也能持续提升芯片性能与密度 。 二、为什么要提韬定律(摩尔定律瓶颈) - 物理墙:3nm/2nm后,量子隧穿导致漏电,晶体管不可靠。 - 经济墙:先进制程建厂成本超千亿元,全球仅少数厂商能跟进。 - 核心矛盾:靠“缩小尺寸”(几何缩微)的老路已走不通 。 三、韬定律核心思路(对比摩尔定律) - 摩尔定律:几何缩微 → 晶体管做小 → 密度提升 → 性能提升。 - 韬定律:时间缩微 → 降低时间常数τ → 压缩信号时延 → 等效密度/性能提升 。 - 通俗理解:芯片如城市,摩尔定律是“把路修窄、楼盖密”;韬定律是“修高架、优化交通”,让信号跑得更快,不用缩小尺寸也提效。 四、关键技术:逻辑折叠(Logic Folding) - 重构平面电路为立体折叠结构,缩短信号路径。 - 实测:同制程下,晶体管密度+55%、能效+41% 。 - 已量产381款芯片,覆盖通信、终端、车载、AI等。 五、时间线与目标 - 2026秋:首款搭载逻辑折叠的麒麟旗舰芯片发布。 - 2031年:高端芯片等效1.4nm制程晶体管密度 。 六、意义 - 中国企业首次定义半导体产业新规则,突破摩尔定律限制。 - 构建器件→电路→芯片→系统的全栈协同优化体系 。 - 降低对极致制程依赖,为后摩尔时代提供可持续演进路径 。 👍华为的韬光养晦,不是弯道超车而是换赛道直接立规矩,这才佩“遥遥领先”🔥 1. 短期走势 二者并行发展,摩尔定律依旧用于顶尖旗舰芯片冲击极限制程;韬定律依托成熟工艺,广泛适配消费、车载、物联网等多数芯片场景。 2. 长期潜力 摩尔定律受物理极限、高昂成本制约,提升空间不断收窄,后续只会成为小众发展路线;韬定律依靠架构优化突破尺寸束缚,成长上限更高,将成为行业主流发展方向。 3. 发展价值 摩尔定律受制于外部技术壁垒,自主推进难度大;韬定律可实现换道发展,兼顾成本与性能,也是国内半导体实现自主升级的核心路径。 来源于网络 AI生成内容 仅供娱乐 热烈庆祝华为🔥王者归来👍为祖国点赞 #华为发表半导体韬定律 #为祖国点赞 #华为韬定律 #半导体 #加油
00:00 / 00:20
连播
清屏
智能
倍速
点赞132
00:00 / 14:39
连播
清屏
智能
倍速
点赞245
华为韬定律,到底牛在哪? 5月25日华为对外公布了芯片研发的底层核心逻辑——韬(τ)定律,这个以希腊字母τ(代表时间常数)为核心的新理论,让华为在六年里完成了381款芯片的研发。它跳出传统芯片研发框架,在“后摩尔时代”掀起了半导体产业的全新变革,给中国芯片产业突围提供了新思路,但技术全面落地还需要系统性的产业链构建,对国内芯片产业来说是个全新考验。 ✨ 颠覆传统的底层逻辑 传统摩尔定律一直靠缩小晶体管尺寸、升级先进制程来提算力,不仅极度依赖高端光刻设备,现在还逼近了物理极限,成本也越来越高。而韬定律直接放弃了“空间缩微”的老路子,转去优化时间维度——通过压缩芯片信号时延、重构底层架构、全栈系统协同,就能提升芯片性能,完全不用依赖顶尖先进制程和EUV设备,相当于给芯片自研开辟了一条新赛道。 📍 对中国芯片的战略意义 国内芯片产业长期受技术封锁,先进制程和高端设备都拿不到,一直处于被动追赶的状态。韬定律刚好绕开了海外的技术壁垒,能盘活国内的成熟制程产能,让国产芯片不用再依赖西方的技术体系,给全产业链自主可控指了条新方向,直接打破了海外主导的半导体迭代规则。 ⚠️ 仍需面对的挑战 不过作为全新的底层技术理论,韬定律的规模化量产、上下游产业链适配、长期技术稳定性都得经过市场的充分验证。行业标准落地、技术迭代优化、商业化成本控制这些方面,也还有不少挑战要解决。方向确实很赞,但过程得慢慢熬,好在已经有了重大突破。 以上是根据公开信息做的个人独立分析,不代表机构意见,不构成投资建议,市场有风险,投资需谨慎。 #韬定律
00:00 / 08:18
连播
清屏
智能
倍速
点赞128
00:00 / 18:17
连播
清屏
智能
倍速
点赞67
何为人4天前
中国半导体新定律:韬(τ)定律 2026年5月25日,华为在2026国际电路与系统研讨会(ISCAS)上,由半导体业务总裁何庭波正式发布韬(τ,读作tau)定律,这是中国首次在全球半导体领域提出的产业核心指导原则,旨在破解摩尔定律走到物理与成本极限的行业困境 。 一、核心定义(与摩尔定律的本质区别) 摩尔定律(传统路线) 靠几何缩微:不断缩小晶体管物理尺寸,每18~24个月晶体管数量翻倍,性能提升、成本下降; 瓶颈:2nm以下出现量子隧穿漏电,先进制程建厂成本飙升,行业增速大幅放缓。 韬(τ)定律(中国新路线) 以时间缩微替代几何缩微,核心逻辑: 系统性能 ∝ 1/τ(τ为电路时间常数,代表信号传播时延) 不再死磕晶体管物理尺寸,转而全链路压缩信号传输延迟,通过架构、电路、系统优化提升芯片等效性能与晶体管密度。 二、核心实现技术(四大支柱) 1. 逻辑折叠(Logic Folding):核心杀手锏,打破芯片平面布局,做立体折叠式电路设计,大幅缩短走线长度、降低电阻电容负载,可实现晶体管密度翻倍、性能提升40%、功耗降低30%; 2. 灵衢总线:重构系统互联协议,实现统一内存编址,降低系统通信延迟; 3. 器件级τ优化:优化晶体管结构,从底层减少信号延迟; 4. 全栈软硬协同设计:贯穿器件、电路、芯片、系统的多层级协同优化 。 三、落地成果与行业目标 - 华为已基于韬定律量产381款芯片,覆盖手机、服务器、IoT等全场景,是经过6年验证的成熟技术路线,并非理论概念; - 行业目标:2031年前,依托韬定律的芯片,晶体管等效密度达到1.4nm先进制程水平,绕开高端光刻机的制程限制,实现半导体自主演进 。 四、一句话通俗理解 摩尔定律:把房子(晶体管)越建越小; 韬定律:不缩小房子,重构立体交通路网,让信号(数据)跑得更快,以此提升整体性能。#视觉冲击 #摩尔定律已死
00:00 / 00:40
连播
清屏
智能
倍速
点赞7
00:00 / 04:02
连播
清屏
智能
倍速
点赞84
00:00 / 00:14
连播
清屏
智能
倍速
点赞86
00:00 / 02:09
连播
清屏
智能
倍速
点赞49
空间的尽头,时间的起点:华为“韬定律”开启折叠纪元 #空间的尽头时间的起点# #华为韬定律# #折叠纪元# 上篇:空间的尽头 2026年5月25日,华为发布“韬(τ)定律”,提出以“时间微缩”替代“几何微缩”。这不是一次技术改良,而是一场认知起义——它撼动了统治半导体产业六十年的地基。 摩尔定律的本质,是一种一维思维的极致表达:更小的栅极、更窄的间距、更薄的介质。3微米、7纳米、3纳米——整个产业被锁定在一条递减的直线上。成果辉煌,代价同样惨痛:量子隧穿让电子不再受控,漏电流失控,成本指数级暴涨。更深层的困境在思维层面——我们把真实的三维世界强行压扁成一个“尺寸”参数,像用一根绳子的长度去丈量一座城市。我们被一维囚禁得太久了。 逃离的第一步,是二维觉醒。多核处理器、GPU并行阵列、脉动架构——它们放弃了对单个晶体管速度的执念,转而用平面铺展换取吞吐量。“逻辑折叠”则是走向二维的宣言:将数据从存储器到运算单元的直线来回,对折为存算一体的近邻结构。就像城市从线性主干道展开为功能混合的平面布局,性能不再取决于道路多宽,而在于布局多合理。 但平面终究有面积极限。三维跃迁由此展开。HBM堆叠、3D NAND虽已商用,却只是“堆叠”而非真正的“三维重构”。真正意义上的三维芯片应如大脑皮层——六层神经元结构柱状贯通,信号在垂直维度自由穿梭。想象一种“计算织物”:存储为经线,计算为纬线,在三维空间中交错编织,数据不再区分“存”与“算”。挑战在于散热,但出路或许不是排热,而是让芯片学会与热量共处。 空间三维已被穷尽。从一维收缩到二维铺展再到立体堆叠,“更小”这条路走到了尽头。终点之后,答案藏在一个出人意料的地方——时间的起点。 #芯片产业认知革命# #从几何微缩到时间微缩# #多维芯片设计#
00:00 / 07:51
连播
清屏
智能
倍速
点赞17