2026年5月25日路透社电 华为公布芯片设计领域重大突破,源哥深度解读。 华为于周一宣布,其高端芯片将在五年内实现等效1.4纳米制程的晶体管密度。此举彰显出国内正努力突破美方制裁,全力攻克先进芯片制造难关的决心。 华为并未公开独立的性能实测数据。但这项公布的目标意义重大。到2030年末,华为1.4纳米制程将跻身全球先进芯片制造的顶尖梯队。 华为于周一发布了一项全新的芯片性能提升核心理论,指出半导体行业已经无法单纯依靠缩小晶体管尺寸来实现性能迭代。 华为介绍,这项名为陶氏缩放定律的核心原理,重点缩短芯片与整个计算系统内部信号和数据的传输耗时。即国内无法获取最顶尖的半导体生产设备,这套理论也能帮助华为突破限制且提升芯片性能与晶体管密度。 华为在芯片领域的突破事关重大,尖端科技已经成为各国经济发展和地缘博弈的核心筹码。 华为昇腾系列芯片,如今已经成为国内本土大模型算力的核心底座,上个月DeepSeek发布的最新旗舰V4大模型,就大量依托昇腾芯片算力运行。 华为表示,今年晚些时候即将发布的麒麟芯片,将首次搭载名为「逻辑折叠」的全新架构,能够大幅缩短芯片内部线路长度且显著提升整体性能。 华为补充,过去六年里,公司已经基于陶氏缩放定律,完成361款芯片的自研与量产,覆盖智能手机和AI算力等多个行业场景。 Arm半导体研究总监表示: 「华为提出的方案,是从传统的制程节点缩放,转向全系统级的效率优化。 华为不再单纯依赖缩小晶体管尺寸,而是聚焦缩短互联线路和降低延迟以及优化芯片内部数据传输效率。在尖端光刻设备受限的大环境下,这确实是一条切实可行、挖掘性能上限的可靠路径。」 外界认为,华为最新的芯片设计战略,证明华为与国内产业链伙伴在美方层层封锁下取得了关键进展;不过分析人士也指出,在最顶尖的先进制程工艺上,国内依然落后全球头部厂商。
00:00 / 02:11
连播
清屏
智能
倍速
点赞NaN
00:00 / 39:22
连播
清屏
智能
倍速
点赞4761
00:00 / 00:36
连播
清屏
智能
倍速
点赞2299
00:00 / 09:37
连播
清屏
智能
倍速
点赞2952
华为发表半导体韬定律!2031年剑指1.4纳米! 2026年5月25日,在上海举办的电气电子工程师学会(IEEE)国际电路与系统研讨会ISCAS 2026上,华为公司董事、半导体业务部总裁何庭波发表题为《半导体新路径探索与实践》的主旨演讲,正式发布了指导半导体产业发展的全新原则“韬(τ)定律”,并公布规划称预计2031年基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平,具体信息如下: 韬(τ)定律提出的行业背景 主导全球半导体产业发展半个多世纪的摩尔定律,核心逻辑是通过不断缩小晶体管几何尺寸来提升性能,即集成电路上的晶体管数量每18~24个月翻一倍,芯片性能同步翻倍、成本下降。但当下摩尔定律已经走到瓶颈:随着晶体管尺寸不断缩小,逐渐逼近量子物理极限,会出现量子隧穿、漏电效应等问题,且先进制程的研发与制造成本暴增,已经难以延续过去的成本红利,无法满足AI时代指数级增长的计算性能需求,全球半导体行业都在寻找突破瓶颈的新路径。 韬(τ)定律的核心内容 韬(τ)定律跳出了传统“几何缩微”的路径,提出以“时间缩微”替代“几何缩微”,以系统性降低时间常数(τ,韬)为核心目标,通过逻辑折叠等创新技术压缩信号传播时延,提升晶体管密度,从而实现半导体和电子系统的性能持续提升,具体可分为四个层级的全栈协同优化: 1. 器件层面:优化晶体管与互连电阻、寄生电容,从物理底层最大限度缩微器件级时间常数τ; 2. 电路层面:通过逻辑折叠技术突破传统平面布局的物理边界,大幅缩短关键路径走线长度,降低信号传播的电阻与电容负载,同步提升晶体管密度与电路性能; 3. 芯片层面:通过“软件、架构、芯片”全栈软硬芯协同设计,针对实际工作负载做细粒度的指令流、数据流控制,提升系统级并行度与效率,降低端到端执行时间; 4. 系统层面! 何苦吓的硅谷破防尖叫:TM的……中国人用“时间缩微”,一拳打爆了“摩尔神像”!#大国崛起 #华为 #芯片 #半导体 #大国重器@YouYou@YoYo时装秀场
00:00 / 06:51
连播
清屏
智能
倍速
点赞23
韩国SBS:华为tau新技术和三星台积电技术差距依然显著 华为发布芯片“逻辑折叠"新技术;未来如果成功可突破美~国技术封锁! 韩国SBS,5月26日 华为推出了可能改变现有半导体生产范式的新技术; 何庭波 / 华为半导体业务部总裁(新技术开发者):我们已经确认,缩短信号传输时间可以提升半导体器件、电路、芯片以及整个系统的性能。 不用ASML光刻机也能造先进芯片?;华为发布名为“tau”的"逻辑折叠"的新技术;目前技术差距已然显著 不用ASML光刻机也能造先进芯片?华为"逻辑折叠"技术引爆行业 突破美国封锁!华为另辟蹊径,用"堆叠"挑战1.4纳米制程 "tau定律"诞生:华为宣布改变半导体范式的"时间收缩"新路径 SBS: 华为还宣布计划在五年后,即2031年,生产相当于1.4纳米工艺的先进芯片。然而,由于电路堆叠产生的发热问题和良率问题尚未得到验证,这项技术能否最终实现大规模量产仍不确定。 考虑到三星的目标是明年量产1.4纳米芯片,台积电则是后年,技术差距仍然显著。 但分析人士指出,如果华为的技术取得成功,不仅可能化解美国的制裁,还可能动摇现有以台积电和三星为中心的半导体秩序 这段视频内容报道了中国华为公司发布的一项名为"逻辑折叠"的新技术。 报道指出,在人工智能半导体竞争激烈的背景下,华为推出了一种不需依赖荷兰ASML公司极紫外光刻设备,即可制造出相当于1.4纳米级性能芯片的技术。 该技术通过"时间收缩"方式,将电路折叠并三维堆叠以缩短信号传输时间,而非传统通过缩小空间来提升性能。 华为将其命名为"tau定律"。 报道同时指出,该技术仍面临发热和良率未经验证的问题; 若成功,将可能化解美国的技术封锁并动摇台积电和三星主导的半导体秩序。 华为计划量产1.4纳米级别芯片的目标年份:2031 三星的1.4纳米芯片量产目标(2027年) 台积电的1.4纳米芯片量产目标(2028年) 分为几个部分:华为发布颠覆性新技术的背景,传统制程与设备瓶颈,"逻辑折叠"与"tau定律",前景与挑战:量产计划与行业影响 #华为 #SBS #tau定律 #台积电 #三星 #许ok #许惠文 #中天钧策
00:00 / 02:44
连播
清屏
智能
倍速
点赞20
00:00 / 04:08
连播
清屏
智能
倍速
点赞22
00:00 / 02:41
连播
清屏
智能
倍速
点赞1