00:00 / 02:04
连播
清屏
智能
倍速
点赞3162
韩国SBS:华为tau新技术和三星台积电技术差距依然显著 华为发布芯片“逻辑折叠"新技术;未来如果成功可突破美~国技术封锁! 韩国SBS,5月26日 华为推出了可能改变现有半导体生产范式的新技术; 何庭波 / 华为半导体业务部总裁(新技术开发者):我们已经确认,缩短信号传输时间可以提升半导体器件、电路、芯片以及整个系统的性能。 不用ASML光刻机也能造先进芯片?;华为发布名为“tau”的"逻辑折叠"的新技术;目前技术差距已然显著 不用ASML光刻机也能造先进芯片?华为"逻辑折叠"技术引爆行业 突破美国封锁!华为另辟蹊径,用"堆叠"挑战1.4纳米制程 "tau定律"诞生:华为宣布改变半导体范式的"时间收缩"新路径 SBS: 华为还宣布计划在五年后,即2031年,生产相当于1.4纳米工艺的先进芯片。然而,由于电路堆叠产生的发热问题和良率问题尚未得到验证,这项技术能否最终实现大规模量产仍不确定。 考虑到三星的目标是明年量产1.4纳米芯片,台积电则是后年,技术差距仍然显著。 但分析人士指出,如果华为的技术取得成功,不仅可能化解美国的制裁,还可能动摇现有以台积电和三星为中心的半导体秩序 这段视频内容报道了中国华为公司发布的一项名为"逻辑折叠"的新技术。 报道指出,在人工智能半导体竞争激烈的背景下,华为推出了一种不需依赖荷兰ASML公司极紫外光刻设备,即可制造出相当于1.4纳米级性能芯片的技术。 该技术通过"时间收缩"方式,将电路折叠并三维堆叠以缩短信号传输时间,而非传统通过缩小空间来提升性能。 华为将其命名为"tau定律"。 报道同时指出,该技术仍面临发热和良率未经验证的问题; 若成功,将可能化解美国的技术封锁并动摇台积电和三星主导的半导体秩序。 华为计划量产1.4纳米级别芯片的目标年份:2031 三星的1.4纳米芯片量产目标(2027年) 台积电的1.4纳米芯片量产目标(2028年) 分为几个部分:华为发布颠覆性新技术的背景,传统制程与设备瓶颈,"逻辑折叠"与"tau定律",前景与挑战:量产计划与行业影响 #华为 #SBS #tau定律 #台积电 #三星 #许ok #许惠文 #中天钧策
00:00 / 02:44
连播
清屏
智能
倍速
点赞22
00:00 / 02:13
连播
清屏
智能
倍速
点赞540
00:00 / 07:38
连播
清屏
智能
倍速
点赞1679
00:00 / 01:06
连播
清屏
智能
倍速
点赞4364
00:00 / 03:49
连播
清屏
智能
倍速
点赞1
00:00 / 01:08
连播
清屏
智能
倍速
点赞7
00:00 / 00:27
连播
清屏
智能
倍速
点赞1432
00:00 / 00:08
连播
清屏
智能
倍速
点赞19
悠游1周前
#话说华为韬定律 华为韬(τ,tāo)定律,2026年5月25日由华为何庭波在ISCAS 2026正式提出,核心是用“时间缩微”替代“几何缩微”,把芯片优化重心从“做更小”转向“让信号更快” 。 一、核心定义 - τ(韬):电路时间常数(电阻×电容),代表信号传播延迟 。 - 核心主张:系统性降低τ,通过逻辑折叠、3D堆叠、架构/软件协同,在不依赖先进制程下,提升密度与能效 。 - 与摩尔定律对比: - 摩尔定律:几何缩微(晶体管尺寸→更小),60年主流,现遇物理/经济极限 。 - 韬定律:时间缩微(信号延迟→更低),后摩尔时代新路径 。 二、关键技术路径 1. 器件层:优化晶体管结构与互连,降低本征延迟 。 2. 电路层:逻辑折叠(平面→多层垂直),缩短走线、降RC负载,密度+53.5%、能效+41% 。 3. 芯片/系统层:软硬芯协同、灵衢总线,统一内存编址,大幅降通信延迟。 三、背景与意义 - 行业困境:先进制程(3nm/2nm)成本飙升(单厂≈200亿美元)、物理极限(量子隧穿)、EUV受限。 - 核心价值:盘活成熟制程(28nm/14nm),把“成熟”变“高性能”,避开EUV卡脖子 。 - 产业影响:中国首次主导半导体底层规则,为国产芯片提供换道超车理论与工程框架。 四、量产验证 - 华为已六年量产381款芯片,在手机、AI数据中心验证,成熟制程达先进制程70%+性能 。
00:00 / 01:47
连播
清屏
智能
倍速
点赞12