什么是韬定律动画

他们说的逻辑折叠掏定律我根本听不懂，到底什么原理啊？这是一个简单的逻辑门电路，当按下开关， a 第一个灯泡亮起， 当满足两个开关都按下的时候，两个灯泡亮起。首先我们来了解一下光刻机到底起什么作用，以及三纳米、五纳米是个什么意思。三纳米在这个电路中的意思 就是这个开关敞开的这个距离，但现在的芯片都不是用的这种物理开关，所以是等效这个意思。而光刻机很大的一个作用就是用来刻这些开关和导线的， 在这个电路中，导线就占了很长的距离，我们想紧快点亮灯泡，当然导线越短越好。传统芯片的办法就是把这一堆东西全部做小，不仅可以塞下更多的元气键，导线也自然变短了。 而三纳米芯片，它们元气箭之间的导线距离大约是二十纳米左右。我们再来看看逻辑折叠会怎么做，我们把电路做成这样，两个开关贴在一起，那这样就通电了呀。 所以在中间夹一个绝缘层，再在绝缘层两个开关触点的位置开个孔，用金属填充，这样功能和原来的电路完全一样。但我们两个开关之间的距离不再有导线，也就是光刻机决定，而是由绝缘层的厚度决定， 而这个绝缘层的厚度大约是一点五微米。单看这一个电路，它其实要比传统芯片元气件间距二十纳米要厚得多，但芯片是系统工程，它后面其实还有数亿个这样的电路， 而把这些导线的距离全部算下来，可能达到毫米级别，这个时候逻辑折叠的意义就发挥出来了，这个就叫掏定律追求，让电子在元气剑之间跑得更快，摩尔定律追求的是做得更小。

什么是华为的偷定律？传统的新的思路是，既然把进体管缩小，在同样大小的金龟原上排布更多的进体管，七纳米、五纳米、方纳米， 一次次增加静电管密度，这就是摩尔定律、 hold 定律。换一个思路，不把静电管缩小，而是把芯片叠起来，这是一颗七纳米的芯片，在这个芯片上面再叠加同样的一颗七纳米芯片， 经过多次的堆叠，总晶体管数量翻倍，虽然没有更先进的制成，但性能同样可以大幅提升，这就是华为的透定律，用空间换性能，用堆叠换制成。

一口气讲清楚掏定律是怎么干翻摩尔定律的？难怪老黄总是忧心冲冲，他肯定事先知道些什么。美国卡了中国芯片七年，没想到华为憋出了一个颠覆全球半导体规则的大招。中国企业第一次在全球芯片领域立下一条新定律，六十年没人敢动的游戏规则， 华为说不玩了。更离谱的是，这个定律一出来，美国几十年砸下去的整套制裁体系，可能一夜之间变成废纸。那什么叫掏定律？ 简单说，别人都在拼命把芯片做小，华为偏偏说做小，这条路我们不走了，而且还给出了具体时间表。二零三一年，不靠最顶尖的光刻机，竟能直接干到一点四纳米， 你以为这只是嘴炮？不，它背后藏着一套人类从没走过的全新路径。这到底是真颠覆还是大噱头？往下看，先说一件事，你手里的手机，不管是苹果还是安卓，芯片里装着的晶体管数量已经超过一千亿个。一千亿塞在你指甲盖大小的一块硅片上，这是怎么做到的？ 靠的就是摩尔定律，把晶体管越做越小，小一倍同样面积塞进去的数量就翻一翻，性能自然跟着翻。这条规律从一九六五年提出来，整整管了半导体行业六十年， 没有任何人质疑过他，但有一道坎没人敢提。当晶体管缩小到三纳米，也就是几十个原子并排那么宽的时候，出问题了，电子开始不听话，会直接穿透本不该穿透的地方， 像一个幽灵穿墙而过，导致芯片漏电发热，性能不升反降。这个现象叫量子碎穿效应，是物理定律， 不是工程问题，全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地，越往下坐越费劲。美国人堵的就是这个，你中国连光刻机都没有，根本没资格谈突破。 结果何庭波站出来说了一句话，把所有人的逻辑框架砸碎了。为什么芯片性能的唯一出路，必须是把晶体管做小？这就是掏定律真正的颠覆之处。 他不再盯着晶体管有多小，而是盯着信号在芯片里跑的有多快。这里有个关键概念叫套，也就是掏，指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话，把 这个时间压缩一半，芯片的等效性能就翻一倍。不需要更先进的光刻机，不需要更小的晶体管，换个方向下手听起来像走捷径，但做起来难的离谱。华为为此搞出了一项核心落地技术， 叫逻辑折叠。传统芯片是平铺的关联电路，分散在各处，信号要跑很长的水平距离才能完成交互，时间白白耗在路上。逻辑折叠的思路是把芯片竖起来，把本来隔得很远的电路单元垂直叠在一起。 两个原本相距一毫米的晶体管上下叠完之后，距离只剩几微米，信号传输速度直接提升几百倍。但这件事台积电和英特尔都玩过， 也都煞是而归。拦住他们的是三座山。第一两层芯片时钟对不起，上层算完，下层还没准备好，结果全是错的。第二，两层之间需要几百万个连接点，传统技术间距最小只能做到几十微米，精度根本不够用。第三，两层逻辑，芯片叠在一起散热是个死题， 中间的热量根本出不去，美国人三座山都没翻过去，最终放弃华为翻过去了，而且翻法完全不同。时钟同步的问题， 华为给第二层单独配了一个可以动态微调的独立时钟，实时感知第一层的输出延迟，自动调整节拍误差压到零点一皮秒以内，比头发丝还精细一万倍。连接密度的问题，自研超细间距混合键和技术层间间距压到一微米以下，比对手先进整整一个数量级。 还有散热问题，在两层芯片之间嵌入了一层只有几微米厚的微流道，冷却液直接在芯片内部循环，热量即铲即走。三座山，华为用三把不同的钥匙全部打开了， 结果呢？同样的七纳米制成晶体管，密度直接提升百分之五十三点五，相当于摩尔定律白白送你三年的进步一步兑现到二零三一年，基于这套路径，等效性能将达到一点四纳米的水平。而这还只是保守的，第一代 只折了两层，只处理了关键路径，大量潜力根本没释放。更要命的是，美国的制裁逻辑从一开始就建错了方向，从进 uv 光刻机到限制先进芯片代工， 所有的封锁手段全部压住。在一个前提上，性能提升必须靠制成节点萎缩。抛定律一出，这个前提直接不成立了。那堵花了几十年建起来的墙还立在原地，但华为已经不打算翻它了，因为旁边新开了一扇门。

套定律火了，不但有希腊字母，还被叫做定律，还是华为出的，还和 ai 半导体芯片有关，这简直就是科普的重灾区啊。 但是我也不是专业人士，所以我认真观看了套定律的发布会，阅读了预发布在 china xiv 上的论文，同时呢，又预习了与其相关的芯片制造流程、半导体工艺以及数电摩电中的 rc 电路等相关知识，希望可以用大白话给大家讲明白。 套定律说的详细点叫套缩放定律，其实就是提出了一种新的 scaling log。 在 技术领域，这个 scaling log 可是无处不在，用 在半导体芯片上就是统治多年的。摩尔定律，就是晶体管尺寸越小，芯片性能就越强，用在大模型上，就是参数越多，模型能力越强。那再比如说，用在我们人身上，就可以是学习的时间越多，期末考试的分数越高。 总之呢，就是找到了这么一个定律，它既是历史经验的总结，比如说确实发现学生延长了学习时间，可以提高成绩，同时又是未来发展的理论指导。 之所以各个领域的 skill level 如此受欢迎，正是因为它简单粗暴。比如说让学生哐哐学就行了，啥也不用管，成绩自然就提高了。但是凡事都有个度， 比如说让学生天天不睡觉去学习，那成绩肯定是不降反升了。那在芯片领域也是如此，摩尔定律已经失效了，尤其是进入七纳米之后，在几何层面的记忆索小的红利已经消失了。要说明白这个事，还得从芯片上最小的结构开始说起。晶体管。 晶体管可以简单理解为一个开关，断开表示零，联通表示一，当然实际的芯片逻辑就是由一个个的小晶体管构成的。 过去的几十年里，半导体产业一直以纳米作为衡量技术进步的单位，大约每隔十八个月，晶体管尺寸缩小，频率上升，单位逻辑门的成本下降，非常舒服。 但是呢，当晶体管尺寸缩小到一定程度时就不行了，会出现一些微观层面才会遇到的问题，比如说漏电，可以理解为断开的开关仍然会有电流经过，所以后来人们在微观结构上开始做手脚，出现了 finfied 等技术的改良。 但是这个时候半导体工艺有多少多少纳米这个词已经不像之前那么单纯了，之前就是单纯的指晶体管中的三极长度，但是现在长度没法再缩小了，但是呢，通过结构上的改造，仍然能提升芯片的性能，那这该怎么起线呢？ 聪明和狡猾的人类发明了等效尺寸这个概念，比如说我晶体管的工艺仍然是二十纳米，但是我通过结构上的一些改造，它的性能提升到了理论上三纳米的水平，那我就说自己是三纳米。 这个问题导致了各个厂商的标准不一样，理论上就是说我自己想等效多少纳米，那就是多少纳米，反正你也不知道我是咋算的。 同时呢，也导致了我们这些科普博主非常头疼，每次解释这个问题的时候，都是要资料没资料，要图片没图片，死活也说不清楚。那这样一个既失去了对比意义，又增加了咱老百姓理解成本的历史遭迫，为啥不放弃呢？所以华为的这次的第一个目标就是提出一个新的衡量指标，炮 及时间维度上的缩放，代替传统晶体管尺寸的这个衡量指标。那为什么起了这么一个奇怪的名字呢？套输入法我都不知道怎么打出来。那这就不得不提到电路中的 r c 电路， r 就是 电阻， c 就是 电容，连起来就是个 r c 电路了。芯片上呢，到处可以抽象为这种 r c 电路， 我们可以把电容想象成一个水桶，只不过里面装的是水，而不是电盒。电阻就是水管，有入水管和出水管，当水桶被装满水时，对应的数字是一。反之，如果把水放干净了，对应数字是零， 那么这个从零变化到一，或者从一变化到零的时间就是一个非常关键的信号时延。那这个时延和什么有关呢？第一，桶的大小。第二，水管的流速， 这个桶越小，同时呢，这个水管越短越粗，装满这个水的速度就会越快，对应到电路中就是一个电容的充放电速度更快，那对应到数字中就是零，变化到一的时间更快。 这个 r 和 c 都是物体固有的属性，所以说它们的乘积也是个常数值，我们给他定义为时间常数套，那你可以算一下电阻乘以电容的量缸也确实是秒。 这个数字越小，电路中的信号的时延就越小。而我们在芯片上折腾来折腾去，最终的目标其实就是降低这个时延， 缩小晶体管尺寸，仅仅是为了实现这一目标的其中一个手段而已。比如说华为这次提出了一个逻辑折叠的技术，究竟怎么实现呢？我肯定是不懂的， 我的理解大概就是之前的思路呢，是在二维平面上缩短距离，缩小尺寸来让信号传的快一点，而逻辑折叠是在垂直方向上通过键合技术连接，进而缩短距离，加快时间，有点像虫洞一样。 所以说，纵观几年的技术演进，早就不是以缩小筋骨尺寸为目标了，而是降低食言。所以我们自然需要一个更大的 scope 来指导我们前进，这就是华为的套定律。那有人就会说了，这不是大家已经都在这么做了吗？华为不就是总结一下而已吗？ 那这我就要批评一下你了，就算是这个角度，那凭啥就不能是咱国家总结呢？马斯克提出了一个第一性原理就行，咱们提一下就不行了。 虽然套这个名字来自 rc 电路的时间长数，但华为论文中的这个食言定义更为广泛。具体呢，分为晶体管层、电路层、芯片层、系统层的时间延迟，每层都有不同的解法。 所以说原文中也说了，套之所以能够成为一个有效的核心指标，而不是对基友的指标的重新命名，是因为它在整个堆栈中具有一致性，频率、延迟、待宽和吞吐在各自层上都受套支配。 公益技术人员、电路设置人员和系统架构师可以围绕同一个量并用相同的单位展开讨论。炮式实践，端到端全站协调优化的共同语言，过去那种各层独立优化、持续作为残差的时代已经结束了。 呃，最后说一下我的个人观点，第一，为什么是华为提出这一定律呢？其实我觉得就是争夺话语权嘛。 首先，芯片制成已经到了瓶颈，但是美国依然能够享受到先进工艺带来的红利，所以呢，提出了新的指标的动力就没有这么强。但是呢，华为却不一样，二零二零年之后，我们知道先进工艺就受限了，简单说就是不能使用 euv 光刻机， 小尺寸的晶体管造不出来，那如果仍然用之前的以晶体管尺寸为衡量先进技术的指标，显然是对我们不利的。在结合这六年，华为确实是从其他维度找到了突破摩尔定律的方法，所以呢，进行了一场话语权的争夺，重新定义了先进之城的衡量指标， 这个我觉得既合理也是好事。第二，这个定律我觉得其实和摩尔定律有个本质的不同，就是摩尔定律是可以直接指导半导体产业的发展方向的，就是缩小晶体管的尺寸嘛。但是华为这个套定律更像是一个目标，我暂时还没有发现它可以直接指导怎么造芯片这个路线。 当然还有一个目标就是可以提升行业的信心嘛，就是说告诉大家摩尔定律依然存在，只不过是换了个 scope 更大的描述而已。 那这就要看今年秋季发布的麒麟芯片是否有他的论文和发布会说的那么好了。我在视频中没有说，也是因为这只是单方面的一个数据暴露，而不是公开的测评结果，那我们就拭目以待吧。 第三，很多自媒体呢，又开始老样子，要么就吹上天，要么就说的没意义。其实我觉得还是那个更古不变的道理，就是太阳底下没新鲜事，现在已经不可能有什么惊世骇俗的技术突破了，更何况只是一个技术定义和展望而已。 但同时呢，我觉得这件事是有意义的，即便是争夺话语权这一个目的，我觉得也是有意义的。我们能接受别人用等效尺寸这种欺骗性的描述来宣传自己的芯片，那为什么就不能接受咱们提出个新思路来打破这个话语权的垄断呢？好了，本期视频就到这里，我们下期再见。拜拜。

华为掏定律是什么意思？就是不把芯片做小，而是把芯片做厚？不明白。芯片就像一座城市，城市上面有很多道路，芯片工作的时候就是车在路上跑， 懂吗？懂了。速度不变的情况下，如果想让车快速到达目的地该怎么办？把距离缩短？对，所以芯片越做越小，就是用距离来换时间，距离越短，车辆到达目的地就越快， 懂吗？懂了。但是路越做越短，越小越窄，对设备和技术的要求就越高，懂吗？呃，没有。比如说你在纸上画同一辆车，车越大就越好画，车越小就越难画，懂吗？ 懂了？在纸上把车给划小，就相当于把芯片给做小，懂吗？懂了，那我干脆就不要把芯片再做小了，反正这一大堆车子能够快速到达目的地就可以了。那怎么办？那我修一堆高架桥，快速路，还有多层停车场不就可以了吗？道理我都懂， 那是工作原理是什么？芯片工作就好像开车送快递，比如说你拍照的时候，你按下快门，芯片城市里面负责拍照的这个小汽车呢，就接到你的指令开始出发，他去了哪里？然后他就去了图形处理停车场，他遇到管理员就跟管理员说， 主人要拍照了，你弄个照片出来给我，然后停了厂管理员就制作了照片，把照片给了司机。对，司机拿到了照片之后呢，就开车前往相册停车场， 然后呢，你就在相册里面看到的自己刚才拍的照片，相当于快递到手。那我拍照时摁快门，感觉有点延迟，卡卡的。就是芯片城市的道路塞车了吗？没错，原来如此，高架桥和立体停车场越多，车辆通行效率就越高，芯片的工作效率也就越高。 没错，上市了吗？没有。有提到什么时候上市吗？预计今年秋天。

华为自己都没吹滔定律，很多博主先吹起来了。华为半导体业务总裁何廷波本人原话是这么说的，滔定律是补充，而非替代。为什么不能说替代？因为滔定律的本质不是技术，而是一种方法论。而且这种方法论外国早在几十年前就开始研究了， 只是没把它包装成定律而已。一九六四年，美国德州仪器实验室就有人提出了一个思考，如果有一天芯片几何缩微到头了，我们是否可以靠架构提高性能？ 他当时建议把芯片做成三维立体结构，这就是最早的掏定律。但当时业界没给他起名字，因为他们觉得这不是技术，而是一种研究方向。一九八一年至一九九零年， 日本 n e c。 日立富士通先后做出了三 d、 s、 c、 t s v 等堆叠芯片产品，首次将堆叠芯片的思路变为了现实。二零一五年， marvel 周秀文将这种堆叠产品称呼为乐高积木芯片，但这不算命名， 而是一种让消费者听得懂的形容词。二零一八年， amd 第一代立体芯片实现规模商用，但依然没有命名。 直到二零二六年五月二十五日，华为将这种研究思路命名为韬定律，这才被广大网友所知。其实很多人有个疑问，既然国外芯片起步更早，为什么始终没有把韬定律作为主流研究方向呢？因为韬定律的先天技术短板无法彻底根除。首先就是散热问题， 韬定律将大量晶体管互联线路集中在狭小空间，热量被层间结构包裹，散热路径受阻，长期高温会加速原气件老化，影响使用寿命， 而想要解决这个问题，就必须搭配高导热材料、复杂散热结构和热隔离设计，这就进一步抬高了硬件与设计成本，而且还不一定能解决问题。第二个是堆叠芯片会导致信号完整性与电磁干扰问题加锯，而且堆叠结构会增加寄生电容电阻， 超高频场景下损耗会更加严重，到最后电池和芯片都不耐用。第三个是物理尺寸无法极致缩小。摩尔定律的核心优势是芯片持续微型化，但掏定律是不考虑体积，用堆叠芯片来实现同等性能， 这就决定了掏定律只适用于空间要求不高的应用场景。而对于适配穿戴设备、微型传感器被极度压缩的空间应用场景，掏定律则无法适用， 而这部分应用恰恰又是利润最高、行业竞争最激烈的部分，掏定律相当于直接舍弃掉了这部分市场，这在一定程度上属于舍本逐末的技术路线。综上所述，华为掏定律不是新发明， 而是把国外延续了六十多年的老思路进行的首次冠名。我们的韬定律也不是遥遥领先的技术突破，而是面对国外技术封锁，没有办法之下的一种妥协性技术路线。这种路线虽然在短期内可以解决使用问题，但长期看会带来更多的技术弊端。 如果把芯片技术比作六脉神剑的话，那摩尔定律就是段誉强调把个体做到极致，让一个人容纳六种剑气。而韬定律就是天龙寺六个老僧组成的剑阵，因为个人能力不足，练不成六脉神剑，所以就每个人只练一剑。最终的结局也看到了， 由老僧组成的六脉剑阵远不如六脉神剑急于一身。而未来的芯片发展技术，不是段誉，也不是六个老僧，而是六个段誉， 也就是极致的摩尔定律乘以极致的韬定律。因此，想要取得未来技术争夺战的高地，韬定律可以继续发展，但摩尔定律和 euv 光刻机更是绕不开的技术壁垒。只有保持初心，脚踏实地地去死磕核心技术，才能取得最终的胜利。

韬定律，华为韬定律。哈哈，又是一个伟大的创新。还是新闻联播说得好，这将是指导全球行业新原则。 高二萌，大中午的你叫唤啥呢？大新文学长，华为发布了韬定律，你知道什么是韬定律吗？就瞎叫唤。我不知道，但新闻都说厉害， 果然二莽呀二莽，我就知道你啥都不懂就开始吹嘘。我才没吹嘘呢，人家新闻都报导了，是改写世界规则的技术。哈哈，笑死人了，人家自己都说那不是技术替代，是方法，是补充。 而且这种方法论国外几十年前就已经开始研究了，只是没有包装成定律而已。一九六四年，美国德州仪器实验室就提出了这个想法，如果有一天芯片缩微到极限了，是不是可以向三维立体发展？这就是最早的掏定律，但是当时业界认为这不是技术，只是研究方向，所以没有起名字。 谁让他们不起名字的，而且也没有研究成果。怎么没有研究成果？一九八一年到一九九零年，日本的日历和富士通都先后做出了三 d 堆叠芯片，把想法变成了现实。二零一五年，业界专家把这种堆叠芯片解释为乐高堆叠式芯片。 二零一八年， amd 公司就已经把堆叠芯片量产商用，只是没有命名。哎呀，我听不懂，也听不明白， 那为啥台机电沟通，这些芯片巨头没有往这个方向研究，而我们却做到了，我们就是厉害就是厉害。那是因为掏定律有散热和电磁干扰的致命短板，不仅影响信号，也会降低芯片寿命，解决问题需要增加数倍成本，而且需要足够空间， 华为提出掏定律是技术封锁下的曲线生存，争取研发时间，他们科研的大方向不会变。啊 啊，气死我了韬。定律就是好就是强，就是天下第一。说别人好你就是不爱国，我让你暴躁。

不管你是否关注投资或者半导体行业，相信大家这两天多少都被华为的韬定律刷屏了，它的重要性不亚于一年多前 deepsea 横空出世的那个夜晚，这也是国内企业在全球半导体领域首次提出指导产业发展的新原则。如果你不想被一堆繁琐的专业名词搞晕，同时还想搞懂韬定律究竟是什么，为什么它这么重要， 以及为什么那些国际领先的半导体大厂没有想到它，而是由我们国家的企业率先提出的。可以接着往下看今天的视频。 想要彻底理解涛定律，我们要先回到六十年前。一九六五年，英特尔提出了一个半导体行业的洞察，集成电路上的晶体管数量大约每隔十八个月就会翻一翻，伴随着性能翻倍而成本不变。这就是大名鼎鼎的摩尔定律。 它不仅是一个技术预测，更是整个半导体行业这六十年来的行动刚烈，整条产业链全都在围绕同一个北极星指标转，那就是制成节电，也就是我们经常听到的芯片纳米数越小越好。 简单来理解，你可以把摩尔定律理解成是再建平面城市，在同一块平地上，通过把房子，也就是芯片上的晶体管造的越来越小， c 的 越来越密，主要技术靠的是一把越来越锋利的雕刻刀，也就是光刻机。但问题来了，现在的雕刻刀已经是在头发丝上雕花了，留给摩尔定律的进步空间不多了。 发展到今天，摩尔定律下的制成缩小遇到了两堵高墙，第一堵是物理极限，晶体管已经小到几纳米，再缩下去会造成芯片里的电子量子碎穿，也就是说电流会穿墙而过，乱跑，整个电路逻辑就失控了。 第二堵高墙是成本极限，一台最新的 euv 极紫外光刻机，造价超过一点五亿美金，建一条先进制成芯片的生产线，动辄数百亿美元的投入，而且良品率难以保证。摩尔定律的成本不变，这个前提已经不复存在，整个半导体行业都感受到了焦虑，如果制成走不动了，芯片的进步靠什么？ 这就要引出我们今天的主角韬定律，他的核心用一句话来概括就是以时间缩微替代几何缩微，也就是把降低信号传播的食盐韬，而不是制成的纳米数。作为半导体进化的新北极星，我们还是用城市来打比方，摩尔定律是在一块平地上把房子造的越来越小，道路建的越来越密。 而滔定律不再执着于靠堆房子和道路的数量来提升城市的效能，而是靠三 d 堆叠等技术来起高楼，同时用更短的垂直电梯连通各层，让信号传输距离更短，速度更快，保证世界一流的交通效率。这里涉及到三个关键的技术要素， 一是逻辑堆叠，指的是把传统平面电路在三维空间中重新排布，大幅缩短信号路径。二是 chiplet 心力，把不同功能的芯片积木式组合，而不是强行坐在一块晶圆上。 三是三 d 堆叠和先进封装，将多层芯片垂直叠放，用极其密集的物理连接代替平面上的长距离走线。 其实这些技术本身并非全新三星的 hbm 内存、台机电的 coos 封装早就在用了，而掏定律的真正创新在于把掏也就是时间，而不是尺寸。立为统一的衡量标尺，让芯片技术有了共同的优化方向，并系统性的上升为产业指导原则。 相信不少人在看到这个消息的时候，也会跟我一样纳闷，为什么连国际领先的芯片大厂都没想到的事，偏偏被我们国内的企业华为率先给提出来了？难道是英伟达、英特尔、三星这些企业不聪明吗？当然不是，一个重要原因其实只有两个字，动力。作为现有规则下的赢家，他们没有足够的动机去颠覆自己。 整套以制程节点为核心的摩尔定律体系，是这些公司几十年来构建护城河的基础。不管是台积电的先进制程、阿斯麦的垄断地位，还是整个 e d a 生态，都是这套体系的受益者。宣布摩尔定律过时，可能就会动摇自己的竞争优势，既得利益者是没有人愿意站出来做这件事的。 所以说，这个定律率先由我们国家的企业来提出，是偶然也是必然。我们都知道，一九年起，漂亮国将华为提出了先进制程的供应链，买不到最新的工艺，还有最先进的光刻机。如果继续按照摩尔定律的逻辑，我国企业几乎被判了死刑。 这个困境切断了华为进入这套体系通道的同时，反而给了他一个必须另辟蹊径的理由。他开始研究一个关键问题，不靠更小的制程，我们还能造出更好的芯片吗？ 于是过去六年间，华为悄悄走出了一条新路，并将其总结提炼命名为掏定律。也就是说，这是一种绝地反击，先有了封锁，才创造出了创新的必要。 这个定律不设空谈。华为半导体业务部总裁在演讲中透露了明确的投产时间线。过去六年，基于掏定律，华为已经成功设计并量产三百八十一款芯片。今年秋季，新一代麒麟手机芯片将率先完征，采用逻辑折叠技术，性能将大幅提升。 预计到二零三一年，基于韬定律的高端芯片晶体管密度将达到一点四纳米制成的同等水平。到二零三五年，硬件集成度预计会提升超过一百倍。 最后来说韬定律的提出对我们投资的参考价值，它的走红已经在资本市场引发了连锁反应。以下是几个值得关注的重点方向。先进封装是最直接的受益，赛道、逻辑折叠等技术离不开它。 p d a。 设计软件是另一个关键环节，国产替代需求明确，半导体设备和材料同样会受益，包括刻蚀薄膜、沉机、混合键合等工艺需求预计将持续放量。当然，作为理性的投资者，我们也必须保持清醒，提出定律和真正主导产业是两回事。 韬定律能否像摩尔定律一样成为全球产业界共同遵循的原则，并真正带动产业体制增效，还需要时间和更多的产品来验证。但有一点是毋庸置疑的，韬定律今天做的事，是在尝试改写游戏规则本身，这才是这件事真正值得我们认真对待的底层原因。