与摩尔定律相似的定律有哪些

一口气讲清楚掏定律是怎么干翻摩尔定律的？难怪老黄总是忧心冲冲，他肯定事先知道些什么。美国卡了中国芯片七年，没想到华为憋出了一个颠覆全球半导体规则的大招。中国企业第一次在全球芯片领域立下一条新定律，六十年没人敢动的游戏规则， 华为说不玩了。更离谱的是，这个定律一出来，美国几十年砸下去的整套制裁体系，可能一夜之间变成废纸。那什么叫掏定律？ 简单说，别人都在拼命把芯片做小，华为偏偏说做小，这条路我们不走了，而且还给出了具体时间表。二零三一年，不靠最顶尖的光刻机，竟能直接干到一点四纳米， 你以为这只是嘴炮？不，它背后藏着一套人类从没走过的全新路径。这到底是真颠覆还是大噱头？往下看，先说一件事，你手里的手机，不管是苹果还是安卓，芯片里装着的晶体管数量已经超过一千亿个。一千亿塞在你指甲盖大小的一块硅片上，这是怎么做到的？ 靠的就是摩尔定律，把晶体管越做越小，小一倍同样面积塞进去的数量就翻一翻，性能自然跟着翻。这条规律从一九六五年提出来，整整管了半导体行业六十年， 没有任何人质疑过他，但有一道坎没人敢提。当晶体管缩小到三纳米，也就是几十个原子并排那么宽的时候，出问题了，电子开始不听话，会直接穿透本不该穿透的地方， 像一个幽灵穿墙而过，导致芯片漏电发热，性能不升反降。这个现象叫量子碎穿效应，是物理定律， 不是工程问题，全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地，越往下坐越费劲。美国人堵的就是这个，你中国连光刻机都没有，根本没资格谈突破。 结果何庭波站出来说了一句话，把所有人的逻辑框架砸碎了。为什么芯片性能的唯一出路，必须是把晶体管做小？这就是掏定律真正的颠覆之处。 他不再盯着晶体管有多小，而是盯着信号在芯片里跑的有多快。这里有个关键概念叫套，也就是掏，指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话，把 这个时间压缩一半，芯片的等效性能就翻一倍。不需要更先进的光刻机，不需要更小的晶体管，换个方向下手听起来像走捷径，但做起来难的离谱。华为为此搞出了一项核心落地技术， 叫逻辑折叠。传统芯片是平铺的关联电路，分散在各处，信号要跑很长的水平距离才能完成交互，时间白白耗在路上。逻辑折叠的思路是把芯片竖起来，把本来隔得很远的电路单元垂直叠在一起。 两个原本相距一毫米的晶体管上下叠完之后，距离只剩几微米，信号传输速度直接提升几百倍。但这件事台积电和英特尔都玩过， 也都煞是而归。拦住他们的是三座山。第一两层芯片时钟对不起，上层算完，下层还没准备好，结果全是错的。第二，两层之间需要几百万个连接点，传统技术间距最小只能做到几十微米，精度根本不够用。第三，两层逻辑，芯片叠在一起散热是个死题， 中间的热量根本出不去，美国人三座山都没翻过去，最终放弃华为翻过去了，而且翻法完全不同。时钟同步的问题， 华为给第二层单独配了一个可以动态微调的独立时钟，实时感知第一层的输出延迟，自动调整节拍误差压到零点一皮秒以内，比头发丝还精细一万倍。连接密度的问题，自研超细间距混合键和技术层间间距压到一微米以下，比对手先进整整一个数量级。 还有散热问题，在两层芯片之间嵌入了一层只有几微米厚的微流道，冷却液直接在芯片内部循环，热量即铲即走。三座山，华为用三把不同的钥匙全部打开了， 结果呢？同样的七纳米制成晶体管，密度直接提升百分之五十三点五，相当于摩尔定律白白送你三年的进步一步兑现到二零三一年，基于这套路径，等效性能将达到一点四纳米的水平。而这还只是保守的，第一代 只折了两层，只处理了关键路径，大量潜力根本没释放。更要命的是，美国的制裁逻辑从一开始就建错了方向，从进 uv 光刻机到限制先进芯片代工， 所有的封锁手段全部压住。在一个前提上，性能提升必须靠制成节点萎缩。抛定律一出，这个前提直接不成立了。那堵花了几十年建起来的墙还立在原地，但华为已经不打算翻它了，因为旁边新开了一扇门。

芯片的尽头不是物理啊，是数学！摩尔定律统治了全世界五十年，所有人都在拼命压缩芯片尺寸，把晶体管越做越小，长压缩、宽压缩，厚度压缩。 但绝大多数人不知道，芯片走到瓶颈，根本不是物理材料，到头是数学逻辑走到了极限。半个世纪以来，摩尔定律全程使用二维平面几何思维，相似几何原理，把芯片长宽等比例缩放 边长压缩越小，当片容纳的元气键就越多。这里藏着一条基础数学规律啊，平面面积是边长的二次平方关系，越是往后制成叠氮 尺寸压缩的收益就会持续衰减，呈现二次函数式下滑，数值不断收敛，无限逼近一道数学极限边界。 简单来讲，几何尺寸存在硬性数学下限，尺寸永远不可能无限缩小。越往高精质层走，想要再精进一丝性能，付出的成本会指数级暴涨。这就是全球芯片共同的困局，单纯靠压缩几何尺寸这条路，已经彻底走不通。 就在这时，华为提出全新掏定律，代号符号掏。很多人疑惑，为什么偏偏选用数学符号掏？我们熟知圆周率派代表半周期 片面视角局部维度，而数学里完整周期常数掏等于二派，代表完整持续全局时间维度。这也直接点名掏定律核心， 舍弃几何尺寸博弈，转向时间维度做数学优化。过往摩尔定律比拼的是空间大小，如今掏定律比拼的是时间快慢。 芯片所有卡顿、延迟、功耗，全部根源在于电路时间参数掏。电路信号传播遵从基础数学公式， s 等于 v t， 信号传输速度大体恒定，那传输耗时完全取决于线路行走路程。传统芯片全部平铺在二维平面，线路走线杂乱，路径迂回，通行距离被无形拉长， 时间长数掏数值偏大，延迟居高不下啊！而掏定律运用拓扑几何加空间折叠数学，不再纠结原件长宽大小，对芯片电路、电路做立体折叠重构，把分散遥远的电路模块就近收拢排布，直接压缩信号通行路程， 路程缩短，传输时间直接被压缩整体时间传输掏持续压低不用缩小晶体管，不依赖高端光刻工艺，依靠路径优化、维度转换持续压缩的数学手段，就能大幅度降低延迟， 降低功耗，拉高预算效率。如果说摩尔定律是在固定二维平面内卷尺寸的静态数学啊！掏定律就是跳出平面束缚，掌控时间持续的动态数学。 二维几何有极限，但是时间持续的优化没有数学上限。平面缩放早已抵达天花板，可路径拓扑持续调控，多维折叠，还有无穷无尽的优化空间，这就是他定律真正厉害之处。 跳出全世界统一的几何竞争赛道，利用更高阶的数学逻辑换道超车，别人还被困在长宽尺寸的低级二维数学内卷。我们早已迈入持续周期立体拓扑、空间折叠的高阶数学时代，有启发吗？更多精彩内容可以预约直播呦！

掏定律到底是啥？要搞懂掏定律，先搞懂摩尔定律。简单说，摩尔定律就是偏小。过去六十年新变行业的规矩很简单，每十八到二十四个月，把晶体管做小一半，同面积塞更多管子，性能翻倍，成本减半。 打个比方，芯片向城市经济管是房子。摩尔定律就是把房子越盖越小，越盖越密，挤更多房子进去，城市容量就变大。但现在这条路走死了。为啥？首先是物理极限，经济管小到三纳米，两纳米，快到原子大小了，再小电子就穿墙漏电，没法用。 然后是成本爆炸，一条两纳米产线要两百亿美元，一颗芯片设计费超十亿美元，越做越贵。二零二六年五月二十五日，华为半导体负责人何廷波正式提出掏定律，核心就一句话，不拼，做的更小，专拼跑得更快。 掏是电子学里的时间长数，说白了就是信号在芯片里跑一圈的延迟时间。掏定律的核心是时间缩微，不靠缩小晶体管，而是从器件、电路、芯片到系统 全层级压缩信号延迟，照样提升性能、密度、能效。再用城市比喻，摩尔定律就是死磕，把房子盖到最小最密。 掏定律就是房子大小不变，修高架、建隧道，搞立体交通。华为叫逻辑折叠，让车流、电信号跑得飞快，城市效率直接拉满。华为已经用这招干成实事，六年量产三百八十一款芯片，成熟制成下，晶体管密度提升百分之五十三点五，能效提升百分之四十一。 这是中国第一次在半导体基础规则上提出原创理论，从跟跑并跑变成零跑。华为的韬定律不是要推翻摩尔定律，而是在他走死的路上，硬生生开辟出一条中国芯片新赛道。未来芯片不一定最小，但一定更快、更强、更自主。

顺利借国力， ai 顺利时代，中国彻底把桌子给掀了。华为掏定律横空出世，意义不亚于第一次引爆这个震惊世界的东西。一个被美国制裁了七年的中国公司没死？不但没死，还在这一天釜底抽薪，在安 s c s 全球顶级学术讲台上把半导体霸权制定者们的神摩尔定律判了死刑。何庭波，华为半导体总裁，当着全球半导体领域最顶尖的大脑门的面是神了，说了一句，修不摩尔定律无济于事，延续几何，所谓是死胡同。沉默了几秒，炸 炸了呀，这个话是能说的呀，真话也不能当着我们的面说呀。更炸的是他提出了新法则涛定律，诶，苍天一次晃天荡地就是这个感觉，这是啥呀？不是单纯的技术革命，是一份新的列车时刻表。从此，人类半导体的列车时刻表彻底翻篇了，换新的了，值班司机只剩下了两个人，中国 和美国。好多人说，何庭波提出来的逃定律只是技术导向，不是定律啊。好家伙，你这个话说的，那摩尔定律是定律啊？不是呀，摩尔定律是一场被半导体参与国门维护了几十年的工业节奏。对，你没有看错，每隔十八至二十四个月，晶 体管数量翻一倍，性能涨一倍，成本降一半，从来就不是从半导体物理公式里推导出来的物理定律。也不是说行业什么都不做，芯片就会自动便秘，一开始他就是个精 经验判断，但是逐渐大家就觉得，哎，前面几年都是这么过来的，未来大概率应该还能再这么走一段。于是慢慢的，摩尔定律就变成了一种投资默契，投资节拍器，他把复杂的技术、眼镜压缩成一个行业都可以理解的，可以投资，可以考 巧合的节拍。一旦大家相信这个节奏，并围绕他配置资本、人才和供应链，他就会反过来提高这个节奏继续成立的概率。就像列车时刻表，火车不是因为时刻表本身才会跑，但是没有时刻表调度、检修和运力安排他就会乱。换句话说，摩尔定律从来就不是发动机本， 而是时刻表，而且他已经脏了。过去五十年，维持摩尔定律都依靠单芯片晶体管数量或密度，疯狂卷先进之尘，七纳米、五纳米、三纳米，都卷都圆自己了。没办法，时刻表上面就这么写的呀。但是列车开始晚点了，因为终点站就要到， 物理极限就在眼前，越往后量子碎穿效应越严重，肉店越厉害，光刻机越贵，工艺良品越低。现在建一条三大米产线要烧掉二百亿美元，贵到连台积电都疼的很啊妈呀，手艺不再自动传到终端体验里，他就完 完了。这个事他们不知道吗？知道呀，没法公开说呀。几万亿美元的投资还在摩尔定律上翻滚死亡蹦迪，美国人还在卡着光刻机，日本人还赚着材料，韩国人还在拼了老命的卷制成喊刹车，谁敢呐？哎，巧了吗？不是有这么一家公司，二零一九年被踢出全球芯片供应链，全 全世界都怕他死心。全球媒体口径一致，没有先进制程代工芯片业务活不过三年了。结果七年过去了，不但没死，还设计量产了三百八十一款芯片，今年秋天，首款完整用逻辑折叠的麒麟 芯片就要发布了，而且事关 euv 光刻机产业链，但华为它没有 euv 啊！既然如此公开示神，这件关乎西方半导体产业链的事情，哎，就由他来吧。顺便给旅客们发张新的列车时刻表，二零三一年用掏定律密度做到等效一点四纳米。那有的小伙伴就要问了，那到底 什么是掏定律？之前芯片平面上的缩微已经到达了极致，只能往立体层面发展了。就好比原来大家都盖四合院，然后变成筒子楼，再然后是摩天大厦， 虽然容量密度上去了，但交通不行了，随时堵车，上楼下楼还要等电梯。但华为的逻辑折叠呢？搞的就不是地面交通系统，而是把楼和楼之间都修成了天桥到隔壁楼，不需要下楼，走上去再上楼一步就跨过去了。说到这个，你想到了什么？重庆，对头，魔都 重庆来自五都十八楼，出来拿快递一看，靠，还是一楼。华为把老北京横屏竖直的老四合院为主的城市改造成了魔都。重 字号少弯路，延迟就低，数据少搬运工号就小。哎，这就是最为硬核，极其考验功力的工程架构优化。而这个不就是通信吗？这个不就是华为的老手一活吗？对了，当几何缩微这条路走到尽头的时候，时间缩微掏的附加时刻表就 上桌了。那有的小伙伴就又要问了，既然这一块一直是华为的强项，为什么要在这个时间点宣布掏定律呢？ 因为 ai 芯片和传统芯片，它压根不是一回事啊！手机芯片最大的公司沟通一个季度利润七十个亿！手机芯片时代，没有人敢跟华为绑在一起度明天，但 ai 芯片就 完全不一样，最大的 ai 芯片长英伟达，一个季度的利润五百八十多亿。所以为什么黄仁勋要在荒郊野外的阿拉斯加拔飞机，也要来北京喝豆汁啊，上万亿美元的盘子呀，顺利继国。 所以，华为掏定律，本质上就是 ai 时代新的时刻表，游戏规则变了，决定了谁留在桌上吃饭的问题。有了掏定律，我们 就在桌上。华为的技术突破就是整个中国芯片行业的突破。制成工艺我们仍然会加速赶上，但是在我们全面工艺赶超之前，在座各位先看看这份掏时刻表，提神醒脑啊！

韬定律是怎么干翻摩尔定律的？美国插了中国芯片七年，没想到华为憋出了一个颠覆全球半导体规则的大招，中国企业第一次在全球芯片领域立下一条新定律。 这个定律一出来，美国几十年砸下去的整套制裁体系，可能一夜之间变成废纸。那什么叫掏定律？简单说，别人都在拼命把芯片做小，华为偏偏说做小，这条路我们不走了，而且还给出了具体时间表。 二零三一年，不靠最顶尖的光刻机，竟能直接干到一点四纳米。你手里的手机，不管是苹果还是安卓，芯片里装着的晶体管数量已经超过一千亿个， 一千亿塞在你指甲盖大小的一块硅片上，这是怎么做到的？靠的就是摩尔定律，把晶体管越做越小，小一倍同样面积塞进去的数量就翻一翻，性能自然跟着翻。 这条规律从一九六五年提出来，整整管了半导体行业六十年，没有任何人质疑过它。但有一道坎没人敢提。 当晶体管缩小到三纳米，也就是几十个原子并排那么宽的时候，出问题了，电子开始不听话，会直接穿透本不该穿透的地方，像一个幽灵穿墙而过，导致芯片漏电发热，性能不升反降。 这个现象叫量子碎穿效应，是物理定律，不是工程问题，全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地，越往下坐越费劲。美国人赌的就是这个， 你中国连光刻机都没有，根本没资格谈突破。结果何庭波站出来说了一句话，为什么芯片性能的唯一出路，必须是把晶体管做小， 这就是掏定律真正的颠覆之处，它不再盯着晶体管有多小，而是盯着信号在芯片里跑的有多快。 这里有个关键概念叫掏，也就是掏，指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话，把这个时间压缩一半，芯片的等效性能就翻一倍。 不需要更先进的光刻机，不需要更小的晶体管，换个方向下手听起来像走捷径，但做起来难的离谱。 华为为此搞出了一项核心落地技术，叫逻辑折叠。传统芯片是平铺的关联电路，分散在各处，信号要跑很长的水平距离才能完成交互，时间白白耗在路上。 逻辑折叠的思路是把芯片竖起来，把本来隔得很远的电路单元垂直叠在一起。两个原本相距一毫米的晶体管上下叠完之后，距离只剩几微米，信号传输速度直接提升几百倍。 但这件事台积电和英特尔都玩过，也都歃雨而归。拦住他们的是三座山。第一两层芯片始终对不起，上层算完，下层还没准备好，结果全是错的。 第二两层之间需要几百万个连接点，传统技术间距最小只能做到几十微米，精度根本不够用。第三两层逻辑芯片叠在一起散热是个死题，中间的热量根本出不去。 美国人三座山都没翻过去，最终放弃华为翻过去了，而且翻法完全不同。时钟同步的问题，华为给第二层单独配了一个可以动态微调的独立时钟，实时感知第一层的输出延迟， 自动调整，节拍误差压到零点一皮秒以内，比头发丝还精细一万倍。连接密度的问题，自研超细间距混合件和技术层间间距压到一微米以下，比对手先进整整一个数量级。 还有散热问题，在两层芯片之间嵌入了一层只有几微米厚的微流道冷却液，直接在芯片内部循环热量，即产即走 三座山，华为用三把不同的钥匙全部打开了，结果呢？同样的七纳米制成晶体管，密度直接提升百分之五十三点五， 相当于摩尔定律白白送你三年的进步，一步兑现到二零三一年，基于这套路径，等效性能将达到一点四纳米的水平。而这还只是保守的第一代，只折了两层，只处理了关键路径，大量潜力根本没释放。

很多博主狂吹掏定律，其实华为自己从没说它能替代摩尔定律。华为何炅波明确讲掏定律是补充，不是替代，它本质是一种系统堆叠方法论，不是全新技术。 早在一九六四年，美国德州仪器就提出过三 d 堆叠思路，八十年代日本就做出三 d i c。 二零一八年 amd 以商用立体芯片，华为只是在二零二六年把这套思路正式命名为掏定律。它天生有三大短板，散热难、信号干扰强、体积没法做小，高端微型设备根本用不了。 长期看摩尔定律加 euv 光刻机依然绕不开，掏定律只是当下封锁下的妥协路线，各位认同这个观点吗？

昨天呢，这是客观的质疑了一下华为的套定律，结果呢，我看评论区里呢，明显是有人不服的，但是呢，他们也不说你呢，说的不对，我怀疑他们根本就没听懂，我已经尽量不讲术语了，还打了那么多比方，不过现在看来呢，也没啥卵用，该不懂的他还不懂， 你想啊，这些人呢，甚至认为摩尔定律是专门用来卡我们的，所以呢，我们搞一个新定律，那就可以卡回去了， 我现在从头到脚都特别的服他们不服的点呢，只是我质疑了这个定律的神性，因为很多人认为啊，靠这个玩意就能崛起了，我只是给他扒开了讲清楚，没有什么神秘的，也根本就不是什么可以卡别人脖子的秘密武器，他只是把现状和趋势做了一个总结， 你知道别人也知道，而且别人也正在用，只是人家没有那么大张旗鼓的提出来而已，他不能增加战斗力。 就像勾股定律，你拿来算三角形影响别人拿去算三角形吗？就像吃药，你吃了以后很猛啊，接近猛男的发挥了，老婆也很喜欢啊。你觉得你是猛男了？但是人家猛男也可以吃呀， 你可以通过堆叠提升性能，那别人也可以堆叠呀，关键是人家的精密制造技术还更强，堆叠的还更好，而且人家可以拿两纳米的堆叠，你只能拿七纳米的堆叠，你觉得谁更厉害？这只是一种工程优化的手段而已，很多时候真是赢得莫名其妙。 我觉得咱这最大的问题不是技术，而是心态，夜狼自大的心态根本就不允许哪怕一丁点的质疑， 但是你要知道啊，只有经不起质疑的才会不允许质疑，我在视频里边还说这种技术很有用，是以后的趋势，但是呢只是因为我否定了里边家带的神性信仰。那就算你说的有道理也不行了， 算你赢了行吧，你就放过我这个文盲吧，我不该讲心肠，更不该冒充专家，你赢得毫无悬念。

好，今天来跟大家讲一下什么是华为套定率啊，这两天在互联网上特别火，我呢以前学的是电子，现在呢，本来也是一个嗯，电子的爱好者，跟大家讲一下啊，看看讲的不好 呃，请大家理解视频，视频呢比较长，但是呢，内容都是原创的。第一个呢，什么是华为的套定律？首先呢，华为套定律是一种技术路线，时间微缩是处理一项任务，时间越短越好，其实这一直都是芯片设计的第一性原理，也可以说就是正确的废话。 to 等于 r 乘以 c， to 是 电路中的时间长数， r 是 电阻， c 是 电容，呃，缩短 to 就 压 to 啊，一直是芯片设计追求的目标，从架构、制成、调度、算法等各个维度做到极致，这是全行业的共识。这不仅仅是华为知道，大家都知道， 套呢，包括门电路的开关速度，带内的电子运动路径的长短，带间通信的时延等等。华为套定律的追求是时间缩微，对于华为来说，因为受限于没有 e v a u v 光刻机的原因啊，不得不采取 时间缩微替代传统几何缩微的基础基础发展路径。第二个呢，我讲一下华为套定律与摩尔定律的是什么关系。上面讲了啊，华为套定律呢，追求时间缩微，摩尔定律追求几何缩微，与其同同时呢， 几何缩微的最终目的也是时间缩微。从某种程度上来说呢，摩尔定律是套定律的一种实现形式， 他不断更新制成单个精密管的尺寸更小，从而使门电路的开关变得更快， 提高了精密的管的密度，使得电子运动路径更短。所以说，华为套定律与摩尔定律并不是对立的，这一点是大家要知道啊，摩尔定律是一个总结出来的规律， 是先有摩尔定律再有技术的。 但是总结出摩尔定律之后呢，它就作为嗯，对这个半导体技术 方向的一个指引。二零零五年，其实摩尔定律就已经遇到了瓶颈，当时英特尔奔腾四芯片组， 我未能迈进四 g 的 这个频率大关，当时是他的 ceo， 应该是单膝下跪道歉的十四纳米。以后呢，我们嘴上说的这些什么三纳米、两纳米都不再是传统意义上的晶体管尺寸， 当前最先进的工艺是台积电三纳米 ga 和三星的两纳米 ga 功率。 嗯，目前来讲呢，制程迭代所获得的边际性能的提升已经严重下降，这也是为什么台积电的三纳米 g a a 做出来的芯片比三星两纳米 g a a 做出来芯片性能更优的原因。相当于不是完全的三纳米就干不过两纳米。摩尔定律遇到了 物理墙，相当于在物理层面他做到了极限。目前大家公认的呢，最终的制程至多做到零点八到一纳米的水平，预计也就在二零三零年左右会碰碰墙。 此外呢，新的流水线所需的资金已经达到了两百亿美元的级别，可以说已经碰到了经济墙这两堵墙，在这就导致摩尔定律会失效。 我个人对于套定律作为技术眼睛的指导性作用还是很乐观的。当前呢，带内的食盐主要来自于电子运动路径的长短，而不是逻辑门的开关速度。举个例子， 影响饭店上菜速度的主要原因是菜从厨房到餐桌，餐桌的时间比较长， 而不是因为厨师烧菜的时间长，对吧？假设现在有一个饭店 a 只有一层，面积和足球场一样大，另外呢，有一个饭店 b 有 两层，每层有半个足球场那么大。其实这两个 这两个饭店的规模是一样的。显然，饭店 b 的 上菜速度更快，因为有，有电梯，有楼梯。 当然，这是在忽略了制程差异的情况下，得出的结论就是制程我先不管，因为饭店 b 遵循华为套定律的设计思路，采用了逻辑折叠技术，所以饭店 b 的 上菜速度更快，也就是 时间更短，效率更高。第三呢，我想讲一下逻辑折叠，逻辑 folding 才是这一次华为发布透定律的技术核心， 折叠是堆叠最简单的形式。谈到堆叠啊，其实很多年前就已经有了应用。大家还记得双核处理器是什么时候出现的吗？没错，就是刚才说的二零零五年，当时因为 没有能占上四 g 的 频率，所以英特尔发布了首款奔腾 d 双核处理器。此后呢，堆核心的思路被广泛采用，英特尔和 amd 陆续发布了后来的四核、八核乃至九十六核 cpu， 当前的桌面显卡，呃，最强 gpu nv 的 五零九零也是搭载了 两万一千七百六十个扩大核心。以上这些呢，都是堆叠技术的实际应用，只不过他们都是平面对叠。那么再来看看三 d 堆叠。三 d 堆叠呢，更多的是指一种封装技术 呃， amd 五八零零叉三 d 首次将高速缓存覆盖在计算机核心的上层，计算核心的上层，三星刚刚宣布实现九百层 n 的 堆叠，采用了长星存储的专利。最新的台积电的三 d 堆叠方案是 sock 和 coos。 三星的三 d 堆叠方案是 xq 的， 都是基于带的堆叠，对吧？基于带的堆叠就是呃，基于 呃一定规模的芯片的这种堆叠嘛。现在来说说华为的逻辑堆叠，逻辑 folding， 它的思路是这里所说的逻辑逻辑 是指逻辑门电路，也就是电路层的折叠，属于电路层面的重新排列，单晶片就可以是三 d 结构的， 三 d 结构就说明至少是两层嘛。从思路上来看，比现阶段的三 d 堆叠就是基于代的三 d 堆叠更先进。理论上上线 就华为的这个逻辑折叠上线会更高啊。补充一句，历史上出现过堆叠效率不高以及发热严重而被淘汰的案例，例如 n v 的 sli 和 amd 的 crossfire gpu 的 互联技术，这个是因为效率不高被淘汰的。或者前面提到的 英特尔奔腾 d 双核处理器，它也叫胶水双核，它发热很严重，后来这种技术也被也被淘汰，是吧？第四个呢，我想谈谈中远期的这个展望。 呃，何廷波表示呢，到二零三一年，基于华为套定率的芯片可以达到等效，是一点四纳米的水平。注意一下，这里是等效在这里的意思啊。我的理解是，呃，单芯片的性能差不多和一点四纳米工艺性能相当， 但是呢，这里面的能耗的表现，功率密度等等，我认为还是有更大的差距的。从线路走向来看， 台积电二零二七到二零二八年可以达到一点四纳米的水平，预计二零三一年铜器的制成大约可以到零点八到一纳米的水平。也就是说从单从芯片的性能层面来看啊，二零三一年我们预计 落后先进时程制成三到四年的时间，可以说大幅缩小了差距，拉近了距离。如果这这样的预期能够实现，我们大家一定要为华为点赞。 此次呢，华为发布套定论的另一层的意思就是希望更多的科技公司和组织能够参与到这个技术路线的探索和研究中来。那么带来一个问题，呃，已经有不少呃，网络的这个自媒体啊在问， 如果有先进制成的公司，比如说英特尔 n v， 他 们在结合了华为掏定律逻辑折叠技术之后，是不是就 真的强强联合，把我甩的更远了？也就是如果摩尔也掏了，那我们怎么办？我想是这样的啊，如果他们确实能做到的话，一定会重新把我们甩远，这是 没有疑问，但是呢，有两个因素我觉得短期内并不容易实现。一是华为已经有了六年的逻辑折叠的技术积累，在这项技术上华为应该是领先的， 能不能领先六年，我现在说不好，但是一定是领先，这一点是可以确定的。二是越先进的制成越难实现逻辑堆叠，也就是说七纳米比三纳米更容易实现 逻辑折叠，也就是说华为目前七大米它更容易折叠，台积电三大米它更难折叠。我们在 这个难易程度的区别啊，一定程度呢，给我们时间窗口。呃，此外呢，我们也在研究 e v e u v 的 光刻机，并不是，在摩尔定律方面我们 并不是停滞不前啊，也想有突破，也想有突破。华为套定律的核心呢是逻辑折叠，进一步会引进成为多层逻辑堆叠，以至于最终会 产生我所认为的啊，原生三 d 逻辑电路，也就是三 d 光刻。这只是理论上最终是这样的，是三 d 装光刻。举个例子，现在所做的是将两张纸叠在一起，对吧？折叠， 或者说一张纸折叠起来，进一步的是做成一本书，但是你还是能分辨出他是一张纸一张纸叠起来的，最终呢，他本来就是一个立方体， 原生就是立体，而不是一层一层一层堆叠而来，它一生产出来，一设计出来就是立体的，对吧？这是我所认为的最终的形态。原生三 d 逻辑电路，也就是三 d 光刻，对吧？呃， 最后呢，我想，嗯，讲讲我，呃在理论之外的一些一些认识啊，也是 有一点泼冷水，但是我还是要讲以上呢，我所讲的都是理论层面的。其实从工工程来看啊，需要做的事情还有很多很多，甚至比自研 euv 光刻机还要难， 因为它需要重构芯片的设计思路，重新设计 eda 软件效率评估，良率保证的难度是指数级增长 乃至操作系统的调度，算法的匹配，所需要的材料和散热技术都是当前在我的认知内很难很难实现的。嗯，不知道已经研发出来的三百八十一款芯片是什么性能，什么效率。 嗯，这样的话，只有让我们期待华为在金秋发布的新产品的一些性能的和效率的评估吧。呃，我相信总的来看是乐观的啊。是乐观的，但是只是一种无可奈何的技术追赶路径， 而不是弯道超车。呃，最终呢，形态一定是 摩尔定律和托定律的相结合，这两点不是矛盾的。既要摩尔也要托。好，谢谢大家啊。

家人们相信这两天大家也被掏定律和摩尔定律给刷屏了，网上也有各种各样的解答，大家应该都听得云里雾里的， 他们基本上都用什么建房子啊，建菜市场啊，红绿灯等方式给大家形容。那么我们不用 ai 去写，我们用人脑，今天我自己就用车间机床干活，给你讲透摩尔定律和掏定律，把底层的逻辑给大家讲的明明白白。大家先点赞、收藏、关注视频可能随时会被下架。 先说说摩尔定律，过去几十年行业的思路都很简单，芯片咱越做越小，咱们类比为车间里面有一位老师傅加工要轮流使用 abc， 三台机船每做完一步，他就得亲自来回的折返跑，把大部分时间都浪费在了赶路上面。 为了少跑路提速度，于是大家只能玩命的把三台机船的距离挤得越来越近，压缩相互之间的空间对应到芯片其实就是疯狂的缩小晶体管的尺寸，拉近元气件的间距，缩短信号的跑动路程，自己的信号其实就是老师傅。 但问题来了，机床的距离不能无限的贴在一起，挤得太近了，机器之间容易互相干扰，互相磕碰，线路挨紧了可能会漏电短路，密密麻麻的扎堆之后散热性能又会变差，动不动就因为过热而卡顿或者故障频繁。 芯片也是一样的道理。现在元气剑已经小到逼进物理的极限了，想要做出三纳米、二纳米这种极致小尺寸的芯片，必须依赖荷兰阿斯麦尔独家垄断的 euv 极致外观光刻机。而且这款设备对我们中国严格的限制出口， 就算勉强做出来了，也会出现漏电、信号互相干扰、散热崩盘等一系列的问题，成本还高到离谱。 摩尔这条路早就撞上了天花板，很难再往前走了。那我们再来看一下韬定律，直接换了全新的解法，他不再死磕把机船拼命的挤压， 就算三台设备之间距离稍微拉开一点点也没关系。它的核心是改造搭建流水线传送带，每台机船固定专人执守，加工好的弓箭顺着轨道自动流向下一道工序，全程不需要任何人在机船之间来回折腾的往返跑路， 没有无效的赶路时间，每个人专注于自己工位的工作，整体的效率反而更高了。放到芯片上就是不再强行的极致的去压缩这些器件的尺寸， 重新设计内部信号单向传输的一个路径，杜绝往返来回乱串的无效损耗。哪怕原器件之间的距离没有做到极致般的微小， 整体的算力依旧相当的能打。一句话给大家讲透，摩尔定律其实就是疯狂的压缩硬件间距，死磕三纳米、两纳米、极小纳米制成，必然被荷兰阿斯麦尔的 euv 极紫外观客机卡脖子， 应急尺寸还容易出现干扰，散热很拉胯，早早的就碰到物理极限。而掏定律不盲目的去追求这种极致的微小尺寸，重构芯片内部流转路线， 彻底砍掉信号之间无效的往返。咱们依靠国内已经稳定大规模量产的十四纳米、 二十八纳米的成熟金元产线，同时七纳米等效工艺也实现批量的落地，我们全程可以不用强求，阿斯麦尔 euv 的 光刻机 照样能够跑出对标顶尖的小纳米芯片的强悍性能，走出一条知足可供的换道超车的新路。听懂了别划走，点赞收藏关注我，一个用大白话教你金融知识的财经博主。

华为公布的半导体新路径抛定律和传统路径的摩尔定律有什么区别呢？传统的摩尔定律核心是通过缩小晶体管物理尺寸来提升算力，降低成本。打个比方，这就像是在同一层平面上把路修的越来越窄，以便塞进更多的房子。 为此，它需要不断提升光刻机分辨率，对阿斯麦的集子外光刻机等先进制造设备和材料存在极高依赖。而新的韬定率则是通过缩短信号传输延迟来提升能效比和系统效率。 它好比通过修建立交桥，让车不用绕远路跑得更快。在微观层面，这项技术将原本平面铺开的电路向三维空间折叠，使信号传输的物理距离从水平长距变为垂直短距，从而大幅压缩传输时间。 因此，韬定律主要依赖系统级架构创新，先进封装软硬件协调设计，可以绕过对顶级光刻机的依赖。即便不采用最先进的 euv 光刻机，也能用成熟工艺实现等效的高性能，直接绕开设备封锁。 韬定力宣布，到二零三一年将达到等效一点四纳米制成的晶体管密度。这里的等效是指通过架构创新达到相似的集成度或性能。而传统意义上的一点四纳米，必须依靠新一代的 euv 光刻机才能实现。 总的来说，韬定力的提出，为全球半导体行业从单一追逐制成工艺转向多维度的系统及创新提供了一种新的可能。我是怪叔，感谢观看！

全球半导体行业刚刚发生了一件大事。二零二六年五月二十五日，在上海国际电路与系统大会的舞台上，华为半导体业务总裁何庭波正式发布了一个新的东西，叫滔定律，英文滔唠。 这是有史以来，中国企业第一次在全球芯片领域提出了属于自己的游戏规则。你可别小看这三个字，它可能是要替代统治半导体行业整整六十年的摩尔定律。 摩尔定律是啥？我用一句话给你讲明白，同一块芯片上能塞下的晶体管数量，每隔十八到二十四个月就要翻一倍。 反应过来就是啊，全世界造芯片六十年来，其实就是在干一件事，把晶体管做的越来越小，九十纳米、六十纳米、四十纳米、二十八纳米、十四纳米、七纳米、三纳米、二纳米，甚至未来的一点四纳米。数字越小，技术越牛，江湖地位越高， 整个行业就围绕着这一个数字卷了整整六十年，这就是大名鼎鼎的摩尔定律。统治了半导体六十年， 为啥要把芯片拼命的做小呢？因为精气管越小，密度越大，信号要跑的路径就越短，反应速度就会更快，更省电、更强劲。 而衡量这个反应有多快的指标，就是这个希腊字母套套啊，说人话就是芯片里眨一下眼的这个时间，也就是响应输入变化所需要的时间，套越小，电路切换越快， 芯片的整体性能越高，芯片的能效越好。但是啊，华正点来了，六十年来，全球更任的让套变小的方法只有一条路，就是把精气管做的更小。 而做小靠的是什么呢？靠的是光刻机。最顶尖的光刻机在哪里？嗯，在荷兰一家叫阿斯曼的公司手里。然后呢，一声令下，对华全面封锁，最先进的光刻机一台不卖， 台积电三星也别想应对先进的光刻机给华为代工。这句话什么意思？意思就是摩尔定律，这条路从外面被别人活活的焊死了， 中国芯片一夜之间被逼到了墙角。可结果呢？过去的六年，西方国家把华为围的水泄不通，没有两纳米，没有三纳米，没有五纳米，甚至连七纳米都不给。但华为不但没有死，反而在芯片这条路上走出了自己的一条康庄大道。怎么做到的？ 就是前几天华为说出了那句让整个行业愣住的话，凭什么追求套变小？就只有缩小尺寸这一条路？ 你信你品你细品，我们一起退回到最本质的问题，芯片是干嘛的？是计算。计算的本质又是啥？就是信号的响应速度和响应时间。那既然我们最终要的就是速度， 我直接盯着速度干不就完了吗？干嘛非得跟你死磕尺寸呢？这就是敌性原理的力量。 当全世界都在卷，怎么把房子盖的更小？华为抬头问了一句，我们到底要的是什么？ 是更小？还是要的反应速度？我们打个比方，就像盖一层平房，老办法是什么？一百个房间一字摆开信号，从一号房跑到一百号房，跑的跟马拉松似的，又累又慢。那怎么让它快？ 老办法只有一个，就是把每个房间盖的更小，让它更紧凑，整体距离更短。 但房间已经小到极限了，再小就要违反物理定律了，难上加难。华为新的办法就叫逻辑折叠，我不盖平房了，我盖复式楼，我盖高层，把关键的房间上下叠起来， 关键信号不应，只想着横着跑，还可以竖着坐电梯跑得更快。原来几十几百微米的路，瞬间可以变成纳米级房间，尺寸压根没变套，照样断崖式的下降。 一个二维平面的问题，硬三维空间的思路给解了，这才叫真正的换道求成。看到这你肯定会想啊，这是不是又是一个 ppt 理论啊？不， 华为已经用过去六年的时间，在美国疯狂的封锁打压下，量产了三百八十一款芯片，来验证了套定律， 预计到二零三一年，不需要最先进的光刻机芯片，性能就能追上一点四纳米的支撑水平。 还不信啊，我们听听对手怎么说的。就在几天之前，黄仁勋在 cnbc 的 镜头前亲口承认，英伟达在中国高端 ai 芯片市场上已经拉直了，所以翻译过来就是，基本上是梗手绕出去了。 这句话就是黄仁鑫自己说的，也就是他最担心最害怕的事情发生了。如果不卖高端芯片给中国，中国就会自己建立起一整套的高端芯片生态系统， 最终成为英伟达这些西方巨头的强大的竞争对手。所以啊，你现在再回头来看，摩尔定律，问的是我能装多少 套定律，问的是我能有多快。一个问尺寸，一个问时间。美国封住了尺寸这条路，华为却打开了时间这扇门，这不是被迫之举，这不是退而求其次，这是格局打开了弯道超车， 当对手以为把我们逼进了死胡同，我们在死胡同里打开了一扇新的门。最后啊，我想问一下，套定律 在你眼里是华为的绝地反击，还是即将改写全球半导体格局的那只蝴蝶呢？评论区里把您的判断打出来，我们一起来探讨。

一般会拿这个华为掏定律跟这个摩尔定律做对比，所以咱做的话就还是得从摩尔定律说起。呃，摩尔定律的话就是，嗯，呃，是摩尔提出的。一九一九六五年，他的核心表达是 就是在成本不变情况下，集成电路可容纳的晶体管数，每十二到二十四个月翻一翻。这个最开始是在是一九六年提的，一九六年提的时候说的是呃，十二个月翻一翻， 呃，就是一年翻一翻，但是到一九七五年的时候，他自己更新过一次，变成了二十四个月翻一翻。呃，中间还有这个英特，英特有人发过一个版本叫十八个月翻一翻，所以现在一边表达为十二到二十四个月翻一翻。 呃，其实你从这里也能看出呀，他这个表达也不是一成不变，他当时怎么做呢？就是呃他收集了几年的数据，然后去看他上面的 呃比单位，比如单位规片上能容纳的集成，呃这个晶体管数量，然后就对的取取对数，得到一个限性的一个一个一个一个曲线， 他认为这个发展可能是符合这个就指数性的规律，就是翻翻的往上涨。但是你从他七五年更新过一版，从这个翻翻的时间从十二个月涨到十二十四个月，其实你就能看出他这个规律。 呃，不是说那个一成不变能成这个速度随这个发展，他这个速度也会呈现一个减慢的一个趋势。 那么到现在的时候到七纳米以内啊，到五纳米，那这个就碰到一个更高的极限了，就是这个应该是维持不下去了，就这个斜率呢，他还得再降低，就是时间会拉的更长，二十四个月可能都翻不了一翻了。 呃，这是那个先给大家复习一下这个摩尔定律，然后摩尔定律的本质呢？它是啥？它不是一个自然规律， 他不是一个自然规律，他是工程能力极限下的自实现就是，呃，摩尔本质上也是个工程师嘛。他通过统计以往发现，呃，这个半导体行业、集成电路行业能做到这一点，然后后来呢？把这个发布出来之后，一九六五年发布出来之后， 呃，这个半导体行业也都奔着这个目标去实现，就是争取十二个月翻一翻。呃，到一九七五年的时候发现翻不动了啊，就变成二十四个月翻一翻。那到最近几年啊，可能是二零二零年以后， 呃，七纳米、五纳米的时候，发现连这个二十四个月翻一翻都不太可能的时候，他是碰到物理极限了。 那所以他就需要一个新的一个指导思想。摩尔定律他其实是个指导思想，就是对这个半导体行业大家都有这个预期啊。就是比如我是一个开这个芯片公司的， 呃，如果我两年翻一翻，就两年之后我的晶体管容量、单位面积如果不能翻一翻，那意味着我就要落后，我可能就要被淘汰，所以大家都毛毛着这么一股劲，哎，结果他就自我实现反倒成为了现实啊。他是一个工程定律，不是自然定律， 那就是很明显吗？他就是几何微缩，就在一个，呃晶源上能容下容，容下一个或者一块芯片上吧，单位面积能容纳的晶体管数量越来越多，越来越多，那单个晶体管要越来越小成几何微缩，但你这个总要碰到这个上限啊，物理极限啊，到原 原子尺度的时候你就缩不动了啊，所以它也存在编辑，编辑水解效应嘛，一九六五年的时候，呃，一年翻一翻，呃，七五年就两年翻一翻，二零二零年以后啊，七纳米以内，五纳米的五纳米就翻不动了，这是摩尔定律一个极限。 那么我们讨论这个华为的掏定律的时候，就会不自然的对比说掏定律是不是取代这个摩尔定律， 我认为其实不是，它是一个新的指导思想，但它其实并不是取代摩尔定律，而是在摩尔定律，呃，不管它失效不失效，在摩尔定律之上，它接着能起作用，能给大家带来新的方向。 然后现在啊，下面咱要正式进入这个套定律啊。套定律的拆解这块，首先信息主要的关键词啊，就是时间缩微，还有一个逻辑折叠， 时间思维的话的话，他主要是，呃，相对摩尔定律这个空间思维来说，摩尔定律你可以认为就是就是在单位面积之内啊，增多这个晶体管数量，拿种地来比的话，可能就密值啊，值的非常密。 我原来比如一块地啊，种一百颗啊，一百颗这个小麦啊，现在我种一万颗啊，再翻一翻，两万颗，这样往上翻，但你不可能种的无限密，等小麦挨着小麦的时候，水稻挨着水稻的时候，你就密不下去了。 那这个套定律呢？它是，它是用时间来换空间，摩尔定律是在空间上做文章， 怎么在单位空间内放更多的晶体管，或者说晶体管怎么越做越小？掏定律是意识到你小的话已经出到极限了，小麦已经挨小麦了，水稻已经挨水挨水稻了， 中间放不进去了，那么我可以在时间上下功夫。那最简单的，我是不是能增缩短这个植物的生长周期？小麦本来比如说是一年一收，我，我给你来个一年两收啊，一年一年三熟啊，一年四熟，类似这样， 可以这样打个比喻，所以这个时间微缩上大概就这么缩，微上大概就这么意思，他是在这个时间上下功夫，但他按照官方的解释，他的时间缩微主要是降低这个信号传播的时延。 嗯，这个就，哎，不太好理解了。呃，其实我你我们这样想，摩尔定律，为什么他受到重视？他正着来说是在成本不变的情况下， 呃。集成电路可容纳的晶体管数十到十，十到二十四个月翻一翻，也就是说在成本不变时性能会越来越高，简单说就是性价比越来越高。呃，那这个掏钉率，它时间微缩， 那它在成本不变的时候它性能还要上升，那这个性能是啥？你以 cpu 啊，这些算力芯片来说，它可能就是算得快 啊，当然你一存储来说，他可能是存的多啊，你算来说就是算的快，那算的快一方面是我，我通过这个减少晶体管，减小晶体管的尺寸啊，集成更多的晶体管啊，就人多力量大，让他算的快。一种也可能是说， 哎，我通过别的，比如这个传输信号，信号传输的时候这个时间短，我也能让他 传的快啊，因为你时间一降一降低，就是算的快了吗？算的快就相当也提高了性能，但他能不能达到像以前这个十二到二十四个月翻一翻这个官方也没有说，就没有这个参数了，没有多久翻一翻这一说了，只是说有新的方向，是这个时间缩微，但时间怎么缩微相关的就一个名词叫逻辑折叠。 那逻辑怎么折叠，那就只能说自己去理解了，因为官方没有发布啊，至少是我没有找到发布，谁找到有那个官方资料说这个逻辑折叠具体指的是什么？ 哎，大家可以发给我，咱一起学习学习。那我个人猜测的话，他可能有点类似于这个时空折叠， 就原来比如说我我我一个硅片啊，我一个芯片，他是平面的，他两个点之间啊，距离可能是比较远，但是这个距离说的所谓的距离远也都是纳米级、微米级的，这距离比较远， 那么我通过一个折叠啊，就像个虫洞一样，原来宇宙中两个位置光跑，跑个几年几十年都跑不到，哎，但是我把它用虫洞把两个空间折叠了，折叠起来了，两个地方打通了，那我就能很快过去。 嗯，大概就是冲动的思想。那逻辑折叠会不会也就是这么一种，他类似于早些年一种不好的做法？大家有如果是从事这个电子行业的，或者这硬件行业的，可能听过这么一个词叫飞线啊，飞线， 飞线一般什么时候用呢？就是我比如设计一个 pcb 板，我，我是要求的是我这个所有线在一个平面上，并且不交叉， 因为他都同做的吗？你一交叉他就那个串了这个这个电电路就串了。我觉得不交叉，但是我设计没设计好，整完之后有问题，但我设计因为某种原因有缺陷，我可能没法改了，哎。我飞线， 我就是从这二维平面拉出一根线，拉到三维空间，再直接接到另一个点上，让他两个点本该在二维平面联通的点，现在我在四维联通， 那我在二维空间，我为了那二维，二维之间的那个导线不相交，我可能需要啊，曲曲折折才能过去，但是我采用了飞线这种思想，我可以直线啊，我只要提升三维空间直接就过去了。 这可能是种思路，也是跟那个目前网上说的比较多的这个三 d 堆叠这种这种思路可能是比较相关， 但他跟这个三 d 堆叠还不一样，因为三 d 堆叠的话，一般说这是存储芯片，就是长江存储，做这个可能是为了个存储容量比较大 啊。一般打比方是这个平房跟楼房，平房能住，比如一间平房住一家四口，你修到十楼啊，修到十层你就你能住十户人家。但他这个飞信，他这个 逻辑折叠，他不同意。这个三 d 堆叠，他不是为了提高你的容量，他是为了因为你提高容量的话，跟时间缩微就没有关系了。 他的逻辑直觉是为时间思维服务的，是为了压缩信号传播实验。压缩信报，信号传播实验是官官，是这个媒体吧，大媒体公开报道的，就是思路就是压缩信号传播实验。那么这个逻辑直觉， 他比如通过三 d 就是 超出这个二维平面来来，比如用用这个飞线的方式走的话，他本质上 哪怕他用了三 d 这个方式就往上堆的方式，他是为了降低两点之间这个通信的路径啊，这是一点。当然也比如说存在一种方法，说我们有光信号，那边有光信号，但这个都无所谓啊。包括我说这个飞线是不是飞线，是不是，我们说用光信号，这个其实都无所谓，都不重要。 因为后面我会给大家推理，他说一个真正的东西，这个也是比较接近于官方的说明， 就是逻，时间思维也好，逻辑这里也好，它的本质是贯穿器件、电路、芯片到系统层面的多层级协调优化，这句话比较绕啊。呃，它的重点时间在这多层级协调优化， 然后他是系统层面，就意味着他不是单个的某个技术。比如说前面有人说的，是不是 啊？时钟频率更高，是不是内部光通信这些都不重要，因为 包括我这说的，哎，是不是飞线啊？飞线以前可能是为了修 bug， 现在就是我们在设计层面也允许用这种方法来呃，来缩短两个点、两个点之间的距离，这个都不重要，因为咱们说的都是具体的 某个技术，而他他实他实际上不是某个具体的技术，他是一个系统层面的一个多级协调优化。这句话说的听上去很虚，但是我不知道在座的各位有没有那个动拐核心的观众。动拐核心上一期 啊，应该就是今天二十六、二十五、二十三、五月二十三日。那那一期我刚讲过一个东西啊，我现在给大家看，大家看完之后应该能立马理解这句话啊，如果是咱们狠心的过程，立马能理解，就是后面这个。 最近我在讲那个全球工程前沿，里面有这个亚五纳米节点芯片系统设计与制造工艺协调优化。你看这个前沿技术，这是工程院在那个中国工程院在全球工程前沿。二零二五， 这个是二零二六年三月二十五日刚发了一个工程前沿信息，与电子部分写的排名第三的一个工程前沿技术，你看这个描述跟这个华为的滔天帝这个描述 相似不？相似啊？我再给你念一遍，你再琢磨琢磨，那很多地方这东西需要琢磨，因为官方没有文档给你说明白，说具体怎么搞。 滔滔定律官方发布的描述的最准确的是贯穿器件、电路、芯片到系统层面的。嘿，我这个软件有点毛病啊， 但是这已经是我能找到的最好的软件了，没有办法，忍着点啊。贯穿器件、电路、芯片到系统层面的多层级协调优化，然后工程院的前沿， 呃，工程的前沿是亚五纳米节点芯片系统设计与制造工艺协调优化，大家要看着这这两个描述一样不一样。 嗯，所以我认为，呃，华为这个掏，华为这个掏定律，其实 呃并不是很新的东西，他很前沿，但他并不是说率先他，他都有他的价值。后面我也讲，但他并不是破天荒那个东西。其实你从这个中国工程院这个里面其实是能得到一些启发的。 工程院这个压五纳米节点，首先他针对的也是这个摩尔定律失效的情况下，下一步芯片行业往哪个方向发展？同时他强调的也是系统设计与制造工艺，系统优化跟这个 呃套定率强调的贯穿期间电路芯片系统层面多级，多层级系统优化其实是一模一样的，可以认为是一个意思，就是为什么要提这个系统优化？这个其实很简单啊， 就是现在一个事实是我们的光刻技术，不管是不管是阿斯麦的 uv 光刻技术有多强，他确实触碰到了这个极限，触碰着这个物理极限， 你再往下走，呃，你的身体尺寸，你再往下降不容易了，因为他有个你，你，你再降的话就容易漏电啊，简单说就容易漏电，他没法无限缩小， 那么你还想提高怎么办呢？你很多地方就不能是这个制造工艺来，按你设计来。这个拿互联网公司打个比方，互联网公司啊，你比如你做 app 的， 一般是产品经理给你出方案，然后成学照着产品经理的方案开发， 但是呢，你有些有些功能他受技术限制，他就是做不到。比如说一个经典的案例 啊，之前应该是个，应该不是个段子，是个真实的案例，但这个案例有点那个太玄乎了，就是一个产品经理要求他们的前端工程师把这个 app 的 背景色 做的跟随用户的手机壳变化，大家能听明白吗？就是 app 的 背景色取决于用户用什么手机壳，但是我在代码上，我在这个 不管安卓也好， ios 也好，那提供的系统接口上没有这个，这个接口说我可以获取用户的手机壳是什么颜色，那这个你怎么弄？你做不出来，你就只能去说服产品经理说你去改设计， 芯片产业现在也类似，就阿斯曼这么厉害啊， euv 光刻机，它也不能说无限的提升，跟你搞到什么两纳米、一纳米、七纳米以下，都基本是等效，说等效的价就是商业宣传，真实的这个升级尺寸没有那么短， 这时候你在设计上，你在那个芯片设计上，你设计也很超前，你说我要搞这个搞那个，你在这个 e d 上一画图，你画出来了啊？你自己脑子想出来的，他真正的代工厂他做不出来，这就是现实。 那你要再不怎么进步提升怎么办呢？你没法说压榨这个代工厂，或者你说放互联网公司，你压榨程序员说你就得给我做，你就得把我这个 app 做的跟随这个用户的手机壳变色啊，做不出来我就投诉你，然后给你打个第一效， 打的一笑他也不解决问题，最后你怎么办？你还得说改你的设计方案，芯片也是 在你这个工程工程实验上啊， uv 光刻啊，在工厂加工厂碰到极限上，你只能去改这个设计方案，所以最终的方案就是 在压五纳米，呃，五纳米以内接电以下，你只能说设计和制造协调优化，共同提高，不能单独说谁依赖谁。不是，不是单向的从设计到这个工程，而是可能要从工程也要反过来到设计 工程上，我就告诉你，这个地方做不了，你给我改设计吧，改完设计之后咱这个性能能不能提？哎，走是不是能够降低这个传播时间？是不是能够呃，降低这个，呃时间长，说实现这个时间缩微，那是咱们设计和开发共同来实现。 然后呢？呃，这里又说到具体了，就就这个设计与制造系统优化。那怎么优化？ 他里面其实列了很多，但是跟我刚才给大家举的例子其实差不多，就是可制造业设计你的东西，不能说你设计出来之后，我就按你的来，你很多地方得顺着来，你的设计能不能实现是一个问题。 但这后面这些都不细讲了，这里其实给大家展现的是说这个思，这个思路其实并不新，这里面讲过很多三星在三纳米上也在用这个思想。呃，你像这个 amd 啊，很多都已经在用这个思想了。 呃，我看后面这里啊， 那这么思，这个思路的核心是啥？就是如果我，我用这个协同协同设计的方法设计制造协同优化的方法实现这个时间缩微。呃，那么我的思路是啥？或者我的关键点是啥？ 那，那这个核心核心在哪？既然我说它这个核心不在三 d 对 联，也不在封装上，那它的核心在哪呢？实际上在 e、 d、 a 上， 因为 eda 是 工业软件，他一方面联系着你的设计，一方面联系着你的工业现实。他为啥叫工业软件？因为他软件上不像你写个哎，写个互联网的 app， 你 你你各种产品经理的逆天想法啊，只要你代码能写出来，你都给他实现。工业软件要考虑工业现实， eda 就是 那个结合点， 一方面他连着设计，你用这个 eda， 按我这个工业上能实现的方式给我设计，一方面他也考虑这个工业现实，所以 eda 我 认为是核心，而在当前这个背景时代背景下， ai 是 核心， ai 不 能说 ai 核心， eda 是 这个实现的核心， ai 是 这个关键点，其实就是人工智能加。 eda 这个也是十五的方向，国家贴的很明确，人工智能加只是在这个地方， 在这个套定率，在这个亚五纳米节点设计、制造、协同的时候，它叫做人工智能加。 e d a。 嗯 啊，禁止表达说，我也觉得不是封号。对这个因为目前官方没有明确说，大家见仁见智，但是我们考虑问题的时候，我们要这个怎么说呢？我们要常识。我再给大家说一个常识，为什么 我觉得不是封装？你们想一想这个掏钉是谁提出的？掏钉是华为提出的，华为的长处在哪里？华为的长处在芯片设计，而不是芯片制造。 他有没有可能说我一个以芯片设计建成的公司？我提出一个定律，提出一个概念，把这个重头戏压在了后端的制造上面，他可不可能 就是我提出了一个很厉害的、很前沿的，能引起全互联网轰轰动的一个概念，但这个概念跟我自己关系不屌大，而是跟我的下游，哎，跟这个实现者，跟别人关系大， 我提出东西，最后这个压力全压在了，呃，这个，比如代工厂压在了中心国际头上，他可不可能或者压在设备场上，压在这个上海微电子啊？压在这个 啊？北方华创压到了这些公司头上，他可不可能？华为是个芯片设计公司，他一设计现场，他搞出来东西一定是跟设计相关的，大家就大家就从这个思路出发，他就不可能是关系的，他就不可能是封装这一块， 大家能明白这个常识吗？这都不需要你懂芯片，你只需要知道基础的设计跟这个代工的分工。你从这个常识推理，他是华为提出的， 他一定是大概是跟设计相关，而不是你的这个代工相关，或者是他他，但他不是完全无关，但他不可能说代工怎么制造是重头，他顶多是双方协同。 如果你能明白这个常识的话，你大致就能够有些自己的看法。但我也我不能说人家这个封装一定错，保不住人家是对的，我是错的，只是说在没有官方明确定性的时候，各方消息都很乱，大家看的时候要思考，要有常识，要利用，要充分的利用常识。 然后再说他的核心点在哪？相关公司啊？相关公司其实我也没细讲，我只给大家讲个大分类，因为这个芯片人工智能现在太火，咱不能说相关公司啊。这个就很明显，首先是 ai， 那 华为提这个就非常合理，因为华为 ai 建厂生成芯片，他有这玩意，那我提个概念，提个套定律，跟我的 ai 相关，那就很正常，他为什么会跟 ai 相关？就前面说的， 你要做这个设计制造系统，它的核心节点在于 eda， 因为 eda 能够贯通两边，一边是设计，一边是生产，因为是工业软件，工业软件就意味着它要贯通设计和生产。那么在当前话，当前语境下， 你这个 eda 所有软件相关，它就是 ai 相关的。然后所以它首先相关的是 ai， 但也不是乱七八糟的 ai， 比如说你是个聊天的 ai， 跟那没关系，他就是工业上的 ai， 工业上用于工业软件的这种 ai， 这是第一个，第二个就是 eda， 因为 eda 是 核心节点。 这是我今天说的，跟你现在视频上看到信息不太一样，大家都在关注冯装。其实我觉得不是那么回事啊，我的依据前面也讲了，你如果看那个东改核心星，你看了上一期这个亚国纳米，呃，刑龙制造，你应该能理解这一点，所以我认为他的核心核心节点的核心是这个 e、 d a， 其次是代工厂。为什么是代工厂？这也是基于中国工程院的判断啊，不是他提供的资料，不能说他的判断。 前面说这个亚五纳米芯片的设计制造协同专利最多的是台积电，是台积电是代工厂专利公开量，核心专利公开量一百七十三， 比后面的高很多。第二名 ibm， 大 陆这边有中兴国际，看明白没？这些专利很多掌握在代工厂手里，那他跟代工厂关有关联，其实也很好利。还是前面说的，你既然要做设计和制造的协同，那么你便要贯通两边你的核心 节点，核心关键点在于 eda， 那 eda 他 跟工业结合的地方他不能凭空来啊，不能说我 eda 公司 华炸九天坐那一想，我又勾勒出来，他是要跟这个代工厂深度结合，去了解你的生产实践，你的生产上是什么样的，有什么困难，什么能做，什么不能做，你要非常明白，明白之后你把这些东西跟你的 e、 d a 结合， 所以直接相关的是 ed 背后这个加成的，加持的是 ai 下游产业链相关的制造相关，实际上是代工厂，包括这个很多专利， 很多专利它实际上在代工厂手里大致就这么个意思，你像三星也是代工厂，三星代工厂。今天我讲这些东西只在于你认不认同，认不认同。 华为这个套定律是在中国工程院亚五纳米节点芯片系统设计、制造工艺协调优化这个框架下提出来的，在这个框架下点明了时间缩微， 呃，这个发展思路和这时间缩微这个目标和这个以时间缩微替代几何缩微这个目标和这个逻辑，这个思路 只在你认不认这一点，而他的结合点就在这句话贯穿器件、电路、芯片到系统层面的多层级协调优化。所以就是我开始说的，他不是一个单独的某个技术，不是像摩尔定律一样，你去把晶体管给我缩小， 呃，两年翻一翻，你就是摩尔定律了，他的呃滔滔定律的明确方向是时间所微啊，你要给我降低这个时延，但是他在方法论上 他提到这个逻辑折叠，但这个逻辑折叠你展开说的话，他实际上不是某个单独的地方优化，不是说你缩小个进体管，或者你，你来个飞线，或者你啊升级个时钟频率，或者你改成什么光通信，不是单独的，他是一个系统方法， 他是要通过各方的协助，从设计到生产，从器械到电路到芯片，多级协同来实现这个时间所为。你只要能理解到这一层，能抓住这个核心，而不是被这个， 而不是被时间所为逻辑这些这些名词迷惑，你马上就能关联到全球工程前沿里面这个亚稳纳密节点设计制造系统优化，当然前提是你得知道这东西 我在这个东莞黑心工程陷里面实际上讲了很多东西，他非常有用，单独看的话他很超前，但是你需要知道很多东西融会贯通之后，你才能真正的理解它的价值。 九月华为要出新的麒麟芯片，跟这个有关吗？那必然有关啊，你以为华为是说着玩呢？现在我看到很搞笑的一点，有很多人说华为是在搞噱头，华为这个搞噱头，华为这个没有什么真实意义，那是扯淡。 你看这个也是那个新闻上报的，就华为基于该定律在过去六年成功设计并量产三百八十一款芯片，就过去六年，从今年往年算，二零二零年华为开始，从二零二零年开始，也就是二零一八年，他被那个美国制裁，二零二一八年之后的第二年， 二零二零年开始到现在设计并量产的芯片，设计并量产的三百八十一款芯片，全部都是在这个涛定律指导之下完成的。 然后你理解这个现实之后，这个也是那个科技日报的报道啊。你离这个现实之后，你再结合我的想法，二零二零年，二零二零年的时候我们明显没有先进光刻机，别说 euv 了啊，那个金瑞式的 duv 都保不期都不一定有。 我们在没有光刻机的情况下，华为已经能在二零二零年开始在韬定力指导下生产设计并量产芯片，到现在累计了三百八十一款，他通过了一定的设计方法，他一定是改善了设计， 通过设计上的提高，然后在当前的现实的情况下，比如我们没有 euv 的 情况下，我们就是没有 euv 的 情况下，我通过改变我的设计，我照样能把这个芯片做好，大家能明白这个意思吗？所以我说他跟这个封装关系不大，他靠的是设计 时间换空间的方案。有些人认为他这个单一的方案，比如说我这个封装啊，我，或者我，或者我的堆叠，或者我什么光通信，内部光通信啊，或者我，我始终频率或者或者 a， 或者 b， 或者 c， 但是很明显不是，就是我刚才说的，目前暴露信息很明确， 就这句话，我把这个五官都给你折叠起来，就这句话，他是贯穿器件、电路、芯片的系统层面，多层级的 协同优化，他是从设计到实现他的协同优化。你你，你看这个华为，这个因为华为创造了个新名词，叫叫滔天宇，创造了新名词，然后又拽出来这个时间，所以和逻辑这里也很有迷惑性。但如果你去看我上一期东莞黑心星， 上期讲这个亚五纳米节点芯片系统设计指导系统优化，你看这个会非常明显知道他是怎么回事，他并不神秘， 我并不是贬低这个套经理，我只说套经理不是破天荒的东西，但是他并不虚，哪怕是在这个有这个工程院成熟这个框架下，你能够指出他的关键点在于时间缩微，他的方案在于逻辑，这点他也很重要，他是对这个框架的生化， 所以这个掏钉里的不虚啊，他过去六年一直在用，从二零二零年，现在他在这个指导下已经设计并量产了三百万一款芯片，哎，所以保不齐反过来就是工程院提这个工程前沿啊。亚国纳米芯片这个行动制造，他可能也是在华为的，新华为的实践之上提出来的， 所以并不一定是说，哎，工程院一群大牛新鲜的产生了这个思路，然后工程华为安特左，也可能是华为的，先有，先有华为这个实践，最后大家总结，因为你你不能设想这个华为跟这个中国工程院两者各列的 华为跟中国工程院，这肯定肯定有密切关系，各种大牛院是肯定都有来往，最后大家一块搞，搞来搞去，根据华为这个实践，最后发现说压我那么几点，只能通过或者最好最优的方案，就是通过设计指导、协调优化来实现。 最后华为啊，这两天啊，昨天又给大家总结说，这个就是套定律啊，时间所为逻辑这点 啊。最后如果你看的东西多，关注东西多，你可能能挖到这一层，挖到这个工程院这个亚五纳米，亚五纳米啊啊，设计之道形成，形成优化，你能挖到这一层，但是如果你没有这个引线，一般人不会关注这东西，我是恰好相反，我是先关注这东西，我再一看这个 华为这个套套定律，一看他这个内涵贯穿期间什么什么系统优化，我一看就能意识到他讲的这个东西，并且这个华为这个这个预言，二零三一年，二零三一年就是到 十五，十六五的开，开局之年就十五摸，要做到一点四纳米等效，一点四纳米 uv 光刻机肯定做不出来，物理尺寸肯定做不出来，他只能是说协调优化，你把这个怎么实现？我不管 你这一点四大米等效，你各种各种协调优化，大家一块上，通过系统工程，你把一点四大米给我等效出来，这是二零二零三一年的目标。

哈喽，大家好，最近两天很火的涛定律，相信呢大家一定都有听过，那他和经典的摩尔定律有什么区别呢？今天呢，我们就一起来看一看。 摩尔定律是一九六五年由戈登摩尔提出的，他呢主要就是通过几何缩微，缩小晶体管尺寸，提高性能。那涛定律呢，是二零二六年由何庭波团队提出的，时间缩微是重点， 通过降低系统延迟提升效率。那摩尔定律的技术路径呢，就是以制成微缩为核心的平面优化， 追求晶体管密度提升。那韬定律呢，则是以逻辑折叠、三 d 堆叠、高密度互联为核心，从二维走向三维。 一句话理解呢，就是摩尔定律是把芯片做的更小，掏定律呢，就是让数据跑的更快更近。那其实呢，掏定律的核心就是不再死磕缩小尺寸这个方面，而是从时间效率上突破。 以前呢，就要靠多载晶体管来增加计算次数，现在靠的呢，就是缩短信号的传输距离，传输时间进行突破，让每次计算都变得更快， 间接的提升了整体的效率。那其中关键的技术呢，就是逻辑折叠。比如以前的芯片呢，就像一张摊平的纸，幸好要从纸的这一头绕到另外一头，路径很长。那逻辑折叠呢，就是把这张纸呢给折起来，让原本离得很远的两个电路节点通过垂直连接 直接贴起来，信号的传输距离直接就缩短了，食盐自然就降下来了。简单来说呢，就是摩尔定律追求的是小，而韬定律追求的是近。 当晶体管的尺寸难以在缩小时，缩短芯片内部的距离就会成为下一阶段性能提升的关键方向。

一起来啊，韬定律刷屏了啊。韬定律是相对于摩尔定律啊，所以我们要一起讲摩尔定律呢，就是把这个芯片越做越精细，芯片里边的晶体管越来越细， 那最初呢，发展是极快的，那现在呢，由于它已经发展到了极限，再修细一点啊，就要发生量子碎穿了，所以已经到达了技术的尽头， 那这个时候抛定律就由此而生，你可以理解为呢，摩尔定律啊，就是一个单条的马路，为了过更多的车，在这条马路上越修车道越多， 那每个车道越来越窄，那目前呢，就修到了这个车道的窄度跟这个车的宽度已经差不多了，那再修窄一点，那这个车 各道的车呢？就要发生碰撞了，那这个时候啊，抛定率就出现了，那我们不在平面上边做努力了，哎，可以做高架桥啊，做立体式的，这个就是抛定率，所以说这么来看的话，它是两个技术方向 哎，并不是技术突破，哪一个隔哪一个带的王朝，那不是这个样子的。那摩尔定律我目前的理解啊，它就是一个精度的体现啊，技术精度 越做越精密。嗯，这个老外适合这个技术创新嘛。那掏定律呢，是工程系统落地的体现，我们这边呢，大部分人说掏定律割了他们的命啊，他们那边大部分人说掏定律啊，只是换了个说法而已， 在实际要折中啊。一，我们没有割他们的命，他们想做实际上也是可以由柏油路升级为高架路。二，这个掏定律呢，也不是说他们想做就能做的， 稀土大家都知道是吧？你砍我光刻机，你给我提官税。哎，那我可以砍你稀土，那我砍你稀土砍的不是稀土原矿稀土全世界都有啊，我砍的是稀土的加工。那为什么他们就没办法稀土加工呢？ 是因为他们时间不够，你给他五年时间，他稀土加工也能做起来啊。我们现在稀土加工的优势实际上体现到国力上面，就是系统性的工程落地能力哈，我们是有产业配合的，这个是老外很难轻松 短时间赶上的。那滔定律也是跟稀土加工在我看来，哎，有异曲同工之妙，它都是系统工程的高端，各行业的配合诞生的。滔定律那边确实在平面的马路上，在看我们脖子， 那我们可以用高架去突破重围，他是给我们换时间的，我们在体现系统工程力建高架的同时，然后呢？每一层我们还要摩尔定律， 就是马路越做越细，这样他两个城区相成，那未来体现在我们生活上才有质的提高。所以啊，两个谁也隔不了谁的命啊。我们拿他 来用时间换空间去突破他们卡我们光刻机等一系列芯片制成的包围圈，那他们也可以学习我们的技术， 把他们的平面建成高架桥，但是他们没有我们的系统工程啊。两边如果一起努力啊，这个地球大有可为，两边如果互相竞争，那现在我们多了时间。

某科技公司新发明的滔滔不绝定律是吧？对标摩尔定律三体里面说的物理学不存在了，现在营销号告诉你，摩尔定律不存在了，废了 就是你。少林寺有七十二绝技，我有鸠摩智有小红相公啊，你别问啊，问就是颠覆性的突破，问就是能改变整个江湖的规则，后来怎么的，小定律一发布，是不是有人跟着买了点什么，结果第二天各大半导体公司纷纷跑路，简直你套住了吧， 人都明确告诉你了对不对？套定律这种事啊，现在太司空见惯了。就是前些年有一个叫做巴铁的项目，不知大家还记不记得，那时候也是声势浩大呀，各大媒体纷纷站台，各地方政府背书，号称能解决城市交通拥堵的世纪难题，但是结果呢， 最后证明就是一个彻头彻尾的骗局，项目烂尾，发起人浪荡入狱，无数投资者血本无归。也就是现在这个庞氏骗局，他必须要有一个噱头，要么就是科技医疗大项目。呃，但是呢，巴铁那个项目，他那个骗钱的手段呢？太低端了，不像现在人家高科技公司必须得打高端局，对不对？人家的手段必须得。是啊，有理见。 所以兄弟们，这个世界呢，他就是一个巨大的炒菜班子，大家都没有多专业。漫游翁这句话说的好，就是无他为手足尔，他们比你厉害不了多少。而且现在呢，大家也没有心思搞科研，都是一门心思在搞钱，不要盲目的相信什么颠覆性的技术突破。 现在社会的科技导向呢，就是一股浮夸风，就是想让人们觉得咱们的科技水平呢，就是三天一大秃，两天一小秃，但是你想想那些依然坚持手搓的大伯工匠们，他有可能有那么快吗？ 基础物理学和材料学的限制就在那摆着呢，而且他们在短时间内不会发生任何大的突破。摩尔定律和光刻机呢，也是经过实践验证过的比较有效的东西了，不是你随随便便搞一个什么止定率就能颠覆人家多少年的基础积累的。 所以啊，对于咱们不懂的技术领域，不要盲目的跟风，在这个没有道德没有底线，不讲原则，不守规矩不负责任，不要闭脸的商业模式下，守好自己的钱袋子，比什么都强。真的，听兄弟句劝吧。

哈喽，大家好，欢迎收听我们的播客啊，今天这个一开场呢，想跟大家聊一个特别有意思的话题啊，就是最近大家都在说华为提出来的这个所谓的掏定律，会不会取代这个大家耳熟能详的摩尔定律啊？ 这个事情是在二零二六年的五月二十五号，华为的何廷波正式的提出了这个掏定律， 说要用时间缩微来突破摩尔定律的这个瓶颈。对，这个事情最近吵的还挺热的。对，那我们就来聊一聊这两个定律到底有什么不一样？然后这个新的东西到底意味着什么？ 咱们来进入第一个话题啊，咱们先聊一聊这个摩尔定律到底遇到了什么瓶颈啊？ ok， 那 我们首先先聊一聊这个摩尔定律到底说的是一个什么事？它是怎么影响了我们的这个产业发展呢？对，其实摩尔定律它就是一个观察经验的观察，就是说芯片上的晶体块的数目 差不多每十八个月到二十四个月就会翻一倍，然后性能也会提升一倍，价格会变成原来的一半，所以这个其实就像一个无形的一个驱动力，一直在推着这个行业往前冲。没错没错，就是因为这个东西， 这个叫什么？持续的这种晶体管的小型化和集成度的提升带来的这种规模效应，所以整个这个半导体和电子产业才有了这种 超高速的这种升级换代，然后也成就了今天的这个数字经济。现在就是说最近这几年大家老说这个摩尔定律快走到头了，他到底遇到了哪些物理上的障碍？就是当你这个晶体管做到三纳米甚至更小时， 你这个扎急的长度已经只剩下十几个硅原子的宽度了，这个时候你就会遇到量子碎穿，就是电子会直接穿过这个你不想让它穿过的地方，然后你这个芯片就会出现漏电发热， 你这个芯片就会出现性能不稳定。所以不是说你想做小就做小了，是大自然给你设了一个门槛。对，就是你这个硅的这种材料的极限就快到了，然后你这个芯片的主频也很难再提升了，你的能耗和散热都变成了非常大的难题， 你每往前走一步都是在挑战这种物理的极限。除了这些技术的难题，其实我觉得还有一个很现实的问题，就是为什么说现在继续去追逐这个摩尔定律，在经济上越来越难以为继。因为你现在要建一个三纳米的晶圆厂，就要投入两百亿美元， 然后你这个芯片的设计费用也飙到了十亿美元以上，你这个整个的这个投入是呈指数级上升的，这成本听起来真的太吓人了。对，而且你这个制成一旦到了二纳米以下，你这个单个晶体管的成本反而开始增加了， 然后很多公司都已经没有办法负担这么高的研发和制造成本了，就只能退出。所以这个就是整个这个所谓的 性能翻翻，成本减半，这个基本的经济规律就被打破了。对，那我们现在就来聊一聊这个新的范式，就是这个掏定律到底是怎么来实现这个突破创新的。好吧，那我们第一个问题就是这个掏定律，他的核心概念和技术原理到底是什么？ 这个掏定律呢？他其实是把这个关注点从晶体管的尺寸，这个物理的尺寸拉到了一个时间的维度上面，那他的这个核心呢？就是这个希腊字母套，就是时间长数。 那他的目标呢，是要在芯片和系统的各个层面去优化这个信号的延迟，那最终的结果就是让这个整个系统的反应速度变得更快。所以他不是说再去一味的追求这个晶体管的小型化了，对，完全不一样了，他是从 晶体管的开关速度到这个电路的这个 rc 的 延迟，到芯片内部的这个数据的访问，再到系统级的这个任务的响应，它是在这十二个数量级当中去把这个时间的优化作为一个统一的目标，然后把这个架构和软件和这个底层的工艺全都拉到同一战线， 用这个时间的缩微来重新定义这个性能的进步。就是说华为为了实现这个套定律，他到底在技术上有哪些具体的创新呢？他们其实是从这个晶体管到系统全层级的进行了优化。比如说他们在晶体管这个层级，他们会去调整这个器械的结构，去降低他的寄生电阻和电容。 然后在电路这个层级呢，他们又搞了这个逻辑折叠，就是把这个原本平铺的电路进行了一个三维的堆叠，那这样的话就可以让这个信号走的路径更短，速度提升非常的明显。 对，听起来每一层都动了刀，对，那芯片和系统层面又有哪些亮点呢？芯片级呢，就是软硬芯的协统，就是让这个指令和数据的流动 更有效率。然后系统级呢是搞了这个统一的总线和这个进风装的光学的 i o， 就是 让这个芯片之间的这个沟通的瓶颈也被打破。那这些东西其实都在他们已经量产的三百八十多款芯片当中已经得到了应用。而且比如说像这个麒麟的二零二六， 已经在这个晶体管的密度上面有了百分之五十五的提成，在这个功耗能效上面有百分之四十一的提成。 哎，那就是说这个掏定律到底会给这个半导体产业带来哪些深远的变化？他是让这个行业的这个关注点从这个尺寸的缩小彻底的转向了这个速度的提升和这个效率的提升，就是他不再去比拼说我这个芯片的制成是多少，而是说我整个系统的反应有多快， 那这一下子就给创新打开了一个新的空间，这玩法确实不一样了。对，尤其对于中国的厂商来讲，就是说以前我们可能没有办法去获得最顶尖的这种光刻设备， 那现在我们可以通过这种电路的创新和架构的创新来实现超车。那华为已经用这几百款芯片的量产，已经证明了这个新的路径是完全可行的， 那很有可能会成为全球的这个半导体的一个新的风向标。我们现在要聊的就是这个掏定律和摩尔定律到底有什么本质上的区别。我们先来聊第一个关键点啊，就是这两个定律，他们的核心指标和追求的目标到底有多大的差别？嗯， 摩尔定律他其实就是在玩空间，他就是在追求说我这个芯片里面可以塞下更多的经济款，那他的办法就是把每一个经济款都做的越来越小， 然后他的这个核心的衡量的标准就是这个特征尺寸，那他的目标就是要不断的去提高这个集成度，同时让成本不断的下降，就说他就是一个劲的在堆密度，在比拼谁的芯片更密集，没错没错，而这个掏定律他就完全不一样了，他是把目光转向了时间， 他的这个核心的指标是这个信号的延迟，就是他要通过一些架构啊，通过一些系统级的协调，让这个芯片的这个反应速度 成为主角，就是他是追求说整个系统的这个实时性和效率的最大化，你觉得这两个定律在实现路径上到底有多大的差别？就其实摩尔定律，他就是靠不断的去突破这个光刻的极限， 让这个晶体管越做越小，然后来提升性能，它是一个主要靠工艺的进步来单打独斗的这样的一个方式，所以它就是一直是在这个所谓的尺寸竞赛里面打转。对，那相对而言呢？这个韬定率它就非常的不依赖于这个最顶尖的光刻技术， 它是靠这个逻辑折叠，靠这个三维的易构集成，靠这个软硬件的系统的每一个层面都去压缩这个信号的延迟， 然后它是一个多维度的深度联动的这样的一个创新。那你觉得这个韬定律出来之后，会真正的搅动这个半导体产业的格局会产生哪些新的变化？我觉得它会彻底的改变这个游戏规则， 就是它不再是说大家比谁的制程更先进，而是大家要去比拼谁能够把这个系统的效率做到极致，那这就会让整个行业从一个单一的赛道变成了多赛道的竞争， 这会不会也影响到产业链上的各个环节？肯定会啊，就是大家都要工艺设计，系统都要围绕这个时间延迟来进行协助。那这个尤其对于中国的厂商来讲是一个巨大的机会，就是可以通过系统创新来实现超车， 那整个这个产业的话语权也会发生变化。那当然这个新的范式要真正的落地还是需要时间，需要生态的配套。对，今天我们聊了这个从穆尔定律到韬定律的转变， 也看到了其实整个半导体产业正在被重新塑造，那也许在不久的将来，我们真的会迎来一个全新的格局。感谢大家的收听，然后咱们下期节目再见。拜拜。

这两天啊，滔天律这个词全网刷屏。五月二十五日呢，华为公司董事、半导体业务部总裁何廷波在上海 i e e 国际电路与系统引导会上发表了演讲，正式提出了这个概念。现在全网的注意力都集中在了滔天律这三个字上，那还有人说呢，滔天律要挑战摩尔定律。 其实呀，滔天律本身并没有那么复杂，真正值得关注的是滔天律背后的一个概念，逻辑折叠，这才是最硬核的信息，也是滔天律最关键的地基之一。今天呢，我们就来聊一聊滔天律和逻辑折叠到底是什么？ 滔呢，是希腊字母滔的音译，在物理学里面呢，代表时间长数，是用来衡量一个系统反应的快慢，反过来呢，滔越小就意味着系统越快。 而掏定律它并不是一个物理定律，它的本质呢，是一套行业的引进原则，性质呢，就跟摩尔定律差不多。 摩尔定律简单的理解就是半导体行业通过把晶体管做的越来越小，增加芯片里面晶体管的密度，进而实现芯片性能的提升。从微米到纳米，从十四纳米到七纳米，再到三纳米，整个产业链都在这条赛道上压住， 谁能在更小这个维度上多走一步，谁就能甩开对手一个身位。为了让芯片更小啊，就要用到最关键的技术之一，光刻机。 但是对于中国企业来说，因为最先进的光刻机呢，被禁止出口，中国企业在几何尺寸这条路上几乎是没有办法跑到最前面。台积电呢，已经能够量产两纳米，但是我们国内最先进呢，也只能是到七纳米这个级别， 差距了整整两代，这不是努不努力的问题，而是我们的脖子已经被别人给卡死了。而华为也是深受影响，从二零一九年开始呢，华为接连就遭遇了芯片代工的受限，五 g 核心部件断供等一系列的冲击， 最直接的结果就是麒麟芯片的高端代工一度中断，整个手机业务啊，也被迫调整。那么为了摆脱无路可走的窘境，工程师们也是进行了多年的研究，终于发现了在更小的几何尺寸之外，还有别的方式能够让芯片的运行速度更快。说白了，过去呢，我们追求更小，是为了实现更快， 但是现在呢，除了更小之外，还有别的方式也能实现更快。于是呢，我们干脆就不提更小这个进化原则， 而是直接把更快当成进化目标。而这个以速度更快、延迟更少、耗时更短为核心的进化原则就是逃定狱。而如何实现逃定狱啊，就是我们最需要关注的重头戏，也就是逻辑折叠。逻辑折叠的本质是把芯片里负责逻辑预算的晶体管，在设计阶段就做成上下两层折叠。 理论上说呢，层数多了，进气管的数量也就多了，运算速度就更快。如果把传统芯片比作是在平地上盖平房，摩尔定律呢，就是不断把房子做的更小，排布的更密集，靠压缩平面空间来提升性能。 而掏定律则是跳出二维平面的局限，把单层平房改造成立体的高楼，通过电路折叠逻辑折叠缩短信号传输的路径， 不再一味的追求对空间的极致利用，而是通过立体架构实现算力跃升。作为 home 二时代全新的发展方向，从二维几何微缩转向以缩短信号延迟为核心的三维架构， 打破了高端芯片领域的技术垄断，重塑了行业竞争的规则。同时呢，也是推动了半导体产业发展逻辑的彻底转变，为全球半导体发展提供了多元的路线，还有更多的选择。同时呢，也为我国半导体产业突破技术封锁，完成换道超车提供了重要的支撑。

开门见山，我们不争论华为的掏定律能不能战胜摩尔定律，用三个真实的行业案例给大家讲清楚。掏定律早就接棒摩尔定律，带领全球半导体行业再往前冲浪。第一个案例，坚守摩尔定律的西方阵营中，最典型的代表就是高通， 如今它的新一代旗舰芯片采购价高达三百三十美元，折合人民币差不多两千多块。大家算一笔账， 现在一台终端的旗舰手机售价也就三四千，单一颗芯片就占了整机成本的一半。可反观性能呢，提升了幅度微乎其微，就是摩尔定律走到物理极限过后的真实困境。 性能涨得慢，价格却一路飙升，原因无非两点，一是高通常期占据高端市场，暴利已经成为了它的基因。二是这款芯片采用的是台积电最新的两纳米的制成，直接就推高了生产成本，使守摩尔路线的弊端在高通最新的芯片上显露无疑。 第二个案例，我们来看看存储领域的巨头三星，按理说它应该是紧跟摩尔定律的脚步，但实际上三星早就叛变了，悄悄地借鉴起了华为的掏定律，它兑现了烂的产品，堆叠的层数已经达到了八百层， 它这一招就实现了技术领先，比咱们国内遵循掏定律的长江存储还跑得快。这就很有意思了，这种行业巨头嘴上在挺摩尔定律，但行动却格外的诚实， 心里清楚得很。堆叠架构创新才是未来的新方向。第三个案例也最有说服力。华为作为韬定力的开创者，华为多年来始终坚持这条全新的半导体发展路线， 截至目前，一脱这套技术体系，华为已经打造出了三百八十多款全品类的芯片，覆盖了各个应用领域，全程几乎看不到技术瓶颈。按照华为的规划，到二零三一年，它的芯片就能够实现本效一点四纳米制成的性能水准。 反观这个行业，眼下连两纳米的工艺都还没有能够全面普及，差距是一目了然的。这三个案例出来过后，未来的格局其实已经十分清晰了。当摩尔定律撞上了物理天花板，以架构创新、堆叠技术、时间微缩为核心的韬地略的强势崛起是必然的趋势。

我们肯定我们对遥遥领先，之前呢，西方的叫做摩尔定律，摩尔定律追求把经济管做小，华为追求的掏定律，他不是要把经济管追求无限的小，而是追求数据传输快。 就两种思路，一个追求经济管越来越小，这是西方的摩尔定律。我们华为提出的掏定律就是让经济管传输数据越来越快，两种思路谁对？