未来两年堆叠最甜,这句话将来会封神,这句话是简宇飞在二零二六年五月二十号晚上十点二十五分点的。什么是堆叠?就是两点五 d 封装,就是 coloss, 因为他在解决纯算一体的问题,他在突破逢洛伊曼架构。整个过去五十年,整个半导体 主要是用摩尔定律来解决性能问题,不断的萎缩,不断的省电,而摩尔定律现在不说失效了,没那么大的作用了,说未来二十几年来,这五十年就是突破逢洛一曼瓶颈就是纯算一体, 而这里面重要的力量就是两点五 d 封装。我俩这块给带来的财富是真的会让你酣目结舌的,我相信一些真正的工程师是知道这句话的。算存一体,计算跟存储一体化,在一个金源里面解决, 现在我们 c p u g p u 主要就是负责计算、图形计算和信息处理。存储芯片,我们手机里面最值钱就一个通信芯片,一个存储芯片, 未来就变成一颗芯片,这是巨大的趋势,它会省电,它会更便宜,它会解决更多的问题。就一颗芯片既能计算,也能存储,而且它们之间距离只有零点几个微米,而不是毫米。我跟你讲,算存一体在未来就量子两年、三年,以后五年都是永恒的主题, 他会取代摩尔定律,算存一体有可能发展二十年,他会给我们带来这一生中你这辈子在资本市场最大的财富 都没有之一。光模块,光通讯产业,一年现在全球就四百亿美金,堆叠先进封装此刻是一千二百亿美金,未来这个领域会达到五千亿美金左右,相对于现在 gpu cpu 的 量,明白了没有?纯双一体这个大的赛道我觉得是万亿美金的。所以我给大家总结, 站在光里,站在存储里。现在我给你们一句话,站在堆叠里,你就凭这句话,你去给你作为那些最牛逼的玩了二十年资本市场的人,他也是 ok 的, 因为我们是用产业思维来找标礼物的人, 但是大家想真正在中国大草原,在美国大草原拿到大的结果,最重要的是什么?四个字,产业思维。你没有这个认知,没有这个认知你凭什么能够 十倍你拿的住呢?很多人买光模块的龙头,一百买的一百六走了,很牛逼啊,但谁想干到八百五啊?明白了没有?说你没有产业思维,你不可能下得了住吗?也拿不住,你下不了重住,你只买了 十十个,八个怎么能发财吗?你敢不敢下掉你百分之八十的现金?你敢不敢涨三倍不走?明白了没有?想跟我一起学习同频,想让自己在未来两三年拿到大的结果,想跟我学习用产业思维找紧缺环节, 把两年拨断的。你可以去拍我的课过来跟我链接,我这个号称亿万富豪的严选,我们对所有投的课程是见为大题的,因为我有产业思维,而且我们不但是用脑子来找标点物的,我们是用脚在找标点物的。就我周围的投资团队,在韩国,在台湾,在美国, 在澳洲,在中国的上海、重庆四处在跑。将来有机会我会慢慢跟大家分享,但更多这些课题我会在我的课里面来分享,说大家愿意跟我链接的听此一课,天下无课的课,你就拍右下方的课程。 另外我对果链、达链、 t 链、山海链、脸残链和藤链这个分析都值钱了,说我给大家一个买点,别说你花四千九百八,你花四万九千八,四十九万八,你也买不到这个信息。 我们这课为什么卖的好,卖的就是认知,卖的就是干货,卖的就是对趋势、对赛道的理解,对产业链的一个理解,说大家愿意跟我链接学习,我的课真的是叫做全网没有对手的课程, 口碑越来越好。另外大家关于课程时间最早的一些是六月十五号,十六号如果想要六月份的周末来上课,跟我们同事说一下就可以了,因为我们六月份周末在六月中旬或者六月末一定是有课的,大家的大家的上课时间,你都可以把你的需求告诉我们的同事,我们同事会跟你协调, 你觉得不满意没有来上课,我们随时随地可以全额退。你要相信六千人的选择,你要相信千万富豪,亿万富豪的选择,我的课严格是亿万富豪严选全网,只有我有这么多百亿、十亿的老板过来听课。
粉丝49.9万获赞188.8万

今天用大白话讲清楚,华为逻辑折叠技术和台机电 qos 先进封装到底区别在哪?各自厉害在哪?首先咱们先分清两件事,华为是把一颗芯片往内部深挖潜力, 台机电是把多颗芯片拼在一起变强,二者根本不是一个赛道。先来说华为逻辑折叠技术,传统芯片就像一套单层大平房电路,线路平铺铺开,线路越长,反应越慢,耗电也越高。 华为的逻辑折叠就是直接把这套平房改成上下多层的复式楼房,把零散的电路逻辑垂直堆叠,立体收拢,大幅缩短线路距离,不用依赖顶尖光刻工艺,在现有成熟制成上就能实现突破, 走线变短,延迟大幅下降,同规格芯片性能直接大幅提升。简单总结,一颗芯片内部做立体升级, 靠架构设计突破,性能上线。再来看台机店的 qos 先进封装,它不走单颗芯片深挖的路线,而是积木拼装思路,把一颗超大芯片拆分成好几块小型芯片,再借助专用硅中介层, 把处理器、高速内存等不同功能芯片整齐拼接在一起。 qdos 是 把多个小公寓拼成一个大平层,是外部单元组合,芯片之间高速互通,带宽拉满,运算效率极强, 特别适合高端 ai 算力旗舰处理器,优势也很明显,拆分小芯片良品率更高,还能混搭不同工艺芯片,强强组合。一句话概括,多颗芯片拼接,抱团组合成超级算力芯片。最后总结两者关系,它们不是对手,反而完美互补。 华为逻辑折叠解决单颗芯片性能瓶颈,突破制程限制,台积电 qos 封装实现多芯片集成,合力堆出顶尖算力。未来高端芯片发展既能内部折叠提性能,又能外部拼接扩散力,两种技术一起发力,不断刷新芯片技术新高度。

华为提出操井率之后,大家都喊赢麻,到底赢在哪?以及缺陷是什么?这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念,而封装你听起来很高大上,你可以把它理解为一个室内的装修设计, 就是在同样的一个房屋里边,如何把效率令到最大的一个逻辑。之前的封装大家知道什么?就一块 cpu, 一 块内存条,然后再加点硬盘啊,中间 pcb 板子一连,是不是就可以干活了?这不是我们传统理解的电脑吗? 但是这个电脑越来越发展,到后边发现不够了,为什么?哎,我说在同样的一块地方,我能不能用更大的算力或者更大的存储能力去增加我电脑的性能?好,那我要不要把几块芯片一块封到一个里边去? 哎,一封的时候就发现一个问题,我的芯片做的越小,我就越占便宜,是不是由一个芯片大芯片变成小芯片再塞进去的过程,实际上就是摩尔静电的原型啊?啊?之前我比如说是 是十四纳米啊,现在我变成三纳米、二纳米的,是不是我就可以去堆更多的东西在我同一块芯片里边,但是这个堆法实际上还是有缺陷,为什么? 比如说你在手机之类需要密切的干活的地方啊,就是紧密联系,干活空间又特别小的地方,你就需要让他的交互更加的透彻,那你如何去办呢?能不能把他们直接封到一个芯片上, 好,有人就干活了。那我能不能不把这个内存横着堆了,我把它竖着堆,竖着堆之后呢,边上愚蠢一点地,我把 gpu 或者 cpu 放进去,然后我是不是就形成了一个整统一的芯片了? 这个芯片是不是就可以去决定我整个设备的核心输出效率了?而且他们隔着更近, 理论上说电阻也小啊,是吧啊?消耗也小啊,所以是不是看起来效率更高啊?这是不是就是二点五 d 封装的一个概念?因为这边上是吧是三 d 的 啊, 然后边上又放了一个平行的逻辑芯片,所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊,比如说啊,我是个传统的内存厂,我压根就不做什么 gpu 的 生意,我就想把单位面积内, 我把它内存效率拉到拉满,那个叫什么呢?那好,那我单纯的就把内存条给他堆的更密啊,是不就可以了?所以就出来这个类似这个千层千层汉堡似的啊,然后这个摩尔定律的极限就跑了,类似这种三 d 封装的技术, 所以现在所谓三星海力士核心的技术是不就在这里边?那么华为的掏净率到底在哪呢?华为掏净率人家压根就不跟你说一样的事情,你说你为了在同一个大小的房子里边塞更多的家具,你把家具做的越来越袖珍,你这是 干活吗?还是炫技?你现在追求的就不应该是类似摩尔定律这种芯片越来越小,塞的越来越多的这样一个概念,你核心追求的你是不是建了一个小型的工厂?那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题? 我跟你比的是,我能不能在同样面积的一个工厂里边,能把我的大芯片给塞到我这里边,并且通过我更合理的互联,更合理的布局,让所有人在这走动的时候动线更合理, 我去掉个什么东西,工人不需要绕一大圈,然后去哪个地方搬,我只需要简单的挪几步我就可以到了,所以这样的效率是不是就提升了,散热也更小了?然后虽然我芯片够大,但是我布局合理, 工人走的更少,所以在单位体积内,我是不是输出就有可能去追平你?所以我追求的是一个效率,你追求的是炫技,这个就是华为核心在提的一个问题。 好,整个事情清晰之后,我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的,为什么是骑在手机芯片里边?因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线,那么在这个二点五 g 封装和逻辑芯片堆叠上边,其实各家虽然没有明确的提出槽径率,但是 也在追求单位面积的更好的效率,并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢? 是因为之前虽然各个厂商也这么干,但是大家知道其实国外的厂商相对的独立性,并没有华为这种更强的全占性的能力,所以虽然他在提升各个部件之间的效率以及联通的 布局合理性,但是他永远做不到华为像这种一战全齐,而且在通信领域,尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率,不仅是一个掏尽率,而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道,如果说华为我提出要这么放,未来英伟达也要这么放,好,那你先给我交点专利费用吧,是不是就从一个传统的我只能追你打的一个地位,变成了一个我也有我独特的优势的这么一个地位去了? 好,那不足是什么呢?不足就是大家知道这次发的论文,我说是在手机芯片上,为什么是手机芯片上?大家想,因为传统的 ai 服务器没有这个限制啊,就是,所以不行,就是华为那种 超大节点啊,我一堆电脑连连在一起,你一台电脑能干?我一台电脑全连在一起,大不了我的场地更大点,能耗更大点,我也能拼,是不是?我能达到你跟你类似的性能,但是对于手机我就这么一块地,这是不是就要求装修更精致一点?那么我问一个问题,说人家 明天给你玩 a r 眼镜的呢,你现在眼镜上面就要放更小的芯片呢?你要更好的这种微型化处理芯片的这种能力呢?是不是先进制程就又被抢了一次?所以这两条路线是同样在走的,只不过大家意识到一个问题,就是摩尔定律这个地方是有极限的, 就是你现在到了两纳米,你还有多走多大的一个性价比优势,就是越走他性价比越低了,在这种情况下,哎, 我能不能在装修上面提高一些效率就显得尤为重要了,这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没?我今天没熬夜,我只是半夜醒了。拜拜。

一口气讲清楚掏定律是怎么干翻摩尔定律的?难怪老黄总是忧心冲冲,他肯定事先知道些什么。美国卡了中国芯片七年,没想到华为憋出了一个颠覆全球半导体规则的大招。中国企业第一次在全球芯片领域立下一条新定律,六十年没人敢动的游戏规则, 华为说不玩了。更离谱的是,这个定律一出来,美国几十年砸下去的整套制裁体系,可能一夜之间变成废纸。那什么叫掏定律? 简单说,别人都在拼命把芯片做小,华为偏偏说做小,这条路我们不走了,而且还给出了具体时间表。二零三一年,不靠最顶尖的光刻机,竟能直接干到一点四纳米, 你以为这只是嘴炮?不,它背后藏着一套人类从没走过的全新路径。这到底是真颠覆还是大噱头?往下看,先说一件事,你手里的手机,不管是苹果还是安卓,芯片里装着的晶体管数量已经超过一千亿个。一千亿塞在你指甲盖大小的一块硅片上,这是怎么做到的? 靠的就是摩尔定律,把晶体管越做越小,小一倍同样面积塞进去的数量就翻一翻,性能自然跟着翻。这条规律从一九六五年提出来,整整管了半导体行业六十年, 没有任何人质疑过他,但有一道坎没人敢提。当晶体管缩小到三纳米,也就是几十个原子并排那么宽的时候,出问题了,电子开始不听话,会直接穿透本不该穿透的地方, 像一个幽灵穿墙而过,导致芯片漏电发热,性能不升反降。这个现象叫量子碎穿效应,是物理定律, 不是工程问题,全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地,越往下坐越费劲。美国人堵的就是这个,你中国连光刻机都没有,根本没资格谈突破。 结果何庭波站出来说了一句话,把所有人的逻辑框架砸碎了。为什么芯片性能的唯一出路,必须是把晶体管做小?这就是掏定律真正的颠覆之处。 他不再盯着晶体管有多小,而是盯着信号在芯片里跑的有多快。这里有个关键概念叫套,也就是掏,指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话,把 这个时间压缩一半,芯片的等效性能就翻一倍。不需要更先进的光刻机,不需要更小的晶体管,换个方向下手听起来像走捷径,但做起来难的离谱。华为为此搞出了一项核心落地技术, 叫逻辑折叠。传统芯片是平铺的关联电路,分散在各处,信号要跑很长的水平距离才能完成交互,时间白白耗在路上。逻辑折叠的思路是把芯片竖起来,把本来隔得很远的电路单元垂直叠在一起。 两个原本相距一毫米的晶体管上下叠完之后,距离只剩几微米,信号传输速度直接提升几百倍。但这件事台积电和英特尔都玩过, 也都煞是而归。拦住他们的是三座山。第一两层芯片时钟对不起,上层算完,下层还没准备好,结果全是错的。第二,两层之间需要几百万个连接点,传统技术间距最小只能做到几十微米,精度根本不够用。第三,两层逻辑,芯片叠在一起散热是个死题, 中间的热量根本出不去,美国人三座山都没翻过去,最终放弃华为翻过去了,而且翻法完全不同。时钟同步的问题, 华为给第二层单独配了一个可以动态微调的独立时钟,实时感知第一层的输出延迟,自动调整节拍误差压到零点一皮秒以内,比头发丝还精细一万倍。连接密度的问题,自研超细间距混合键和技术层间间距压到一微米以下,比对手先进整整一个数量级。 还有散热问题,在两层芯片之间嵌入了一层只有几微米厚的微流道,冷却液直接在芯片内部循环,热量即铲即走。三座山,华为用三把不同的钥匙全部打开了, 结果呢?同样的七纳米制成晶体管,密度直接提升百分之五十三点五,相当于摩尔定律白白送你三年的进步一步兑现到二零三一年,基于这套路径,等效性能将达到一点四纳米的水平。而这还只是保守的,第一代 只折了两层,只处理了关键路径,大量潜力根本没释放。更要命的是,美国的制裁逻辑从一开始就建错了方向,从进 uv 光刻机到限制先进芯片代工, 所有的封锁手段全部压住。在一个前提上,性能提升必须靠制成节点萎缩。抛定律一出,这个前提直接不成立了。那堵花了几十年建起来的墙还立在原地,但华为已经不打算翻它了,因为旁边新开了一扇门。

华为自己都没吹滔定律,很多博主先吹起来了。华为半导体业务总裁何廷波本人原话是这么说的,滔定律是补充,而非替代。为什么不能说替代?因为滔定律的本质不是技术,而是一种方法论。而且这种方法论外国早在几十年前就开始研究了, 只是没把它包装成定律而已。一九六四年,美国德州仪器实验室就有人提出了一个思考,如果有一天芯片几何缩微到头了,我们是否可以靠架构提高性能? 他当时建议把芯片做成三维立体结构,这就是最早的掏定律。但当时业界没给他起名字,因为他们觉得这不是技术,而是一种研究方向。一九八一年至一九九零年, 日本 n e c。 日立富士通先后做出了三 d、 s、 c、 t s v 等堆叠芯片产品,首次将堆叠芯片的思路变为了现实。二零一五年, marvel 周秀文将这种堆叠产品称呼为乐高积木芯片,但这不算命名, 而是一种让消费者听得懂的形容词。二零一八年, amd 第一代立体芯片实现规模商用,但依然没有命名。 直到二零二六年五月二十五日,华为将这种研究思路命名为韬定律,这才被广大网友所知。其实很多人有个疑问,既然国外芯片起步更早,为什么始终没有把韬定律作为主流研究方向呢?因为韬定律的先天技术短板无法彻底根除。首先就是散热问题, 韬定律将大量晶体管互联线路集中在狭小空间,热量被层间结构包裹,散热路径受阻,长期高温会加速原气件老化,影响使用寿命, 而想要解决这个问题,就必须搭配高导热材料、复杂散热结构和热隔离设计,这就进一步抬高了硬件与设计成本,而且还不一定能解决问题。第二个是堆叠芯片会导致信号完整性与电磁干扰问题加锯,而且堆叠结构会增加寄生电容电阻, 超高频场景下损耗会更加严重,到最后电池和芯片都不耐用。第三个是物理尺寸无法极致缩小。摩尔定律的核心优势是芯片持续微型化,但掏定律是不考虑体积,用堆叠芯片来实现同等性能, 这就决定了掏定律只适用于空间要求不高的应用场景。而对于适配穿戴设备、微型传感器被极度压缩的空间应用场景,掏定律则无法适用, 而这部分应用恰恰又是利润最高、行业竞争最激烈的部分,掏定律相当于直接舍弃掉了这部分市场,这在一定程度上属于舍本逐末的技术路线。综上所述,华为掏定律不是新发明, 而是把国外延续了六十多年的老思路进行的首次冠名。我们的韬定律也不是遥遥领先的技术突破,而是面对国外技术封锁,没有办法之下的一种妥协性技术路线。这种路线虽然在短期内可以解决使用问题,但长期看会带来更多的技术弊端。 如果把芯片技术比作六脉神剑的话,那摩尔定律就是段誉强调把个体做到极致,让一个人容纳六种剑气。而韬定律就是天龙寺六个老僧组成的剑阵,因为个人能力不足,练不成六脉神剑,所以就每个人只练一剑。最终的结局也看到了, 由老僧组成的六脉剑阵远不如六脉神剑急于一身。而未来的芯片发展技术,不是段誉,也不是六个老僧,而是六个段誉, 也就是极致的摩尔定律乘以极致的韬定律。因此,想要取得未来技术争夺战的高地,韬定律可以继续发展,但摩尔定律和 euv 光刻机更是绕不开的技术壁垒。只有保持初心,脚踏实地地去死磕核心技术,才能取得最终的胜利。

今天,华为正式发布了韬定律,网上又出现了一些阴阳怪气的声音,说这不就是三 d 堆叠风装吗?早就有的技术换个名字又来忽悠。今天咱们不吹不黑,正经科普一下华为的逻辑堆叠和市面上的物理堆叠到底有什么本质区别。 为了让大家听懂,我们把芯片想象成一个微缩城市,城市里的每一栋房子就是一个计算单元,而芯片的计算就是电子在各个房子之间跑腿送数据。过去几十年,芯片制造遵循摩尔定律, 其实就是在这个城市里拼命盖平房,房子越盖越小,越盖越密。但现在平房密到了物理极限,再小就会漏电,路也太窄,电子根本跑不动了。平房盖不下去了怎么办?页内搞出了物理堆叠封装, 这就相当于在平房城市上面硬生生又铺了一层。城市房子确实多了,但带来了致命问题,底层城市的热量根本散不出去,而且上下楼之间的通道还是老材料,容易发热烧毁。这就是为什么简单的物理堆叠,性能提升,很快会遇到天花板。 而华为的韬定律核心叫逻辑堆叠,他不是在平房上硬铺平房,而是把同一个垫子需要频繁穿梭的房子在原地改造成立体楼房。这带来了三个颠覆性的改变,第一,缩短了通勤时间。 以前电子送数据要在平面上绕十几个路口,现在直接坐垂直电梯上下楼,距离短了,时间就省了。这个时间在物理学里就叫时间长,数套掏,这就是掏定律名字的由来,用缩短时间来代替缩小面积。第二,解决了漏电和烧毁。 华为盖楼楼层之间的电梯井用了特殊的贵金属材料,比如了和薄,这些材料耐高温,炕电迁移,保证了立体通道绝对安全。第三,从根源降低了发热,因为电子跑腿的距离大幅缩短,整体功耗直接降了下来, 跑的少了自然就不那么热了,散热问题迎刃而解。所以,别再拿简单的物理堆叠来套华为的逻辑堆叠了。摩尔定律是在空间上死磕,把房子越盖越小,直到无路可走。而掏定律是在时间和架构上破局, 通过重构电子的通勤路线实现降维打击。这是一次从平面内卷到立体优化的思维转换。在摩尔定律放缓的今天,这不仅是华为的一小步,也是中国半导体探索新方向的一大步。我是 ai 实验室,用通俗的逻辑看懂硬核科技,我们下期见。


韬定律的九大核心方向方向一,先进封装三 d i c。 最直接受益者,逻辑折叠的核心实现路径相当于盖高楼的施工队。方向二, e、 d、 a 三 d 设计必须工具链三 d 堆叠让设计难度指数级上升,传统平面 e、 d、 a。 无法适配,必须全新一代工具。方向三,散热热管理三 d 堆叠的热密度挑战晶体管密度提升,发热量猛增, 传统 vc 石墨散热不够,微泵液冷加主动风扇成为方向,华为 mate 八十 pro max 已首次搭载微型风扇。方向四, 眼膜板与光刻耗材多层互联带来增亮。逻辑折叠等于上下两层逻辑层加多层金属互联层,每增加一层就需要对应的光刻眼膜板, 多重曝光需求大增。方向五, a、 l d 高纯臭氧垂直堆叠到 a、 l d 循环倍增。逻辑折叠需要每层沉积高 k 介置 s i o。 二,绝缘层垂直堆叠层数越多, a、 l、 d。 循环次数成倍增加,高纯臭氧单机用量提升百分之五十到百分之一百五十。方向六,测试机与碳蒸卡三 d 堆叠到测试环节显著增多,三大 cc 可让测试环节大幅增加, 类比 tsmc、 cobos 和 hbmfactor, 探针卡业务翻了近四倍。方向七,减薄 cmp 划片晶圆更薄,切割更精三 d 堆叠需要晶圆减薄,更窄的划片道、更脆的 lowkey 戒指层到高端划片机需求上升。方向八,封装材料 每一层都是钱,量价齐升。芯片折叠每堆叠每层都需要导热胶固晶膜底部填充胶,层数越多,单颗芯片材料价值量越高。方向九,互联总线 光互联领取总线加进封装光互联掏定律系统层面领取总线重构互联协议。嗨,问进封装高速光互联已有关键模块验证。

华为海思的滔定律是不是吹牛逼,我应该能讲的很清楚。有人问了 grok, 也就是马斯克诺的那个 ai, grok 是 这么说的,他说芯片行业里用了十几年英伟达, amd, 苹果、英特尔天天都在玩的这些关键路径优化,逻辑重构,持续收敛 这些常规操作啊,集中打包了一下,然后郑重其事的取了个高大上的名字叫滔定律,再拿到国际会议上一宣布,仿佛中国半导体界就突然开天辟地了一样。 那这种说法呢?恨国党民也在疯狂的传播。举个例子,有 amd 的 三 d 对 叠,这个是把 sirram 缓存芯片对叠在 cpu 的 上方,或者有英特尔的三 d 分 装,这个是把计算粒心和基础粒心上下对叠好,那这里就有第一个混淆点了, 你说这些半导体企业有没有三 d 对 叠技术?有,但不论是 gore 的 回答,还是 amd 和英特尔的这个对叠技术呢?都是芯片与芯片之间的对叠,是一整个逻辑电路和另一个可能是内存,也可能是什么其他东西的芯片的 堆叠的分装。而华为的涛定律之所以开天辟地,堪称国产半导体的 deepsea 时刻,因为它堆叠或者说它折叠的是逻辑电路本身。我和各位观众一样,我也不是专业搞芯片的,所以我花了四五个小时在 ai 里排除了大量的虚假信息,通读了两遍和停播的论文原文,最终现在用两分钟的时间通俗易懂的总结给大家。 处理器是用逻辑电路来完成计算的,我们对他的要求就是尽可能的提高能力,密度就是相同面积下尽可能算的更多,算的更快。那么摩尔定律的意思很简单,就是把每个计算单元做的尽可能的小,然后呢,其他半导体公司的堆叠技术呢?其实是为了加速逻辑电路和外界通讯的速度, 或者说是在一个二维平面上去优化逻辑电路内部的通讯时间。但是他们的逻辑电路本身我们可以简单的理解为是一个二维平面化的。 那么华为对逻辑电路的折叠是手段而不是目的,并不是为了折叠而折叠,目的是要让芯片算的更快,快才是目的。那既然我没有最顶尖的光刻设备,在缩小单个逻辑单元的尺寸上我没有办法,那我就缩短逻辑电路内部每个逻辑单元之间的通讯时间。 我打个比方,现在你在一零一号房间,你的工作完成了,要交给二零六房间的同事,那现在的芯片设计,二零六和一零一在一个平面内,你走过去可能需要一百米, 华为呢,就直接把这个二开头的房间全部搬上了二楼,然后做了很多很多的楼梯,这个时候你从一零一到二零六可能只需要走二十米了,那你们的工作效率一下子就提高了很多。 当然这件事情非常难,非常非常难。比如你把哪些房间留在一楼,哪些房间搬到二楼,楼梯怎么布置?一楼和二楼每一个房间的位置怎么定才是全区的最优解, 这个需要极强大的软硬件一体能力,否则就很有可能出现设计失误。本来你从一零一比如说到二零一只需要走五十米,结果搬上门搬,搬到楼上以后可能反而需要走六十米, 这种情况在设计不当的情况下也是有可能的。所以何婷波在论文的最火原话翻译过来是这么说的,他说未来十年的工作范围已经明确,许多问题仍未解决, 没有任何一个组织能够独自应对。工具链标准、精准测试啊,设备的物理特性以及经济模型,这些都需要来自华为公司以外的伙伴一起贡献。因此,本报告既是一份来自该领域的报告,也是一份邀请。 所以回到最开始的问题,华为掏定律是吹牛逼吗?如果华为做不到,那就是吹牛逼,你管啥不管埋呗。这个思路形态,半导体公司不是没有想到过,只是因为确实太难了,做不到。在过去的几十年里,一直都是缩小体积更容易一些。 现在摩尔定律到天花板了,或者说进一步缩小体积已经没有意义了,那半导体就不发展了吗?肯定还是要发展的。那这个时候华为第一个站出来说,我们不卷体积了,我们去卷时间吧, 但是你要卷时间,就会有无数个难如登天的问题等着你,比如更复杂的光刻过程会导致极低的量率怎么办?比如两层逻辑电路之间怎么散热? 比如我前面提到的,你怎么去设计通道和分层,去实现整体的计算速度提升这些问题的难度在以前可以说是比提高光刻机的性能更难更贵的,所以大家才会不约而同的去等这个阿斯麦出更贵的新款,而不是去做三 d 逻辑电路嘛。 所以华为到底做不做的出来?看今年 mate 九零的麒麟二零二六呗,丑媳妇总得见公婆。如果麒麟二零二六用落魄的工艺制成,能做出先进的性能,那就是华为真牛逼。那如果麒麟二零二六翻车了,那就是华为吹牛逼是真的还是吹的?我们秋天见。

华为发布的掏定律到底是个啥?打鸡血的人太多了啊,这事其实还是得理性看待啊,不要过度神话。还有很多人搞不明白,掏定律和先进封装到底是个啥区别啊?都跑到我前两天发的先进封装那个视频底下评论这个事情,今天给大家来分析分析这两者的区别,以及掏定律到底是个啥。 先说说掏是什么?掏是希腊字母,在电路里面叫时间长数啊,他描述的是信号从一个地方传到另外一个地方,花了多少时间。 打个比方啊,把电流想象成水流,那么芯片呢,就是一座城市的水网。摩尔定律做的事情呢,就是不断的把水管做细,把水泵做密啊,在更小的空间里面塞更多东西。 而掏定律做的事情,就重新设计整个城市的供水系统,让水不再走远路啊,不用等红绿灯,不用在管道里面排队。掏越小,水从水源到用户的时间就越短,整座城市的运转效率就越高。 芯片同理,掏越小,信号传输就越快,芯片的实际性能就越强。那怎么才能让掏变小呢?行业里面其实已经有了三层的思路,但各有不同。 第一层就是先进封装,或者叫三 d 堆叠啊,这个说白了,就把原来分散在城市各处的泵站啊,水库、进水厂,直接盖到一栋楼里面,水不用再跑半个城了,楼上楼下就能搞定 啊。台积电的 cos 啊,英伟达用的 hbm 的 封装都是这个思路,让内存和计算单元贴在一起啊,物理距离短了,它自然也就降了。但注意啊,这只是缩短了距离,水还是要流动的啊,只是少留了一段路而已。 第二层就是海力士主导的方向,叫 hbm, 把内存的芯片像千层蛋糕一样垂直的叠起来,这就等于把单一的水库啊,修成了摩天修水塔, 容量巨大,水压极高,出水极快。那么海力士呢,最新还推出了一个新的方向,叫 i h b m, 就是 把存储的底座用逻辑芯片的工艺来做, 相当于在水库的底部啊,直接建了一个小型的水处理厂,水不用送出去,就做一个初步的处理。这条路很猛,但它本质上还是让必须流的水啊,流的更快而已。第三层才是华为套定率真想做的事情。现在的芯片里面啊,最大的浪费呢,不是计算慢,而是数据的搬运, ai 大 模型跑一次推理超过百分之八十的能耗,花在把数据从内存搬到计算单元啊。再然后呢,再从计算单元搬回到内存, 就像一座城市,大部分的能源不是花在用水上面,而是花在运水的路上。华为的逻辑折叠技术就直接在芯片的内部盖摩天大楼啊,这次说的逻辑折叠,就是把关联度高的电路上下把它堆叠起来啊,原本相距一毫米的晶体管, 那么叠起来之后呢,距离就足够近了。这不是先进封装啊,先进封装是把不同的芯片拼在一起,记住啊,是不同的芯片拼在一起啊,逻辑折叠是把同一个芯片内部的计算逻辑分层重构啊。华为还做了四件事情,让这个体系闭环能够运转起来啊。第一个就局部数据滞留, 这就像每个小区有自己的小水池啊,常用户呢,就近取水,不用每次都从总的水库去调度。第二个呢,就减少全区的同步啊,不让全城统一调水,改成了分区自治啊,一个小区堵了不影响到别处。第三个叫重构计算图, 重新规划水流路径啊,哪条路最短走哪条,提前预判需求啊,提前调水。第四个就动态任务调度啊,根据实时需求决定谁来供水啊,什么时候供,先供给谁。 这四件事情加在一起啊,不是修管道,不是修水库啊,是重新设计了整座城市的供水逻辑。说到这个,提醒一下大家啊,理性看待,不要过度。神话涛定律并没有发明什么新的物理方程,他既不是相融啊,信息理论那样的数字革命啊,也不是摩尔定律那样的产业级的预测工具, 它更像是把行业里面已经分散存在的优化方向,比如说先进封装呀,存算一体呀,异步计算呀,算子融合啊,统一到一个框架底下,用降低时间长数这个核心指标来统领大局。 本质上它是一套统一的认知框架啊,不是颠覆性的科学发现。华为自己也承认啊,这条路至少还得走个几天时间,目前只是起步阶段。外媒也有质疑说啊,堆叠设计确实提升了密度,但是真正的一点四纳米需要解决的良率问题,功率问题,散热问题,华为并没有全部解决。 这个质疑是合理的,也是健康的。那问题来了,这些是国际大厂不也在做吗?啊?为什么是华为提出来?没错,因为它的 nv 令可在降低 gpu 之间的通信的套 啊, google 和 mate 在 大规模的集群调度上面走在最前面啊。台积电和三星在先进封装和制程上面领先全球,英特尔在单芯片的架构上积累深厚, 但他们有个共同的特点,就是他们自己只擅长于自己内层。英伟达不管操作系统怎么写啊,台积电不管 ai 框架怎么调度,海力士更不管 ai 框架怎么调度了,对吧?这是全方位分工的正常状态啊!华为的独到之处就是他是被逼出来的,因为用不上台积电的三纳米 啊,华为如果只做单点优化,根本追不上来。所以华为必须把芯片设计、编程、 ai 框架、操作系统、高速互联、先进封装啊,这些自己都捏到自己的身边,每一层都往死里掏,才能用成熟制程去追平先进制程的性能。 放眼全球,谁能把这所有的系统啊都全部打通呢啊,除了华为,我感觉几乎没有第二家。这就是华为提出套定律最核心底气, 他的全站能力,让他可以站在系统大局的高度啊,看见单点公司看不见的大局优化空间啊!检验这一套答案的唯一标准,就是今年秋天那个搭载逻辑折叠技术的新麒麟芯片啊,到时候是骡子是马跑起来才知道。

今天全网都在说这个华为发布的滔定律,所谓的滔定律呢,我就不跟大家多说了,就是我看完这个新闻之后,如果咱们聊这件事情的话,我不想简单的就是把人民日报这篇稿子 给大家拿出来读一读,念一念,再举个小例子就完事了。我觉得那样没有意思,就是人民日报这篇文章,它上面只说了摩尔定律现在面临物理极限和经济效益双重挑战。 那么对于这个涛定律,我个人也有一些小小的疑问,因为我不是芯片领域的从业人员,所以说嘛,希望我下面提出的这些问题能够有专业的人士 给我解答一下。那么第一个问题就是,单纯的落地折叠真的能抹平晶体管的物理尺 寸差距吗?第二个就是,如果其他厂商也掌握了逻辑折叠技术,该如何形成差异化优势? 那么第三个就是逻辑折叠方案对比传统平面布局是否具备优势?规模化之后成本能否下降?第四个,假设对手在一纳米先进制成基础上叠加折叠技术,我方要如何实现追赶? 第五个就是没有 euv 光刻机,依靠现有的工艺真的能做出五纳米、三纳米及以下规格的物理芯片吗?所谓等效一点四纳米的目标是否具备可行 性?第六个,只依靠时间缩微电路优化,难道可以忽略晶体管原始物理尺寸带来的影响吗?第七个,晶体管物理尺寸偏大,是否必然会造成整 工号偏高?折叠结构又会不会进一步加具工号与散热问题?第八个,晶体管尺寸更小,本身拥有先天物理优势,仅凭设计优化真的能弥补这一底层差距吗?同制成下设计不佳也会导致性能拉跨,难道器件本身的尺寸底 不是核心基础吧?我刚才说了啊,我不太懂这些,是我跟豆包聊天之后根据他给我的解释提出的一些问题,如果我提出的问题比较可笑,大家也不要嘲笑我好不好?

大家好,今天聊聊所谓的涛定律。之前没蹭这个热度,主要是因为无聊,而且惹不起,从公司到粉丝都很可怕, 但是这两天看了一些自媒体,吹的越来越离谱,所以还是出来说几句。首先这个定律跟摩尔定律没有啥关系,八杆子打不着,他只是个设计速度而已,而且并没有什么突破性或者里程碑式的技术创新,他只是电路设计速度上的一种改变,也就是说从平面的电路构造变成堆叠的、立体的。 打个不太恰当的比方,就是原来电路设计是在一张纸上作画,他的基本单位是一张纸,做芯片的时候就把一张张画好的纸堆叠起来,然后封装。而这个掏定律的思路呢,就是不用纸,直接拿一个石球或者石块在表面,在内部雕刻, 彼此之间空间联通。他基本单位是一个石球或者一个石块,不太恰当啊,但是理解那个意思就行。这个思路看起来先进,但是我想问,芯片发展到现在,平面电路设计到现在,没有人想过这个问题吗?没有人做过类似尝试吗? 答案是有,而且很久以前就试过了,散热、干扰、制成难度、封装等等都是非常大的问题。 当然了,我们是遥遥领先的,别人不行不代表我们不行,但这个事吧,还是在观望,观望等成功而且实用化了再说。咱们可以开心,可以激动,但是别着急当真了, 不然的话,看一下昨天大 a 还有今天的大 a, 就 会给一些人好好上一课。如果这个还不能让你清醒, 想一想,三加二 g 实用吗?领先了吗?推广了吗?费用降低了吗?别激动,别着急,不然轰轰烈烈一拥而上,其后果将来就是由你我承担。就说这么多吧,大家明天见。

对于掏定律,我就问两个问题,逻辑堆叠技术下的局部热密度高和高热造成的芯片寿命大幅缩短如何解决的?普通人听到折叠第一时间想到的是虫洞折叠空间达到两点间的最短路径。 逻辑折叠试图在设计上将平面化的通信改为三 d 立体结构,两个芯片不再进行平面抵达,直接在三维空间到达目标位置。 听起来是很快,但是三 d 堆叠技术提出了几十年了,为什么大多数还是采用二点五 d 技术?如果你用过电器,你会注意到一个现象,所有电器使用一段时间后都会变烫, 也就是产生热量。学过基础物理的就知道的一个概念,电子流过电阻产生热量,而芯片是极小电压与电流设计的弱氮技术, 但本质仍是电子在具有电阻性质的介制中流动,因此同样会产生热量。而你听到的芯片频率就决定了芯片内电子的逻辑的计算速度, 频率越高,代表单位时间通过的电子数量越多。你想到了什么?没错,热量二点五 d 封装的技术本质上每个芯片仍然直接暴露于外部,具有更大的散热面积。 但多层折叠最大的问题,每一层的散热空间都被压缩,且上下方仍然有高热量热源,阻碍每层芯片的散热效率。也就是你自己本身很热,头上还放个炉子在产生热量,没被热晕已经是烧高香了。 芯片亦如是。何庭波提出的逻辑堆叠,理论上是通过设计在三对堆叠中找到每层芯片通信的最优路径来加快通信效率,以空间换时间的方法来达到时间最优解,但空间折叠最严重的问题在何庭波的理论中并没有具体表述, 也就是只从理论上考虑了时间最优解,放弃解决局部高热量密度问题的工程。实际也就是因为此高温造成的第一个问题就是芯片使用寿命大幅度缩减, 因为你所熟知的高温造成的问题在芯片内同样存在。这里想想看高温会有哪些问题?如果再加上冷热交替呢?因为无法散热,芯片在到达高温状态后要么强制运行直到烧毁,要么降低性能换取降温,而这也是很多手机发热就会变卡的原因。降频、 三 d 堆叠、 chiplets、 心力拆分、持续优化、缩短走线延迟等等技术是高端芯片设计师的必备能力,而不是可选能力。核的理论本质上仍是设计层面的优化,无法突破智重优势的物理极限。 宣称的等效一点四纳米制成。从工程角度看,这个说法混淆了系统提升和工艺制成进步的概念。 先进制成的核心优势是晶体管缩小带来的物理级改进,包括更高的密度、更低的电压、更小的电容以及更短的互联等等。物理层面的特性在实际制造过程中具有更成熟的落地性。掏定律是一个理想状态下的设计思路,短时间感觉仅作为理论路线, 因为解决多层堆叠的散热问题的难度不亚于华为自己生产出两纳米芯片。睡觉,晚安。



大家都知道,我最近一直在专研这个形式逻辑学,刚好赶上这波华为掏定律全网刷屏,铺天盖地的都是颠覆摩尔定律、重磅技术突破的说法。我正好记着这个热点,用逻辑学实战拆解一下。先摆明我的客观态度, 华为在外部受限的大环境下,坚持深耕芯片技术,持续迭代突破,这份实干精神确实值得认可。此次配套发布的学术论文观点扎实、逻辑通顺,对摩尔定律本质的解读也高度贴合行业认知。 但认可硬核技术、认可严谨的学术论文,不代表我们要全盘认同。刻意包装的文字游戏吧?今天我们就用逻辑去撕开,抛定律的营销面纱,看清背后的逻辑门道。 今年五月二十五日,在 i e e e。 全球正规顶会上,同一套核心技术却出现了两种截然不同的官方定位。 公开演讲和对外宣传中,它被冠以 top scaling raw top 定律的响亮名号,但正式学术论文仅发布在中科院预研本平台,官方定名是 time scaling theory, 时间尺度理论。截至目前, i e e e。 官方预研本平台始终解锁不到这篇论文的任何记录。 首先先跟大家讲清楚,发布预运本本身是行业常规操作,无可厚非。研究者可以通过这种方式快速公开成果,确立学术优先权,分享研究思路本身不存在任何问题, 但我们必须分清核心区别。预运本平台仅做基础的格式筛查和合规审核,没有任何行业专家参与技术评审。 稿件上线只代表作者团队主动公开内容属于个人及团队的研究观点,决不等同于成果,已经获得 ieee 官方、全行业、全球的业界专家的审核与认证。 不少媒体刻意模糊译本公开和正式学术发表的本质区别,这本身就是典型的概念混淆。除此之外,从学术惯例来看,在 ie 国际顶会官宣全新行业定律配套学术论文,然而却在 仅上现在国内译本平台,这种操作啊,在全球范围内确实十分罕见。接下来我们再聊聊滔定律,这个专属命名,从属我的客观解读。 to 是 呢,希腊字母在电路领域专门指代时间长数核心对应信号延迟,也就是论文中重点表述的时间尺度核心概念。 有意思的是,在严谨客观的学术论文中,全程只用标准,正用文学述表述。唯独在对外大众宣传里,将希腊字母 ta 的 发音音译为汉字 ta, 借 ta 略智慧的寓意打造专属品牌化名称。 未基础命名本是常规操作,但学术端、宣传端两套完全不同的叫法,刻意打造的营销马甲着实亮眼。 我们先理清一个行业的核心常识,木耳定律的标准定义是集成电路晶体管数量每十八至二十四个月翻一翻,同步实现性能提升,单位成本下降,本质是 半导体产业的长期发展趋势。很多人存在认知误区,以为摩尔定律只局限于芯片几何尺寸缩小。数十年以来,缩小晶体管迭代制成工艺只是行业实现摩尔定律目标的主流手段,绝非定律本身。 如今先进制程逐渐触碰物理瓶颈,全行业都在跳出单一缩小芯片尺寸的固有思路,通过三 d 堆叠、架构重构、信号延迟优化等多种技术路径,持续延续摩尔定律的产业趋势。 而所谓的掏定律,本质就是这套时间尺度理论,核心优化目标就是降低电路信号延迟。他只是后摩尔时代众多技术迭代路径中的一种,绝非颠覆原有产业趋势的全新定律。 就连华为自身的论文也明确表述,这项技术是回归摩尔定律本质,延续原有产业发展路线。这个学术表述客观严谨,经得起推敲。 这里普及一个基础的定义差异 theory 理论是落地性的工程优化方法, raw 定律是经过全球长期反复验证的客观自然规律。 华为的学术论文严格克守学术规范,只用时间尺度理论的定义,但对外大众宣传却刻意将工程理论拔高到行业定律,脱换核心概念,这是典型的违反形式逻辑。同一律 不止如此,生成端还有多处概念偷换的问题。英文中 scaling 的 本意是尺度缩放、比例调整,绝对不等同于单纯的缩小或者缩微。行业通用标准术语叫 metric scaling, 是 几何缩放。 time scaling 是 持续延续优化,定义清晰,分布明确。而汉语里的缩微专指实物按比例缩小,仅限空间实体尺度。 但华为硬生生创造出空间缩微、时间缩微两个全新词汇,刻意扭取汉语固有词意制造营销,学徒再次混淆大众认知,违背同一律。 最让人寻味的是这套宣传里的逻辑套娃与因果倒置,大家仔细品一下行业数十年做几何缩微、缩小晶体管尺寸优化平面电路,核心目的从来都只有一个,缩短电路走线、降低信号延迟。用华为的 官方宣传的话术来说,行业一直在做,其实就是通过空间作为实现时间作为。 简单来讲,空间几何作为的终极目的本来就是实现时间延迟优化。如今华为把行业沿用几十年的终极技术目标单独拆出来,包装成自己的全新原创创新,这就是标准的因果倒置、循环认证。 再看官方重点宣传的逻辑折叠,这也是论文和演讲的核心词汇。通俗来说,逻辑折叠就是把传统二维平面电路从构成立体堆叠结构,以此缩短信号传输路径,提升芯片集成密度。 这套一拖三 d 堆叠立体布线、先进封装的技术思路在半导体行业早已普及,国内多家企业多年前就已经实现了大规模量产, 用全新的专属名词包装,早已成熟的行业通用技术依旧是换壳炒作的套路。我们常说的这种七纳米、五纳米、三纳米制成,是芯片制造的工艺节点标准, 纯制成、迭代升级。核心优化只有三项,提升晶体管集成密度、降低漏电功耗、缩短线路、减少信号延迟。 行业数十年缩小芯片尺寸,本质都是在优化电路延迟,这是全行业公认的基础常识。但此次官宣中提到的等效一点,四纳米 只挑选晶体管密度这单一优势指标,对标顶尖制成,可以隐瞒工号、漏电稳定性等关键核心参数,偷换制成评判标准,再次违反同一率 梳理下来,整套宣传的逻辑漏洞一目了然,存在两处核心逻辑跃跃。第一,宣传口径自相矛盾,违反矛盾律。一边承认这项技术是几何,所谓的替代方案 是回归摩尔定律本质,一边又大肆宣称摩尔定律失效,寄出滔天律大旗鼓吹颠覆整个行业。两种说法完全互斥,自我冲突。 第二,刻意拱桥概念,违反同一率。这套技术本质是常规的工艺整合、架构优化,属于成熟的工程技术方案,却强行冠以定律的名号,把企业专属工程方法等同于全行业通用的客观客观规定。 最后,我们客观总结一下这篇学术论文,内容严谨、逻辑通顺,对后摩尔时代技术路线、摩尔定律本质的解读完全经得起行业推敲,具备实打实的技术价值,值得认可。 但整场对外大众宣传完全是另一套逻辑,刻意将普通的工程优化理论包装成颠覆行业的全新科学定律,靠造新词换概念,夸大技术价值,制造全网热度,绝非所谓的颠覆性理论突破。 说到底,这套时间尺度技术理论是延续摩尔定律的优质新手段,有实打实的工程落地价值,但被换上掏定律的响亮马甲,营销包装的意味远远盖过了他的学术价值。 纵观整场刷屏事件,最明显的特点就是权力抢占行业话语权,从掏定律空间缩微、时间缩微,再到逻辑折叠,一连串全新专属的术语密集输出。 但我们不妨理性思考,真正的行业话语权,靠的是实打实的、可验证的、可复刻的技术突破,还是靠全新的话术包装自创名字来造势,这个问题耐人寻味,也值得整个行业思考。 当然,最后我想说,华为绝对是国内最能打、最敢坚持的科技企业,没有之一。这份硬核实力和攻坚魄力,不管宣传话术如何,华为都值得我们点赞。

芯片行业要变天了,但不是因为光刻机,而是因为两个你完全想不到的行业。五月二十五号, 华为发了个东西叫掏定律,在各大微信群中引发了激烈争吵。有人说华为的逻辑折叠,这不就是三 d 堆叠换皮吗?台积电的堆叠工艺, 韩国三星的 hbm 都玩多少年了,华为搁这重新发明轮子呢?还有一些媒体在那里探讨各种意义,扯到贸易战之类更是离题万里。今天这条不吹不黑,就干两件事。第一,用一个大白话比喻, 把逻辑折叠和三 d 堆叠的区别给你讲透,听完你还觉得是换皮算我输。第二, 告诉你,这玩意出来,到底谁在闷声发财,不是设计,不是设备,也不是半导体材料,是另外两个赛道正站在风口上。华为讲的芯片不是大家最熟悉的 cpu 或者 gpu 单品,而是 soc 芯片是一整套芯片集群,最常见的 soc 就是 手机芯片, 比如高通枭龙、联发科天玑、苹果 a 系列,以及今天的主角华为海思麒麟。 soc 芯片内部总共可以分为三大模块,逻辑模块主要有 cpu、 gpu、 npu 是 大脑,负责计算与决策。 存储模块主要有 slam、 缓存、内存。控制器是记忆,负责暂存和搬运数据。模拟模块包括射频、电源管理、音频等,是感官与接口,负责连接真实世界来上比喻这个比喻你要是听懂了整件事,你就懂了百分之九十。 想象一下, soc 芯片就是一个交通系统逻辑模块, cpu、 gpu 是 飞机数据,通过飞机的时速是九百公里。存储模块是火车数据通过火车的时速是三百公里,模拟模块 是汽车,数据通过汽车的时速是一百二十公里,他们的最优速度天生就不一样。传统 soc 是 什么?是修了一条大马路,让飞机、火车、汽车全挤在上面,数据通过汽车是一百二十,数据通过火车是三百,数据通过飞机是九百。 出什么问题?为了兼顾三者的速度差异,不得不牺牲汽车和飞机的最佳速度。汽车速度升为三百,飞机速度降为三百, 于是出现了很多高端手机的信号,其实还不如工艺更落后的诺基亚情况。这就是传统芯片的工艺。锁死?那传统三 d 堆叠做了什么?他想了个办法,把汽车挪成三层,把火车挪成三层,把飞机挪成三层。同等面积下,单位时间通过的数据总量 确实比原来一层的汽车、一层的火车、一层的飞机要多。但有个致命问题没解决,他们脚下的路还是同一种路,数据通过飞机的速度上线,仍然被那条混合马路锁死, 不得不照顾汽车和火车的节奏。一句话,传统三 d 堆叠只是把同类交通工具挪高了,让数据流量变大, 但没有解决路本身就是混合路这个根本瓶颈。那逻辑折叠做了什么?不是盯着落更多层的飞机、汽车、火车,也不是追求用更小尺寸让飞机飞得更快,而是直接建三条完全不同规格的专用道路。逻辑层飞机跑道 用最先进的三纳米工艺铺,专门为高速起降设计,全力冲刺九百公里,不用管火车和汽车。这条路上,飞机处理数据的吞吐量能拉到物理极限, 存储层重在铁轨,专门为火车的高密度大容量设计,三百公里满载跑,不用被飞机跑道的标准绑架,火车的数据货运量直接拉满。模拟层,柏油公路专门为汽车的稳定低成本设计,安安稳稳一百二十公里, 不承担天价跑道成本,汽车的通行效率按自己的节奏走。然后这三条专用道路通过超级立交桥,在垂直方向上无缝连接。飞机、火车、汽车。物理上各有各的路,但功能上是一个协调运转的整体系统。核心区别一句话, 传统三 d 堆叠是在同一条混合马路上把交通工具层高摞高,通过的流量确实变多了,但路没变。逻辑折叠是直接修了三条专用高速路,彻底变了。逻辑层,飞机跑道独立制造, 用最先进的三纳米工艺晶体管极致优化,全力冲刺高频,不需要迁就模拟电路的耐压要求,也不需要迁就存储的密度。优化。存储层,火车轨道独立制造, 用专门的 sram 高密度工艺,可以做到比逻辑芯片内嵌 sram 高得多的存储密度,不需要被逻辑芯片的工艺节点绑架。磨腻层, 汽车公路独立制造,用成熟稳定的二十八纳米甚至六十五纳米工艺,高耐压、低噪,升高可靠性,不需要承担先进制程的天价成本。而且有个数据特别硬,逻辑折叠在不改工艺节点的前提下, 单代干出百分之五十五的晶体管密度提升,按传统摩尔定律,这得两个制成节点三年时间才能追上来。同一个工艺平台性能待机飞跃,所以那些说换皮的属于没搞懂,一个是建交通工具,一个是道路重新规划,根本不在一个维度上。 当然,逻辑折叠和三 d 堆叠并不互斥,两者可以兼容,变成多层交通工具,跑在不同的专用道路上。 好技术讲透了,说第二件事,这东西出来,到底立好谁?答案是封装和散热,而且不是小立好,是直接把这两个行业从配角推到了 c 位。先说封装,刚才那个比喻里,三条专用高速怎么通过超级立交桥在垂直方向上无缝连接,靠的就是封装。 逻辑折叠的核心物理主体就是封装,过去封装干嘛的?芯片造好了,装壳引角追求就仨字,小薄、便宜。 成本占整颗芯片大概百分之十,妥妥的厚道配角搬运工。逻辑折叠时代, 封装从搬运工变成了路网总工程师。三层有缘芯片各自造完,要通过混合键合和规通孔在垂直方向上融合成一颗芯片,融合的精度直接决定待宽、延迟、工耗 量率。封装不再是把造好的芯片装起来,而是芯片制造的最关键,一公里成本占比从百分之十直接干到百分之三十到百分之四十。价值重估极强。数据说话, 全球先进封装市场二零二一年三百七十四亿美元,二零二七年预计冲到六百五十亿,涨百分之七十四。混合建核设备市场年复合率六十九百分之, 远超行业均值。更现实的是,华为今年秋季的新麒麟,就是第一颗完整搭载逻辑折叠的手机旗舰星,封装环节的订单和业绩确定性非常强,封装第一,受益主线 最硬。再说散热,这赛道可能比封装还猛。逻辑很简单,三条专用高速垂直堆叠,飞机在上面,火车在中间,汽车在下面。密度高了,但散热路径被严重压缩。平面时代,每个晶体管直接通过表面,散热 路径短,面积大,散热是事后活配风扇贴散热片。逻辑,折叠堆三层甚至更多之后,底层热量要穿过上面好几层才能出去。导热路径变长,热阻变大,层间热藕合 散不掉,再先进的架构,也只能降平。散热从事后配套变成了设计硬约束。传统铜铝散热,热导率三四百已经到物理极限了。这时候,一种材料被推到聚光灯下, 金刚石 c v d 金刚石热导率两千到两千两百,铜的五倍,铝的十倍,还绝缘,耐高温,化学稳定,目前唯一能覆盖芯片级、封装级、模组级三层散热需求的最优材料。关键是, 产业化拐点已经来了。二零二六年,产业界叫它金刚石散热产业化元年,全球市场预计破十二亿美元,增速百分之二百一十四,国内首条八英寸金刚石热成片产线已投产,热导率两千到两千二百, 通过英伟达、华为认证。美国 acash systems 今年二月已经交付全球首批搭载金刚石散热的 h 二百 gpu 服务器,不是 ppt, 是 商用交付。开元证券预测 到,二零三零年,仅 ai 芯片领域的金刚石散热市场四百八十亿到九百亿人民币。逻辑,折叠堆得越高,散热挑战越大,金刚石价值越突出。这两条线高度藕合,互相成就 好。总结,第一逻辑,折叠不是三 d 堆叠换皮,一个造更多层的交通工具,一个解决路怎么修,不是玩概念, 是设计范式的进步。第二,掏定律最大的受益者不是设计,不是设备,是风装和散热。这两个曾经最不起眼的配角被推到了性能竞赛的最中央,风装从搬运工升级为路网总工程师, 散热由事后配套变成设计应约束。掏定律能不能真正成为定律,需要时间检验。但有一件事确定 后,摩尔时代的芯片竞赛,战场焦点已经不仅仅是光刻机了,还有风装厂的对准台和散热材料的导热路径上。这就是滔定律最值得你关注的地方,下课!

华为为什么要公开掏定律?自己藏起来闷声发大财不好吗?放出来不怕同行抄袭吗?如果你能回答这个问题,那说明你真正看懂了掏定律。这两天,互联网上关于掏定律的解读和质疑层出不穷, 但你有没有想过,过去六年,华为基于该定律已经造出了三百八十一款芯片,预计到二零三一年,基于该定律的高端芯片晶体管密度将达到一点四纳米制成的同等水平。 既然掏定律那么厉害,华为捏在手里搞垄断多挣钱啊。况且华为又不是上市公司,不需要炒概念、推股价,核心技术握在自己手里,未来反向制裁那些巨头,难道不香吗? 要回答这些问题,我们需要追本溯源,从先进制程开始理解。把一块芯片放大五十万倍,你就能看到它的基本结构组成晶体管的原极、漏极和扇极。 上面的扇极是开关,负责控制电流,从原极流向漏极,有电流时就是一,无电流时就是零,而这个原极到漏极的距离,差不多等于作为开关的扇极的长度。 早期我们想升级制造工艺,把这个晶体管弄小一点,最主要的手段就是缩小原极和漏极之间的距离, 这样晶体管就会变小,单位面积上就能塞进更多的晶体管,芯片的性能就会更强。所以,传统意义上的芯片制成,说多少纳米多少微米,就是用上面那个单极长度来指代。比如一九七二年的英特尔八千零八 晶体管,炸极长十微米,所以它的制成就是十微米。行业一般把十四纳米级以下化为先进制成,主攻消费电子 ai 高端算力芯片,追求极致性能。 十四纳米以上为成熟制成,多用于家电、汽车、电子公控。顺着这个逻辑,你会发现一个很朴素的规律, 只要晶体管做的越小,同样大的芯片里就能装下更多晶体管。而晶体管装的越多,芯片性能就越强。芯片性能越强,电子产品就越受欢迎。厂家就生产的越多,生产的越多,单个芯片的生产成本就摊薄了,电子产品也会越来越便宜。 这个规律在过去半个多世纪里,几乎像圣经一样统治着整个半导体行业,他就是著名的摩尔定律。一九六五年,因特尔创始人戈登摩尔预言,集成电路上可容纳的晶体管数目,大约每十八到二十四个月就会翻一翻。 简单来说,就是芯片性能每隔两年翻一倍,同时成本下降一半。过去六十多年,整个数字世界就是踩着这条定律的油门狂奔起来的。 你的手机从砖头变成掌上电脑,电脑从庞然大物塞进信封,背后全是摩尔定律在撑腰。但问题来了,这个油门能一直踩下去吗? 这个问题的答案恰恰就藏在摩尔定律本身,它不是一条物理定律,而是一份对技术进度的预期,而所有预期都有保质期。 过去几十年,全球所有芯片巨头都在摩尔定律的指引下,砸天价,资金升级光刻机,拼命缩小山脊长度,不断挤压筋体管尺寸。 从最初十微米的老旧芯片,一路卷到七纳米、五纳米,再到如今量产的三纳米。但如今,这条走了五十年的路,终究还是撞到了南墙。要理解这堵墙,我们得先回到那个筋体管开关上。山脊就像个开关, 关着就是零,开着就是一。但当这个开关薄到只有几个原子那么厚的时候,一个诡异的现象出现了,你明明把它关了,电子还是会像幽灵一样, 直接从山极穿墙到漏极去,导致芯片分不清零和一计算逻辑直接崩坏,这就是量子碎穿效应。 但困住摩尔定律的,除了物理学上的南墙,还有经济学上的账单。一座七纳米工厂造价上百亿美元,五纳米工厂接近两百亿美元,到了三纳米,直接标向三百亿美元。 更为致命的是,靠砸钱换来的性能提升幅度却越来越小了。过去投一块钱能换十块钱的性能,现在投一百块可能只换来五毛钱的提升。对于像台积电、三星这样的金源厂巨头来说,再继续信仰摩尔定律就要破产了。 一边是牢不可破的物理枷锁,一边是无法承受的经济之商。二者合力,把全球芯片行业拖入了死循环,继续死守摩尔定律,硬卷传统先进制程, 只能无止境烧钱,最终亏损收场。可一旦停下制成迭代的脚步,行业技术就彻底停滞,所有终端产品都会失去核心竞争力。所有人都在发问,摩尔定律走到末日之后,我们该往哪走? 二零二六年五月二十五日,华为公司董事、半导体业务部总裁何廷波在上海国际电路与系统研讨会上,正式提出了掏定律这个概念。 同一天,他还同步发布了一篇配套论文多层电子系统的时间缩放理论作为完整的技术支撑,读完论文后你会发现,理解起来根本不难掏。 希腊字母套的音译在物理学里代表时间长数,用来衡量一个系统反应的快慢。在半导体里,它代表信号在芯片里从一个地方跑到另一个地方所需要的时间。信号跑得越快,套值越小,就意味着运算越快,芯片能效越高。 过去摩尔定律降低套的办法是把晶体管做的更小,这样走线就能更密,电信号不用跑太远,填值自然就小了。 华为提出了个新想法,不再死磕把芯片零件做更小,而是想办法优化电路,缩短信号传输的时间,用提速省时间代替缩小体积省时间,这就何庭波提出的时间缩微。 而要实现时间缩微的理论效果,就需要逻辑折叠的物理办法。传统芯片的电路布局是二维平面上的, 信号在平面上左冲右突,很多时间花都在了走线上。华为换了个办法,把电路布局从一层楼扩展成多层楼,把原本需要长距离横向走线的关键路径折起来,纵向叠放, 通过改变空间拓普关系,大幅缩短信号传播的物理距离,这就是逻辑折叠,但它只是一个关键抓手。 从华为此前公布的技术路线图来看,韬定律构建了一个贯穿器件电路芯片系统的四层优化体系, 以系统性降低韬为核心目标,实现半导体性能的提升。这就像是为了提高通行效率,不去扩建道路,而是想办法优化红绿灯、设置潮汐车道、加修高架和地下通道,车速自然就提上来了。 搞懂了掏定律再来回答那个问题就简单多了。华为为什么要公开掏定律?自己藏起来闷声发大财不好吗? 在由英特尔提出的摩尔定律旧赛道上,赛道边界七纳米、五纳米、三纳米和裁判权光刻机、 eda 工具制成标准被阿斯麦、 台积电、英特尔等巨头牢牢把持,强如华为也只能在别人的规则里拼命奔跑,还随时可能被踢出赛道。 而滔定律是全球半导体行业第一条由中国企业定义的产业引进定律。而一个新标准要想成为行业共识甚至国际标准,最怕的就是只有一个人在玩。 华为公开滔定律就是在向全行业喊话,别在摩尔定律的泥潭里内卷了,这里有一条新路, 当越来越多的大学研究机构、芯片商、系统厂商开始使用滔直来评估性能, 基于逻辑折叠思想来设计产品时,越来越多人抄袭时,华为手握核心专利底层架构工程解决方案,它的市场空间和先发优势就是全球级别的。 再说一个更深层次的考量,华为的芯片部门海思在行业里本质上是 fiboos 公司, less 这个词尾是没有的意思。 所以说 fabless 公司就是指不卖设备,不建工厂,不产金源。那他们负责什么呢?只负责架构设计、电路设计、算法、 ip 核和产品定义。 所以即便强如华为,在芯片这个庞大的产业链里,它也需要设备厂、封测厂、金源代工厂的深度协同。没有他们,华为再先进的芯片设计方案都只是电脑里的一串代码和图纸, 但由于半导体的规则、标准、技术路线长期由海外巨头主导,国内的设备、封测精元代工厂在别人的屋檐下只能低头, 直到今天也没过上好日子。 e u v 光刻机净运、高端几何制成彻底被堵死,无数设计厂、封测厂、 e d a 企业陷入迷茫,不知道未来研发方向在哪,只能盲目跟风内卷,低价产品永远被困在对方设置的壁垒里。 而华为公开掏定律,本质就是要统一国内半导体的研发共识,由掏定律牵头,开路上由 eda 软件设计厂商适配新电路架构, 中游封测厂升级三维堆叠工艺,下游终端厂商适配新一代芯片,让设计、制造、封测全链条同步突破,才能真正摆脱外部产业链滞约,而不是单纯依靠芯片设计单点突围。 事实上,华为深知,任何单点技术的突破,都无法支撑起一个完整的产业生态,真正的破局,必须依靠所有人的力量,让产业链上下游、高校院所乃至曾经的竞争对手都参与进来,形成合力。 这种思路在华为的鸿蒙系统和供应链突围中早已得到验证。二零一五年,华为开始力向自研手机操作系统鸿蒙,但在华为之前,想要打造第三套操作系统的科技巨头不计其数,微软与诺基亚合作 windows phone, 三星与英特尔合作的 tyzen, 阿里巴巴的 yunos, 无一例外全部败北。原因只有一个,没有生态支撑。 为了解决这个问题,华为没有闭门造车,而是呼吁国内的互联网公司一起开发,我们希望大家一起携手来打造更强大的鸿蒙 os。 上海交通大学甚至成立了全国第一家 open harmony 技术俱乐部,凝聚校内所有院系对鸿蒙感兴趣的学生参与生态建设。 随后三年内,先后有两百多家企业率先支持参与研发。众志成城之下,鸿蒙终于拥有了生态雏形。在另外一段特殊的时间里,华为几乎与全球产业链脱钩,面临无米之炊的境 地。但我们中国拥有全世界最大的制造业集群,芯片加工被制裁,中兴国际接手屏幕被制裁,京东方天马、华星光电全面上线, cmax 被制裁,毫微加入联合研发指纹识别模块被制裁,华为自研超声波模组,长兴做内存,照异搞闪存,纳新微搞电源, 比亚迪电子搞结构件,几百家国内供应商众志成城,硬生生把断供的缺口一寸寸补了回来。所以,你想起了什么?群众路线抛定率,本质上也是群众路线在半导体行业的一次光芒绽放。 他不是某个天才工程师的孤峰突起的产物,而是处于封锁断供、高端光刻机卡脖子的背景之下。华为内部数万研发人员、 国内数百家上下游企业硬生生走出来的集体智慧。当华为选择公开这条定律,他就不再是一家公司的私有财产,而成为全行业可以共享的活种。 他相信,当一条道路是为群众而开,依靠群众而走时,就没有什么南墙是撞不破的,没有什么封锁是打不开的。拒绝封闭利己,坚持开放聚力,依靠集体力量攻克时代难题。 当越来越多的设计厂、封测厂、设备商、高校实验室都围绕着韬定律展开协同公关时,那道曾经坚不可摧的卡脖子壁垒和时代难题,终将被群众的伟力所冲垮。胡杨,生而千年不死,死而千年不倒,有你们的支持, 我们对未来充满信心,在一起就可以!