黄仁勋的“AI五层蛋糕”理论 #黄仁勋 #英伟达 #AI教育 #学习AI #个人成长 黄仁勋的5层蛋糕理论黄仁勋的“AI五层蛋糕”理论是其在2026年提出的一个关于人工智能产业架构的框架,旨在将AI视为像电力和互联网一样的基础设施,并将其分解为五个相互依赖的层级。自下而上分别是:1.能源层(Energy)这是AI运行的物理基础,被黄仁勋定义为“第一性原理”。实时生成智能需要持续的电力支持,能源供给决定了AI系统能产出智能的规模上限。高效、稳定的能源供应是支撑整个AI生态的生命线。2.芯片层(Chips)负责将电能高效转化为计算能力。AI工作负载需要庞大的并行计算能力、高带宽内存以及快速的互连技术,芯片层的进步直接决定了AI的扩展速度和智能成本的下降程度。英伟达的GPU等专用芯片是这一层的核心。3.基础设施层(Infrastructure)被称为“AI工厂”,涵盖土地、电力输送、冷却系统、建筑工程、网络通信以及将成千上万个处理器协同编排为一台机器的系统。其设计初衷是为了“制造智能”,而非存储信息。4.模型层(Models)是AI的智能内核,涵盖大语言模型以及能够理解生物学、化学、物理学、金融学、医学等多个领域的模型。开源模型在降低技术门槛、加速应用普及方面发挥了关键作用。5.应用层(Applications)是AI创造经济价值的最终体现,包括药物研发平台、工业机器人、法律助手、自动驾驶汽车等具体应用。成功的应用会反向拉动其下方的每一层,形成强大的产业拉动效应。黄仁勋强调,这五层架构并非简单的技术堆叠,而是一个从物理基础到经济价值创造的完整链条。上层应用的繁荣会强劲拉动底层需求,而底层技术的突破又为上层创新提供可能,共同构成一个自增强的飞轮系统。
00:00 / 01:56
连播
清屏
智能
倍速
点赞12
00:00 / 04:41
连播
清屏
智能
倍速
点赞201
2026 年 5 月 25 日 ISCAS 大会上华为女王何庭波公布了这一成果 下面用通俗的话把它作一个简单的介绍。 一、韬定律一句话是什么? 核心:用 “时间缩微” 替代 “几何缩微”。36氪 摩尔定律(老路): 把晶体管越做越小(7nm→5nm→3nm),平面上塞更多管子 → 性能提升。 本质:拼尺寸、拼 EUV 光刻机、拼最先进制程。 韬定律(新路): 不硬拼最小尺寸,而是拼命缩短信号在芯片里的延迟 τ: 把平面电路折叠、堆叠、3D 化(逻辑折叠) 缩短信号跑的距离 优化架构、减少无效切换 → 同样工艺下,更快、更强、更低功耗 通俗比喻: 摩尔定律:把房子做很小很小,挤更多人。 韬定律:房子不用更小,但把路修成立交、隧道、立体路网,让车(信号)跑得飞快。 二、为什么华为要提出韬定律? 因为摩尔定律走到头了: 物理极限:2–1nm 接近原子大小,量子隧穿漏电、发热失控。 成本爆炸:3nm 一条产线≈200 亿美元,全球只有 2–3 家玩得起。 外部封锁:EUV 光刻机买不到,先进制程被卡死。 华为的答案:不走 “最小制程” 独木桥,走 “成熟工艺 + 架构 + 3D + 系统优化” 的新路。 三、韬定律具体怎么做?(四层落地) 何庭波给出的路径:系统性降低时间常数 τ: 逻辑折叠(核心大招) 平面 → 立体堆叠、折叠 信号路径大幅缩短,延迟显著下降 3D 堆叠 + 异构集成 计算、存储、I/O 分层叠在一起 减少数据搬运,提升带宽、降低功耗 架构与 EDA 优化 重构流水线、关键路径优化 减少冗余、减少无效翻转 成熟工艺 “榨干” 潜力 在 7nm、14nm、28nm 上,通过上述手段逼近 3nm/2nm 等效性能 华为公开数据: 过去 6 年已基于韬定律量产 381 款芯片 2026 秋新麒麟将全量采用逻辑折叠 目标:2031 年在成熟工艺上达到等效 1.4nm 晶体管密度 四、和摩尔定律不是对立,是 “补路” 华为不否定摩尔定律,而是说:几何缩微越来越慢、越来越贵,需要另一条主线。 未来是:摩尔(继续微缩)+ 韬(时间 / 架构 / 3D)双轮驱动36氪。 五、这件事的真正意义(三层) 1. 技术层面:绕开 EUV 封锁,实现 “换道超车” 不用 EUV,用 DUV+3D + 逻辑折叠,在成熟工艺上追平先进制程。 对中国半导体:摆脱 “制程追赶” 焦虑,
00:00 / 03:21
连播
清屏
智能
倍速
点赞19
00:00 / 07:10
连播
清屏
智能
倍速
点赞14
00:00 / 09:18
连播
清屏
智能
倍速
点赞2
00:00 / 02:56
连播
清屏
智能
倍速
点赞104
00:00 / 04:29
连播
清屏
智能
倍速
点赞11
00:00 / 01:47
连播
清屏
智能
倍速
点赞6
00:00 / 00:47
连播
清屏
智能
倍速
点赞45
00:00 / 01:08
连播
清屏
智能
倍速
点赞6
00:00 / 02:33
连播
清屏
智能
倍速
点赞10
00:00 / 08:53
连播
清屏
智能
倍速
点赞32
00:00 / 01:28
连播
清屏
智能
倍速
点赞54
华为重磅发布韬定律!中国半导体开创后摩尔时代新路径 各位朋友,近期华为在2026国际电路与系统研讨会上抛出半导体领域重磅成果,正式发布韬(τ)定律,这也是中国首次在全球半导体领域提出指导产业发展的核心新原则。 大家都知道,传统摩尔定律依靠缩小晶体管尺寸的几何缩微路线,如今逼近物理极限,先进制程研发成本指数级暴涨,性能迭代陷入瓶颈。而韬定律跳出固有思路,以时间缩微替代几何缩微,聚焦系统性降低信号传输时间常数,通过逻辑折叠等技术压缩时延,构建起器件、电路、芯片到系统的多层级优化体系 。 按照规划,依托这套理论,华为到2031年就能让高端芯片晶体管密度达到等效1.4纳米制程水平,过去六年华为也已基于该技术设计量产381款芯片 。在先进制程设备受限的行业背景下,这条全新技术路径,为全球半导体产业可持续演进提供了中国方案,也为国产芯片突破迭代瓶颈打开了全新方向。 除了半导体底层突破,华为同期还布局AI网络、算力底座等核心技术:发布RAN Agent无线网络智能体,依托通信大模型实现网络全域智能调度;推出CMS上下文记忆存储,让AI推理时延暴降90%、算力利用率突破80%,从系统架构层面优化AI算力效率 。从底层芯片理论到全场景算力网络,华为持续以根技术自研,夯实数字产业自主可控底座。 #华为韬定律 #半导体新路径 #后摩尔时代 #国产芯片突破 #华为最新技术
00:00 / 01:51
连播
清屏
智能
倍速
点赞29
00:00 / 00:13
连播
清屏
智能
倍速
点赞168
00:00 / 03:04
连播
清屏
智能
倍速
点赞7
华为韬定律正式接管芯片未来 芯片的尽头,到底是什么? 过去六十年,摩尔定律告诉我们:尽头是尺寸,是越做越小,是3纳米、2纳米、1纳米。 但今天,我们要给出另一个答案。 芯片的尽头,不是尺寸,是时间。 我们把这个答案,写成了一个新定律——τ Scaling Law,韬定律。 τ是什么?是时间常数。是信号在芯片里从A点跑到B点所用的时间。信号跑得越快,芯片就越强。这个道理,从来都懂。但过去所有人都在用“缩小尺寸”来缩短时间,因为这条路最好走、最直接。 现在,这条路走不通了。那我们就不走。 我们不拼尺寸,我们拼结构。我们用“逻辑折叠”把平面电路折起来,让信号走最短路径;我们做四层协同优化,从器件到系统,把每一个τ压到极致;我们不依赖EUV光刻机,不依赖更昂贵的工艺节点,就能让晶体管密度提升53.5%,频率冲到3.1GHz。 这叫换道超车。这叫自主定义。 有人问:你们被封锁了五年,怎么还在往前走? 我告诉他们:封锁只能封住路,封不住方向。 华为在韬定律框架下,已经量产了381款芯片。手机、服务器、通信、汽车、AI,全场景覆盖。这不是一篇论文,这是一整套已经跑通的产业范式。我们用六年时间证明了一件事——没有最先进的光刻机,一样能做最先进的芯片。 未来十年,我们将沿着韬定律持续迭代。2031年,达到等效1.4纳米制程水平。不是用尺寸衡量的1.4纳米,是用性能说话的1.4纳米。 摩尔定律用了六十年,统治了这个行业。今天,韬定律来了。 不是推翻,是超越。不是替代,是开新篇。#芯片 #华为韬定律 #华为芯片 #摩尔定律 #中美博弈
00:00 / 07:09
连播
清屏
智能
倍速
点赞171