韬定律是算法提升还是硬件提升

华为为整个中国半导体产业趟出来一条新路，真正利好半导体产业链上的哪些细分环节？这里有一个先决条件。华为的这套方案不是对某个环节的改良，是对整个半导体制备工艺的路， 不仅创造性的做出来一套新的方法论。我强调这个东西的目的在于，你不能只是从软件层面去理解他带来的好处，他对硬件也是有驱动的。他这套原则是从四个层面重构整个固一流程，其中直接立好的第一个方向， 时间缩微和逻辑折叠。它对目前的先进封装环节三 d 堆叠工艺有了一个更实质性的促进，它确确实实是要把线路叠起来，但是这不是过去的二点五 d、 三 d 的 东西了，它是对三 d 堆叠技术能力的进一步加强， 那就意味着与先进封装相关的那些材料和设备，它的重要性会被进步强化。比如说 t s v 设备、热压件和设备，这些都能够对应到 a 股具体的相关公司上去。第二个板块是什么？ 其实你要看到它的新原则、新方案电路设计的第一个环节就要发生改变，也就说采用华为的新原则、新方案设计芯片的时候，第一步 e d a 软 件，这个环节你的能力要跟得上，你画电路图和之前画电路图都已经不一样了，也就是 e d a 软件的相关公司其实是收益的。第三个直接收益的环节是什么？国内的 ai 芯片企业， 现实是我们的算力卡、存储卡目前和英伟达和 s k 海力士还是有差距的。这两类芯片采用华为的这个新方案之后，它的能力会得到迅速的提升，因为华为的论文里面已经明确的说了，我们只要整个系统 全站的能力，按照这个新原则去重新架构，重新设计，去创新之后二零三一年能做到等效一点四纳米。 也就是说现在的这些 ai、 gpu 和 ai 所用的 hbm 能力不够的这个问题就会被解决掉，或者说至少是让国产的 gpu 和 hbm 的 能力会有一个明显的跃升。 同时有一个大家可能不太关心的第四个直接收益方向，大家看到没有，今年下半年麒麟二零二六芯片就采用这个技术将要上市，意味着这个技术方案在我们消费级的芯片上已经商用落地了，那也就意味着消费级的芯片的性能也会同步跃升。 现在当然只是华为自己在搞，所以落地的第一款产品是麒麟二零二六，那后面其他的手机芯片以及新能源汽车用的芯片也会被这个技术赋能。还有第五个谁是直接受益的？就是以中兴国际为代表的国产京元代工厂， 他们采用了这一套方案之后才能都会进步释放，因为现在我们没有 e u v 光刻机，你做不出来更先进的芯片，即便是做出来七纳米的芯片，你还要经过 n 加二甚至 n 加三去做，才能是一定受限制的， 还能受限制的同时你的量率也比较低，一旦超定律的整套系统，整套架构日趋成熟之后，这些做代工的精员大厂，他们的才能会上一个台阶，他们的量率会上一个台阶，这两个指标一旦改善他们的毛利率，他们的营收规模就会再上一个台阶， 这是直接收益的。所以涛定律发布的第二天，中新国际涨了百分之十六历史新高，这是个大家伙，能涨这么多，就说明市场认同他对京元代工厂的刺激和奇镇，我认为这是直接收益的五大方向。美得很。嘹，咋了？

华为六年量产的三百八十一款芯片，高通一年十二款，联发科一年二十五款。今天华为给这条路啊，起名叫抛定律，但全网都在讨论先进封装、光刻机国产替代时，我追到的只是一个数字，三百八十亿。 三百八十一款芯片是先量产后命名，这意味着华为在喊出这个名字之前呢，已经默默干了六年，干成了叫抛定率，干不成就是成本，成本。但有两个问题啊，现在喊表答案。第一个是散热问题， 电路叠起来了，散热压力指数级上升，元气件的寿命损耗会不会受影响？能不能通过什么浸泡式散热啊，内部散热通道规划这些工程手段去解决，现在还没有最终答案。 所以要注意，今年秋季新一代的麒麟芯片的能效数据是第一个验证点。而第二个问题是，等效不等于等价，逻辑折叠做出来的等效一点四纳米，在工号面积、可制造性上和真正的一点四纳米平面工艺仍有差异的 消费端芯片呢，可能影响不大，但 ai 训练芯片、超算芯片这些场景工艺代差依然可能存在。还有论文里提到了，二零三一年做到等效一点四纳米，这是目标，不是订单。从实验室到量产，到客户验证，到实战率突破， 每一步都有不确定性。何婷波，二零幺九年海石备胎转正线的落款人，华为芯片业务的掌舵人。过去六年，他带队闷声干出的是三百八十亿款，不是样品，哦，不是 ppt， 是 装进手机服务器基站里的量产芯片， 平均每五到六千亿款，这个速度啊，好像你们有常操心。更有意思的是，他是先把三百八十亿款做完了再回头说。哦，原来我们走的是一条新路， 那这条路到底是什么？过去五十年，行业只认摩尔定律。 fifty years， it was always about wars law。 晶体管越小越好的，但三纳米以下的物理极限和成本曲线同时压上来，而中国大陆能拿到的光刻机卡在十四纳米左右，市场习惯呢，把这个状态叫卡脖子。 从十四纳米到三纳米的技术差距啊，难道就这么算了吗？肯定不是的，华为的答案是，不换路，修换路走。 摩尔定律呢，是修宽马路，车道越加越多，总有修不动的一天。抛定律啊，是照例较巧，把平面电路往垂直的方向去叠， 让信号走最短的路径，这叫逻辑折叠，关键点是不需要 e u v 观客机，用成熟的制程加先进封装就能做出等效的性能。如果这条路走通了，那还查什么脖子呢，对吧？这个蓄势的毛就彻底移位了。咱也先别急着下结论， 三 d 对 叠呢，大家都在做的台积电啊，英特尔、三星都在搞，是行业的大方向。分水岭不是叠不叠，而是怎么叠。别人的叠法是两栋一样的平房垒起来，华为的叠法呢，是厨房、卧室、客厅分层的，每层就只干这一件事，信号就不用绕路，自然更快。 这套数字模拟存储垂直分区的方法问了，华为是第一个命名验证并大规模量产的。何庭博在论文里啊，写了一句话的翻译过来就是，这是一九七四年以来啊，第一个给整个计算站提供统一优化目标的新原理， 这话是不是吹牛？我们现在判断不了，当一家被制裁六年的公司还有心思写论文。第一新原理，这本身就是不平凡的一件事。 三百八十一款芯片呢，先量产后命名，不是为了证明我们也能做，而是先交了六年学费。现在的问题是，这学费啊，交的值不值？还记得三纳米呢，已经量产了，英特尔十八 a 呢在爬坡，三星的 g a a 呢，在推进。 楼房能不能住人，得看成本、良率、生态这些数字啊，华为没公布，我们也猜不到，所以这个问题啊，现在回答不了，但我对国产汽车的突破一直很有信心的。今年秋天新一代麒麟新面发布啊，就是第一个验证点，这条路能不能走通，到时候一看便知，我们可以拭目以待的。 你觉得华为的楼房能不能在成本、良率、生态上跑赢其他人的平房呢？欢迎评论区留下你的看法。

最近出来这个华为掏定律大家都看到了吧，网上有人说这下能够彻底颠覆摩尔定律，国产芯片直接迎来了翻盘时刻。但是真相真的很打击人，华为掏定律确实是非常厉害的理论与工程创新，只是严格上来讲， 还算不上底层核心科技技术创新。先别抬杠，我直接给大家讲清楚，过去统治芯片行业几十年的摩尔定律，就是大家一起死磕缩小尺寸这一个事情， 从十四纳米做到七纳米，再往三纳米冲刺，把芯片里的晶体管越做越小，数量不断叠加， 芯片性能也就跟着往上提升。可是这条路早就碰到了物理学的天花板，尺寸再怎么压缩到极致，也不可能把原子压到一起，原子靠的太近还容易漏电，继续往下突破基本不可行。 华为掏定律就直接换了一个全新的解析思路，既然单颗晶体管缩小这条路处处受限，那我们就不再死磕单一芯片，转而主攻系统层面的整体创新。 举个例子，原来大家都在研发顶尖超跑发动机，但是核心硬件控制在少数人的手里，导致我们的发动机总跑不快。现在华为的韬定律就是告诉我们，高端核心部件拿不到，那我们就用好几台常规发动机， 搭配顶尖的设计架构，精密的转动调教，再加上智能算法统计整合，最后组装出来的整车综合速度整体表现完全不输顶配超跑。 韬定律的核心逻辑是可以实现整体系统性能成倍跃升的，不过我们要分清楚关键区别，它不属于底层科技创新， 真正的科技创新是从零到一的根本性突破，像是研发全新的半导体，造出更高规格的光刻机，把芯片制成推向全新的高度，这类才是改写行业规则的硬核突破。而华为的韬定律更像是顶尖工程师掘进破局的智慧， 现有能用的硬件基础之上，靠着极致的架构、组合、算法的深度优化，把 现有的硬件潜力压榨到极限，硬生生的拔高整体性能。这是一种思路层面的弯道超车，也是工程领域的亮眼突破，但并没有补齐高端芯片、基础材料这些核心短板。 公正客观的来评价，滔定律本身还是很有意义的，价值分量十足，给遭遇技术封锁的国产科技开辟出了一条全新的发展路径。 不过咱们也要保持清醒的认知，工程架构上的亮眼成绩没法替代基础科研的差距，架构玩法，在精妙材料研发、光刻机空间这些根本的基础领域，依旧需要脚踏实地的稳步追赶。

华为发布的掏定律，是我见过的最完美全是第一性原理的案例。来，我们一起看看华为工程师是怎样用第一性原理击碎美国的芯片封锁的。这个思路可以知道我们个人很多。日常决策 好，正片开始，摩尔定律快要走到尽头，全世界芯片行业都陷入了内卷，所有人都在死磕更小的纳米制成，挤破头做尺寸缩微，性能提升却越来越慢，成本越来越高。但华为最新发布的掏定律， 直接跳出了这套几十年的行业惯性，很多人只知道它是新的芯片引进理论，却不知道掏定律就是科技圈第一性原理最顶级、最落地的实战范本。先讲通俗的第一性原理，抛弃所有经验惯例和别人的老路， 回归事物最底层、最本源的物理规律，从零重构解决方案。不跟风，不内卷，只抓本质。过去几十年的摩尔定律，本质是经验主义创新行业默认芯片尺寸越小，性能越强， 所有人都在这条路上跟风。内卷可当制成逼近三纳米、两纳米量子碎穿，功耗失控的物理极限，彻底挡死了这条路，传统路径彻底走不通了。而华为套定律第一步就用第一性原理击穿了核心本质。华为团队抛开了缩尺寸的行业惯性， 回归芯片最基础的物理公式。电路性能的核心是时间长处套，也就是信号传输开关运算的时延，根本不是尺寸大小。芯片性能的终极本质是信号处理的效率，不是晶体管的精细程度。 所以套定率直接完成了一次底层换道，放弃空间维度的内卷缩微转向时间维度的极致优化，把降低时间传输套定为芯片进化的全新核心目标。这就是最典型的第一性原理， 穿透表象，直击本源。更厉害的是套定率没有做单点修补，而是用第一性原理拆解复杂系统，完成了权威度重构。传统芯片创新都是盯着支撑单点突破， 而华为把整个芯片系统拆解成部件电路，芯片系统四层最基础单元层层回归物理规律优化，器件层优化开关速度。电路层用逻辑折叠砍掉容易计算，缩短信号路径。芯片层用三维堆叠压缩传输距离，系统层软硬件协调，减少无效耗时。尤其是核心的逻辑折叠技术， 完全吃透了第一性原理，回归计算的数学本质，不靠堆硬件缩尺寸，只靠运算逻辑的等价重构，又实现了性能的跨越式提升， 不是在旧框架里优化，是从零搭建新逻辑，这也是第一性原理的核心价值。彻底打破路径依赖全球芯片行业被摩尔定律束缚了半个世纪，陷入了固定思维定式。而华为的套定律证明了芯片进化不止缩微尺寸这一条路。当所有人都在存量赛道内卷时， 华为回归物理和数学本源，开辟了一条时间优化的增量新赛道，完美解决了 ai 时代算力暴涨、待宽不足的核心矛盾。所以最后我们总结一下，就是真正的顶级创新，从来不是跟风模仿、局部修补，而是第一性原理的极致落地。 华为涛定律的伟大不在于一套新的技术理论，而在于它告诉整个行业，所有行业的瓶颈，本质都是思维的瓶颈，当旧的路径走到极限，跳出惯性，回归本源，重构底层逻辑，就能突破天花板， 实现换道重生。这就是韬定力的底气，也是中国半导体产业全新的突破方向。民族科技企业华为，值得这个称谓，为华为点赞，咱们下期见！

首先来看一下这个超定律，它这个核心主张呢，是以这个时间微缩来代替几何微缩，通过呃逻辑折叠这样的技术构建器件、电路、芯片、系统四层级的协调优化体系。 那么首先超定律和大家熟知的这个摩尔定律啊，它的一个本质从这个技术上来讲，主要是这个眼睛泛视的根本转化，就比如像摩尔定律，它是大家都理解的这个尺寸的啊，这个驱动通过缩小心 肌管物理尺寸来实现性能这个提升，所以它的一个这个优化变量啊，是这个心肌管的三级长度，就是几何尺寸， 就缩短这个晶体管的弯曲长度，之后晶体管它的开关速度会提升，单位面积的密度会提升啊，进而这个功耗会下降，所以它是一个单变量驱动这个多收益的这样一个形式。 那么对于抛定力来讲，我们刚有提到它是实验驱动，它是通过这个系统级降低信号传播实验来实现这个性能的提升。 所以呃，从刚才这样解释的这个维度上来看呢，摩尔定律它更多的是这个单点突破的模式聚焦于晶体管，这是的它晶体管长的这个气垫的长度， 然后通过推动晶体管器件的三级长度，然后来来来这样的一个物理极限来驱动产的进步。而掏进去的话，它将这个，呃这个变量啊聚焦于这个时间长处，掏就是或者说也可以称为这个 ic 的 一个延齿，就是电阻和电容的这样一个承接 啊，这 ic 延迟呢，它是半导体物理的一个非常常见的一个现象，其实呃在大家之前此前知道的这个，包括像这个英特尔啊，台积电啊，三星的 先进风浪路线当中啊，同样在这个压缩，其实互联的这个 ic 延迟，所以这个替换的工程意义是影响超的变量远多于我们讲就单一的这个啊物晶体管三极长度的这个几何尺寸， 所以包括像这个啊，互联线的电阻呀，寄生电容呀，啊布线拓扑呀，包括这个甚至包括这个逻辑折叠的乘坐啊，包括这个系统互联协议，所以它从这个单一的油化维度扩展到我刚才讲的这样一个非常多维的这个啊，这个维度 啊，所以超定力它的原创性在代表着将这一个就是之前讲的这个物理物理晶体管三级长度这个物理目标系统转化为一套覆盖从这个器件啊到系统的四层级的这样的方法论， 并且呢是以定律的形式啊公开对外发表。所以呃目前来看，从实践经验上来讲，华为此前也提到啊，目前已经也有三百八十一款这个量产的芯片向未来的工程实践 这里面当中啊，如果从这个设备上来看，或者说它本质上的一个区别啊，就也华为重点强调了一点，就是在于降低了啊对 euv 光刻机的依赖度 啊，摩尔定律其实从这个七纳米起就是在产业界当中啊，理论上来讲，大家都会呃判断上来讲都是高度依赖 euv 光刻机的 啊，就是目前来讲是全球只有阿斯麦可以控制，可以可以做出来，并且本身啊 euv 光刻机从诞生之初开始就是受美国资本的控制，包括这个资本投入啊，且当前啊美国是这个出口管制是对 对我还是禁售的，所以超定律的这个时间微缩的这个路径大幅降低了呃对 e u v 的 这样个依赖， 所以就是逻辑折叠技术，它只要依靠这个成熟的呃，呃，不好意思，刚刚讲错了，就降低对于 e u v 的 依赖， 那么逻辑折叠技术主要依赖这个成熟的啊 duv 光刻工艺和先进的这样一个设计能力，在现有可获得的制成上能实现更先进的啊，智能的，呃先进的一个等效的性能。 所以这掏定律对于国产版的战略意义是在于他将整体的这个竞争坐标系，就从刚才我们讲的这个筋骨山脊长度，这样一个谁的制成更接近全面，切换到谁的系统更优 啊，就是，而且这一切换是非常具有这个执行度的，主要在于两点。第一点就是呃六年三百八十一款量产的芯片，是一个已经在呃 应用当中被证明了的一个一个结果，它不是实验室的这样一个一个一个东西。而且呃已经在今年的这个后面会提到啊，就是在今年的手机当中会率先的进， 进一步的发生这个进一步的这个技术上的一个一个更新。那么其次罗伊折叠所一代的核心技术，包括像这个形体封装呀，包括像 e d a 呀，包括像 电路设计能力啊，这后面可能我的同学会提到啊，就是他有相当一部分是其实中国目前已经有了，或者说啊已经有，已有，已已经有了一部分自研的这样一个能力 啊，所以基于以上的这样一个重大的战略意义啊，我们认为就是呃国产半导体啊，将会迎来这样一个全方位发展的这样个机遇，像 fab， 像这个先进封装，像设备材料，像 eda， 包括向下游的国产双联都会迎来这个重大的发展机遇。 那么我们也是基于此啊，给各位领导梳理一下这个呃以下各个板块的发展机遇。那我这里可能首先汇报一下 啊， fab 和国产算力相关的这样一个情况，然后后面会有我的同事啊，网页汇报一下这个先进风装，包括一些 edi， 然后再由王海汇报一下这个设备材料这样一些情况。然后呃，首先我们先来看一下这个， 呃，就是对于这个 fab 获认可以及国产算力这两个环节啊，那对于 fab 刚才也也重点解释这个他的这样一个呃这样一个含义，那么 fab 的 话，他其实是对于 fab 端是重新定义了我们国产 fab 和海外 fab 的 这样一个竞争的这样一个赛道啊，将这个追赶问题转化为了另辟蹊径的这样一个这样一个方向， 就是在呃传统的摩尔定律或者摩尔定律，基于晶体管三极强度的这个定轴维度下，中国半导体产业的处境。是啊，长期的单维的落后啊，包括像，比如说我们以现在为例啊，就台积电啊，目前量产的是两纳米， 那么华为可获得的啊，或者说目前可使用的芯片啊，约为 国内的啊，这个七纳米工艺。这里面其实这个比如说差的代际上来讲，七到五、五到三，三到二啊，就完整的两个代际以上。 那么呃，包括像现在的这个金源代工的竞争格局中，台一链在先进制程的我们讲就是七纳米级以下，就是现在因为其实十四好多就已经把不把它定定义为这个非常纯粹的先进制程，我们参考这个七纳米级以下的领域，处于绝对垄断的这样个地位， 在二五年的一个市场份额当中基本上占到了百分之六十二啊，包括像你看到人家那个五纳米、三纳米的两粒，基本上都超过了百分之八，呃，五纳米已经超过百分之九十啊，三纳米 一百八十，包括，呃此前那个台一店在发布会当中明确提到就是这个两纳米 n 二已经于去年的 q 四，就二五年的 q 四进入了这个正式的量产，采用这个 gia 的 这个价格 啊，包括到今年年底的话啊，预计的话大概会有将近十四万片的这样一个产能啊，就是整体，然后报价之前英特尔啊，就是也在议会上也明确提到就十八 a 就 等效于一点八纳米的这个，呃，这个 工艺也是计划于今年啊，也是计划于这二五年年底量产。所以对于国内的代工厂，比如说我们去向中心向华东，包括可能后面即将布局先进制程机缘厂的 啊，这个大家都知道的这个像，比如说像金河燕中微啊，就是特地率一定会带来这个重大的发展机遇 啊，就包括像中兴目前已经是量产了最先进的节点啊，基本上是 n 加 n 加三这种啊，然后基于第一位这种曝光实现的，那么通过逻辑折叠的这种 啊，这个这种，这个技术可以在制程上帮助客户实现更下一代的，或者说更接近竞对的先进制程的这样一个性能啊。包括像信就是会率先在 今年的，也不是算设计就是更更进一步的，就是比如说在性能，性能上会有明显提升的，在今年秋季即将面试的这个麒麟二零二六就预计会搭载这个 mate 九零的手机上， 然后包括何总其实也明确提到了这个，这将是性能大增的一个啊，换代的版本是折叠技术的一个呃，算是 大规模的，首次的这样成功的实施。然后麒麟的二零二六就是基于这个自由逻辑设计理念，由单层扩展到双层，然后实现晶体管密度这样一个指标的大幅提升 啊，比如说单带从这个一五五五提升至二三八的百万晶体管每平方毫米啊，等效其实是超越了传统几何几何缩放要三年才能实现这样一个迭代的速度。 但他也提出了一个啊，非常呃，我觉得非常这个呃令人振奋的一个目标啊，就是到二零三一年，基于该定律，高单芯片的晶体管密度达到等效一点四纳米这样一个制成。那么根据公开信息我们能看到台积电其实就是 a 十四，就我们指一点四纳米工艺啊， 大概也是要等，等到呃，二七年年底启动风险量产，然后再通过小批量生产啊，验证稳定性啊、良率等问题，再到大规模生产，基本上也要等到 二八年，二二八年甚至说接近到二九年啊，就是这样一个维度，所以从从这个时间差角上来讲，能看到我们和海外的这个差距在明显缩小，所以对于国产的代工厂来讲，将会受到这个超定率的这样一个呃， 带来的战略价值的这样一个变化，然后及加速缩短和海外在先人上的一个差距，带来重大的发展机遇。我标的其实刚有提到像中兴啊，像华鸿，包括像彦东，包括像金河这样，后面可能也要布局的啊，但这是这个啊， fab 的 这样一个环节。那么其次是这个国产算力 在在 ai 系统上当中啊，硬件效率的提升，其实有时候比模型本身的创营更能决定这这样一个使用的边界。这一逻辑其实同样适用于芯片设计啊，就是当制成路径受阻时， 设计效率的提升可以弥补工艺代替的这样一个部分上的一个差距啊。超频率其实也是在这个轮下是成立的 啊。就是呃，就就刚有提到，就是抛定率他是一套，其实是一道贯穿芯片啊，贯穿器件到电路到芯片到系统，这里面有有强调系统这个全站 携种优化这样的体系，这套体系刚才有提到用在手机上，那么也体现在算力卡算 以及群算力网站的 ai 技术设施上啊，就是比如说除了这个麒麟二零二六以外，那么可能还会面试的，就包括像九五零 d t， 就 因为当前很多的这个啊，算力方面的这个这个这个需求还是能明显看到的，包括 那个之前我们跟那个华为这边这个有聊过，就是能明显感受到，就现在啊，全年九五零 pr 的 这个生产目标，或者说这个今年全年的升值出货 啊，仍然是存在着二三十万的缺口的。那这二三十万的缺口更反映的一个本身的问题就是供给端的间隔受限。 那么在刚才有提到这个算算力在就是这个抛抛定力在这个 five 端的这样一个变化，随着供给端的这个，呃，这个供给端限制的这个上限的这个解除，那么国产算力将会迎来这个受益于这个国产 ai 浪潮下的这样一个啊， 这一个国产片的这个大机会。那包括像这 a s m 片的话，就是像这个安慕希啊、海光，包括生能链啊等等等，包括一些二线的，像木兮啊，这个天硕这样的，都会说于这个供给端产路的限制。但这里面其实，呃也有就是武冈提提到这个 设计效率的提升啊这一块，就是比如说像国内在 ag 这个赛道上啊，就是可以弥补这个通过这个像鑫源这种公司的能力啊，来弥补你这个部分设计公司在前端设计效率不足的这个问题 啊，然后来进步的缩短工艺代差啊，就比如说像鑫源股份这样的公司。所以对于国产商来讲，我觉得这里面核心的一个是啊设计效率提升的这个重要性。 然后其次是这个供给端的这个潜能的问题解除之后，可以进一步解决这个现在的这个供给的一个受限的问题， 那么核心的标的就是 asac， 就是 星源。然后其次就是啊 asm 电端，就是刚才有讲到的像韩五 g 海光包括什么链，包括像这个二线的，听说呀，然后慕希表的等等这样的公司。 对，以上就是呃我们对于这个，呃超定律，对于这个 fab 和国产算力端这样的影响的这样一个具体的这样一个解读。 那么下面就有请我的这个同事啊王烨，然后分享一下关于这个先进工装啊，包括可能也也会讲到一些 eti 这个板块的这样一个发展机遇。哎，叶总在吗？ 啊，好的呃，各位投资者早上好。呃，我这边主要给大家汇报一下，呃，华为掏定律这里面讲到的一些先进封装相关的啊设计理念和方法论。那么华为的这个逻辑 folding 呢？它其实摒弃了平面化的设计理念， 呃，关键路径上面的晶体管是被分布在两个或者更多的垂直堆叠的这个层面当中，那这些层面的话呢，主要就是通过超细间距的混合连接的方式去互连接， 那么为了达到最好的性能呢，需要把这种混合间隔的间距和顶层金属间的这个比例保持在比较低的一个水平。 呃，通常来说的话呢，这个比例是越低越好的，那以目前顶层这个金属间的间距七百二十纳米的情况来看呢，混合间的间距呢，应该要小于两微米，那理想情况下这个最好接近于一， 呃，这样的话呢，在这个间和界面的这个处理成本呢就可以降到最低，那如果要实现这样的间距要求的话呢，同时还要保证这个所需要的建筑水平， 呃需要这个 t s v 技术的各项指标都达到一个非常好的水平，比如说这个呃开口尺寸小于一点五微米啊，间距小于六微米啊等等。 那么此外还要保证整体的一个良品率。呃华为的这个 logic folding 呢，通过智能领域设计，良品率可以达到百分之百左右。 那这一切呢，都需要供应商和这个合作伙伴多年的努力，共同努力才能实现。那么也就意味着呃华为在这个方面呢，其实对于这种呃上游的合作生态是持一个开放态度的。 那么在接下来十年十年里面，呃华为的这个逻辑折叠技术预计将从局部的关键路径折叠发展成这种大规模多层的折叠结构，然后每个封装当中呢，可能会包含三层、四层甚至是更多层的电路结构。 呃这个技术呢，得益于低温混合电和技术的应用，这种技术呢，可以降低各层电路之间的温度的需求，那同时呢，通过 t s b 的 连接方式，从顶层金属调整到呃底层，可以释放出超过百分之三十的这种高层的布线资源。 呃三 d 折叠技术呢，通过将一些这种啊边缘限制的组件转转移到表面上面来解决这种呃面积受限的问题。 那么它的这个电源供电系统呢，主要是通过背侧的这种啊背面供电的方式和集成电压调节剂来实现。呃呃处理器的话呢，也是 啊，通过这种混合封装的技术与逻辑电路去做一个互联。那像这种光学的传输接口的话呢，主要也是通过靠近芯片的一个叫啊 high one 的 这个接口来实现， 呃都是从边缘位置转移到了这种垂直的表面上面，那这样一来的话呢，这些组建的扩展能力就从原来的这种呃 n n 的 级别呈现出一种 n 的 平方的级别的增长趋势，从而与计算的这种二次方的匹配速度呢，呃发展速度相匹配。 呃这个时候的话呢，芯片封装呢，它就不再不再是由处理器和这个电路啊构成的一个外围结构，而是一个垂直集成的整体的结构，那么在这种结构下面，存储布线电源和逻辑电电路都能够实现同步的扩展。 那对于整个技术的应用的话呢，预期是到三零年左右，呃，升腾的九九零可能会首次将这个逻辑折叠的技术应用到人工智能的加速 卡当中，那到那个时候开始的话呢，像这个三 d 的 这些技术将成为推动啊整体发展的一个主要的手段，并且认为这个趋势呢会持续到二零三五年。 那总的来看的话呢，其实华为的这个套定律提出来的封装方案啊，可以简单概括为三 d 对 叠封装，那么三 d 对 叠封装其实最核心的环节就是包括了混合键合以及 t s v 混合键合方面，最核心的就是混合键合设备以及 c m p。 设备的材料。呃， t s p 上方面的话呢，主要就是呃它的核心环节呢，包括了刻石设备，还有像电镀液材料这样一些环节。 那么相关的标的呢，我们是建议关注圣和金威长电科技 s m p t 化学青稞。然后材料方面的话呢，包括电镀液的 ic 股份等等， 那么另外就是多层的三 d 对 叠其实会带来比较严重的散热的问题，因此如何去设计它整体的散热方案也是会哎，也会是一个非常重要的议题。那这个方向的话呢，也建议各位投资者关注， 关于先先进棚洞部分，我就先汇报这些，下面把时间交给我同事王海。 哎哎，好呀，哎，各位同志，大家早上好哦，我是那个电子组王海。那么前面的话我两位同事也汇报了， 就是华为涛定律的一个直接的一个价值增量的环环节啊，包括了像呃 faf 以及千里红装，然后以及那个直接属于那个涛定律的啊，包括包括接下来像呃国产三菱芯片这些，然后接下来的话我呃汇报下这次论文啊，就是核电波汇报那个论文的一个比较核心的一个议题， 呃就是在没有 ev， 呃就是相当于我们中国大陆在没有 ev 光刻机的一个前提下，我们是如何去实现呃这个这个套定率的。其实他 呃像和田波在论文的一个，呃，他其实反馈的一个比较直接啊，就是说过去大家都盯着像光刻机，然后盯着啊，台积电啊，三纳米两纳米的一个节点，那么他和田波想表达的就是这个时代啊，三纳米两两米的一个节点，那么他和田波想表达的一个竞争会落到啊，先进封装啊，包括存储的一个， 呃贷款的一个互联，以及整体的一个系统设计上啊，这个也是恰恰是国产的一个设备跟材料，目前在啊中国大陆在现有的一些 呃供给情况下啊，具有相对优势的一些地方，那华为的一个技术路线的话，也是呃正在为整个半导体的一个产业链啊，验证了一条新的路线。那我们是把这个整个的一个投资机构，我汇报这个投资机会分为三个部分，就是一个是设备，另外的话就是材料还有 eda 跟 ip 啊， 然后就是那个从那个，呃生理环节啊，这个是最直接的。那么抛定率的一个核心的一个技术路径就是三 d 的 一个对叠，然后再加上一个混合键，然后混合键合这道工艺的话啊，基本上有几道， 呃非常核心的一个工序啊，每道工序的话都有它自己的一个专用设备啊，你像第一道工序的话就是 c m p 的 一个抛光，呃在呃混合键合是要求晶圆表面的一个粗糙度，它是要控制在 啊零点五纳米以下的啊，这是什么概念啊？就相当于一根头发丝是接近六万纳米，那我要控制在啊零点五纳米啊，这个是相差了接近十万多倍。那海外的话，这部分的一个供应商的话就是 呃像啊应用材料跟人员。那么在国内的话啊，主要就是花艺情科啊，他也是国内的一个唯一的一个 c m p 的 一个龙头啊，这个国产化率的话，现目前来看提升空间啊，已经啊非常高了。另外一道工啊，第二道工序的话，就是在 c m p 之后我们要进行一个清洗啊， c m p 完了之后，我们把 呃啊残留的一些啊那个物质啊去彻底清洗干净，那么任何的污染都会找和间合的一个失败， 那么呃像这款的话，国内的供应商也做的非常好的，包括像呃国内的那个北方的新锐威啊，以及南方的那个深北上海啊，都是国内的一个清洗的一个主要玩家。 然后第三第四道像等离子的活化，以及非常重要的一个混合键合啊，这两块都是合金的合金，呃在键合之前需要用等离子体的一个活化设备去处理表面晶元啊，让氧化硅的一个薄膜层啊去有进行活化，我们去降低整个键合的一个温度啊，技术上不复杂， 但它需要必须要集成在完整的一个键合系统里啊，从活化腔包括到键合腔 啊，都是需要在超近的一个真空环境传输啊，所以谁能够做完整的一个电核系统啊，谁就控制了这个啊，就是整个的一个环境， 然后就是电核管体啊。那么华为是要求呃混合电核的一个间距是小小于两到二两微米的套合金，套合金的话是小于零点五微米。那么海外这块的一个供应商主要是两个联盟啊，一个就是那个 base 加 amt 的 一个联，那么另外的一个联盟就是那个 fmpt 加上 evg 的 联联盟。那国内的话，其实这款啊国产化率非常非常低，但是我们已经看到了有很有量产的一个初步迹象的，包括像啊，尤其是拓金科威啊科技这家公司从国产化率的一个情况是，呃绝对是低个位数的一个水平， 所以从啊这块去看，我们未来包括像华为掏定率所要求的一些混合电核啊，尤其是今年下跌 九十一月份啊，那个用那个量产的一个麒麟麒麟芯片，包括像啊两层后续的一个技术节点都会用到混合建核的一个相关技术。那么还有一点是非常重要的，就是混合建核这一块，呃，在从全球维度上去看啊，就是我们我们认为在全球维度上去看的话啊，从 对比两个维度啊，就是全球市场和中国大陆的一个市场，呃，从量产规模上去看，未来中国大陆的一个市场，呃，肯定是要在全球的一个市场规模当中啊，占据非常非常大的一个份额，因为我们在，我们是率先在呃两就是存储领域 啊，率先应用了这个混合建技术啊，同时我们也是率先在那个，呃先进农庄，就是逻辑对的这块应用了那个混合建和技术，这个是海外的一个，呃，他们所目前所不具备或者说所不量产的一个部分啊。所以我们去看未来三到五年中国大陆可能是率先起量的一块市场。 然后就是第五道就是那个检测量测啊，这块就是主要就是提升我们最后的一个啊，中产品，就是说我们的麒麟芯片，或者说未来的一个算力芯片，它的一个量率的一个呀，一款设备，呃，讨论当中的话就和听说它是 他们在那个开放的一个挑战环节，那个那个章节里面点明了这个议题啊，就是说多一层啊，多层的一个对叠之后啊，他的一个内部缺陷是非常非常难探测的啊，这块的话是，呃非常需要就是两检测设备公司去突破，或者说跟华为一起去 共同去公公关，或者说一起去布局这个方向的啊，这个国产化率的话也是非常非常非常低啊，也是目前来看就是呃呃国产化率最迫切啊，或者说大急需，大家去啊，一起加入，或者说一起去布局的一个方向， 然后就是可能我们再往后的话，就是可能要到那个就是材料跟 e d a 这块啊，就是材料的话就是一个啊，那么我刚刚讲的就是设备的话就是一次性的一个采购啊，材料的话就是一个持续的消耗，这是材材料投资的一个材料投资逻辑的一个本质的一个优势。 那么就是混合件活呢，它每生生产一批金元，它都需要消耗的啊，一定量的一个抛光液，然后那个 c m p 的 一个抛光垫，然后那个清洗液啊，以及活化气体。 那随着三 d 的 一个堆叠，他成为一个主流工艺之后，那么这些材料啊，从可选的一个耗材就变成了一个量产的一个必需品。那么我们也是重点关注啊，四大品类 啊，第一大品类呢，就是抄袭的一个同互联的一个材料，那像混合的一个啊，件合同啊，同合同的一个直接件，直接的一个原件盒，对铜的一个纯度以及氧化控制的要求都是非常高的， 呃，是真正的一个隐形的一个避雷。那么关注的一项啊，一些材料的话就相当于是呃呃 桶的电镀液，以及那个呃电镀铜的那个配套设计啊。然后就是刚讲的跟 c m p 抛光环节适配的一些材料，包括 c m p 的 一个抛光液以及 c m p 的 抛光垫啊，这里区也国内厂商也有，也有所布局，而且是 呃国产化率是非常高的一个环节，包括鼎龙跟安吉这两家公司也是直接受于混合建合的一个东西放量，然后就是氧化，氧化硅的一个鉴定材料，包括了 cad 的 一个层级的一个前，具体这个纯度要求也是非常高的。国内目前场上也包括像雅克科技、纳纳光电也都是在布局这块的一些材料 啊。再然后的话就是呃，就是 hbm 的 一些自研材料啊，这就是华为自研的一些提议，对应了一些国内的一些配套材料的一些供应链，供应链的一些机会 啊。再往下的话就是我们啊，首先讲的一个最后的一个方向就是 e、 d、 a 以及 ip 方向，这些的话就是可能就是关注一下，就是我们啊，论文当中所提到的就是说 我们对于三 d 过去的话，我们就在二 d 的 一些，就是芯片的一些设计，那么未来的话我们需要往三 d 堆叠方向去做一个啊，设计的在于这个 e、 d、 a 跟 ip 方向的话，处于其实我们国产化的包括全球维度上去看 啊，这块的一个进展都是相对缓慢的啊，这个这块是也就说这块的话，主要就是需要华为以及相关的一些产业公链公司共同在啊，我们基础非常薄的一些基础上一起去共同研发。 国内在 eda 一 家 ip 方向，我们主要去看一些龙头公司啊，包括像呃后来主天那么广利威啊，以及盖伦，盖伦电子啊，以及我们刚同事讲的一个鑫源威啊，鑫源股份啊，鑫源股份这家公司，那么以上的话就是我。

对于掏定律，我就问两个问题，逻辑堆叠技术下的局部热密度高和高热造成的芯片寿命大幅缩短如何解决的？普通人听到折叠第一时间想到的是虫洞折叠空间达到两点间的最短路径。 逻辑折叠试图在设计上将平面化的通信改为三 d 立体结构，两个芯片不再进行平面抵达，直接在三维空间到达目标位置。 听起来是很快，但是三 d 堆叠技术提出了几十年了，为什么大多数还是采用二点五 d 技术？如果你用过电器，你会注意到一个现象，所有电器使用一段时间后都会变烫， 也就是产生热量。学过基础物理的就知道的一个概念，电子流过电阻产生热量，而芯片是极小电压与电流设计的弱氮技术， 但本质仍是电子在具有电阻性质的介制中流动，因此同样会产生热量。而你听到的芯片频率就决定了芯片内电子的逻辑的计算速度， 频率越高，代表单位时间通过的电子数量越多。你想到了什么？没错，热量二点五 d 封装的技术本质上每个芯片仍然直接暴露于外部，具有更大的散热面积。 但多层折叠最大的问题，每一层的散热空间都被压缩，且上下方仍然有高热量热源，阻碍每层芯片的散热效率。也就是你自己本身很热，头上还放个炉子在产生热量，没被热晕已经是烧高香了。 芯片亦如是。何庭波提出的逻辑堆叠，理论上是通过设计在三对堆叠中找到每层芯片通信的最优路径来加快通信效率，以空间换时间的方法来达到时间最优解，但空间折叠最严重的问题在何庭波的理论中并没有具体表述， 也就是只从理论上考虑了时间最优解，放弃解决局部高热量密度问题的工程。实际也就是因为此高温造成的第一个问题就是芯片使用寿命大幅度缩减， 因为你所熟知的高温造成的问题在芯片内同样存在。这里想想看高温会有哪些问题？如果再加上冷热交替呢？因为无法散热，芯片在到达高温状态后要么强制运行直到烧毁，要么降低性能换取降温，而这也是很多手机发热就会变卡的原因。降频、 三 d 堆叠、 chiplets、 心力拆分、持续优化、缩短走线延迟等等技术是高端芯片设计师的必备能力，而不是可选能力。核的理论本质上仍是设计层面的优化，无法突破智重优势的物理极限。 宣称的等效一点四纳米制成。从工程角度看，这个说法混淆了系统提升和工艺制成进步的概念。 先进制成的核心优势是晶体管缩小带来的物理级改进，包括更高的密度、更低的电压、更小的电容以及更短的互联等等。物理层面的特性在实际制造过程中具有更成熟的落地性。掏定律是一个理想状态下的设计思路，短时间感觉仅作为理论路线， 因为解决多层堆叠的散热问题的难度不亚于华为自己生产出两纳米芯片。睡觉，晚安。

涛的东西我不是特别懂啊，但是我给你们解释一下，因为大家都解释很多遍了，我看所有人讲的都大差不差啊，但是呢，只有一个人我觉得讲的还是有一点道理的啊，大家讲的逻辑都对，但是你没讲明白，谁讲的？奥卡姆剃刀讲的，我觉得是有道理的，他讲什么呢？他讲说咱们假设啊，假设是一个二百层的电梯啊，你从一层到二百层需要二百秒，但是呢这个电子呢，就是他 回到一层是不需要时间的，就是上去一个，然后下面又生成一个，又上去一个是秒回秒回到一层了，所以说呢，他一个电子上到两百层需要两百秒，两个电子就是四百秒，三个电子就是六百秒，四个就是八百秒，五个就是一千秒，这正常情况。 那现在呢，华子做这个事情呢，是把这个电梯呢分成了四节啊。假设分成四节，因为他不是多加了四部电梯，因为如果你多加四部电梯的话，等于是增加了更多的精气管，你现在是摆不下了。然后他就把电传输的这个东西呢分成四节， 就是你先从一层跑五十米，二层再跑一百米，三层再跑一百到一百五，四层一百五到两百，你第一个电子跑到第二层的时候， 然后这个时候呢，第二个电子就进到了第一层，然后呢第一个电子进到了五十到一百这个电梯里，等第一个电子进到第三层的时候，那第二个电子进到第二层，第三个就进到第一层，这样的话你就会分四波上电梯，因为它这个电子回去的时候是没有延迟的，所以说呢，你分成四波上，那你本来需要 四个电子，需要八百秒，你按照这种方法上的话，就大概需要三百五十秒，就缩短了一半上电梯的时间。那你缩短了一半上电梯的时间，是不是就可以在单位时间内多运送一倍的电子上去？ 大家能理解吗？以前我用八百秒可以运四个电子上去，他们以前的解决方案是我再加一个电梯同时上去俩，再加一个电梯同时上去仨。但现在呢，我们不加电梯，我们加这个速度，加 速度之后呢，就导致说同样是八百秒，我就可以上去八个到九个电子，这样我的吞吐就翻倍了。就那么简单一个道理，就是解决问题的方向不同嘛，就以前我们靠力大飞砖，现在靠精细运营，就从里边扣吧。这个事呢，也很简单，也很符合华为做事的逻辑。

华为发布的掏定律到底是个啥？打鸡血的人太多了啊，这事其实还是得理性看待啊，不要过度神话。还有很多人搞不明白，掏定律和先进封装到底是个啥区别啊？都跑到我前两天发的先进封装那个视频底下评论这个事情，今天给大家来分析分析这两者的区别，以及掏定律到底是个啥。 先说说掏是什么？掏是希腊字母，在电路里面叫时间长数啊，他描述的是信号从一个地方传到另外一个地方，花了多少时间。 打个比方啊，把电流想象成水流，那么芯片呢，就是一座城市的水网。摩尔定律做的事情呢，就是不断的把水管做细，把水泵做密啊，在更小的空间里面塞更多东西。 而掏定律做的事情，就重新设计整个城市的供水系统，让水不再走远路啊，不用等红绿灯，不用在管道里面排队。掏越小，水从水源到用户的时间就越短，整座城市的运转效率就越高。 芯片同理，掏越小，信号传输就越快，芯片的实际性能就越强。那怎么才能让掏变小呢？行业里面其实已经有了三层的思路，但各有不同。 第一层就是先进封装，或者叫三 d 堆叠啊，这个说白了，就把原来分散在城市各处的泵站啊，水库、进水厂，直接盖到一栋楼里面，水不用再跑半个城了，楼上楼下就能搞定 啊。台积电的 cos 啊，英伟达用的 hbm 的 封装都是这个思路，让内存和计算单元贴在一起啊，物理距离短了，它自然也就降了。但注意啊，这只是缩短了距离，水还是要流动的啊，只是少留了一段路而已。 第二层就是海力士主导的方向，叫 hbm， 把内存的芯片像千层蛋糕一样垂直的叠起来，这就等于把单一的水库啊，修成了摩天修水塔， 容量巨大，水压极高，出水极快。那么海力士呢，最新还推出了一个新的方向，叫 i h b m， 就是 把存储的底座用逻辑芯片的工艺来做， 相当于在水库的底部啊，直接建了一个小型的水处理厂，水不用送出去，就做一个初步的处理。这条路很猛，但它本质上还是让必须流的水啊，流的更快而已。第三层才是华为套定率真想做的事情。现在的芯片里面啊，最大的浪费呢，不是计算慢，而是数据的搬运， ai 大 模型跑一次推理超过百分之八十的能耗，花在把数据从内存搬到计算单元啊。再然后呢，再从计算单元搬回到内存， 就像一座城市，大部分的能源不是花在用水上面，而是花在运水的路上。华为的逻辑折叠技术就直接在芯片的内部盖摩天大楼啊，这次说的逻辑折叠，就是把关联度高的电路上下把它堆叠起来啊，原本相距一毫米的晶体管， 那么叠起来之后呢，距离就足够近了。这不是先进封装啊，先进封装是把不同的芯片拼在一起，记住啊，是不同的芯片拼在一起啊，逻辑折叠是把同一个芯片内部的计算逻辑分层重构啊。华为还做了四件事情，让这个体系闭环能够运转起来啊。第一个就局部数据滞留， 这就像每个小区有自己的小水池啊，常用户呢，就近取水，不用每次都从总的水库去调度。第二个呢，就减少全区的同步啊，不让全城统一调水，改成了分区自治啊，一个小区堵了不影响到别处。第三个叫重构计算图， 重新规划水流路径啊，哪条路最短走哪条，提前预判需求啊，提前调水。第四个就动态任务调度啊，根据实时需求决定谁来供水啊，什么时候供，先供给谁。 这四件事情加在一起啊，不是修管道，不是修水库啊，是重新设计了整座城市的供水逻辑。说到这个，提醒一下大家啊，理性看待，不要过度。神话涛定律并没有发明什么新的物理方程，他既不是相融啊，信息理论那样的数字革命啊，也不是摩尔定律那样的产业级的预测工具， 它更像是把行业里面已经分散存在的优化方向，比如说先进封装呀，存算一体呀，异步计算呀，算子融合啊，统一到一个框架底下，用降低时间长数这个核心指标来统领大局。 本质上它是一套统一的认知框架啊，不是颠覆性的科学发现。华为自己也承认啊，这条路至少还得走个几天时间，目前只是起步阶段。外媒也有质疑说啊，堆叠设计确实提升了密度，但是真正的一点四纳米需要解决的良率问题，功率问题，散热问题，华为并没有全部解决。 这个质疑是合理的，也是健康的。那问题来了，这些是国际大厂不也在做吗？啊？为什么是华为提出来？没错，因为它的 nv 令可在降低 gpu 之间的通信的套 啊， google 和 mate 在 大规模的集群调度上面走在最前面啊。台积电和三星在先进封装和制程上面领先全球，英特尔在单芯片的架构上积累深厚， 但他们有个共同的特点，就是他们自己只擅长于自己内层。英伟达不管操作系统怎么写啊，台积电不管 ai 框架怎么调度，海力士更不管 ai 框架怎么调度了，对吧？这是全方位分工的正常状态啊！华为的独到之处就是他是被逼出来的，因为用不上台积电的三纳米 啊，华为如果只做单点优化，根本追不上来。所以华为必须把芯片设计、编程、 ai 框架、操作系统、高速互联、先进封装啊，这些自己都捏到自己的身边，每一层都往死里掏，才能用成熟制程去追平先进制程的性能。 放眼全球，谁能把这所有的系统啊都全部打通呢啊，除了华为，我感觉几乎没有第二家。这就是华为提出套定律最核心底气， 他的全站能力，让他可以站在系统大局的高度啊，看见单点公司看不见的大局优化空间啊！检验这一套答案的唯一标准，就是今年秋天那个搭载逻辑折叠技术的新麒麟芯片啊，到时候是骡子是马跑起来才知道。

如果你是今晚才开始学习先进分装，不用学了，已经来不及了，因为今天的考试早在四个月前甚至半年前我们就已经给你开卷了。所以当大家今天晚上在研究掏的时候，有可能主力已经在研究怎么逃了，这早就拿好先手的资金， 随时能给你砸成套。别忘了你们这个周末是怎么过来的。先学习了 mlcc 全球涨价，又学习了玻璃基板光互联技术，还学习了碳化硅行业反转。结果今天呢？因为现在的短视频，这是搞流量的地方，并不是真的来传播知识或者是教你投资的地方。搞流量要怎么搞？ 三大要素，断章取义，搞对立。所以你看到的新闻和视频，有的只是给你讲了上半句最吸引眼球的地方，但是却没有人告诉你下半句事实的真相，或者有可能这些作者也并不掌握全貌，也只是在给你传播情绪而已，并不是真正的在解读新闻。 比如说，没人告诉你我们中国大陆和日企以及中国台企的 m、 l、 c c 不是 同一个东西，只有日企、台企这些高端的料号才是供不应求、持续涨价收益 ai。 也没人告诉你玻璃基板是二九年才量产应用， 而我们国内的主流厂商走在最前沿的也才刚刚完成了送样，还要经过无数轮的改进。 也没人告诉你碳化硅行业到底是从哪个应用领域率先实现反转，这个反转对行业的整体供需过剩的格局有什么样的积极影响， 以及国内的厂商是否集中应用在这个反转的领域里。所以，如果你只看着标题，跟着情绪去在周末发酵之后盲目的追高，那么这种吃饭行情毫无疑问您就是饭。所以当今天华为的掏技术全网刷屏的时候， 很多自媒体又吹成了拳打台机电，脚踢阿斯曼，那么我觉得我该出现了事实的来给大家泼一盆冷水，因为我们对先进制程、 先进封装、厚道测试都是在全网无人问津时去做了底部前瞻的研究，所以我现在在人声鼎沸的时候，有资格可以不被说成踏空来给大家指出一些事实真相。华为的掏定律核心是用系统性的工程思维来解决性能提升的问题，而不依赖 三一的先进制成叠带，这里面覆盖了从器械到电路到芯片到模组到电路板到机架到超节点到数据中心的全层级。 那么海外的芯片是怎么发展的？是通过持续叠带先进制成，从七纳米到四纳米，再到三纳米，再到现在的一点几纳米，提升单颗芯片的晶体管密度，配合先进封装来实现算力宽带的提升，进而支撑大模型叠带，形成先进制成、先进封装大模型的正向循环。但是国内呢？ 没有办法完整的复制这条路线，因为我们现在缺乏 e u v 光刻机，无法通过持续微缩先进制成来追赶海外企业， 所以就需要通过多路径来并行突破算力和性能瓶颈。那么具体是怎么做的？走小芯片加先进分装的路径，把大芯片拆分成小芯片进行拼接，牺牲部分的性能来换取良率的提升，成本的下降。就好比这张十二寸的金元上面已经有了这么多的芯片，但是芯片还很大， 芯片做的越大，对工艺的要求越高，但量率却越低，那么怎么办？我们把它做成这样更小的芯片， 然后通过先进封装的技术来实现大芯片的等效性能。那么当海外的制程已经发展到一到二纳米的级别时， 其实已经接近了原子尺寸的物理瓶颈，而且三纳米、二纳米的制成下，单个晶体管的成本不降反升，二纳米制成芯片的流片费用已经高达大几亿到十几亿美金的级别，远高于十四纳米时期的几千万美金， 行业普遍面临了摩尔定律失效的风险，那么这时候华为考虑到目前我们缺乏低 uv 的 瓶颈短板和自身的发展需求，那么就跳出了传统的摩尔定律路径来探索芯片升级的新方向。我们国内目前能用低 uv 的 光刻机配合多重曝光的技术 实现等效五纳米，但是目前已经达到了一个相对的技术极限，没有办法像苹果一样去推进到一点八纳米的工艺。而且目前我们双方的晶体管密度的差距已经达到了一到两倍，也就是要做到相同的性能，我们要做到人家两到三倍的面积才 能实现。但是现在手机芯片面积的上限大概是一百三十平方毫米，华为二零二五年发布的七零九零三零已经达到了这个上限，没有办法进一步的通过做大面积来提升晶体管的数量，那么如果不进行技术升级，将会导致后续的产品性能停滞，所以华为选择了用三 d i c 堆叠的技术 来形成技术的突破。我们不再追求平面制成的微缩和面积扩大，而是通过纵向的堆叠来带来晶体管的密度提升，相当于在固定面积的住宅上多盖几层楼。 将原本长距离的水平信号传输改为短距离的垂直传输，大幅缩短了信号的路径延迟，从而提升了芯片的整体性能。当然其中需要诸多的核心技术做支撑，比如其中需要的高精度堆叠和键合能力，对芯片的平整度、堆叠精度、键合工艺都有较高的要求。 今年华为就会推出搭载三 d i c 技术的九零四零芯片，相较于九零三零芯片同比提升了百分之五十的晶体管密度，带来了综合能效提升百分之四十一，主频涨幅百分之十三，所以这是对芯片性能非常大幅的提升， 也为后面华为相关产品的销量超预期埋下伏笔。那么这一次技术迭代带来的密度提升幅度，按照传统的摩尔定律路径是需要三年的几何微缩和一次完整的制成工艺换代才能够实现的。而且在这篇涛定律的论文里面也讲到了，从二九年开始， 升腾系列的算力芯片也将全面应用该技术方案，目前还是优先用在手机这种小芯片上面，难度更低一些。那么涛定律为什么 在今天发布之后，整个半导体板块迎来了高潮？因为打破了行业对先进制程的单一路径依赖，为国内的半导体产业提供了性能追赶的新路径。原本海外先进制程芯片制造的 七年以上的差距有望被缩短到二到三年，所以对国内的半导体产业有重大的积极影响。当然这个影响更多是中长期的， 大家不要一看到要三一年晶体管密度达到一点四纳米制成的同等水平，就去各处吹，就去做捧杀。你要想到五年后这些竞争对手们能做到什么样的水平，那么根据公开的资料显示，台积电那时候有可能已经能做到零点八纳米以下， 毕竟人家不会站在原地等我们，而且人家在前道的先进制程这一块有更好的 e u v 来支持。而且大家也不要被那些标题党所误导，觉得我们通过先进分装就完全不需要先进制程，就好比于你把两个只能考五十分的差生安排成同桌一块待上三年，他也考不出一百分来。 虽然接下来五年我们通过掏定律能够实现晶体管密度的持续提升，但背后除了三 d 堆叠这样的先进分装技术之外，仍然需要我们光刻机等先进制成技术的持续突破来 来作为支撑。我们起码得通过手上的设备能做出最好的五纳米制成，再通过三 d 堆叠去实现等效的三纳米甚至二纳米。先进制成的卡脖子短板仍然是重中之重。说什么不需要光刻机的是毫无常识。那么讲到大家最关心的掏定律到底对应什么方向，其实仍然是咱们视频里面老生常谈 好早就给出的答案。金源制造环节，在掏定律的技术路线下，成熟制成叠加架构优化的方案，生产出更高性能的芯片，可以充分发挥出国内金源厂的产的优势，承接国产大芯片的代工需求。 先进分装环节，三 d 分 装键合能力仍然是实现芯片堆叠的核心基础，是掏定律落地的关键支撑。那么主要立好的是两个方向，一是有先进分装产物的正在升级产物的分测场，另一方面就是设备公司 相关的剑合设备、减薄设备、电镀设备受应于掏定律技术的应用，带来需求增长。而且由于掏定律不追求极致的限宽，但对多层级优化提出了更高的要求，你要做成更小的芯片来进行拼接，那么原本就需要多重曝光，这回需要做更多的小芯片，那么这就带动了刻蚀薄膜层积抛光显影量检测设备的 需求持续增长，那么上游的零部件和配套的材料耗材这都是一条龙的。那么最近我们没有发新视频的原因是什么？因为就是想让大家认真的去回顾老视频，我们前瞻挖掘的方向正在持续的加强兑现，答案早都给你写好了， 视频就放在那两个账号，多条视频从去年开始一直讲到现在，我们每条视频制作的成本至少要花七八个小时的时间，我们的视频不是张口就来的，更不是对着新闻念一遍就完事了，而是要确定选题， 要调研交流，要寻找有基本面的预期差，还要结合我们机构对市场的理解和经验，制作大量的 ppt 进行图文解说。所以每条视频都是 七八个小时，整个团队的熬夜输出，甚至是通宵工作，这种高强度的劳动是扛不住每天输出的，而且更何况我们现在是用爱发电，是让大家免费白嫖的。看完我们这么多期对先进智城破产的机会解读，你就会明白， 原来不是先进智城扩展一倍就是简单的设备需求增加一倍，材料增加一倍，大错特错，因为每多一次的曝光，就会带来更多倍数级别的薄膜层基课时工艺，那么所带来的设备价值量的提升和耗材用量的提升，这都是具备通胀逻辑的。 那么为什么今天我们不给大家去讲新机会呢？因为这些在半年前我们就开始持续跟踪强调的方向。在今天大家看到的新发布会上， 虽然有新技术，但却是同一个逻辑。半年前无人问津的底部的时候，我们那时候天天给大家拍视频说隔三差五的跟踪强调，但是现在历史新高的时候， 在同样逻辑的基础上多出了新催化，我们只是给大家去跟踪，而不是提示新方向。因为在今天的事件出现之前，本身我们就经历了长新业绩超预期，长存上市进度更新，还有上周的国产静默式光刻机交付节奏超预期， 以及中兴关于三纳米的传闻。那么这么多连续发生的密集利好催化，把我们半年前就在持续跟踪关注的方向都达到了历史新高的时候 这个位置。出于责任心，我不能向别人为了流量去给大家再去讲什么新的机会了，毕竟从投资的角度上来讲，开了今晚这么多场机构会议，我们在凌晨给大家拍视频，从专家那里了解下来，这并不是什么新技术的突然突破，而是华为把现有的技术重新进行了整合。 这些你今天才听到的技术突破，其实是华为无数的工程师和行业内主流的公司在配合上层的统一协调，已经在推进的系统级工程，行业内早有方向，只是二级市场容易当成新闻而已。而且大家还要想到我们能用先进分装技术， 海外能不能用，而且我们现在的先进分装和堆叠技术都还是别人两年前的，所以先进分装确实是我们更好追赶或者赶上的一个环节，但这也是全球半导体行 业都正在努力的方向，并非我们独有，而且他们也不会原地等待，这一点大家需要实事求是的去看。靠定律本身是非常好的技术，是结合目前行业系统级技术的一个参数，再加上一些新的宣传是没毛病的。但是我在今天被刷屏的段子作文，甚至是一些 视频里出现的一些极端观点，盲目观点是失真的不对的，人家掏定律正常给行业一个新定义，非要被一些自媒体给他吹上天，而且是在机构已经持续跟踪调研了半年甚至一年之久的这些行业创出了新高时的位置 去大吹特吹。所以今天我出来拍视频，来给大家提示一些非理性的风险，这跟华为无关，这跟掏定律无关，更和爱国情怀无关， 而是和职业道德和投资常识相关。所以今天我们出来解读这件事，不是给大家去提示什么新机会，而是给大家讲清楚。产业趋势仍然浩浩荡荡，但是在市场预期催化持续发酵之下，要注意好节奏，不要在万众瞩目的新高位置 才想起来，去学习，去价值投资，而是要牢记我们一直在强调的机构操作口诀，第一位，多看逻辑变化， 高位多看趋势量价。那么毫无疑问，现在都是历史新高的位置，那么跟踪趋势，观察趋势，享受趋势，并且做好趋势放缓或者是将来拐头向下的准备，而不是浮盈加仓一把亏光。毕竟现在半导体已经热到什么程度， 红吸全市场的流动性，今天光芯片板块就成交了一点五万亿，接近全市场的一半了。一个板块吸纳全市场一半的流动性，这是历史上 无论哪轮牛市都没出现过的行情。更夸张的是，市场前三百只股票竟能占到全部成交额的三分之二，也就是说两市五千多只股票，前三百只就拿了百分之七十的资金走。 所以这马太效应不是一般的强烈。但是现在的行情越恐高，越错过，越抱团越赚钱。所以这样的极端抱团的行情注定是不能持续的，这种超高的拥挤度，也面临着在主线内部再轮动再分化的调整压力。 还有上周晚上七只半导体热门股集体公告减持套现一百二十七亿，创下本轮牛市历史之最。 而且大家看到减持公告之前，往往还需要一到两个月进行减持申请和交易所审批的，也就是说一两个月前的位置，有的高管和股东已经想卖公司，只是一不小心情绪发酵力好，催化之下又又又又创出新高了而已。 还有长兴已过会，接下来的六月下旬和七月初也将正式上市，到时候会不会有板块内部的抽血？更何况上周四 传出那么低级的小作文，都引发了市场的大跳水，本身也反映了市场当前阶段情绪的不稳定性和部分的脆弱性。那么后续假如出现一些和 ai 底层逻辑真实相关的真理空， 那么市场的反应可能会更大。我只是在投资上给大家泼点冷水，让大家保持这个位置，这个情绪，这个极端市场状况下的冷静和理智。但是我也想给那些嗨 那有啥的人郑重的说一句，曲线救国绝对是值得认可的。我们总是容易高估短期的变化，但又低估了长期的影响，华为联合金源代工厂、设备厂商、 e d a 设计厂商在如此高压封锁的状态下做出了突破，这绝对是对国产自主可控的一次重要贡献。而且你看到的还只是能公开介绍，那么我们正在研发和储备的，那就是为了最好的国产和再也不怕围追堵截 别的最后一块短板，而且这块短板 e u v 的 物理极限总有用尽的时候，那么一旦我们这块追赶上，再配合这十年我们的国产配合程度，那就是全方位的突破，甚至是赶超。所以不要把这么多无数科学家、技术人员、产业工人 辛勤的努力，换来我们能和美国去较量的结果嗤之以鼻，不屑一顾。那我想问问这样的键盘侠，您做出了什么样的贡献？但是回到市场上，为什么很多牛市对散户来说只是赚过而不是赚到？就是因为机构和大股 东手中的成本是越长越低的，因为他们是因为相信所以看见，而因为看见所以相信的散户，他们手中的成本是越长越高的。牛市会奖励讲故事的公司，但是会惩罚完全信故事的人， 所以接下来行情可能会越来越难，难就难在不幸，故事可能会短期踏空，全性故事又可能会长期站岗，晚性故事又可能会赶上机构出货，甚至是监管降温。所以你只能早信和半信。在低位发生逻辑变化的时候， 不要去纠结它当前的基本面够不够好，在高位股价开始加速之后，不要再迷恋那些已反应过的逻辑还存不存在。 所以在趋势拐头之后，能取出来能花掉的，那才是真正的利润。毕竟在雄市里面，我们要用公司的业绩 盈利去做安全垫，因为雄市重置。而在牛市里面，我们要用蓄势和估值去争取超额收益。因为牛市重视，所以当下既然我们是科技蓄势的 ai 主线，那我们追求的是模糊的正确，而不是精准的错误。模糊的正确是什么？ 机构思考的是牛市因何而来，做出抓住主线这个战略决定。至于剩下的结构性方向和操作选择，都是战术的层面，而战略上的正确，可以运平战术上的失误。回头看看，咱们这半年就是最好的答案。但精准的错误是什么？散户思考的因为是牛市，所以都会涨，然后去找个什么绝对的地位 过什么不忍耐百分之五十的微调就会错过当前百分之五的暴涨，散户还停留在之前别人说过的，或者是自己经历过的牛市氛围和节奏。他以为的轮动是什么？科技轮完轮周期轮完轮红利红利轮完轮医药医药轮完轮消费结果。实际上机构主导的这轮 ai 主线行情的轮动是什么？ cpu 轮完轮存储存储轮完轮 cpo cpo 轮完轮 cpu cpu 轮完轮光刻机光刻机轮完轮掏坑算力掏坑算力轮完轮先进智齿。所以就像咱们上条视频里说的，不要在不断起飞的机场里去等一艘迟迟不来到的船。 今年的国产算力就是去年的海外算力，如果你去年错过了一中天，那么相信今年早早就关注我的同学在国产算力上应该已经弥补了自己的遗憾。正好给你们讲个段子，老师在教室问学生们，你们用什么可以填满整个教室？第一个学生找来稻草只铺满了地板，老师摇了摇头。 第二个学生找来蜡烛，点燃之后屋子里充满了光，老师还是摇了头，因为影子没有被照到。第三个学生拿出满舱 ai 龙头的账户，焦虑顿时溢满了教室，甚至充满了整个学校。我希望我的粉丝都是第三种，当然最不希望他成为第四种学生， 因为第四种学生拿出满是白酒的账户，欢乐的笑声顿时充满了整个学校。记住，我们要在通胀的地方投资，要在通缩的地方消费，大家不要搞反。

一分钟讲清楚什么是掏定律。五月二十五号，掏定律概念一出来， a 股科创五零直接暴涨百分之五点八八，中芯国际涨了百分之十八点七八。过去六十年，芯片行业有个规矩叫摩尔定律，核心就是做小，从七纳米做到两纳米，晶体管越挤越密，性能就往上走。 但现在为什么不行了？原子就那么大，你不能比原子还小，三纳米、两纳米，再往下就是量子睡床，电子开始穿墙漏电，根本控制不住。而一座三纳米金源厂，两百亿美元起步，全球只剩三四家玩得起， 对中国来说还有第三堵墙， euv 被禁了，连参赛资格都没有，那么华为怎么破局的？掏定律的核心就一句话，不比谁做的小，比谁跑得快。摩尔定律是几何缩微，把晶体管做小，掏定律是时间缩微，把信号跑的时间压缩。打个比方，传统芯片是平凡 所有房间排一排，却隔壁得走长走廊。逻辑，折叠式楼房，房间叠起来，上下楼直达。从二零二零年到二零二六年六年，华为基于掏定率量产了三百八十一款芯片，覆盖手机、 ai 服务器、汽车全场景。 今年秋天，麒麟的新芯片上，晶体管密度直接跳了百分之五十三点五，能效涨百分之四十一，频率到三点一 g。 赫兹用七纳米的工艺，干出了接近三纳米的效果，二零三一年目标等效一点四纳米密度水平。 有人说这不是颠覆，是工程优化没错，但当年摩尔定律也仅仅只是一条，官场用了十年才被行业接受。关键不是你做了多想，是你在用什么标准衡量过去？标准在别人手上。今天终于轮到我们出题了。

一口气讲清楚掏定律是怎么干翻摩尔定律的？难怪老黄总是忧心冲冲，他肯定事先知道些什么。美国卡了中国芯片七年，没想到华为憋出了一个颠覆全球半导体规则的大招。中国企业第一次在全球芯片领域立下一条新定律，六十年没人敢动的游戏规则， 华为说不玩了。更离谱的是，这个定律一出来，美国几十年砸下去的整套制裁体系，可能一夜之间变成废纸。那什么叫掏定律？ 简单说，别人都在拼命把芯片做小，华为偏偏说做小，这条路我们不走了，而且还给出了具体时间表。二零三一年，不靠最顶尖的光刻机，竟能直接干到一点四纳米， 你以为这只是嘴炮？不，它背后藏着一套人类从没走过的全新路径。这到底是真颠覆还是大噱头？往下看，先说一件事，你手里的手机，不管是苹果还是安卓，芯片里装着的晶体管数量已经超过一千亿个。一千亿塞在你指甲盖大小的一块硅片上，这是怎么做到的？ 靠的就是摩尔定律，把晶体管越做越小，小一倍同样面积塞进去的数量就翻一翻，性能自然跟着翻。这条规律从一九六五年提出来，整整管了半导体行业六十年， 没有任何人质疑过他，但有一道坎没人敢提。当晶体管缩小到三纳米，也就是几十个原子并排那么宽的时候，出问题了，电子开始不听话，会直接穿透本不该穿透的地方， 像一个幽灵穿墙而过，导致芯片漏电发热，性能不升反降。这个现象叫量子碎穿效应，是物理定律， 不是工程问题，全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地，越往下坐越费劲。美国人堵的就是这个，你中国连光刻机都没有，根本没资格谈突破。 结果何庭波站出来说了一句话，把所有人的逻辑框架砸碎了。为什么芯片性能的唯一出路，必须是把晶体管做小？这就是掏定律真正的颠覆之处。 他不再盯着晶体管有多小，而是盯着信号在芯片里跑的有多快。这里有个关键概念叫套，也就是掏，指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话，把 这个时间压缩一半，芯片的等效性能就翻一倍。不需要更先进的光刻机，不需要更小的晶体管，换个方向下手听起来像走捷径，但做起来难的离谱。华为为此搞出了一项核心落地技术， 叫逻辑折叠。传统芯片是平铺的关联电路，分散在各处，信号要跑很长的水平距离才能完成交互，时间白白耗在路上。逻辑折叠的思路是把芯片竖起来，把本来隔得很远的电路单元垂直叠在一起。 两个原本相距一毫米的晶体管上下叠完之后，距离只剩几微米，信号传输速度直接提升几百倍。但这件事台积电和英特尔都玩过， 也都煞是而归。拦住他们的是三座山。第一两层芯片时钟对不起，上层算完，下层还没准备好，结果全是错的。第二，两层之间需要几百万个连接点，传统技术间距最小只能做到几十微米，精度根本不够用。第三，两层逻辑，芯片叠在一起散热是个死题， 中间的热量根本出不去，美国人三座山都没翻过去，最终放弃华为翻过去了，而且翻法完全不同。时钟同步的问题， 华为给第二层单独配了一个可以动态微调的独立时钟，实时感知第一层的输出延迟，自动调整节拍误差压到零点一皮秒以内，比头发丝还精细一万倍。连接密度的问题，自研超细间距混合键和技术层间间距压到一微米以下，比对手先进整整一个数量级。 还有散热问题，在两层芯片之间嵌入了一层只有几微米厚的微流道，冷却液直接在芯片内部循环，热量即铲即走。三座山，华为用三把不同的钥匙全部打开了， 结果呢？同样的七纳米制成晶体管，密度直接提升百分之五十三点五，相当于摩尔定律白白送你三年的进步一步兑现到二零三一年，基于这套路径，等效性能将达到一点四纳米的水平。而这还只是保守的，第一代 只折了两层，只处理了关键路径，大量潜力根本没释放。更要命的是，美国的制裁逻辑从一开始就建错了方向，从进 uv 光刻机到限制先进芯片代工， 所有的封锁手段全部压住。在一个前提上，性能提升必须靠制成节点萎缩。抛定律一出，这个前提直接不成立了。那堵花了几十年建起来的墙还立在原地，但华为已经不打算翻它了，因为旁边新开了一扇门。

这两天，华为的涛定律刷屏了，他被誉为中国半导体制造的 dbc 的时刻。如果到现在为止，你还不太了解涛定律到底是什么，那么这条视频认真听，我尽量用大白话给大家解释清楚，涛定律到底厉害在哪里？ 为什么套定律能够让中国半导体实现换道超车？想要弄明白咱们是怎么破局的，首先要搞清楚我们到底被困在了什么地方。芯片制造的终极目标是提供更高效的计算，就这个问题，摩尔定律给出了一个思路，就是在单位面积里边尽可能多的塞进去更多的晶体管。 那假设说在单位时间里，一个晶体管能算一个数，那我能造出十个晶体管，不就能算十个数了吗？咱们常听的十四纳米、七纳米、五纳米、一纳米，说的就是晶体管的密度，这个数字越小，说明单位面积里边晶体管的数量越多，那么你的计算效率就越好。但是想 想要做更多的晶体管，就必须有更好的光刻机，咱们呢，就卡在了这里。由于拿不到 euv 光刻机，我们的制成呢，只能到十四到七纳米，你像海外那些能拿到先进制成的这些公司，英伟达、苹果他们的芯片就可以做到三纳米一纳米。 如果在这条路上追赶，就只能拼制成，就只能去等 uv 光刻机。如果短时间没有光刻机，有没有其他的破局办法？那么华为又想到了新路径，他抓住了时间这个关键变量。 摩尔定律啊，它是在单位时间里边让十个晶体管计算出十组数据，我们现在造不出十个晶体管，那怎么办？我们让一个晶体管在单位时间里计算十次，这个结果不是一样的吗？ 这个就是涛定律。所以相比之下，你会发现，摩尔定律抓的核心变量是空间，也就是他要更高的密度，但是涛定律抓的核 变量是时间，他要更高的效率。这就是大家在新闻中听到那句话，用时间缩微替代几何缩微。而当我们一旦摆脱了晶体管密度的束缚，我们忽然发现天大地大，也就是说没有先进的广可机，不影响我们造出先进的芯片。 所以呢，华为官方定的目标呢，是到二零三一年，基于涛定律制造出来的高性能的算力芯片，它的效率基本等效于一点四纳米先进工艺制造出来的芯片。 好，这个想法是很好的啊，那怎么实现呢？这就说到另外一个词了，逻辑折叠。在这个摩尔定律的视角下，芯片是二维的，他就是在一个平面里边拼命的雕刻， 力图在一个芯片里边塞进更多的晶体管。但实际上任何一个单一的晶体管，他什么作用都没有，他必须跟其他的晶体管、导线、电容、电阻连在一起，才能聚 有一个独特的功能，那到这个地方就会有新的概念电路。当下在决定芯片性能的各种因素里边，电路已经超过了晶体管，成为最重要的因素，也就是线下呢，芯片跑得慢，不是晶体管算的慢，是这个信号啊，在电路里边跑的慢， 那为什么跑的慢呢？这么多晶体管，那这个线路是绕来绕去的，所以消耗了大量的时间，这就是电路层面的平静互联强。而逻辑折叠就是在解决这个问题，如果所有的线路都在一个平面上去布，它自然是弯弯绕绕，跳来跳去的。 但是如果线路是在立体的三 d 空间里边，上下两层之间互联，是不是直来直去就可以了，这样线路就变短了，而且路径和路径之间他的干扰也变少了，所用的时间自然就降低了。所以这个逻辑折叠呢，实际上就通过电路革命来 突破晶体管工艺不足的问题。那听到这里，你可能有个疑惑啊，说这个上下两层不就是堆叠吗？那堆叠技术不是早就实现了吗？像高带宽存储芯片 hbm， 不就把很多层堆叠在一起吗？注意啊，这里面有很大的差别。 以 h b、 m 为代表的传统堆叠工艺，它堆的每一层都是一个完整的芯片，它能独立的工作，只不过呢，一层不够用，用很多层堆在一起去用。 但是逻辑折叠他堆的每一层是不能独立工作的，他其实是同一个芯片里边上下的两层，他所要解决的是单芯片跑的不够快的问题。 所以逻辑折叠跟传统的三 d 封装呢，它并不是一个竞争关系，是一个互补的关系。比如说华为的芯片里边，两种工艺也都会用，如果是酸离芯片这块，可以通过逻辑折叠提升计算的效率，而在存储那块呢， 照样可以继续用 hbm， 到这还没有结束啊。其实套近率呢，不仅仅是从单个芯片出发的，它是从一个系统出发的。在华为的论文中呢，把它提到了器件、电路、芯片、系统四个层面，系统这块大家关注一下领取总线， 如果说逻辑折叠它解决的是单个性能跑得快不快的问题，那么领取总线就解决的是不同的芯片合不合得来的问题。比如说到今年秋天将会推出的麒麟芯片，它是个 soc， 里边就集成了 cpu、 gpu、 npu， 那这个时候你只有 npu 跑得快是不行的，其他的芯片得跟得上。 所以呢，华为的这个涛定律他不是去解决单片制成的，他是提出了一个属于中国的芯片设计的新范式和新框架。以前呢，是别人定一个框，然后迫使我们去追赶制成，那种感觉就非常的疲惫。现在是 我们创新性的定一个新的框架，你想想心态立刻就变了，从战略层面咱们就变得游刃有余了。这两天也会听到一种声音啊，说这个涛定律刚提出来，还没有大规模工程化的去验证，值得市场这么兴奋吗？我想大家去想一个问题啊，摩尔定律的实际价值是什么？ 是因为他提出了晶体管翻倍的曲线吗？要知道每隔十八个月，晶体管翻一倍也不是摩尔最初提出来的，他最初认为十二个月就能翻一倍，后来又修正为二十四个月。十八个月实际上是市场跑出来的结果。 但是正是因为他提出了摩尔定律，这就变成了整个行业的共识或者是战斗宣言。从英特尔到整个产业链，大家以追上摩尔定律作为自己的工作目标，投入大量资金去研发，这就推动了技术进步，使得一个预言最终变成了现实，那么现在华为 提出这个涛定律，其实同样的作用，他会使得中国甚至来自全世界的工程师啊、投资人呢，把他的注意力汇聚在这么同一个变量下，这样大家的创新呢，就能够协同了， 这种协同会产生合力，这种合力会推动着中国半导体制造新范式，最终走出一个自我实现的全新旅程。

呃，涛定律横空出世，我用大白话给大家聊聊是咋回事啊，后面也讲讲市场的走向。呃，过去呃，半导体产业的发展是按照摩尔定律在发展啊。什么是摩尔定律啊？他指的是集成电路上可以容纳的晶体管的数量 啊，每隔十八个月到二十四个月啊，就会增加一倍，性能呢，也提升一倍，那如何做到啊，让它的密度更高啊？性能提升啊，就是减少中间的一个间隙啊，或者距离啊，或者说它是一个主要的手段 啊。那么我们目前可以做到的是七纳米量产的啊，台积电目前做的是三纳米啊，下半年可能会量产二纳米的 实验阶段呢，是零点二纳米。纳米是个什么概念？给大家说一下啊。形象化就是原子的体积是零点一到零点五纳米之间所说，你这个距离不可能无限制的去缩短，它是有极限的。 所以说啊，摩尔定律在近期呢出现了放缓，而且也伴随着产业的发展，也会受到挑战，怎么办呢？ 华为公司啊，令批习静啊，今天发表了指导半导体产业发展的新原则，它就是掏定律。掏定律呢，从元器件啊，底层的器件啊，到顶层系统 都进行优化啊，缩短信号传输和处理的时间来优化芯片性能啊，提升它的能效啊，就不再你拼物理距离了，可能我做不了更小啊，但是我通过其他方法一样可以做到和你相当这样的性能 啊，这是个典型的弯道超车啊，不拼物理极限啊，我来拼。这个时间有点类似当年 deepsea 可横空出世的时候啊，在做训练 ai 的 时候，我不对硬件那么高的成本，我来优化我的算法也能达到相似这样的效果。 呃，受次消息影响，今天半导体原基建包括通讯设备啊，依然是涨不值钱的，但大家注意啊，主要是里面些权重在上涨啊，对于呃这个类型啊，我的想法在短期之内还是不要过分去激动， 那么市场今天的上涨也符合昨天晚上我做直播的时候预期啊，我今天市场大概有三十点左右这样的上涨啊，到十天之内附近啊，今天基本上就是这个样子， 大家说什么时候出新线啊，其实短期走势取决于这些 ai 硬件股的表现，就他们杀的时候，你发现大盘就是中新线，他们不杀的时候，大盘就能够横住啊。说短期走势取决于 ai 硬筋硬件股，中长期取决于 这个热点能不能切换成功，对吧？中期的空间想要打开，他一定会切换热点，比如说我们上升指数牛市吗？想到三千，想到四千五啊，对，四千七，四千八等等，对吧？你要上去的话，你半导体还能担当这样使用啊，不能，他需要其他品种能够崛起 呃，来引领市场新的上涨啊。说短期走势，关注半导体中间的节奏啊，然后中长期啊，看看热点什么时候能够切换成功，切换成功之后才是真正的新的一波行情，否则都是在这个区间做出的一个震荡。

华为直接掀翻了全球芯片行业五十八年的铁饭碗，摩尔定律将正式被中国改写。过去大半个世纪，全世界都跟着摩尔定律走。核心逻辑很简单，把晶体管越做越小， 芯片性能就能提升，成本还能下降。不管是英伟达、英特尔还是三星，所有大厂都是这么玩的。行业从一百三十纳米制成，一路卷到三纳米，几十年下来，整个半导体行业基本被锁死在缩小制成这一条路上。最近几年，英伟达创始人黄仁勋反复强调一句话， 摩尔定律已经死了。他的观点很直接，现在芯片制成越做越小，基本已经到物理极限了，不仅难度越来越大，成本飙升，工耗也越来越高， 靠缩小制成提升性能的老路已经走不通了。但很多人误解了他的意思。黄仁勋说摩尔定律已死，并不是说这套规律没用了，恰恰是英伟达把摩尔定律最后的红利彻底吃干抹净了。现在的行业现状非常现实，三纳米的生产线投入要两百亿美元， 设计一颗高端芯片成本就要十个亿，但最终性能只提升百分之二十，投入巨大，回报极低，完全是倒挂的。这就是摩尔定律现在最大的问题。 所以，英伟达早早换了玩法，别人还在死磕缩小晶体管硬卷支撑，英伟达不再单纯靠对硬件提升性能，而是通过架构升级、软件优化，搭建完整生态， 实现全方位碾压。打个通俗的比方，同行还在费劲把老路修的更细更窄，勉强挤一点性能出来，英伟达直接新建了一条不限速的高速路，还配套建好所有服务设施，搭建了自己的完整体系， 整个行业基本都得跟着他的规则走。最后的结果就是摩尔定律时代的红利，英伟达拿走了百分之九十摩尔定律失效后的算力，新时代，英伟达几乎做到了百分百垄断。也正是靠这套打法，英伟达坐稳了芯片行业的顶端位置， 市值突破五点二万亿美元，成为全球价值最高的科技公司之一。又在全行业陷入平静无路可走的时候，华为站了出来。 华为半导体业务负责人何廷波正式提出掏定律。这一刻，全球芯片行业五十八年的固定玩法被彻底推翻，一直主导行业的摩尔定律被中国成功改写。很多人以为华为是在否定摩尔定律，其实并不是。我们都清楚，高端芯片离不开高端光刻机，但目前国内被技术封锁， 拿不到先进的 euv 光刻设备，传统靠缩小制成的路子根本走不通。面对这种困境，华为没有摆烂放弃，而是主动换了全新的研发思路。以前行业靠的是几何缩微，简单说就是拼命把晶体管做小。而华为全新的思路 是时间缩微。传统摩尔定律一味追求缩小晶体管尺寸，现在已经摸到了物理天花板。而华为的套定律不再死磕尺寸缩小，而是通过逻辑折叠以及架构创新的方式，缩短信号传输时间， 优化数据的流动路径，从立体层面提升芯片的晶体管密度和整体性能。别人还在拼命把平方里的砖块越做越小，想在同一块地上塞更多东西，华为直接把平方改建成多层高楼， 通过逻辑折叠把电路叠起来，让同样的占地面积实现更高的密度和更快的信号流动。这条全新的赛道，是华为为整个行业开辟的新路。过去六年，华为靠着这套全新技术思路，已经设计并量产了三百八十一款芯片， 广泛应用在各行各业。二零二六年秋季即将发布的新款麒麟芯片，会全面搭载逻辑折叠技术。按照规划，到二零三一年，一托韬定律打造的高端芯片，性能和晶体管密度能对标传统一点四纳米制成的水平。 这也就意味着，不用依赖国外高端 uv 光刻机，我们也能做出顶尖的高端芯片。华为没有否定摩尔定律， 而是在被卡脖子的困境下，实现了对摩尔定律的突破和升级。黄仁勋靠架构和软件生态吃尽了摩尔定律最后的红利，而华为靠系统级的创新和全新架构，在后摩尔时代开辟出了属于中国的新赛道。

最近，华为韬定律刷屏整个科技与半导体圈，有人捧它是颠覆行业的革命，也有人说它只是换隧道的噱头。今天，我们抛开舆论情绪，不吹不黑，客宽理性，从芯片行业核心技术逻辑、全球产业竞争格局出发，拆解韬定律的真实价值、行业局限，以及它和经典摩尔定律的本质关系。 首先，我们先明确韬定律最核心的技术作用。一直以来，全球芯片行业依靠摩尔定律迭代发展，核心逻辑是缩小晶体管尺寸，精进芯片制成工艺，依靠硬件物理尺度的缩小，持续提升芯片性能，降低功耗。但目前全球先进制成已经逼近物理极限，制成微缩带来的性能提升越来越有限， 研发成本、制造成本却成倍上涨，摩尔定律的迭代速度已经明显放缓。而华为提出的韬定律，跳出了传统制成微缩的固有路线，通过芯片架构、重构系统及延迟优化、电路堆叠优化等全链路系统层面的改进， 可以依靠现有成熟制成芯片，在短期内快速追平高端先进制成芯片的综合性能。这也是韬定律最直观的产业价值。 不依赖最顶尖的光刻工艺，不强行突破物理质重瓶颈，通过系统优化的方式补齐成熟工艺芯片的性能短板，实现跨制成的性能追赶。很多人会产生一个疑问， 这项技术路线已经公开，西方半导体企业同样具备顶尖的研发实力，是否可以快速跟进学习抹平这一轮技术差距？客观来说，答案是肯定的，西方头部芯片企业完全有能力跟进滔定律这套技术思路。 行业技术路线本身不存在永久的信息壁垒，但是知晓技术原理和完整落地量产实现同等性能效果存在极大的时间差，短时间内很难实现对等追赶。这里主要存在两大难以快速跨越的技术壁垒，也是全球芯片行业通用的工程难题。第一是芯片底层架构设计的重构难度。 韬定律不是简单的软件算法优化，而是需要从芯片底层电路逻辑、硬件堆叠架构、信号传输路径全方位重新设计，颠覆传统摩尔定律下的芯片架构逻辑。 西方企业长期深耕制成微缩路线整体研发体系、芯片设计工具研发人才储备全部适配传统架构，想要全面切换新架构，需要漫长的适配和研发周期。第二是散热与功耗控制的工程难题。 依靠多层电路堆叠系统压缩延迟来提升芯片性能，会直接带来芯片发热集中、功耗失控的问题。散热管控功耗均衡调度需要封装工艺、散热材料、整机温控系统多方协调优化。这是海量工程师测积累出来的经验，无法依靠理论知识快速复刻， 这也是西方企业短期内无法快速追平的核心阻碍。接下来我们客观临清一个关键误区，掏定律的出现并不意味着摩尔定律彻底失效，摩尔定律依旧是全球半导体行业不可替代的底层技术护城河，我们可以理性看待两者的定位。 摩尔定律是从硬件物理底层出发，直接提升晶体管原生性能，属于芯片性能提升的基础本源，而掏定律是在现有硬件基础之上，通过系统优化、架构优化，挖掘芯片的潜在性能上限。 哪怕掏定律实现了成熟制成芯片的性能追平顶尖先进制成芯片在原生晶体管密度、极限能效比、长期算力稳定性上依旧具备不可替代的优势。 只要物理底层还有微缩空间，摩尔定律带来的硬件原生优势就会持续存在，这也是目前全球头部半导体企业依旧坚持攻坚先进制成的核心原因。最后，我们总结掏定律真实客观的行业价值， 它并不是一项可以彻底颠覆全球芯片格局，实现全面反超的颠覆性技术，也无法直接替代先进制程的研发价值。 它最大的意义是在全球先进制程被垄断、摩尔定律迭代放缓的行业背景下，为国内半导体产业争取到了宝贵的追赶窗口期。过去，国内芯片产业只能跟随全球主流路线追赶对方已经成熟的先进制程，始终处于被动跟随的状态。 而韬定律开辟了一条并行的芯片性能提升路径，让我们可以依靠国内成熟的芯片制造产物快速提升芯片产品综合竞争力，不用再单一绑定先进制成的研发进度。 整体来看，未来全球半导体行业会进入双规律并行的新阶段。一边依旧依靠摩尔定律深耕硬件物理护城河，一边依靠韬定律这类系统优化思路挖掘存量工艺的性能潜力，两种路线互补发展。 而对于国内芯片行业而言，这条全新的技术路线就是当下最关键的缓冲与追赶机会。以上就是关于华为韬定律中立客观的权威度行业解读，它不是彻底改写格局的神话，却是国内半导体在封锁与瓶颈下拿到的宝贵追赶窗口期。 未来全球芯片行业也将进入摩尔定律与韬定律双轨并行的新阶段。那么问题来了，你觉得韬定律能否帮国内芯片产业真正实现弯道超车？双轨并行之下，国内半导体又会迎来哪些新机遇？欢迎在评论区聊聊你的看法，关注我，提升更多商业认知！

忍无可忍，全网尬吹滔定律 e t o m d 历史狠狠打脸所有营销话术！大家好，欢迎收看这期临时加更的远观杂谈。 本来关于所谓滔定律的内容，我上期已经讲得非常透彻，非常客观了。我没有否定任何技术，我只是纠正大家的认知，告诉所有人这是行业通用工程优化，不是什么横空出世的创世理论。 我本以为讲到这里，懂的人自然就懂了，但是这两天我真的有点忍无可忍，打开抖音，打开各大平台，铺天盖地的无脑神话，无脑吹捧，强行造神， 无数自媒体完全不懂半导体底层逻辑，跟风刷屏，夸大其词，颠倒黑白，摆套行业几十年的基础操作，吹成了颠覆摩尔定律，改写人类芯片历史的人。 我看了这波舆论，真的非常烦躁，也非常气愤。我今天不玩温和科普了，咱们直接拿 ntl 和 amd 实打实的几十年行业血泪史，再次戳破这场全民话术狂欢。 我再重申一次，我不否定架构优化，不否定延迟压缩，不否定 chiplet， 不 否定先进封装。我极度反感的是把行业所有人都在做的事垄断包装成独家神迹，甚至公然否定先进制程的价值。 现在全网最大的谬论是什么？就是无数博主在洗脑。普通人不用追先进制程了，优化大于一切，滔定律吊打一切， 但凡懂一点行骗历史的人，都知道这句话有多离谱，多荒谬。我就拿最真实最血淋淋的音跳案例摆在所有人面前。当年的 intel 就是 全世界最极致、最彻底、最早建行所谓滔定律路线的公司，被锁死在十四纳米那几年，它没有摆烂， 他做的就是现在全网吹爆的所有操作，疯狂优化架构，疯狂重构逻辑，疯狂压缩延迟，疯狂打磨缓存，疯狂堆叠迭代， 十四纳米加加加加加加加，迭代了多少次，优化了多少遍？他把旧制成下的延迟优化架构压榨，做到了人类工业的极致边界。 按照现在自媒体的逻辑， intel 当年手握完整版涛定律，应该无敌才对，可结果呢？结果是被全面拥抱先进制成的 amd 直接按在地上翻盘反杀，抢占市场。 为什么？因为芯片行业有一个永远骗不了人的物理真相，架构优化、延迟压缩，全部都是边际收益极速递减的存量博弈，它有天花板，而且天花板极低。 先进制程才是真正拉开带差创造性能增量的硬实力。这就是我最愤怒的点。现在的舆论环境完全本末，导致无数不懂技术的自媒体为了流量刻意淡化制成、淡化光刻、淡化材料、淡化人类几十年硬核工业积累， 它们营造出一种极其荒谬的氛围，只要你会优化延迟，会改架构，你就能绕过所有工业壁垒，实现科技碾压。 这不叫科普，这叫误导，这是对所有芯片工程师、材料科研人员、精研制造工人的极度不尊重。我再讲句大实话，全世界所有芯片大厂全都在做韬定律这套优化， intel 做了几十年， a m d 做了几十年，英伟达、高通、台积电没人落下 阿 c 延迟公式是十九世纪的基础理论，降低延迟是所有芯片设计的入门目标，凭什么现在被单独拎出来重新命名、重新包装，就成了独一份的旷世创新？ 最可笑的是，明明是全人类共同的工程积累，被营销成一人一骑横空出世的颠覆革命，明明是制成受限后的最优补短板路线，被营销成可以替代先进制造的万能真理， 我为什么一定要再出这期视频？就是看不惯这种风气。科技可以进步，技术可以创新，路线可以总结，但不能靠话术托唤概念，不能靠舆论篡改行业历史，不能靠造神消解工业硬核积累。我尊重所有技术突破，尊重所有迭代优化， 但我绝不尊重把常识当独创，把常规当神技，把补位当替代的营销乱象。 intel 和 amd 的 百年厮杀早就写死了答案。先进制成根基，架构优化是辅助，无根基的优化终究是极限内的挣扎， 双管齐下才是唯一的正道。希望所有跟风刷屏的自媒体，多看点行业历史，少造点神，少带点歪节奏。科技不靠话术封神，只靠硬实力落地。这期临时加根，只为说一句实话，我们下期再见！