二零二六年五月,华为在 icos 上发布了一篇名为韬定律与逻辑折叠的技术报告,作者是海思芯片 ceo 何廷波。这篇报告同步发表在中国科学院的 chinaxiv 上,开篇就抛出了一个论断,摩尔定律的本质并非更小,而是更快。 这句话看起来像是一个文字游戏,但它背后藏着一个很深的洞见。在过去六十年,全行业都在用几何缩放这一条路往前走,缩小晶体管尺寸,压缩电路面积,提升单位面积的晶体管密度。这条路能走到今天已经到达尽头。 而华为说换一个坐标系,以时间为核心度量,芯片进步的空间还很大,这个坐标系就是滔定律。 值得注意的是,这篇论文非是发在 nature 或者 i e e e 这些外国顶级刊上,是发在了中国医学院的预印本平台上。这本身就是一个信号。韬定律的受众并非西方学术圈,它是准备服务于中国整个半导体产业。 华为在用一种非常明确的方式告诉全行业,我们找到了一条新路,这条路无需 e u v, 无需追赶台积电的顶级制成,但需要你们一起走。先别急着说掏定律是什么,我们先把前音讲清楚。 摩尔定律怎么就走到了尽头?这得从两条定律的失效说起。摩尔定律的衰退是分了两步走的,第一步叫做丹纳德缩放定律失效。 一九七四年, ibm 研究员罗伯特丹纳德提出了一个极其优美的规律,晶体管尺寸缩小, 工作电压按比例降低,工号按平方,关系下降,而开关速度反而提升。这意味着每一代新质程不仅能塞进更多晶体管,还能让每个晶体管跑得更快,能耗更低。这个规律统治了行业三十多年, 芯片设计师们只需要按部就班的缩小尺寸,性能及能效就会自动提升,可称白嫖。但到了二零零五年前后,九十纳米到六十五纳米这个区间,事情开始不对劲了。晶体管的勾到短到一定程度后, 即使在关断状态下,漏电流也开始急剧上升。你把电压再往下压,管子就关不严, 电子会从原极漏到漏极,这就是所谓的亚域值漏电。设计师们被迫将工作电压稳在一个可控的下线上, 但频率还在往上提,结果就是功耗密度飙升。一块芯片上的晶体管不能同时全部开启,否则就会烧掉。这就是按规现象。你花了大价钱刻出来的晶体管,却只能在任何给定时刻关掉其中一大部分, 等于买了个八车道的高速公路,只能同时开两条车道。多核架构的兴起,本质上就是对按规问题的妥协。既然单核频率上不去了,那就多塞几个核,用并行计算来弥补。但并行计算不是万能药,很多任务天生串行,你核再多也用不上。 然而以上只是个小问题,第二步失效更为无解。这个问题发生在近两三代制成节点上,当制成进入五纳米以后,芯片内部的线开始成为瓶颈。这个道理很直观,晶体管是楼房,互连线是道路,楼越盖越密,路就越拥挤。 在传统的平面芯片设计中,信号从左边的逻辑单元跑到右边,中间要经过一大段互连线, 这段线的延迟已经超过了晶体管本身的开关延迟,你的晶体管再快,信号卡在路上跑不动,那也是白搭。 更麻烦的是,互连线越细,电阻越高,电阻越高,发热越多,信号衰减越严重。一些高端芯片的互联层数已经超过了十层, 光是布线就占掉了芯片一半以上的面积,互连线消耗的功耗甚至可以占到芯片总功耗的一半,你花在路上的能量比花在楼上的还多。所以,台积电的三纳米制成实际晶体管的物理特征尺寸根本就不是三纳米。三纳米只是一个营销名词, 全行业早就在用等效制成这个说法谁也别笑谁。如果能把十四纳米套皮到一纳米,这反而是比较厉害的事。 因为这意味着你在不依赖先进光刻的前提下,用架构与设计的手段达到了先进制成的等效性能, 这比单纯买一台 e u v 硬刻难多了。等你真的有了一台 e u v, 再搭配前面累计的手段,能做到更为先进的地步。如果只靠物理制成硬上三纳米成本也是压不住的。 从七纳米往下,每一代制成的研发和建厂费用都在以指数级增长。一台最新型号的 euv 光刻机售价超过三亿美元,且全球只有阿斯麦一家能造一座三纳米晶圆厂的建设成本超过两百亿美元, 这已经不是一般公司玩得起的游戏了,全球能负担得起三纳米制成的芯片公司,一只手数得过来,苹果、英伟达、高通就这几家 中小公司,根本挤不进先进制成的门槛,只能用成熟制成做差异化设计。到了两纳米以下,量子碎穿效应开始显现,电子会穿透绝缘体漏过去,晶体管就变成了漏水管。这根本就不是在工程上加加班就能解决的问题。 这是物理学的天道压制摩尔定律,虽还未死,那也是进了 icu, 插着管子勉强维持。而全行业的应对方式是什么呢?是给 icu 里的病人换更粗的管子,砸更多钱,买更贵的设备,堆更多的层数。但天道法则压制,边际效益会递减, 管子再粗,病人也不会出院。华为的处境大家都知道,二零一九年被美帝列入实体清单, 此后数次加码,先进制程代工被切断, euv 光刻机拿不到,乃至连设计芯片的 e、 d、 a 软件都被禁用。二零二零年,台积电被迫断供,二零二三年又有新一轮限制,连已有的成熟制程代工都不被允许。 二零一九年之前,华为麒麟芯片用的是台积电的先进之称,麒麟九百九十五 g 是 台积电七纳米的产物,麒麟九零零零更是台积电五纳米的最后一批出货。那批芯片是在禁令生效前几小时紧急抢运回国的,可称芯片史上的生死时速。 制裁之后,华为一度无法生产先进芯片,手机业务断崖式下跌,市场份额从全球第二跌出前五。但华为没有放弃芯片设计,反而加大了研发投入,在无法获得先进制程的条件下,被迫思考一个问题, 如果没有 euv, 芯片还能怎么进步?这个问题,台积电不需要回答,三星不需要回答, intel 也不需要回答,因为它们都有 euv, 或者正在研发 euv 替代方案。只有华为被逼到了墙角, 不得不从第一性原理出发,重新审视芯片进步的本质。这个审视的结果就是滔定律。 摩尔定律说的是单位面积晶体管数量翻倍,但翻倍的目的是什么?是让芯片在更短的时间内完成更多的计算。 所以摩尔定律的终极目标并非更小的,是要更快。几何缩放只是实现更快的手段之一,他在过去六十年是最便宜、最有效的手段,但并非唯一手段。这个洞见其实并不复杂,但全行业没有人先说出来, 因为他们没有被逼到这个份上。这些巨头都在几何缩放的舒适区里,每代制成,缩小一点,性能就能免费涨一截。这钱来的太容易了,只要牙膏还能挤,谁愿意去折腾一套全新的方法论呢?只有华为,因为他没得选。 这同 deepsea 的 故事有异曲同工之妙。当算力资源充裕的时候,没有人会去想怎么用更少的算力做更多的事,只有当算力被卡住,才会逼出算法上的突破。华为在芯片设计上走的正是同一条路。 从摩尔定律的终点出发,华为逆推出了一个全新的优化方向,如果更小之路走不通,可否能换一条路去实现更快? 这条路的核心变量就是时间长数。套套定律的核心是以时间长数 t o 作为芯片进步的统一度量。在晶体管、电路、芯片、系统四个层次上,系统性的压缩延迟,在电路学里,套等于电,组成电容 rc 时间长数代表信号通过一个电路节点需要的时间。华为将这个概念扩展到了整个芯片系统,晶体管有晶体管的套,电路有电路的套,芯片有芯片的套,系统有系统的套。 过去六十年,行业只关注了晶体管层的套及通过缩小尺寸来降低开关延迟。但上面三层呢? 电路层的布线延迟,芯片层的互联延迟,系统层的协议转换延迟,这些时间税一直在涨,却无人系统性的去压掏。定律要做的就是把这四层的时间税一起压。 打个比方,过去大家都在琢磨怎么让工厂里的机器转的更快,但没人注意到,产品从一台机器搬到另一台机器的时间比机器加工的时间还长。 韬定律说,别光盯着机器,把搬运时间也压下来,整体效率又能上去。那么该怎么压?华为给出的第一个具体方案名曰逻辑折叠 logic folding。 传统芯片设计是二维平面的全部,逻辑单元摊在一层硅片上,信号在单元之间跑来跑去,需要经过很长的互连线。逻辑折叠的思路是将逻辑单元在三维空间里重新排列,让上下游的逻辑单元垂直对齐, 信号从上一层直接穿过规通孔到达下一层,无需横穿整个芯片。打个比方,一片摊开的平房变成了叠起来的楼房,上下楼层之间走楼梯就行了,不用再绕远路。 具体来说,传统二 d 设计中,一个逻辑单元的删除比大约是一比三,也就是一个单元的输出,要删除到三个相邻单元,信号要走很长的横向路径, 逻辑折叠后单出笔变成了一比一上下,由垂直对齐信号路径大幅缩短。华为用混合键合技术实现了层间互联, 键合间距小于两微米,远优于台积电 soc 的 六微米间距。这意味着华为的层间连接密度是台积电的三倍,信号在层间传输的延迟也更低,硅通孔的精度要求达到了十纳米级别,是传统封装精度的一百倍。 这些参数说明,逻辑折叠非是简单的叠。两片芯片是在纳米精度上重新构建芯片的三维架构,二维升三维。 实测数据表明,麒麟二零二六芯片采用逻辑折叠后,晶体管密度从每平方毫米一百五十五兆提升到两百三十八兆,增幅百分之五十三点五,能效提升百分之四十一,主频提升约百分之十三, s、 r、 a、 m 频率提升百分之四十,时钟缓冲减少百分之五十,互连线总长度缩短百分之三十。 这些数字意味着,在不依赖 e、 u、 v 先进制成的前提下,华为用架构与设计的手段达到了接近先进制成的等效性能。如果一颗用台机电三纳米制成的芯片密度是两百五十兆每平方毫米,那华为用逻辑折叠在成熟制成上做到了两百三十八兆, 差距只有不到百分之五,且这个差距还在不断缩小。目前麒麟二零二七已经流片,华为给出的路线图显示,到二零三一年,晶体管密度将达到每平方毫米四百兆以上,主频五 g 赫兹,等效性能对标一点四纳米之成。 要知道,台积电的先进制程已经到头,再投入也是潜力有限的一条路,而逻辑折叠路径却刚刚开始。那么别人为什么不做?台积电有 soc, 三星有 execute, intel 有 forros? 三 d 堆叠又不是新概念, 但他们做的都是模块级堆叠,几把不同的功能模块叠在一起,比如将存储叠在逻辑上面, amd 的 x 三 d 就是 典型在 cpu 上面叠了一层缓存,性能提升明显。但华为做的是逻辑级堆叠,即在逻辑门级别进行三维重排,把计算单元叠计算单元寄存器叠寄存器,这与叠缓存完全不是一个难度级别。 叠缓存,你只需要保证存储单元与逻辑单元之间的连接正确就行。叠逻辑,你需要重新规划整个芯片的逻辑流程,确保信号在三维空间中的路径最优,同时还要处理散热、时钟同步、信号完整性等一系列全新的问题。 我给你本新华字典,应该没有不认识的字,那你现在去番茄上写本十日中烟应该不难吧?知道三 d 堆叠这个概念和把逻辑级三 d 堆叠做出来中间隔着一道天线,更大的障碍在于 e、 d a 工具。 现有的芯片设计软件都是为二维平面设计打造的,没有任何一款 e、 d a 工具能支持多层逻辑的自动布局。不限 华为必须自己开发设计工具,自己定义设计规则,自己验证设计流程。将芯片设计的基础设施整体重写了一遍,我批准你现在可以打坐吐纳。 你什么时候能把元英修炼出来?知道三 d 堆叠这个方向和把整套工具链做出来,中间的差距就是这么大。 台积电是代工厂,它不做芯片设计,毫无动力去推动逻辑级三 d 设计的工具链。 intel 有 自己的设计团队,但它的路径依赖太强,过去几十年都在优化二 d 平面设计,让它推翻重来,等于否定自己过去的技术积累, 资本家干不出这种事情。柯达当年发明了数码相机,但自己不用,因为胶卷太赚钱。同样的逻辑,有先进制程的巨头接无动力去走一条全新的路。 只有华为被逼到了没有退路的地方,才愿意把整个设计范式推翻重来。当然,韬定律也面临质疑, 最大的质疑是,这到底算不算一个定律?摩尔定律好歹给出了一个可以政委的命题,每十八个月经体管数量翻倍,你可以去验证它对不对。而掏定律的命题是什么? 好像没有一个明确的数学表达式。这个质疑有一定道理,但也要看你怎么理解定律这个词。摩尔定律本身就非是物理学定律,它只是一个经验观察,是对产业发展趋势的一个描述。滔定律亦是如此, 它描述的是一个产业趋势,当几何缩放的编辑效益递减时,以时间为核心的系统性优化将成为芯片进步的主要驱动力。这个趋势是可以被数据验证的, 麒麟二零二六的实测数据就是第一份证据。另一个常见的质疑是,这不就是三 d 堆叠换了个名字吗?前面已经详细分析了逻辑折叠同三 d 堆叠的本质区别,这里不再重复。 需要补充的是,掏定律的范畴远大于逻辑折叠,逻辑折叠只是掏定律在芯片层面的第一个工程实现,领取总线与光互联是系统层面同互联层面的实现,未来还会有更多的工程方案出来,把掏定律等同于三 d 堆叠是以偏概全了。 还有人担心散热和凉率问题,两层逻辑叠在一起,热量往哪散?凉率怎么算? 两层的量率是乘积关系,两层都要完好见合也要完好,最终量率是三者相成。这确实是实际的攻城挑战,亦是韬定率路线图上到二零三一年才能达到四百兆晶体管每平方毫米主频五 g 赫兹的原因,这非是一不能到位的事, 这是一个需要持续打磨的过程,技术的迭代需要以发展的眼光去看问题。人类历史上第一台水钻机床,由杜施于公元三十一年发明出来,这种原始机床效率低到可怜, 比人工锤打效率低得多得多。但人力终有极限,机床经过两千年的迭代发展,如今随便哪一台机床,其效率也是吊打人力敲打, 所以给技术以时间,而非只顾眼前的一时得失。再说说散热问题,这个问题也并非无解, 逻辑折叠后,互连线缩短,驱动电流减小,功耗本身就会下降。而且华为在论文中提到了能效提升百分之四十一的数据说明散热问题至少在手机芯片这个功耗级别上已经有了可行的解决方案。 服务器以及数据中心的芯片对功耗与体积的容忍度更高,逻辑折叠的优势会更加明显。 事实上,华为已经用韬定律的思路设计了三百八十一款芯片,覆盖了从手机到服务器到 ai 加速器的全产品线。这个数字本身就说明,逻辑折叠已经非是实验室里的概念验证, 他已经进入大规模工程实践阶段。当前 ai 算力的核心矛盾并非算不动,更是搬不动。 大模型训练及推理过程中,数据在芯片之间、芯片与内存之间、节点与节点之间的搬运,占用了大量时间与能量。有研究显示,在典型的 ai 训练任务中,数据搬运的能耗可以占到总能耗的百分之六十以上,而真正用于计算的能量反而不到四成。 你的 gpu 算力再强,如果数据送不过来,算力就在空转。这个问题的本质其实就是套的问题,信号在各层之间传输的时间太长。 华为在发布套定律的同时,还提出了领取统一总线加 hi one 光互联技术。领取总线的思路是把芯片之间的协议层压扁,减少协议转换的开销。访问延迟从几十微秒下降到一百纳秒。 high one 则是用光代替电来传输信号,从物理层面大幅降低互联延迟。这三个技术逻辑折叠、领取总线、光互联,分别对应了韬定律中芯片层、系统层和互联层的时间优化,合在一起就是一套完整的后摩尔时代解决方案。 三者非是各自为战的孤立技术,这是统一在 t o 这个度量下的系统性工程。逻辑折叠压缩了芯片内部的 t o。 领取总线压缩了芯片之间的 t o。 光互联压缩了节点之间的 t o。 从晶体管到数据中心, 每一层的延迟都在被系统性压低。从更长的时间线看,韬定律的历史意义在于,它是中国在全球半导体领域第一次提出指导产业发展的新原则。 过去几十年,半导体行业的游戏规则是别人定的,更小的制成是别人追求的,更贵的设备是别人卖的。中国半导体产业一直在别人的赛道上跑, 而且是从后面跑。韬定律的提出,意味着中国半导体产业开始尝试定义新的赛道。当然,定义赛道同赢得比赛是两回事。韬定律能不能真正成为厚摩尔时代的主流范式,还需要时间以及更多产品来验证。 但至少这是第一次有人从被动跟跑变成了主动开路。而且,韬定律的提出时机很微妙,恰好是在摩尔定律的边际效益已经明显递减。全行业都在寻找新方向的节点上,如果这个方向被更多数据与产品所验证, 它有可能成为整个行业的共识,而非华为一家之路线。从纳米之争到时间之争,这是一个根本性的视角转换。过去全行业都在追问你的质成是几纳米,仿佛纳米数字就是一切。但纳米数字早已不代表物理尺寸, 它只是一个营销标签。真正决定芯片性能的是信号从输入到输出需要多久,是单位时间内能完成多少次计算,是单位能耗下能做多少活,这些都是时间维度的指标。掏定律把这个维度显性化, 让他成为芯片进步的主要度量。这个转变不会一夜之间完成,但方向已经明确以后,评价一颗芯片可能不再问几纳米,而是问套是多少回。看这件事有一个很讽刺的地方, 如果不是美国的制裁,华为可能永远不会走上这条路,他会像其他芯片巨头一样,踏踏实实的跟着台积电的先进制程走,每年稳稳当当的发布新芯片,赚的盆满钵满。 但制裁将这条路堵死,华为被迫去思考是否还有别的路可以走。结果发现,不仅有,而且可能是一条更好的路。就如电车其实比油车出现的更早,十九世纪下半夜就已出现, 但当时的电池及电机技术撑不住,被油车淘汰。一百年后,电池和电机飞速发展,电车又回来了。 技术路线的选择往往取决于时机与条件。华为被制裁逼到了一个特殊的时机和条件下,反而走出了一条别人没走过的路。 deepseek 在 算力受限的条件下,做出了更高效的模型, 华为在制成受限的条件下做出了更高效的芯片。两者背后的逻辑是一致的,约束条件既枷锁,亦是创新的催化剂。卡脖子的人无意中逼出了被卡者的创新。当然,这需要被卡者本身要上进,否则一切皆空。 更不能如联想这种组装企业,主动放弃核心技术研发,主动躺死在买办舒适区,那才是真正的毫无希望。
粉丝4.0万获赞24.1万

万万没想到,二零二六年五月二十五日的一场行业峰会,直接把全球半导体圈的固有认知干碎了。在 i e e e 国际电路系统研讨会上,华为正式公布全新的掏定律。 这件事彻底看蒙了一大批国外网友,也让西方一众芯片专家陷入沉默。说实话,这两天全网都在刷这个新定律,大部分人只知道他很厉害,但根本没吃透核心。他不是一款新芯片,不是一项单一技术,他是中国第一次在全球半导体领域定下属于我们自己的底层行业规则。 在外网的评论区已经吵翻了天。德国网友直言,极致的封锁打压没有困住华为,反而逼出了颠覆性创新。印度网友兴奋说,这下发展中国家不用再被高端光刻机卡脖子,芯片发展有了新出路。但也有网友抬杠说,这只是简单的芯片堆叠技术,算不上什么行业突破。为什么外界会出现这么两极分化的声音? 因为所有人都清楚,抛定律的出现,就是彻底推翻统治全球六十年的摩尔定律。大家要搞明白摩尔定律的本质是什么,就是靠不断缩小晶体管的空间尺寸来提升芯片性能。 但这条路早十几年就走到头了,现在先进制程已经碰到物理天花板,尺寸小到一定程度,电子会出现碎穿效应,芯片直接失灵。 更现实的问题是,成本高到离谱,一条三纳米芯片生产线投入超两百亿美元,后续制成升级成本翻倍上涨,性能提升却微乎其微。一边是 ai 自动驾驶疯狂暴涨的算力需求,一边是传统芯片路线彻底停滞,全球半导体行业早就陷入了无解的死循环。 那华为的破局思路是什么?很简单,不跟西方死磕,空间缩微,换个全新赛道玩时间缩微,别人拼命把晶体管做的更小,华为反其道而行之,通过逻辑折叠技术,把平面电路做成立体结构,优化电路布局,缩短信号传输的时间,信号跑得越快,芯片算率就越强,功耗反而越低。 很多人觉得这是华为临时抱佛脚的突围手段。真的是这样吗?根本不是。早在二零二零年遭遇全方位制裁之后,华为就悄悄启动了这套技术的研发迭代,整整六年时间,打磨出三百八十一款可量产、可商用的芯片,覆盖通信、车载、 ai 计算各大领域。 之前全网争议满满的麒麟九零幺零、九零三零等效制成,现在谜底彻底揭晓。不是所谓的营销噱头,全是掏定律技术落地的真实成果。这也是最打脸质疑者的一点。西方网友再怎么嘴硬,全球没有一个顶尖芯片专家敢公开反驳这套理论。 原因很直白,这不是实验室的空想理论,是几百亿用户实打实用上经过市场验证的成熟技术。以前我们的芯片产业永远是被动跟随,西方定标准,我们追进度,西方卡设备我们就寸步难行。 但滔定律的问世,直接改写了这个格局。半导体行业从此有了两条路,一条是日渐乏力的摩尔定律老路,一条是没有物理上限,成本更低的滔定律新路。华为还明确给出了时间表,二零三一年将实现等效一点五纳米的芯片水准。这不是画饼,是六年千锤百炼后稳稳的技术底气。 说实话,这才是中国科技真正的蜕变,从跟风模仿到自主破局,再到制定全球规则,西方靠设备垄断收割全球芯片市场的时代彻底翻篇了。

今天,咱们必须得好好聊聊一件真正能载入科技史的大事。就在今天上午,华为在一个国际顶级的电路与系统研讨会上,正式发表了一个叫掏定律的新理论。 千万别觉得这只是个学术概念,这可是中国在全球半导体领域第一次提出指导产业发展的核心原则。说白了,过去几十年,全球芯片产业都是跟着摩尔定律走,也就是不停地几何缩微,把筋骨管做小、做小再做小,现在撞墙了,做不动了。 而华为提出的这条路,是要用时间缩微去替代几何缩微。这标志着我们从一个规则的跟随者,开始变成规则的制定者。 你可能会问,这时间缩微到底是什么?它到底怎么改变?芯片逻辑?很简单,芯片性能要强,关键之一是信号在里面跑得快、传得短。以前我们靠把晶体管物理尺寸硬生生缩小,现在这条路成本高得惊人,良率还难以保证。 那华为的思路是什么呢?我不死客物理尺寸了,我通过逻辑折叠这种架构上的创新,把整个系统的信号传播实验给压下来, 这背后是一个贯穿了器件、电路、芯片到系统的多层级协调优化。而且华为敢这么说,是有绝对底气的。过去六年,他们基于这条路已经悄悄摸摸,成功设计并量产了三百八十一款芯片。 今年秋天,全新的麒麟手机芯片就会出来,完整采用逻辑折叠技术。他们还预计,到二零三一年,基于掏定律的高端芯片,其晶体管密度能达到一点四纳米制成的同等水平, 不用最先进的集子外观客机,用系统架构的巧劲儿实现同等甚至更优的性能,这对投资者来说,意味着产业链的价值逻辑要被重塑了。有些朋友可能还盯着传统的制程突破,但真正的机会已经大规模转移到了架构创新、先进封装和新型材料上。我们一个个来看, 最直接立好的首先是芯片设计服务和 ip, 因为逻辑折叠是在设计层面,用架构换性能,这需要极强的设计能力。比如鑫源股份,它是国内半导体 ip 的 龙头, 现在深度绑定华为新架构芯片的设计服务,市场上都在传,华为近期通过它下单了三星的两万片晶元,对应一百万颗芯片,订单金额超过五十个亿, 这不是小数目。还有灿星股份,做一站式定制服务的,今年一季度的在手订单已经达到九点二二亿元。新架构渗透带来的设计需求正在持续释放, 接下来是掏定律落地最关键的一个物理支撑环节。先进封装、逻辑折叠,要把不同功能模块高密度集成在一起,必须用到二点五 d 和三 d 封装。这个环节的几个核心公司确定性非常高,比如长电科技,它是华为升腾系列 chiplet 封测的核心伙伴, 今年的相关营收预计能到八十到一百个亿,而且是四纳米 chiplet 的 独家供应商,订单都锁到二零二七年了。还有通付微电,它在升腾九幺零系列的二点五 d 封装里,份额超过了百分之六十。 它在合肥的基地,现在做了 h p m 产线,从满产后能占全球百分之十五的产能。当整个行业都在转向用架构和封装对冲智虫瓶颈的时候,这些公司的战略地位就一下子凸显出来了。我们再说一个容易被忽略但极具弹性的环节材料。 新架构对散热封装材料的要求是颠覆性的。比如有研粉材,它有一款新型散热铜粉,是跟华为合作,历时两年,专门为深腾芯片研发的 独家供应。这种材料的壁垒非常高,不是随便就能替代的。还有华海诚科,华为的哈博投资持有它大概百分之三的股份,它的颗粒状环氧塑封料已经进了深腾的供应链,完成收购整合后,它已经是全球环氧塑封料出货量第二的企业了。 当然,算力生态的合作伙伴是直接的赢家。韬定律的成果已经在申腾 ai 芯片上大规模验证。像华丰科技,它是商腾九五零及 atlus 三五零服务器里二二四 g 高速互联的国内唯一量产供应商,试占率超过百分之六十,哈伯也持有他股份, 这是实实在在绑定的。还有像润禾软件,它完成了底层软件站的迁移,率先推出升腾一体机,今年一季度净利润同比增长了将近百分之一百四十八,生态价值正在快速释放。顺着这条线,我们再把眼光放长远一点。 韬定律提出的多层级协调优化对整个芯片设计的方法论是颠覆性的,这给国产 e d i。 软件提供了换道超车的机会。以前我们跟着别人的工具和流程走,现在新架构需要全新的设计、仿真和验证流程。华大九天作为国内龙头,广利威作为华为哈伯投过的标地,它们的长线逻辑非常清晰, 所以各位朋友,我们不能再拿老眼光看华为产业链了。今天的华为概念股跟四年前可能已经完全不是一回事了。 过去的逻辑是跟着补短板做替代,现在是跟着一起定义新规则,开拓新路径。秋季麒麟新芯片的发布,将是滔定律技术实力的第一次公开大考,那会是产业链核心标的一次非常重要的价值重估窗口。

二零二六年五月二十五日在上海举行的国际电路与系统年会上,华为公司董事、半导体业务部总裁何廷波发表了题为半导体新路径探索与实践的主旨演讲,正式发布了名为韬定律的半导体发展新原则, 这标志着中国在全球半导体领域首次提出只在指导产业发展的新路径。在摩尔定律驱缓已成为业界共识的今天,华为发布的韬定律并非对传统路径的简单修补,而是一场从底层逻辑出发的范式转移, 其核心在于以时间缩微替代几何缩微,将半导体的眼镜从依赖物理尺寸的压缩转向对信号传播时延的系统性优化。 自一九六五年哥登摩尔提出摩尔定律以来,半导体产业一直遵循着晶体管数量每十八到二十四个月翻一翻的铁律。这背后最核心的驱动力是几何缩微,即不断缩小晶体管的物理尺寸,在单位面积内塞入更多晶体管,以此提升性能,降低成本。然而,这条路正越走越窄。 近年来,全球半导体行业面临着物理极限与经济效益的双重强。随着制程工艺迈入五纳米、三纳米乃至更低的节点,量子碎穿效应等物理现象开始显著干扰晶体管的正常工作,漏电流急剧增加,发热量失控。 单靠缩小尺寸,其边际效益正在断崖式下滑。先进制程的研发投入与产线建设成本呈指数级飙升, 一颗三纳米芯片的设计费用高达数亿美元甚至更高。高昂的成本使得除少数巨头外的大多数企业无法承受摩尔定律的经济效益,红利正在消退。 正是面对这样一条陷入泥潭的传统赛道,华为提出了滔定律。滔定律的精髓在于其评估指标的根本性替换,以华为内部定义的时间长数 top 作为核心目标,构建了一套全新的技术价值体系。 一、核心转变包含三个层面的深刻内涵,物理度量横的变迁。传统观点认为,更小的晶体管直接等同于更强的芯片性能。韬定律则认为,系统性能的真实瓶颈在于信号在芯片内部穿梭的时间, 无论晶体管做的再小,如果信号传输距离过长,等待时间过多,最终的系统体验依然会很糟糕。这是一种回归物理本质的思考方式。博弈焦点的转移 如果说制程竞赛是一场关于静态空间的战争,那么韬定律发起的是一场关于动态时间的革命,其目标不再是如何在一个火柴头上刻下更多字,而是如何让信息在芯片中以最快的速度跑完最短路程指标的具象化。 华为定义的时间长数跳是一个包含器件物理电路布局与系统协调一体化的综合参数,只在将所有层级的优化努力统一到一个可度量、可优化的目标上。如果说滔定律是新的指导思想,那么逻辑折叠技术就是支撑这一思想落地的核心关键。 在传统的芯片设计中,逻辑电路布局往往是平面的,为了完成一项复杂的计算,信号往往需要在物理平面上横跨巨大的距离, 每增加一毫米的物理走线、电阻、电容和寄生效应带来的延迟就会让芯片的速度慢上一截。逻辑折叠技术引入了折叠的理念,实际上是一种将二维空间负担转化为三维空间效率的技术实践 具体表现为,一、芯片设计的升维,从单层到双层。何庭波在演讲中透露,即将于二零二六年秋季面试的新一代麒麟手机芯片将是逻辑折叠技术的首次成功实施。 该技术基于全新的自由逻辑设计理念,将传统的单层逻辑电路扩展至双层。在传统设计中,为了缩短距离,工程师拼命布线。在逻辑折叠下,部分慢速或长距离的逻辑快被折叠到了另一层,原本曲折漫长的水平走线变成了垂直层面间的极短连接。 这不仅极大的缩短了关键路径的物理长度,还通过重构布局显著降低了信号传播路径上的电阻和电容载,实现了晶体管密度的大幅提升。二、从点优化到全站重构逻辑折叠并不仅仅是一个物理重排工具,它是一场涉及软件架构芯片的全站协调设计革命。 华为提到,通过对实际工作负债的指令流和数据流进行细力度控制,系统能够智能的决定哪部分逻辑应该放在上层快速运算,哪部分应该在下层待命,从而在系统及并行度和效率上实现质的提升。三、长远的引进路线 逻辑折叠并非一蹴而就。何庭波透露,二零二六年的麒麟芯片是首次成功实施,而在未来的十年里,华为将持续走向全面折叠,甚至走向更多层的折叠。这种多层级折叠配合其对领取总线的定义、超节点的统一内存编制等系统级优化,将系统通信十年降至极低。 涛定律并非仅存在于口号,它由一套严密的多层级协调优化体系支撑贯穿器件、电路、芯片到系统的每一个毛孔。器件层面通过对晶体管和互联电阻及寄生电容的极致优化,从物理底层压缩 t u 值 电路层面逻辑折叠技术突破平面局限,直接改善电路性能。芯片层面,软件架构芯片全站协调,基于实际工况实现精细控制,降低执行时间。 系统层面,重构互联协议与架构,实现原生低延迟通信。这种系统性思维,等于为其芯片构建了一个四维立体的交通网络,最大程度的减少了堵车和绕路。任何华丽的定律都需要实打实的量产来背书。 华为在此次发布会上给出了极具含金量的数据,在过去六年基于此定律的实践中,华为已成功设计并量产了三百八十一款芯片,覆盖了千行百业的需求。这表明韬定律不仅是一个理论模型,更是一个经过了大批量产残酷检验的工业级标准。 在具体产品的落地时间线上,华为规划的相当清晰。新一代麒麟手机芯片将率先完整采用逻辑折叠技术。 由于跳出了对先进制程的过度依赖,这款芯片有望取得一系列紧靠先进制程工艺难以取得的进步。预计二零三一年,基于掏定律眼镜的高端芯片,其晶体管密度预计将达到一点四纳米制成的同等水平, 由于掏定律只在时间缩微,届时芯片的实际工作频率将极有可能出现爆发性增长。华为掏定律的发表正值全球半导体格局面临深刻的新旗帜。 何庭波在演讲末尾明确表示,未来一定属于开放合作,我们期待与全球科学家、工程师和产业伙伴紧密合作。 对于长期习惯了仰望西方半导体技术路线的全球产业界而言,滔定律的提出象征着一种来自东方的新方法论。当物理空间无法再被无限压缩时,智慧就应该转向对光速与时间的极致利用。 这不仅是华为在极其严峻的外部压力下探索出的一条跨越制造工艺鸿沟的可行路径,更代表了中国半导体产业从追赶者向规则制定者角色转变的一种尝试。 这条注重效率、系统协调和多维度创新的时间缩微之路,无论最终将带领半导体行业走向何方,这一具有里程碑意义的探索都将被写入全球半导体产业的发展史册中。



最近,全球科技圈最大炸点,华为何廷波正式发布掏定律,中国首次定义全球芯片新规则。在国际顶级电路会议上,华为抛出颠覆性的掏定律,终结了半个多世纪的摩尔定律。 传统芯片靠不断缩小晶体管拼 euv, 先进制程成本高,有物理极限,还被海外死死封锁。 华为换道超车复苏空间缩短,信号时间延迟,核心杀手锏是逻辑折叠,把平面电路垂直堆叠,大幅缩短信号路径,用现有 duv 成熟工艺就能实现等效先进制成性能。 今年秋季,麒麟全新芯片登场,晶体管密度提升超百分之五十三,性能跃升百分之五十以上。二零三一年达到等效一点四纳米顶尖水平,追平台机电研发进度。 消息一出,半导体板块全线大涨。从 mate 六十、麒麟九零零零 f, 到如今掏定律落地,华为在封锁绝境中开辟新路,中国芯片正是从跟随者变成全球规则的定义者。短视频标题一, 重磅!华为发布掏定律,改写全球芯片规则!二,告别摩尔定律,华为换道超车硬钢一点四纳米三不用 euv, 华为逻辑折叠,国产芯片彻底突围!

今天必须要说一下华为,因为有太多的朋友问我,另外,这事儿实在太大了。 五月二十五日,在上海举行的二零二六国际电路与系统研讨会上,华为公司董事、半导体业务部总裁何廷波正式发表了题为半导体新路径,探索与实践的主旨演讲。 在演讲中,他丢下重磅炸弹,华为正式发表命名为韬定律的半导体研制新定律。请注意,这不是发布一个先进的新产品,而是发布一个新定律。 新定律是个什么玩意呢?就是一种能够做出一系列新产品的新路径。 这意味着,虽然当天没有发布新产品的新路径,这意味着这是不是有点吹啊? 我想说,按照这个新发布的定律,华为过去已经生产了三百八十一款产品,现在才正式发布,这个定律已经是够谦虚的啦。 更为重要的是,华为这几年屡遭打压,一直很低调,比如前几年发布的 mate 六零手机,里面搭载了新的升腾芯片,是个什么玩意儿?华为没说。 在长达近一年的时间里,在华为商城、官网等渠道都看不到关于这个芯片的型号、制成以及是否支持五 g 的 介绍。 到了差不多一年以后,华为才部分介绍了一下,但仍然语言不详。你要问线下销售人员,他经常会说这个不知道,这是我亲身经历的,我在节目里面也提到了的。 这害得外国的一帮搞半导体的人把这玩意拆散了,认真研究,反复琢磨,然后做出了一系列推理。 我们关于华为的很多信息,反而是外国人帮我们推理出来的,但是你推理你的,华为自己没说 就是这样低调的华为现在在用一个定律,已经生产了三百八十一款产品的基础上,现在正式而高调的宣布了这个定律,你说这意味着什么呢? 一个谦虚的人忍不住说了自己的一个比较牛的事,只能说明这事太牛了。这个事厉害在哪里呢?一句话说,关键外国人在芯片上掐我们的脖子,掐不住了。 为啥卡不住了呢?因为华为用这个新定律,照样可以生产出最先进的芯片。何庭博在会上发布说到,二零三一年,华为用这个新定律可以生产出等同于一点四纳米制成的芯片。 而与之相对应的信息是,台积电发布的公告显示,二零二八年可以生产出一点四纳米制成的芯片,那意味着我们与世界最先进水平只落后三年。 你可千万别觉得还是在落后啊。这事对中国来讲,原本是生与死的问题,而现在变成了紧跟最先进的事,而且接下来大概率要遥遥领先。我们还是说当下?当下这意味着至少这个卡字灰飞烟灭了。 既然华为这么厉害,我们肯定有必要搞清楚华为是怎么搞定这件事的。说来有趣,华为的路径是你打你的,我打我的,或者叫你搞你的,我搞我的,你玩你的,我玩我的, 啥意思呢?同样是为了攻克芯片问题,西方有西方的路,华为一直在走自己的路,结果是华为用自己的路也抵达的目标,解决了问题。让别人卡不住,我们 先说别人是什么路,别人的路就是我们通常所说的摩尔定律,所谓芯片,其实就是在硅片上贴上晶体管,形成集成电路。摩尔定律就是研究怎样把硅片上的晶体管越做越小,这样在单位面积上的硅片上就能容纳更多的晶体管,这样在很小的面积下, 比方说指甲盖大小就能容纳很多的晶体管,功能就非常强大。比如我们现在用的手机上面的芯片,硅片大小如指甲盖上面的晶体管,大约有一百五十亿到两百亿个,重复一遍,一百多亿到两百亿。指甲盖大小 关键是一个字,小。于是我们耳熟能详的什么十四纳米、七纳米、五纳米、三纳米、两纳米、一点四纳米这些概念就出现了。纳米是多大? 我们日常生活当中比较小的单位是毫米,而一毫米等于一千微米,一微米等于一千纳米,也就是一毫米等于一百万纳米, 这到底有多小?把一毫米分成一百万,那只能靠想象,没法用手去比划哈,手太大了。那么怎样才能够让晶体管做的小一点呢? 必须要有先进的光刻机,可是先进的光刻机只有阿斯麦公司一家卖,可是他不卖给我们,另外还要有先进的光刻胶,西方也不卖给我们,所以我们就暂时没办法在硅片上整上很小很小的晶体管了。 这下中国就有点为难了,所以在这个领域就被别人掐了。那这次华为突破了别人对我们的掐脖子,是不是就整出了先进的光刻机和先进的光刻胶呢?回答是不是,前面已经说了,华为这次的路子是你打你的,我打我的。 华为的路子就不是那个摩尔定律,而是他们这一次发布的韬定律。说实话,这个定律有点诡异, 传统的路子是在指甲盖大小放上两百亿的晶体管,未来可能会放上四百亿的晶体管,可是我们没有先进的光刻机和光刻胶,我们没办法把晶体管做的那么小,所以我们可能在单位面积上放的没有别人那么多,比方说哈,指甲盖大小我们可能只能放一百多亿 个,那跟别人的差距可能就是两倍或者四倍的差异。那怎么办呢?好办,一个词折叠。 比方说未来别人在指甲盖大小上放四百亿,我们在指甲盖大小上放两百亿,但是就像盖房子一样,别人是一层,我们盖两层,两层加在一起不就是四百亿了吗?两百加两百不就等于四百了吗? 未来当然我们也可能再搞个三层,但不管是几层,占地面积和一层是一样的,都是指甲盖那么大,所以芯片的大小还是那么大。 当然了,厚度增加了,但是在大多数应用场景下,厚度不是一个限制因素,比如手机留给芯片的厚度大约有三毫米, 只搞一层的芯片的厚度大约零点三毫米,搞两层就零点六毫米,搞三层就零点九毫米,再加上封装啊什么的,也不会超过两毫米,高度还绰绰有余。 这和我们现实生活当中盖房子很相似啊,主要是平面面积受限,往天上盖,盖高点不着急。 另外散热是一个很大的问题,这就是华为的厉害之处了,他解决了散热的问题。怎么解决的呢?我也不清楚,我也说不清,朋友们自己去想象,很多事也只能靠想象,这玩意太先进了, 华为这次就是这么玩的。但是说到这里,远没有说到位,别人是平房,华为搞的是楼房,别人是一层,华为是两层或者三层,这只是解决了晶体管的数量问题,而在性能上,华为更胜一筹。为啥呢? 比如在一个指甲盖大小,我们假想是一厘米见方的硅片上,别人布置了四百万个晶体管,离得最远的两个晶体管的距离大约就是一厘米,由于一厘米等于十毫米,一毫米等于一百万纳米,所以他们的距离就是一千万纳米那么远, 那么传输信号的时候要走一千万纳米那么远,性能肯定就不大好。但是华为是盖楼房的,比如说盖了两层, 那这带来一个什么问题呢?晶体管和晶体管之间的相连,有很大一部分是垂直相连的,因为是两层啊,它变成了楼上楼下的关系,那就离得近了呀。 简单直观的说,因为是楼上楼下的关系,离得近,所以传输速度更快,简单理解就是节约了时间。所以华为的韬定律的专业表述有一个说法,叫做用时间缩微代替几何缩微。 我们重温一下何廷波展示的那个愿景,到二零三一年,华为将生产出等同一点四纳米的芯片,意思就是我的芯片上的晶体管没有达到一点四纳米那么小,但是我生产出来的芯片的功能和你的一点四纳米相同。 而我最后还要脑洞大开的说一句,关于生产小尺寸的晶体管,难道中国就不去研发了吗?与小晶体管密切相关的更先进的光刻机,难道我们就不去研发了吗?与小晶体管密切相关的先进的光刻胶,难道我们就不去研发了吗?我们一切都在做啊, 我们是两条腿走路。那我就要弱弱的问一句,华为实现了用相对大尺寸的晶体管做出小尺寸晶体管的功效,那当我们也能做出小尺寸的晶体管的时候,我们就两好合一,好远远超别人了。 这就好比是在一百平米的房间,别人可以摆一千张桌子,平均每个桌子的大小是零点一平米,而我们暂时做不出小桌子,我们每张桌子的大小是零点二平米,所以我们在一百平米的面积上只能摆五百张桌子, 但我们会盖楼房,我们盖成两层,所以在占地面积还是一百平米的前提下,我们也能摆一千张桌子,我们就跟别人一样了。 可问题是,将来有一天我们也能生产出零点一平米的小桌子,那么我们每一层也可以摆一千张桌子,但我们是两层,所以我们总共可以摆两千张桌子,而别人只能摆一千张桌子,到那时咱又是一个遥遥领先了。 当然,别人也一定会去学我们的这个盖楼房的技术,搞不好那个时候别人也会盖楼房了。那么最后谁输谁赢,靠的是本事,我们走着瞧,致敬华为!

华为正式发布掏定律后,摩尔时代中国给出芯片新解法。当传统摩尔定律逼近物理极限,全球半导体产业陷入迭代瓶颈,华为全新技术理论为行业突破困境提供了创新路径。长期以来,全球半导体产业的迭代发展始终以摩尔定律为核心指导准则。 近日,华为正式发布掏定律,这是国内科技企业首次提出具备全球产业指导价值的半导体引进理论, 重构了半导体行业数十年的传统迭代逻辑阶阶段。传统摩尔定律已进入发展瓶颈期,其核心原理为几何缩微,即通过缩小晶体管物理尺寸、精进芯片质重工艺,实现芯片性能与集成度的提升。 但当前工艺尺度已趋近物理边界,不仅技术攻坚难度大幅提升,研发成本持续攀升,单一依靠物理尺寸缩减的迭代模式已无法支撑半导体产业的长期可持续发展。超定律的核心技术革新是确立以时间缩微替代几何缩微的全新眼镜思路。 该理论跳出传统物理迭代的局限,以压缩系统信号传播时延、优化时间长数为核心,依靠逻辑折叠等原创性技术架构创新, 有效提升晶体管利用效率与电子系统能效。相较于传统缩小硬件物理尺寸的迭代方式,该技术体系通过算法与架构优化,实现芯片整体运行效能的系统性升级。该理论体系并非停留在理论层面,以完成长期产业化落地验证。 过去六年,华为基于韬定律技术体系已完成三百八十一款芯片的设计与量产工作,产品广泛应用于各行各业,充分验证了该理论的实用性与稳定性。根据官方公开技术规划,该理论将持续落地迭代。 二零二六年秋季推出的全新麒麟芯片将率先应用逻辑折叠技术,实现芯片性能的结构性提升。行业技术推演显示,二零三一年基于韬定律研发的高端芯片晶体管集成密度可等效对标一点四纳米制成工艺水平。 韬定律的发布标志着全球半导体产业正式告别单一物理缩微的迭代模式,迈入时间维度优化加架构体系创新的全新发展阶段。在后摩尔时代背景下, 这套本土化原创技术理论为全球半导体产业的突破与持续引进提供了全新的技术范式与发展方向。


昨天华为发布了掏定律,说二零三一年啊,三一年啊,要比肩一点四纳米的尖端工艺,彻底跳出摩尔定律。当然现在的市场上都是用摩尔定律,就举个例子吧,就是比如说像指甲盖, 那西方的摩尔定律呢,就是他们把芯片,把金元体越做越小,越做越小,越做越小,它的性能就会越来越高。那么这一次呢?华为的掏定律呢,是用叠加的手法来达到尖端的芯片的效果, 所以教授您怎么看打华。呃,看待华为这个掏定律,我当时啊以为他只是一个概念阶段,但是看完新新闻之后说华为已经量产了三百八十一款了, 其中包含手机、 ai、 车载领域,包括现在的麒麟芯片搭载的折叠技术,商用也已经实现了。 您觉得这条路接下来会怎样的打击美国和欧洲的脸?那些不愿意卖给中国的,比如说它那个生产芯片的那个机器 就非常高端的。呃,叫什么来着?那个机器啊?光刻机。对,接下来还要不要卖英伟达?还要中国的市场,美国和欧洲接下来要怎么想? 呃,科学的东西是要经过检验的啊,科学要造假可以,但是很容易就会被拆穿啊, 也就是说当他一旦发布之后,在市场上运转,只要他的产品卖出去,就有人会把他的产品把它拆解去做测试,所以他很快的就会被证明是真的还是假的。 那当华为这么大的场面,这么大的身世,而且发表这么厚的一篇论文,把他的滔天率讲出来的时候,那这代表中国华为的这个技术已经成熟了 啊,那这个技术已经成熟了,所以中国大陆的目标是在二零三一年的时候达到一点三,一点四纳米左右, 二零三一年,但是他告诉我们的就是五纳米、三纳米,现在华为的技术上是没有问题了,已经开始进行了,他这个会释放出几个讯息,也会冲击到几个半导体厂。 第一个讯息就是中国不太需要这个极紫光的光刻机了,所以你艾斯默尔你一直投资前再做更先进的这个光刻机对中国大陆来讲已经不再稀罕了, 那中国也不会需要的,所以你的这个产品很有可能会是一个卖不出去的产品,因为台积电也停止像阿斯莫尔购买这种极紫光的光刻机了,因为他们认为第一个造价太贵,第二个对于他来讲经济上 不符合他使用,这是第一部分。那对于很多正在发展半导体的国家来说,中国就告诉他们说你不需要买这么昂贵的机器,你可以买一般的啊光刻机就可以了 啊,升紫光的光刻机就可以了。而看起来中国的升紫光的光刻机相当有可能就 dv 相当有可能会做出来了。所以未来中国大陆如果能够做出升紫光的光刻机,那也就是完全可以不用向 s m o 买, 反而还可以卖出去。那很多非洲国家啊,或者是拉丁美洲、亚洲的国家,经济状况、财力没那么雄厚的 他很有可能就不像以色列去下订单,他反而向中国大陆来下订单。是的,那这个对中国大陆来说的话,那就是一个击败,彻底击败这个以色列垄断的这样的一个局面。嗯,我觉得这个对于全世界是好, 那对于这个美国跟欧洲跟 smore 是 人类间对他们来讲是最坏的消息。这是第一个,第二个中国大陆这样做的目的,其实告诉你说台机电也不是那么重要的了。嗯, 它释放出来的讯息就是台机电不那么重要。台机电的昂贵金片你们也不见得要买,你可以向我们中国买了,是中国可以用成熟制成的, 因为成熟制成的它的成本比它低,它的基数比它成熟,但是可以用成熟制成的成本低基数成熟的技术,我们做出来的晶片可以一样的达到这个一点多的纳米,这已经是最大的极限了。 那这样的话,你们还需要去买那个昂贵的这些美国的台积电的,台湾的台积电的金片吗?嗯,所以我觉得这个长远来讲会影响到台积电的供货量。 那第三个就是中国大陆释放出来的另外一个讯息,就是我不再需要英伟大的金片了,我也不再需要台积电的金片了,我非但不需要,我还可以卖出去了。 是的,那当他一旦可以卖出去的时候,我卖的又比你便宜,品质又不会比你差。那很多的发展中的国家 选择的是中国的镜片,而不会是选择你昂贵的镜片。甚至连美国、欧洲的很多的国家,他也选择的是跟中国大陆下订单,而不是选择跟你台积电,不是选择跟你美国下订单。那这样的情形下的话,您说是不是整个世界重新颠覆,重新革命?没错, 所以这个就是中国目前来说的话,我相信呢,当时在嘲笑中国的, 而且认为说,哎呀,中国三五年做不到了,哎呀,不可能呐,三纳米想得美了,中国当时告诉你说,我现在一点多纳米都可以做的出来,我在二零三一年量产给你看。那你想想看, 为什么要定在二零三一年?是不是要搭配自己的半导体厂的新建完成?是不是要搭配自己的光科技 的突破进展,是不是要搭配中国开始要进入大规模的量产,一旦中国进入大规模的量产,请问一下这些企业怎么有未来呢?怎么有全景呢? 那中国非但不会给你们买,中国还拼命的往外卖,那你想那怎么办?而中国是全世界最庞大的电子产品的消费市场,当最庞大的电子消费市场都不像你买的时候,还反而在卖出去的时候,那你这些 海外的这些美国,还有台湾、韩国的,还有日本的,那你们的东西怎么有未来呢?所以我估计啊,可能这些国家的产业啊,甚至股东投资方要想多一点,想远一点,会来,未来会不会发生这些事是有可能发生的事。 而且其实中国的大市场啊,教授刚才其实也讲到很很很重要的一点,中国人口多,他的适用成本,即使他今天研发花了再多的钱, 真正到推向市场商,他平摊下来,他的成本都不会那么高,他流通性都会非常强。当一个产业不是只有你才能行的时候,而且中国的成本又低,产量又高,整个的产业链要齐全的时候,那么整个世界真的是要变天了。

啥玩意?现在造芯片都不需要 uv 光刻机了?华为发布了一条半导体产业的新规律,叫做掏定律。这玩意要是在董王仿华的时候掏出来,那可真比当初雷蒙多仿华的时候,华为自研的麒麟芯片重新上市还要炸裂的多。为啥呢? 因为如果华为的这个定律要是真成功了,美国在芯片领域永远不可能再卡中国的脖子了,甚至全球芯片半导体产业都要重新洗牌。大家都知道,半导体产业的核心就是摩尔定律,也就是芯片制成做的越小,性能就越强,不论是阿萨曼尔、台积电、三星还是英伟达这些半导体企业都 都是围绕着这个核心去做的。但是中国没有 euv 光刻机啊。所以华为提出了用时间换空间这条定律的核心思路是不再沿着摩尔定律把晶体管尺寸持续做小的单一路径去追赶,而是通过重新构建芯片的内部架构、优化系统设计和三维集成等方式,用成熟的制成实现先进制成的性能。 具体来说,就是要在七纳米工艺条件下,让芯片的实际算力和能效比达到甚至超过三纳米芯片的水平,用时间换空间,用结构创新代替工艺微缩,让芯片性能的增长脱离对 euv 光刻机的绝对依赖。这就等于是在半导体产业搞出了一条全新的道路。这个想法换其他任何一个国家提出来都有吹牛逼的嫌疑。 过去几十年,国际上并不缺少试图改写半导体行业规律的尝试,不论是材料创新,还是新型晶体管结构,亦或是缝纫机慢架构,许多实验室都有理论突破,但最终都未能撼动现有的产业格局。 最核心的原因就是半导体是一个高度藕合的长链条产业,单一环节的创新,如果没有设计工具、制造工艺、封装测试的全链配合, 就没有办法变成可量产的产品。一家公司可以提出一种新的芯片架构,但如果 e d a 工具不只是高效实现,经原厂没有专门的工艺调优封装技术无法匹配其互联和散热的要求,那么这个架构就只能停留在论文或者原型阶段。但是华为不光是有理论,而且是真的给出了技术方案。掏定律落地的核心技术体系 便是逻辑折叠。在这个基础之上,华为构建了贯穿器件、电路、芯片、系统四个层级的协调优化架构。华为二零二六年秋季即将面世的麒麟芯片将率先采用逻辑折叠技术。华为已经公开表示,预计到二零三一年,基于掏定律的高端芯片 晶体管密度将达到一点四纳米制成的同等水平,而台积电等晶圆工厂的目标也是在二零三零年左右实现一纳米芯片的量产。也就是说,在性能发展中,两条技术路线的进度是对齐了的。 也就是说,华为提出了新定律,并且给出了一套新的技术方案。我们的芯片设计工具 e d a 可以 专门根据这套技术方案进行优化。我们的芯片制造设备、厂商、生产工艺都可以进行优化。而且先进的封装技术储备充足,二点五 d 和三 d 封装芯片堆叠归中介层等能力 可以支撑把多颗功能芯片高密度集成,用系统级封装实现,等同于单片三纳米的性能表现。这种从设计、制造到封装的完整链条,可以在同一个目标下同步迭代,快速闭环,把理论上的定律变成生产线上的良率和出货。而且对于这些厂商来说,跟着华为的新定律走是真的能赚到钱呢。你想想, 我们的人工智能、机器人等前沿科技都需要高制成的 ai 芯片,这些我们买得到吗?现在我们七纳米的 ai 芯片功能就可以直接对标国外三纳米的了,关键是制造七纳米芯片的成本可能也只有三纳米的一半不到,低成本、高性能,你们的产品怎么和我们 pk? 这将直接改写全球的采购逻辑,下游的服务器厂商、智能汽车企业、机器人产业没有理由拒绝这种高性价比的产品。市场一旦打开, 芯片设计企业获得可观的订单和利润,净原厂可以保持高产能和利用率,并贪薄研发成本,封测企业因为高密度封装需求的提升而增加技术溢价。 e、 d、 a, 厂商有持续的收入来迭代工具设备厂商看到清晰的需求牵引去攻克下一阶段的设备,整个链条上的参与者在商业上都是赢家, 这就形成了自驱的正向循环,让韬定律可以不断自我完善。更关键的是,中国是一个有着十四亿人口的庞大市场,美国已经限制了我们获取高性能的 ai 芯片,这就让国内的企业不得不去支持华为的韬定律落地美国对华半导体管制的着利点全都掐在先进制程这个命门,从限制 e u v 到禁止先进芯片代工,都是围绕着公益节点设墙。 一旦性能增长的驱动力从制程微缩转向架构的创新和系统优化,这堵墙就变成了马其诺防线,再也起不到限制中国算力发展的作用,美国对中国芯片产业的制裁就会彻底失败。而且中国拥有了和英伟达一样高性能的 ai 芯片,你觉得美国的 ai 产业还有机会吗?那么到时候受到影响了,可 就不只是半导体产业了。过去全球半导体的底层逻辑、设计范式、制造规范,几乎全部都由西方的企业和机构来定义,中国企业更多是在既定的框架内进行应用开发和工艺追赶。但韬定力不只是一项产品技术,它的背后需要一整套新的设计方法学、 新的一对一算法模型、新的工艺制成模型、新的工艺控制模型和新的封测接口标准。围绕着这条定律,华为必然会和国内产业链一起,构建一套从设计到量产的完整技术体系,并逐步形成事实标准。这是一次全球半导体产业的重新洗牌,华为在被美国制裁了七年之后,终于要开始绝地反击了。

套定律火了,不但有希腊字母,还被叫做定律,还是华为出的,还和 ai 半导体芯片有关,这简直就是科普的重灾区啊。 但是我也不是专业人士,所以我认真观看了套定律的发布会,阅读了预发布在 china xiv 上的论文,同时呢,又预习了与其相关的芯片制造流程、半导体工艺以及数电摩电中的 rc 电路等相关知识,希望可以用大白话给大家讲明白。 套定律说的详细点叫套缩放定律,其实就是提出了一种新的 scaling log。 在 技术领域,这个 scaling log 可是无处不在,用 在半导体芯片上就是统治多年的。摩尔定律,就是晶体管尺寸越小,芯片性能就越强,用在大模型上,就是参数越多,模型能力越强。那再比如说,用在我们人身上,就可以是学习的时间越多,期末考试的分数越高。 总之呢,就是找到了这么一个定律,它既是历史经验的总结,比如说确实发现学生延长了学习时间,可以提高成绩,同时又是未来发展的理论指导。 之所以各个领域的 skill level 如此受欢迎,正是因为它简单粗暴。比如说让学生哐哐学就行了,啥也不用管,成绩自然就提高了。但是凡事都有个度, 比如说让学生天天不睡觉去学习,那成绩肯定是不降反升了。那在芯片领域也是如此,摩尔定律已经失效了,尤其是进入七纳米之后,在几何层面的记忆索小的红利已经消失了。要说明白这个事,还得从芯片上最小的结构开始说起。晶体管。 晶体管可以简单理解为一个开关,断开表示零,联通表示一,当然实际的芯片逻辑就是由一个个的小晶体管构成的。 过去的几十年里,半导体产业一直以纳米作为衡量技术进步的单位,大约每隔十八个月,晶体管尺寸缩小,频率上升,单位逻辑门的成本下降,非常舒服。 但是呢,当晶体管尺寸缩小到一定程度时就不行了,会出现一些微观层面才会遇到的问题,比如说漏电,可以理解为断开的开关仍然会有电流经过,所以后来人们在微观结构上开始做手脚,出现了 finfied 等技术的改良。 但是这个时候半导体工艺有多少多少纳米这个词已经不像之前那么单纯了,之前就是单纯的指晶体管中的三极长度,但是现在长度没法再缩小了,但是呢,通过结构上的改造,仍然能提升芯片的性能,那这该怎么起线呢? 聪明和狡猾的人类发明了等效尺寸这个概念,比如说我晶体管的工艺仍然是二十纳米,但是我通过结构上的一些改造,它的性能提升到了理论上三纳米的水平,那我就说自己是三纳米。 这个问题导致了各个厂商的标准不一样,理论上就是说我自己想等效多少纳米,那就是多少纳米,反正你也不知道我是咋算的。 同时呢,也导致了我们这些科普博主非常头疼,每次解释这个问题的时候,都是要资料没资料,要图片没图片,死活也说不清楚。那这样一个既失去了对比意义,又增加了咱老百姓理解成本的历史遭迫,为啥不放弃呢?所以华为的这次的第一个目标就是提出一个新的衡量指标,炮 及时间维度上的缩放,代替传统晶体管尺寸的这个衡量指标。那为什么起了这么一个奇怪的名字呢?套输入法我都不知道怎么打出来。那这就不得不提到电路中的 r c 电路, r 就是 电阻, c 就是 电容,连起来就是个 r c 电路了。芯片上呢,到处可以抽象为这种 r c 电路, 我们可以把电容想象成一个水桶,只不过里面装的是水,而不是电盒。电阻就是水管,有入水管和出水管,当水桶被装满水时,对应的数字是一。反之,如果把水放干净了,对应数字是零, 那么这个从零变化到一,或者从一变化到零的时间就是一个非常关键的信号时延。那这个时延和什么有关呢?第一,桶的大小。第二,水管的流速, 这个桶越小,同时呢,这个水管越短越粗,装满这个水的速度就会越快,对应到电路中就是一个电容的充放电速度更快,那对应到数字中就是零,变化到一的时间更快。 这个 r 和 c 都是物体固有的属性,所以说它们的乘积也是个常数值,我们给他定义为时间常数套,那你可以算一下电阻乘以电容的量缸也确实是秒。 这个数字越小,电路中的信号的时延就越小。而我们在芯片上折腾来折腾去,最终的目标其实就是降低这个时延, 缩小晶体管尺寸,仅仅是为了实现这一目标的其中一个手段而已。比如说华为这次提出了一个逻辑折叠的技术,究竟怎么实现呢?我肯定是不懂的, 我的理解大概就是之前的思路呢,是在二维平面上缩短距离,缩小尺寸来让信号传的快一点,而逻辑折叠是在垂直方向上通过键合技术连接,进而缩短距离,加快时间,有点像虫洞一样。 所以说,纵观几年的技术演进,早就不是以缩小筋骨尺寸为目标了,而是降低食言。所以我们自然需要一个更大的 scope 来指导我们前进,这就是华为的套定律。那有人就会说了,这不是大家已经都在这么做了吗?华为不就是总结一下而已吗? 那这我就要批评一下你了,就算是这个角度,那凭啥就不能是咱国家总结呢?马斯克提出了一个第一性原理就行,咱们提一下就不行了。 虽然套这个名字来自 rc 电路的时间长数,但华为论文中的这个食言定义更为广泛。具体呢,分为晶体管层、电路层、芯片层、系统层的时间延迟,每层都有不同的解法。 所以说原文中也说了,套之所以能够成为一个有效的核心指标,而不是对基友的指标的重新命名,是因为它在整个堆栈中具有一致性,频率、延迟、待宽和吞吐在各自层上都受套支配。 公益技术人员、电路设置人员和系统架构师可以围绕同一个量并用相同的单位展开讨论。炮式实践,端到端全站协调优化的共同语言,过去那种各层独立优化、持续作为残差的时代已经结束了。 呃,最后说一下我的个人观点,第一,为什么是华为提出这一定律呢?其实我觉得就是争夺话语权嘛。 首先,芯片制成已经到了瓶颈,但是美国依然能够享受到先进工艺带来的红利,所以呢,提出了新的指标的动力就没有这么强。但是呢,华为却不一样,二零二零年之后,我们知道先进工艺就受限了,简单说就是不能使用 euv 光刻机, 小尺寸的晶体管造不出来,那如果仍然用之前的以晶体管尺寸为衡量先进技术的指标,显然是对我们不利的。在结合这六年,华为确实是从其他维度找到了突破摩尔定律的方法,所以呢,进行了一场话语权的争夺,重新定义了先进之城的衡量指标, 这个我觉得既合理也是好事。第二,这个定律我觉得其实和摩尔定律有个本质的不同,就是摩尔定律是可以直接指导半导体产业的发展方向的,就是缩小晶体管的尺寸嘛。但是华为这个套定律更像是一个目标,我暂时还没有发现它可以直接指导怎么造芯片这个路线。 当然还有一个目标就是可以提升行业的信心嘛,就是说告诉大家摩尔定律依然存在,只不过是换了个 scope 更大的描述而已。 那这就要看今年秋季发布的麒麟芯片是否有他的论文和发布会说的那么好了。我在视频中没有说,也是因为这只是单方面的一个数据暴露,而不是公开的测评结果,那我们就拭目以待吧。 第三,很多自媒体呢,又开始老样子,要么就吹上天,要么就说的没意义。其实我觉得还是那个更古不变的道理,就是太阳底下没新鲜事,现在已经不可能有什么惊世骇俗的技术突破了,更何况只是一个技术定义和展望而已。 但同时呢,我觉得这件事是有意义的,即便是争夺话语权这一个目的,我觉得也是有意义的。我们能接受别人用等效尺寸这种欺骗性的描述来宣传自己的芯片,那为什么就不能接受咱们提出个新思路来打破这个话语权的垄断呢?好了,本期视频就到这里,我们下期再见。拜拜。

华为 tony 的 公布,让我心中好几个疑问有了清晰的答案。第一个问题其实我在思考,有中美科技站也到了最重要的部分,半导体之战, 我们的制成跟别人一直有差距,造不出相应制成的先进芯片。过去很长时间,我们在十四纳米、二十八纳米一直追赶,甚至现在实现了反超,可以从出口数据看出来, 但是在高端的五纳米、三纳米,当然现在咱们还用这个名字去叫啊,咱们现在为了大家理解方便,先这么讲, 以后韬定律普及了以后,我们就不讲几纳米了啊,你不要跟我讲你到底用什么制成的,你就说你做同样的事情用了多少时间,这就是比实打实的呀,从唯物主义视角去出发的呀,因为我们芯片最终是要拿来做一些特定功能的啊,你到底是 一个辣秒做出来,还是说你是一个微秒做出来?对于我用户而言,这个是最直接的感受,你点开一个软件,到底是快还是慢? 当然这个要等到我们的套定律慢慢成为了主流以后,哎,这个时候大家就会把这个标准改换过来啊,在此之前,我们还是叫五纳米、七纳米、三纳米,那么刚才的疑问就是我们去追赶别人吗? 现在台积电已经在做三纳米,他们还在做二点几纳米,那如果说我们去追赶别人也在进步啊,我们何时能够去追上? 现在跟业类人士去聊下来,就这个芯片有很多很多仪器,我们光去造出高端的光刻机,就那种阿斯麦尔的最高端的,我们可能都要到五年、十年, 那这个五年、十年我们怎么办?追上了别人又往前走了一步,我们又该怎么办?我们是永远的追赶吗? 啊?这是我过去心中的第一个疑问,第二个疑问就是华为是如何用 有十四纳米,或者说就这个以上的这种光刻机怎么样造出等效仪五纳米芯片,类似这种操作流畅度的芯片,他怎么做的? 有人呢?在讲是不是这个也用了一些 uv? 我 个人觉得应该不会。那么这次呢?也解惑了,就是在于 如果说我们按着别人的路径去走,你最多最多跟别人是无限接近,因为标准在别人手上,这个标准在过去就是叫摩尔定律。摩尔定律是什么? 就是说每十八个月芯片的性能会翻一翻,这个是摩尔提出来的,那我们站在上帝视角,从结果来看,应该来说摩尔是有远见的。这么多年的半导体发展,确实在按照他预测的规律再往前走, 但是当走到了几纳米,一个晶体管只有几十个原子去组成的时候,这个时候摩尔定律就失效了,因为遇到了物理学的极限, 你想你把芯片再做小,你把晶体管再做小,你不能比原子还小吧,你不能比它小吧?你总得有几十个原子组成吧?你不能再小了,这是物理学的极限。还有你去传输的时候, 你原来比较大的时候,比较几微米,或者甚至几百纳米的时候,那个时候你的距离相比光束来说还很小,所以你的传输时间可以忽略不计。 而今天当你把纳米数不断的做小,你的线不断的变多的时候, 那你的频率不断变快,你计算时间不断变短,那么这个时候你的传输时间就不能够忽略,那这个时候就相当于摩尔定律遇到了物理学的极限,这个就是华为这次套定律突破的关键点, 也就是他过去的设计漏洞,就是我们能够去我把他叫着换道单飞的机会,不是换道超车,我们不要到他那个道路上去,我们直接换到其他的道上去。 由此我就更加理解我们经常出现的一个词语叫相向而行。什么是相向而行?我们已经在几十年前告诉你了啊,我提出了滔定律, 这是指半导体领域里面的,这个是更接近有真实场景的,也就是我以后不看你什么制成,不看你这个设计,那个就看最终结果 是骡子是马,拿出来遛一遛,做同样的事情,你到底时间长还是时间短?我觉得是比原来的一种标准上的超越,你原来从空间去讲, 那你遇到物理学家瓶颈,你的空间缩小就没有意义了吗?你那个定律就不对了吗? 就像我们说的你牛顿定律,你在天体世界里面,哎,你没有问题,你可以预测非常精准的,但是你牛顿定律到了量子领域,你就不准了, 所以就需要爱因斯坦出一个量子熵学,那这个他定律相比原来的摩尔定律, 他就类似于量子力学的原理。面对牛顿力学的原理,就我不管你阿成 c, 你 最后就是这个滔吗?你就算这个时间最终你到底是快还是不快, 那么我们提出这样一个标准,你要不要跟对吧?你要跟就是相向而行,你不跟,那么意味着将来等我这一套造出来的时候,你就是落后了。 通过这些分析啊,其实让我想起了论持久战,这真的很像任老爷子在半导体领域里面 发出的一个论持久战的文章,如果非要用战争做比喻的话,其实也是战争了。科技战,去年的 deepsea 突破,相当于是对敌人前进路上的一次伏击啊,他想用 ai 把整个美国的科技带飞, 我们没让它飞那么快,让它掉下来了一点,但是呢,本质上它还是在领先,毕竟它有先进制成的芯片, 我们到现在为止, ai 芯片最多,你可以说等效,但是你单颗的芯片上跟别人还是有差距的。而今天华为说的套定律,那就是一场全面的硬碰硬的全产业链的对抗, 因为我们提的是标准,这就相当于持久战要进入到相持阶段,而当我们的光刻机突破到七纳米的时候,就会进入到战略反攻阶段。为什么这么讲呢?因为近百年的半导体发展都是在美国主导的标准下进行的, 这个呢,他有先发优势啊,一九四七年的时候,美国人就发明了晶体管,再到一九五八年开始有集成电路, 然后到一九六五年,摩尔提出了摩尔定律。大家想一下,美国人造出晶体管的时候,我们还在进行人民解放战争呢,那在近百年,我们在一直追赶到中间,还有一度是放弃,我们觉得 看不到希望啊,照不如买呀,干脆买别人的吧,照出来也跟别人有那么大差距,照他干嘛呢?从现在来看,这是一个非常短视的行为,好在我们有黄丽仪,黄老他凭借着个人顽强的毅力,让我们的半导体没有完全去中断,也就等到我们重启的时候, 我们也能够有一些自己本土的人才。但是经历这么多年的发展,美国在半导体领域是有绝对的领先,从类似半导体的工业母机就是 e d a 软件,到相应的高端测试仪器,你就像高性能的释波器, 逻辑分析仪、频谱仪,还有很多很多跟半导体设计相关的这些仪器,哪一个你要从头去研发,都得投入大量的人力物力, 而且你做出来他销售的用户还没有那么多,而对手又有比你更先进更成熟的仪器, 要是完全按资本的逻辑,这种投入产出比是非常低的,没有人会去投资做这样一个先进的仪器的。而你一旦有了 eda 软件,有了这些测试仪器,你相应做出来的芯片就是这个模子里刻出来的, 这就是说标准在别人手上,那么再到后面的指令集操作系统相应的软件生态,如果说不是美国完全要去这么卡死我们,哪怕高价卖给我们 都很难去突破。那说到这里,有些人还是有疑问,这次突破到底是不是真的呀?原理是什么呀?我给大家稍微非常非常简单的讲一讲,就知道这次突破到底是真的还是假的了。 就过去在摩尔定律之下,他是在一个平面上去设计,他在不断的追求着把这个晶体管做小, 就半导体电路,你说起来他是非常非常的复杂,但是要猜到原理呢,也是可以用简单的几句话把它讲清楚的,但是要做呢,他是很复杂的啊,最简单原理是什么?先有一个晶体管, 那那晶体管呢?是什么特性呢?就给大家讲二极管就知道了。二极管是什么意思呢?就你给他通电大过某一个域值,那么他的电阻就是为零,那就直接就通过去了, 你要是不大意他这个域值,他电阻就是无穷大,等于他要么电阻是无穷大,要么是零。我们有时候不形容一个人说你不要有二极管思维吗?就这个意思,你不要非黑即白, 那好像要么他对,要么他错,哎,你得有一个辩论的思维去看待他。哎,这二极管思维这么来的啊,那么有这个二极管呢,就会出现这种晶体管,那晶体管就在数字世界里面,它主要是二静止的,就处理零和一的关系啊,我零和一在一起, 到底是我把零变成一还是一变成零,这叫非吗?那如果你是非就是一变成零变成一吗?那么你零跟一两个在一起 到底是怎么样个规律?这里面就有像这个 and, 就 和和是什么意思呢?就里面只要有零,相当于乘法一样的,你把它零乘一,那么这么简单的比喻吧啊?零乘一如果说是一个 and 的 关系,就是乘法的关系, 你只要有一个零出现,那么他就是零。那么还有一种呢,就是跟这个 and 相反的,叫做 o o 里面就是零,零才是零,零一,他是一, 简单吧,就这么简单。见到二进字,那么当然还有其他的了,就是这个啊,或非啊,已或非,那通过这样几个与非就可以组成加法器,比方两个东西出进去得到两个结果嘛? 那么加法器是干嘛?他有个进位吗?对吧?你到底是说两个加起来,到底是得到一还是得到这个进位的一,所以他是跟这个是一样的,组成一个加法器。一个加法器里面大概是有二十到四十个晶体管就可以做出来。但是你想一个二阶值在我们现实中用不了啊。那么你比如说你去做一个六十四位的加法器, 它大概就要用到两千到四千个这种晶体管,那么这两千到四千个晶体管呢?如果说我,我这个芯片就是一个加法器,我现在就用这个来做简单的比喻嘛,现在的芯片当然比这个要 复杂一亿倍了啊,它里面有各种指定的流水线啊,这个,这个咱不做,这个就没有必要去了解,我们只要了解它这个加法器怎么做的,你大概就知道了,那个大的芯片它就是在复杂度上非常复杂。原理呢?大概是这么个原理。对,我们理解这个套定律, 那就说它在这样一个平面里面放了这种晶体管摆在这里,那么这晶体管如何去实现加法的逻辑?它有一个六十四位的输出, 那当然两个了,一个 a, 一个 b, 你 加吗?对,两个东西相加吗?等于我们在现实中看到的十进字数据,它最终呢会被转换成二进字数据做输入输入。那你两个做进去之后,它里面就要把刚才的这种加法器通过这种逻辑电路去拼起来, 那怎么拼呢?这里面怎么做呢?其实有 eda 布线工具,不用你工程师去一个个去拉他的线,他会告诉你这个线怎么拉,怎么去优化,怎么优化你的线路要少,但是你再怎么优化,他是在一个平面里的,这一个平面里面表摆了一个四千个魔术管, 那么怎么样用线路把这个四千个魔术管去连接起来,而且这里面大家要注意,你看加法器, 他一定是从低位一步一步去加到高位,他不能同时进行的,因为你上一步不加出来,你就不知道你下一步的输入,所以这个里面你要做完,他需要有六十四次的这种频率往里面去不断的去走这个电路, 那么你每一次的时间,如果说你的电路走的时间长短,就会决定你这个加法器最好花多少时间把这个加法去算出来。 那么这次华为就做了一个改变,什么改变呢?我们也可以用一个叫降维打击来形容,也可以就他把这个变成了三维的,那这里面设计空间就更多了,那数学算法呢?就会变得更复杂, 所以这件事情相比他而言,在 eda 软件上是会更复杂的。怎么做的呢?比方你这里有四千个晶体管,对吧?那么我在这里先假设我,我就还是按你原来的思路,其实这里还可以优化啊,那我就直接把这个 一个平面上摆一千个晶体管啊,摆一千个晶体管,那你想如果我这样做的话,我会大幅的提高效率。就你看你这个走的路径啊,你从这里到这里,你这个路径,你这个线路, 他其实在这地方你平面上走的路径更多,因为而我我把它叠起来的时候,我上下这一层我是很短的,我是贴在一起的吗? 所以他上下的路径把原来这种平面不要从这里到这里的路径,对吧?原来比如说这里,这里到这里的路径有这么长吗?我这个就直接变成了从上面到下面这个路径,那这个通讯时间就会变得更短,这样的话就会对你而言实现一个速度的大幅的提升。 那我的芯片里面加法器做成这样,别的乘法器,乘法器的晶体管就更多了啊,可能你六十四位的要到几万个了,有可能,那么你不断的去堆叠这些各种各样的原件的时候,都变成那种立体的时候, 这是一种重新设计,那这就是说抛定律它围绕的时间去走,就你别管你制成多少啊,那我现在虽然制成比你大一点,但是我通过这种方式就可以做到跟你原来的两纳米、五纳米是等效的, 那这样我就跟你没有走在同样一个道路上,那用这样个原理,我就可以在我的光刻机没有到你的制成的时候做到跟你一样的水平。过去我们一直在防守,相当于我们一直在追赶, 今天我们有类似二十八纳米、十四纳米的光刻机比你第一代,而我用这样一个逻辑堆叠,我就可以做出跟你等效的事情,那至少在我的光刻机没有突破之前,我和你保持了相似,那这个相似到什么时候呢?按华为的计划,二零三一年, 因为二零三一年要用这种技术去做出一点四纳米的芯片出来,那我想 对于西方这个体系,它到二零四一年差不多也是一点四纳米的体系。那当我讲完逻辑堆叠的这些原理,我们就可以知道它跟目前的像台积电的,它的二点五 d, 包括英特尔的三 d, 它是有本质上的不同的。 无论说台积电的 coors 还是说英特尔的 forrest, 它的堆叠是把已经成型的东西放到 一个芯片里面去,本质上它不会对内部结构产生这种变化,也就过去它是平面的还是平面的,它比如说把内存 cpu 通过一个桥接,哎放到一起放到一片里面去, 这个本质上呢就是缩短了芯片跟芯片放在外面之间的距离,但他内部这个通讯的距离还是没有得到改变,所以跟今天套定律提出来的逻辑堆叠是完全不一样的。那等我下一讲再去讲逻辑堆叠的几个发展阶段的时候, 我们还可以看到对这种也是一种降维打击。那二零三一年以后呢?我们的光刻机七纳米出来的时候,我也可以把这个空间造小,造小了,我又用这种逻辑堆叠,那会比你造出更高的性能出来,所以我把它称之为叫换到单飞。为什么单飞呢? 他不会跟,他也跟不上。在过去那个半导体标准里面,每一个赛道里面投入可能都是上万亿美元,而且涉及到全球多家先进公司的协助, 你让那些所有的公司能够全部去换道超车吗?这是不可能的, 过去他这些半导体产业里的优势恰恰会限制他往秦塞道的发展,所以我把他叫做换道单飞,因为他根本就不会跟上来。正所谓百万朝功,衣食所系, 跟当年英国人拿着蒸汽机来找乾隆啊,说你看我这个有蒸汽机,乾隆一看奇迹引巧,倒不能去骂乾隆不识别新技术,而是这样一个蒸汽机要大量的替代劳动力的时候, 他底下那些地主阶级都不会同意的。你看地主阶级,他拥有的资源就是这些劳动力,他靠剥削这些劳动力去生存。而你要是有蒸汽机能够把这些劳动力去大幅替代的时候,那他土地价值就失去了, 变成资本为主导了。所以他那样一个旧体制,必然会去排斥蒸汽机,排斥那些先进的生产力,这就跟今天以美国为主的半导体生态链,他一样会去排斥。掏定律排斥这样一个逻辑堆叠一个道理。所以这次 我看到华为的负责人出来讲这个掏定律的时候,我本来源定去录美元的镰刀,我都把它搁置了, 因为这样一个技术实在是太重要太重要了,他是在标准级别的。让我想起了寻子劝学里的一句话,若怯求领,屈无子而顿之,顺者不可胜俗也。他的意思就是你叠衣服,你拎住一个领子,关键的地方一拎, 那衣服自动就叠好了。而这次的掏定律就是那个关键的拎的地方。而要实现它,当然不是说它会自然而然就产生的,这里面还要我们很多工程师做出巨大的努力。 所以第一步我们已经看到了华为,他说有三百八十一款芯片有这种逻辑堆叠去优化过了, 给出了大量的数据,确实取得了很大的进步。那么接下来华为的旗舰机 mate 九零有了最重要的 cpu 逻辑芯片,就要用这种逻辑堆叠来去实现了。 那这一步的实现呢?还是在过去的大的体系之下去完成的,因为这种颠覆式创新,也不可能说完全就是自己自建炉灶,还是要建立在原来的大体系之下,对吧? cpu、 gpu 内存。 但是根据华为的规划,这只是第一步,到后面整个半导体的生态链都要发生变化,因为它里面有一句话,就以后可能都不分 cpu、 gpu 内存这些,完全按照自己的掏定律标准来。 那接下来又将如何走?又分成几步走?我在下一个视频给大家做详细分享,然后你买了我宏观课的同学也记得六月份来听课,我会分两讲来把韬定律啊,他的底层原理, 他对哪些产业可能有影响,给大家做一个系统的全面的分享,不要忘记来上课,这里是名人说,爱国爱家爱自己。

历史性突破,华为发布掏定律!什么叫掏定律?要理解掏定律啊,就得先理解摩尔定律。摩尔定律最早是由英特尔创始人戈登摩尔提出的,他的核心要点就是芯片上的晶体管数量每隔二十四个月翻一倍,性能随之提升,但成本却相应下降。 可以说,过去半个世纪以来,芯片技术的迭代都是基于摩尔定律。那为什么华为要绕开摩尔定律,重新提出掏定律呢?这个掏定律对中国半导体意味着什么呢? 首先就是啊,摩尔定律正在失效啊。怎么失效呢?一个就是这芯片上的晶体管数量啊,已经逼近极限了。 向华为研发的麒麟九九零芯片,晶体管数量高达一百零三亿个,而这款芯片呢,已经是二零一九年发布的了。那苹果最新的 a 幺八 pro 芯片呢?晶体管数量突破了两百亿个,在固定体积下,继续扩大晶体管数量已经越来越难了, 人类芯片技术正在逼近于摩尔定律的极限。其次呢,这基于摩尔定律打造出来的这个芯片呢,成本越来越高,经济性呢越来越低了。就拿两纳米制成工艺来说,建一座两纳米芯片厂至少需要二百八十亿美元,如果这工厂建在美国呢,成本就需要四百亿美元以上了。 这还只是两纳米芯片生产环节,在研发环节呢,设计一款两纳米芯片需要投入十亿美元,这个成本太大了,大到中小厂根本没有任何机会进入先进制程领域,全球五纳米以下制程几乎被台积电、三星两家巨头给垄断了。 那么第三个原因,华为被制裁,被断供,根本不可能获得七纳米以下先进制程产能了。华为提出滔定律,不是主动的,而是被逼的 台积电全面断供华为,而阿斯麦 u v 光刻机呢,则拒绝出口中国。这就导致啊,华为被踢出了摩尔定律,那怎么办?只能另外开辟一条新的技术路径了,它就是掏定律。 什么叫掏定律呢?简单来说就是啊,它不再是一味的缩小晶体管,也不再是一味的堆晶体管数量,而是通过优化路径,缩短延迟,提高芯片性能。 造芯片呢,就像造一栋微型的大楼,而数据呢,就在这个大楼里边传输运转,要想存储更多的数据,让数据运转的更快,原来的方式就是建很多很多的房间,搞很多很多的楼梯,如果大楼总面积不变,这个方式迟早会达到极限值,塞到任何东西啊,都塞不进去为止。 华为的掏定律呢,就是不见那么多楼梯了,直接建电梯,数据运转效率大幅提升, 而且通过优化电梯布局数据传输路径,在有限的空间里啊,依然可以大幅提高数据处理效率。 按摩尔定律的方式,这芯片性能增加是靠挖掘空间,在有效的空间内塞进可能多的晶体管。而掏定律就是挖掘时间,在有限的时间内尽可能的提升数据效率,这就把芯片技术演化的路径从抢空间变成抢时间了。 那韬定律的诞生,对中国半导体意味着什么呢?一是最直接的意义,华为打破了西方的先进制程封锁, 在韬定律的指引下,即便没有 euv 光刻机,华为仍旧成功量产了三百八十一款芯片。在西方最严厉的封锁下,华为不仅活了下来,还变得更强了。 那么第二个是摩尔定律和掏定律啊,并非相互替换,而是相辅相成的未来等国产 u v 光刻机突破之后呢?华为可以在更先进制成工艺下,让中国芯片的性能大幅领先于海外同级产品,他为中国芯片技术的反超提供了理论知识和路线指引。 那么第三个是他,不是华为一家独有,而是全球所有芯片公司都将跳出摩尔定律,进入掏定律时代。 除了华为以外,所有中国芯片设计公司都能沿着韬定律前进啊,不用再过度担心美国的芯片封锁了,华为探索了一套全新的道路,这条道路足以支持国产芯片性能重返全球第一梯队,这才是它最大的技术意义。

我终于明白为什么我们不买英伟达 h 两百的算力芯片了。就在今天,全球半导体领域爆出一个重磅消息,华为正式发布咱们中国首个半导体领域原创定律,掏定律直接给全球芯片行业开辟了一条全新的发展道路。很多人会说,我只听过摩尔定律, 确实全球半导体领域呢,一直是按照摩尔定律在发展,那华为发布的韬定律到底是什么呢?我今天呢就不讲专业的,我就用大白话来跟大家说,听完我的视频呢,你就明白什么叫做韬定律,什么叫做摩尔定律。我们呢把芯片看做一座大山, 芯片的任务呢,就是从山下往山顶运东西,运力呢决定了芯片的处理能力。摩尔定律的思路呢,就是在通往山顶的路上拼命塞更多的人,人一多,运力就会极大的增强, 芯片处理能力就会有极大的提升,但是它是有极限的,因为你在有限的区域里面塞不下更多的人,当你塞不下人的时候,也就决定了你的运力在无法突破,你的芯片处理能力也就到头了。而华为提出的掏定律呢,是完全换了发展思路, 因为受限于光刻机的制成技术,在目前条件允许下继续塞人,但是他又优化了上山的路线,他们去修路,把之前 z 字形的弯道哎改成一个直道, 缩短上张的时间,那在这种情况下,运力得到了极大的提升,从而实现了芯片制成工艺落后下,芯片的性能超越对手。通过这个比方,你们应该能听明白了吧,简单总结一下就是摩尔定律,靠缩小尺寸挤性能,套定律是靠重构加购,省时间提效率。 这套全新的理论可不是纸上空谈啊。过去六年,华为靠这条技术路线,已经成功设计量产了三百八十一款芯片,覆盖了手机、汽车、人工智能等各大领域。今年秋季,搭载完整逻辑折叠技术的全新麒麟芯片也即将登场。 长远来看,这项技术能绕开高端光刻机的限制,不用死守传统制成赛道,未来就能实现顶尖芯片的水平。预计到二零三一年,基于超定律的高端芯片晶体管的密度将达到一点四纳米制成的同等水平。一点四纳米什么概念啊? 目前国外两纳米都走不下去了,台机电都拒绝购买两纳米的光刻机,因为成本太高了。从过去跟着国外技术路线走到如今咱们自主提出产业指导定律,这不仅是华为技术的突破,更是国产芯片从追赶走向引领的标志性跨越,也为全球厚摩尔时代找到了全新的发展方向。


五月二十五日,在上海举行的 i e e e 国际电路与系统研讨会上,华为董事何廷波正式发布韬定律,这是中国首次在全球半导体领域提出指导产业发展的新原则。该定律以时间缩微替代几何缩微,通过逻辑折叠等技术压缩信号传播实验。 华为过去六年已基于该定律量产三百八十一款芯片,预计今年秋季发布新一代麒麟芯片,二零三一年晶体管密度将达一点四纳米同等水平。