今天举场搞了个大新闻,对吧?说这个搞了一个叫做滔定律的东西,那么这滔定律到底是什么东西呢?究竟是人性的有趣?哎,不是倒是,究竟是科技的进步呢?巨大的突破呢?还是只是一个吹水的一篇文章?我们就聊聊这个事情 啊,今天这个这个滔定律啊,滔定律的本质的意思是滔,就是那个呃,希腊字母长得像 t 的 那个东西啊,那个就是我们一般来说物理也好还是工程也好,讲一个很小的这个质变间隔啊,滔定律的意思是什么呢?这不再去通过追求这个制成的 先进性啊,过来把这个制成不断的向这个深亚深纳米的这个这个小纳米的这个纳米数去推进,而是说呢就通过这个整体设计来追求这个延时或者时间的这个呃, 计算时间最小化啊,来去进行这个半导体设计的这么一个新的一个思路。呃,那么我们说到这个之前呢,先说这个到底制成什么意思啊?我们讲这个制成 是七纳米制成还是二十八纳米制成,还是那个三纳米五纳米制成,对吧?这制成的意思呢?大概相当于什么呢?相当于这个呃元气件的大小啊,就是大家知道集成电路啊,我在集成电路上做一些这个,呃,把这个电路集成在一个芯片上啊,这叫集成电路,芯片有各种各样的元气件组成的,主要是像雨森门这种这种基本最基本的电路的这个元气件, 那么这原基建的大小呢?一般来说呢,就是这个纳米数啊,如果说是比如说十四纳米以上,那么这个纳米数呢?就大概相当于这个这个集成电路的大小啊,这单元的这个原基建的大小 啊,如果是这个十四纳米以下呢,一般来说叫等效大小啊,就说它真正做到那么小,其实不太可能啊,就是 euv, euv 的 光刻机做那么小也不太可能,但是可以通过各种设计的技术的优化来把它做到更看起来更小,就等于这同一个芯片上能够堆叠更多的这个这个这个 这个这个原基建,对吧?然后同时让它的这个运算速度和功耗变得更小,那么它的一般来说呢,它的这个尺寸越小啊,这个这个质程越越先进,它的这个运算的速度越高啊,它的功耗就会相对来说越小。 呃,这是大家追求的方向啊,追求的方向,那么大家知道这个优势呢?现在主要是最好的光刻机啊,在这个 asm 啊,当然 asm 也是做组装的,真正的光刻机的部分也是全世界各国的各个生产上最领先啊,它台基建也是用这个 asm 的 光刻机。 那么取场这个做的这个概念呢?他我觉得他从这个概念里讲的时候,他提出了四个概念,就是他说那我不去追求这个先进之城,因为为什么不追求呢?因为追求下去的这个半导体的这个极限,他就已经快到了,快到了我们后边说, 那么他讲了他提了四个概念,一个叫什么呢?叫做这个在呃气件层啊,原件层呢,他去做这些优化,就把他这个原来的,比如说宇飞门的设计上啊,需要一大堆的这个各种各样的这个这个二极管,我随便举个例子啊,大家不要太在意这个事情, 毕竟我不是干这个的,我只是,呃,大学都是学的这类似的相关的专业啊。这个所以我的解解读呢,也是我自己的个人解读,如果不对,那就大家反正就批评指正啊,批评指正。那么这是第一个,第一层就是在元气垫上,他用一个新的元气垫设计优化的方法,让他这元气垫的效率更好。 第二个是什么呢?第二个是在叫逻辑折叠啊,逻辑折叠的意思是什么呢?以前的这个半导体啊,是个平面啊,我设计的硅片表面上做平面上做这个事情,比如说我要去,我是一个元气垫啊,然后我们的下边元气垫在这个在复兴门的,对吧?那么就是我们中间连个线过去,那么因为平面上大家之间的距离呢?要堆下这些东西的距离就比较远。 现在我改一个思路,我不做这个平面的这个半导体了,我用立体的,我把这个元气件原来是搁在复兴门的,对吧?我给它搁到我们家楼上,搁在十楼、十二楼、十四楼,这个时候呢,同样的这个空小的,更小的空间里可以堆砌更多的这些元气件,那么它之间呢? 它的距离其实变短了,原来我在地面绕了很多路,那现在垂直的,那它就只有几层楼这个距离,在这个情况下呢,我可以大大提高我运转速度。这是在这个,呃,在逻辑这个芯片逻辑上做这个逻辑折叠。 第三个是什么呢?在这个呃,在这个芯片级芯片这叫什么呢?做封装的优势,而以前的半导体大概更多的是像在二维的啊,在一个平面上在做这个事。现在我就刚才说了,跟逻辑折叠差不多,做这个三维的,然后封装的引角上,我原来这个半导体的这个大家的封装呢,是个二维封装,二 d 封装,封装呢,就是它的这引角从这个 侧面出来的一圈在一个平面上。那现在呢?我在封装的时候呢,我用先进封装,用二点五 d 或者三 d 的 封装,就四面八方都可以走线,这个八方六合都可以走线啊,你理解这个时候呢?它的呃,它的这个整个的这个呃对外的这个这个结构也会可以变得更加优化一些 啊,这是在芯片层,还有就是在系统优化啊,这个通过系统设计的优化啊,多个的系统,多个子芯片协成协同啊,达到同样的效果,对吧?大家之间的这个持续优化、逻辑优化这些东西, 反正基本上讲的就是这四点啊,从无论从这个基建层到这个要到这个呃逻辑层,到芯片层到系统层,这四层要优化,那么从而达到这个等效的效果。而华为这样的举场自己的说法呢?是什么呢?是说他可以做到这个,现在能做到像三呃三纳米等效的这个 半导体啊,这未来二零一七二零二一年的时候能够做到一点四纳米的这个东西呢?如果真做到一点四纳米,而我像华为,像这局场自己说的这个说法,他已经做了三百八十一款芯片,用这个丢掉逻辑来做,那你还是应该说一个很大的进步,那么局场为什么要做这个事情呢?其实有两个原因啊。一个原因是什么呢? 呃,一个原因是就说我们受到制裁,对吧?你说像 i s m l 的 这个 e u v 的 光科技不能卖给我们,然后呢?像这个,像无论台机电还是像三星这种,他不能给我们做这个,呃,代工啊,就是说这个他做不了啊。所以在这个情况下呢,我们必须得另辟其径, 我们要去搞这个不同的方法来把这个半导体的,呃,做的效率更高,速度更快,功耗更小啊,这是我们要做的这个事情。 那么还有一个原因是什么呢?就确实是这个摩尔定律啊,因为大家以前做这个深亚微米深纳米的这个这个技术,呃,那么一个呢?他的这个,他的主要一个物理瓶颈在哪?这座墙在哪?就是这个原子核的大小, 大家知道硅原子的这个直径大概是零点二二纳米这么大一个大小,到时候,所以如果说你真的想做一个两纳米的,呃,这个气件的大小的话相当于什么呢?相当于九个硅原子排在一起, 这个时候呢?呃,你很难保证这个硅原子它是稳定的,排在一起硅原子会有热运动啊,芯片什么的,而且再加上量子效应,对吧?它的漏电呐,它的这个碎穿效应就会很明显,那么可可怜很就是,而且就做到再往下,你说真的做到零点五纳米或者是一纳米,这个可能性几乎是不存在的,你不可能拿两个硅原子, 呃,就来做一个这个气垫,这个太小了,这就是它的物理极限啊,也就是我们现在的这个半导体的这个加工技术,现在这条路已经走到头了啊,这个是现在最重要的一个问题, 所以呢一定,反正大家一定要另辟蹊径啊,一个是在这个这个设计上这个搞解决问题,一个是在这个封装啊,这些问题。那么这里边呢,其实大家都在做啊,不光是这个局场在做,但是说局场一个 呃,搞了一套完全别人不知道的一个突飞猛进的进步,完全这个创新性、颠覆性的进步,也没有啊,也没有这事情,大家其实在这个之前像做这个,呃,存储电路闪存,做 n i d 闪存,呃,这这个三 d 的 这个堆叠的这个技术本来就已经很多的在应用了, 那么局厂这次的贡献什么?一个是系统性做这个事情啊,另外一个他把这个东西用在这个逻辑芯片的这个设计里头去啊,就把像送到 c p u 啊、 g p u 这种东西的芯片里头设计,这还是一个很大的进步。这里边还有很多技术难点的问题,那比如像散热啊、封装这些东西,它不是一个简单的说,哎, 说我这个把它搁在堆在一起,这个芯片就能用了,大家能实用,局厂自己说吧,三百八十一款芯片已经拿这个来做啊,所以它的实用性还是领先的。而且这里面有一个什么附带的一个结果呢?影响,就是它的这个 对这个传统设计软件的影响,因为传统的这个 eda 的 这个设计工具啊,就是像那 cadence 啊,像这个美国的一套设计软件,对吧?那些我们,呃大家在幼儿园的时候经常用的那个设计半导体设计软件,或者这个电路设计软件,那么它的它是为了这个传统的这个二 d 的 平面的这个芯片来设计的啊,来设计那么就是新的这个如果说你用这套新的这个设计逻辑的话,它其实它之前的领先优势就没有了, 那他之前的这个美国实际上是垄断这些这个先进半导体的 e d a 软件的,我们也有,是吧?我们有,像我忘了是哪家公司了,我就不提了,不是很专业。那么国内的也有做这个 e d a 软件,但是在整体上来比别人要差,一旦让人家封锁,我们其实很麻烦的事情。但如果一旦用新的这些这套方法以后呢? 那设计思路以后呢?那么在 e d a 这件事情呢,其实我们就走了另外一条不同的路,对吧?之前人家积累那些优势什么的,可能就没那么优,没那么强了啊,这个垄断就被打破了啊,这是一个很重要的一点。那么未来的话呢,大家可能要用我的这个设计的这个这个经验规范,或者之前的这个这个之前做的这几个中间的这个成果。那么这个时候呢,我们其实就有更强的话语权了, 这也很重要啊,这也很重要。还有就是要像先进封装这些东西,二点五 d 啊,三 d 封装这些东西,我们其实国内也有很多,呃,这个厂商有比较好的这个经验啊,也就是在大大拉近了我们跟这个 现有的这个像台积电啊,这些这个半导体的一个距离啊,特别是在现在的国内封锁这个情况下,被人家封锁的这个情况下,这里边还有很大的意义的 也独立自主啊,同时呢他也可以可以产生更先进的这个半导体的这个制成,如果到二零三一年真能做到一点四纳米的制成啊,那我按着台阶的现在的路径,他可能是搞不到一点四纳米啊,所以这里边呢,就是我们也有弯道超车的这个可能性。那我只是说可能性这这个事情呢,所以说呢,你说他是不是遥遥领先,对吧?这个东西呢,我不知道对吧?我觉得那个词我也不乱用, 毕竟呢一说的话就很多人就自动触发跳出来,我也受不了。呃,而且我也没不是干这个的,但是你说他是不是有开创性的,有很大的价值呢?我觉得也确实是的,他也不是个空气软件。好,我们就到这,谢谢大家,有请点点关注啊,拜拜。
粉丝2.4万获赞25.4万

华为提出操井率之后,大家都喊赢麻,到底赢在哪?以及缺陷是什么?这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念,而封装你听起来很高大上,你可以把它理解为一个室内的装修设计, 就是在同样的一个房屋里边,如何把效率令到最大的一个逻辑。之前的封装大家知道什么?就一块 cpu, 一 块内存条,然后再加点硬盘啊,中间 pcb 板子一连,是不是就可以干活了?这不是我们传统理解的电脑吗? 但是这个电脑越来越发展,到后边发现不够了,为什么?哎,我说在同样的一块地方,我能不能用更大的算力或者更大的存储能力去增加我电脑的性能?好,那我要不要把几块芯片一块封到一个里边去? 哎,一封的时候就发现一个问题,我的芯片做的越小,我就越占便宜,是不是由一个芯片大芯片变成小芯片再塞进去的过程,实际上就是摩尔静电的原型啊?啊?之前我比如说是 是十四纳米啊,现在我变成三纳米、二纳米的,是不是我就可以去堆更多的东西在我同一块芯片里边,但是这个堆法实际上还是有缺陷,为什么? 比如说你在手机之类需要密切的干活的地方啊,就是紧密联系,干活空间又特别小的地方,你就需要让他的交互更加的透彻,那你如何去办呢?能不能把他们直接封到一个芯片上, 好,有人就干活了。那我能不能不把这个内存横着堆了,我把它竖着堆,竖着堆之后呢,边上愚蠢一点地,我把 gpu 或者 cpu 放进去,然后我是不是就形成了一个整统一的芯片了? 这个芯片是不是就可以去决定我整个设备的核心输出效率了?而且他们隔着更近, 理论上说电阻也小啊,是吧啊?消耗也小啊,所以是不是看起来效率更高啊?这是不是就是二点五 d 封装的一个概念?因为这边上是吧是三 d 的 啊, 然后边上又放了一个平行的逻辑芯片,所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊,比如说啊,我是个传统的内存厂,我压根就不做什么 gpu 的 生意,我就想把单位面积内, 我把它内存效率拉到拉满,那个叫什么呢?那好,那我单纯的就把内存条给他堆的更密啊,是不就可以了?所以就出来这个类似这个千层千层汉堡似的啊,然后这个摩尔定律的极限就跑了,类似这种三 d 封装的技术, 所以现在所谓三星海力士核心的技术是不就在这里边?那么华为的掏净率到底在哪呢?华为掏净率人家压根就不跟你说一样的事情,你说你为了在同一个大小的房子里边塞更多的家具,你把家具做的越来越袖珍,你这是 干活吗?还是炫技?你现在追求的就不应该是类似摩尔定律这种芯片越来越小,塞的越来越多的这样一个概念,你核心追求的你是不是建了一个小型的工厂?那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题? 我跟你比的是,我能不能在同样面积的一个工厂里边,能把我的大芯片给塞到我这里边,并且通过我更合理的互联,更合理的布局,让所有人在这走动的时候动线更合理, 我去掉个什么东西,工人不需要绕一大圈,然后去哪个地方搬,我只需要简单的挪几步我就可以到了,所以这样的效率是不是就提升了,散热也更小了?然后虽然我芯片够大,但是我布局合理, 工人走的更少,所以在单位体积内,我是不是输出就有可能去追平你?所以我追求的是一个效率,你追求的是炫技,这个就是华为核心在提的一个问题。 好,整个事情清晰之后,我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的,为什么是骑在手机芯片里边?因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线,那么在这个二点五 g 封装和逻辑芯片堆叠上边,其实各家虽然没有明确的提出槽径率,但是 也在追求单位面积的更好的效率,并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢? 是因为之前虽然各个厂商也这么干,但是大家知道其实国外的厂商相对的独立性,并没有华为这种更强的全占性的能力,所以虽然他在提升各个部件之间的效率以及联通的 布局合理性,但是他永远做不到华为像这种一战全齐,而且在通信领域,尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率,不仅是一个掏尽率,而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道,如果说华为我提出要这么放,未来英伟达也要这么放,好,那你先给我交点专利费用吧,是不是就从一个传统的我只能追你打的一个地位,变成了一个我也有我独特的优势的这么一个地位去了? 好,那不足是什么呢?不足就是大家知道这次发的论文,我说是在手机芯片上,为什么是手机芯片上?大家想,因为传统的 ai 服务器没有这个限制啊,就是,所以不行,就是华为那种 超大节点啊,我一堆电脑连连在一起,你一台电脑能干?我一台电脑全连在一起,大不了我的场地更大点,能耗更大点,我也能拼,是不是?我能达到你跟你类似的性能,但是对于手机我就这么一块地,这是不是就要求装修更精致一点?那么我问一个问题,说人家 明天给你玩 a r 眼镜的呢,你现在眼镜上面就要放更小的芯片呢?你要更好的这种微型化处理芯片的这种能力呢?是不是先进制程就又被抢了一次?所以这两条路线是同样在走的,只不过大家意识到一个问题,就是摩尔定律这个地方是有极限的, 就是你现在到了两纳米,你还有多走多大的一个性价比优势,就是越走他性价比越低了,在这种情况下,哎, 我能不能在装修上面提高一些效率就显得尤为重要了,这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没?我今天没熬夜,我只是半夜醒了。拜拜。


一口气讲清楚掏定律是怎么干翻摩尔定律的?难怪老黄总是忧心冲冲,他肯定事先知道些什么。美国卡了中国芯片七年,没想到华为憋出了一个颠覆全球半导体规则的大招。中国企业第一次在全球芯片领域立下一条新定律,六十年没人敢动的游戏规则, 华为说不玩了。更离谱的是,这个定律一出来,美国几十年砸下去的整套制裁体系,可能一夜之间变成废纸。那什么叫掏定律? 简单说,别人都在拼命把芯片做小,华为偏偏说做小,这条路我们不走了,而且还给出了具体时间表。二零三一年,不靠最顶尖的光刻机,竟能直接干到一点四纳米, 你以为这只是嘴炮?不,它背后藏着一套人类从没走过的全新路径。这到底是真颠覆还是大噱头?往下看,先说一件事,你手里的手机,不管是苹果还是安卓,芯片里装着的晶体管数量已经超过一千亿个。一千亿塞在你指甲盖大小的一块硅片上,这是怎么做到的? 靠的就是摩尔定律,把晶体管越做越小,小一倍同样面积塞进去的数量就翻一翻,性能自然跟着翻。这条规律从一九六五年提出来,整整管了半导体行业六十年, 没有任何人质疑过他,但有一道坎没人敢提。当晶体管缩小到三纳米,也就是几十个原子并排那么宽的时候,出问题了,电子开始不听话,会直接穿透本不该穿透的地方, 像一个幽灵穿墙而过,导致芯片漏电发热,性能不升反降。这个现象叫量子碎穿效应,是物理定律, 不是工程问题,全世界没有任何办法彻底解决。苹果、英特尔、三星都被这堵墙堵在原地,越往下坐越费劲。美国人堵的就是这个,你中国连光刻机都没有,根本没资格谈突破。 结果何庭波站出来说了一句话,把所有人的逻辑框架砸碎了。为什么芯片性能的唯一出路,必须是把晶体管做小?这就是掏定律真正的颠覆之处。 他不再盯着晶体管有多小,而是盯着信号在芯片里跑的有多快。这里有个关键概念叫套,也就是掏,指的是信号从芯片一端传到另一端所需的时间长数。掏定律的核心逻辑只有一句话,把 这个时间压缩一半,芯片的等效性能就翻一倍。不需要更先进的光刻机,不需要更小的晶体管,换个方向下手听起来像走捷径,但做起来难的离谱。华为为此搞出了一项核心落地技术, 叫逻辑折叠。传统芯片是平铺的关联电路,分散在各处,信号要跑很长的水平距离才能完成交互,时间白白耗在路上。逻辑折叠的思路是把芯片竖起来,把本来隔得很远的电路单元垂直叠在一起。 两个原本相距一毫米的晶体管上下叠完之后,距离只剩几微米,信号传输速度直接提升几百倍。但这件事台积电和英特尔都玩过, 也都煞是而归。拦住他们的是三座山。第一两层芯片时钟对不起,上层算完,下层还没准备好,结果全是错的。第二,两层之间需要几百万个连接点,传统技术间距最小只能做到几十微米,精度根本不够用。第三,两层逻辑,芯片叠在一起散热是个死题, 中间的热量根本出不去,美国人三座山都没翻过去,最终放弃华为翻过去了,而且翻法完全不同。时钟同步的问题, 华为给第二层单独配了一个可以动态微调的独立时钟,实时感知第一层的输出延迟,自动调整节拍误差压到零点一皮秒以内,比头发丝还精细一万倍。连接密度的问题,自研超细间距混合键和技术层间间距压到一微米以下,比对手先进整整一个数量级。 还有散热问题,在两层芯片之间嵌入了一层只有几微米厚的微流道,冷却液直接在芯片内部循环,热量即铲即走。三座山,华为用三把不同的钥匙全部打开了, 结果呢?同样的七纳米制成晶体管,密度直接提升百分之五十三点五,相当于摩尔定律白白送你三年的进步一步兑现到二零三一年,基于这套路径,等效性能将达到一点四纳米的水平。而这还只是保守的,第一代 只折了两层,只处理了关键路径,大量潜力根本没释放。更要命的是,美国的制裁逻辑从一开始就建错了方向,从进 uv 光刻机到限制先进芯片代工, 所有的封锁手段全部压住。在一个前提上,性能提升必须靠制成节点萎缩。抛定律一出,这个前提直接不成立了。那堵花了几十年建起来的墙还立在原地,但华为已经不打算翻它了,因为旁边新开了一扇门。


就在今天,华为芯片女皇何廷波抛出了一个半导体界的新定律,掏定律直接引爆芯片圈。仅仅几个小时后,一篇由他署名的硬核论文正式发表,详细解释了掏定律。下面我们就带你搞懂这个掏定律到底是什么。大家都知道,过去芯片进步全靠把晶体管越做越小,从 五纳米一路卷到二纳米,甚至更小。但现在这条路遇到了物理极限,再加上我们被光刻机卡脖子,先进制程这条路可以说被彻底堵上了,华为干脆就换了一个赛道, 玩立体的。而这也就是掏定律的核心,以时间微缩代替几何微缩。华为发现,不管晶体管多小,用户感受的其实都是时间,点一下屏幕要等多久有反应? ai 训练一个大模型要等几天还是几小时?也就是说,只要能把从底层到系统的反应时间极限压缩, 那就是好芯片。顺着这个思路,华为在论文中提出了实现掏压缩的四大黑科技。首先是逻辑折叠。简单来说,以前的芯片像北京的平房,面积铺的越大,交通越堵,信号跑的越慢。而现在华为直接把芯片做成复式楼,两层电路垂直叠放,上下打通,这有多厉害呢?在不依赖最新光刻机的情况下, 麒麟芯片的晶体管密度暴增百分之五十五,能效提升百分之四十一。华为还公布了最新的路线图,今年的麒麟 cpu 频率就能重回三点,一 g 赫兹,到了二零二九年将达四 g 赫兹,未来三到五年内,手机 soc 的 效率还能再翻一倍。换句话说,你的下一部华为手机会更流畅、更省电,更颠覆的还在后面。除了手机芯片, 华为更是在 ai 芯片领域打出了一套组合拳。首先是 unified bus, 让 ai 数据中心中的所有芯片都说同一种语言,通信延迟从几十微秒直接降到约一百万秒,快了五百倍。第二是 high one, 用光代替电线传数据,每模块可提供每秒八 tb 的 带宽。 第三是三 d 折叠,把存储、供电等全部垂直叠到芯片的上方或下方,预计到二零三五年, ai 硬件的集成度将暴增一百倍以上。可以说, 这篇论文是华为在极限封锁下六年量产三百八十一款芯片的实战总结。它证明了一件事,不靠最顶尖光刻机,靠时间微缩,照样能造出顶尖芯片。

华为发布的掏定律到底是啥意思?我们听惯了摩尔定律,简单来说就是芯片厂商卷风了,为了提高芯片性能,把晶体管做小再做小,从十四纳米、七纳米一路卷到两纳米,但这条路现在彻底走到了尽头, 晶体管已经快缩小到原子级别了,再小的话电子就会开始到处乱跑,失控还需要天价光刻机和超高研发成本。而华为正式发表了半导体领域新定律 tata 定律,直接换了个全新赛道,彻底颠覆了传统思路。 大家可以把芯片想象成上班的写字楼,摩尔定律是拼命把写字楼房间压缩变小,塞满员工硬挤性能。而 t 定律根本不折腾房子大小,主打员工的工作效率。 这里的 t、 l i 就是 芯片的时间长数,说白了就是芯片里信号员工跑一趟工作路线的耗时,不圈制成大小只圈运行速度。通过芯片逻辑折叠的黑科技,把原本弯弯绕绕、七拐八拐的信号路线全部拉直拉近, 立体排布,精简路径,删掉所有多余的弯路和无效路程,让员工不用绕路,不用空耗时间,功耗率拉满原本被认为老旧的七纳米、 五纳米成熟工艺,靠这套路线优化,直接能跑出媲美顶尖先进制成的性能,等效精度甚至能追上一点四纳米级别,不仅完美避开了高端光刻机被卡脖子的难题,大幅降低芯片研发和制造成本, 还能让芯片性能持续迭代升级。简单总结就是,老的摩尔定律是靠缩小体积、堆数量、卷性能,而全新的掏定律是靠缩短时间提效率卷速度,用聪明的优化代替蛮力内卷,给芯片发展打开了一条全新的出路。

华为的韬地力到底是什么?我用大白话给大家彻底讲明白以前的摩尔定律,大家可以这么理解啊,就台积店开了一家超级餐厅啊,店里面呢,能摆一百张桌子,同时容纳一百桌人消费,那你想算力啊,效率自然非常强。 而华为呢,因为这个光刻机受限嘛,所以呢,只能摆十张桌子,那么单纯从空间和硬件上来比呢,十桌肯定比不上一百桌嘛,天然纯的差距。 那么怎么办呢?哎,为了提高整体的承载力,包括经营效率,哎,华为就想出了两种解决方案,也就是套定率。其中就有两个新的概念啊,叫做几何折叠和时间折叠。 第一,到底什么是几何折叠啊?说白了也就是空间堆叠,你看,既然平面的空间不够,那我们就做立体隔断嘛,多层布局嘛,下面摆十桌,上面能不能再摆十桌,通过这种立体的布局呢?那我们整体的效率在空间上先做一个翻倍, 这也就是大家所说的先进封装啊,什么三 d 堆叠逻辑折叠技术,核心就是拉满空间的利用率。那么第二个就是时间折叠,又是个什么呢?说白了就是提升餐厅的翻台率。 传统芯片预算,就像一桌人吃饭,可能需要五十分钟甚至一个小时他才能吃完,然后轮下一桌。那华为的通过价格的优化、互联优化调度、信号传输,数据运顺等等,把时间大幅压缩,你要一个小时吃完一轮是吧?那我这边三十分钟就吃完了, 那么这样的话,我就可以在同样的时间让更多的客人在这里吃饭,大幅提升这个时间的运营效率,总结下来,说白了就是空间不够,立体来凑,速度不够呢?效率来补。 那么当然,这个韬定力并不是替代摩尔定律的一个终极方案了,真正的终极路线,它一定是要两条腿同时走路的, 就是你一边要深根传统先进自身的摩尔定律,同时一边呢,哎,用这个韬定力,然后系统的去做集成突破,双向互补 限阶段呢,因为我们没有这个 euv 光刻机,没办法像胎记的那样无限扩容整个餐桌的数量,所以呢,只能通过这种堆叠技术构建优化,效率提升,从空间、时间两个维度整体去弥补先进制程的短板, 这也是滔天帝诞生的核心意义。当然了,今年资本市场因为还没搞懂到底是个啥,所以先炒先进封装。先进制程 之所以热度非常空前,是因为华为把这套原本零散的技术方案上升到了一个行业理论体系的一个高度,所以呢,这给市场呢, 零到一的没有听说过的全新赛道,其实并不是什么全新的东西,大家要理性的看待,因为这条路的落地周期还是非常漫长的, 并不是一蹴而就的。本质呢,其实你可以理解为就是摩尔定律的物理红利,他其实已经走到尽头了,那么后摩尔时代的算计竞争,最终一定是拼系统对叠架构协调,包括时空综合的利用效率啊。

掏定律到底是啥?要搞懂掏定律,先搞懂摩尔定律。简单说,摩尔定律就是偏小。过去六十年新变行业的规矩很简单,每十八到二十四个月,把晶体管做小一半,同面积塞更多管子,性能翻倍,成本减半。 打个比方,芯片向城市经济管是房子。摩尔定律就是把房子越盖越小,越盖越密,挤更多房子进去,城市容量就变大。但现在这条路走死了。为啥?首先是物理极限,经济管小到三纳米,两纳米,快到原子大小了,再小电子就穿墙漏电,没法用。 然后是成本爆炸,一条两纳米产线要两百亿美元,一颗芯片设计费超十亿美元,越做越贵。二零二六年五月二十五日,华为半导体负责人何廷波正式提出掏定律,核心就一句话,不拼,做的更小,专拼跑得更快。 掏是电子学里的时间长数,说白了就是信号在芯片里跑一圈的延迟时间。掏定律的核心是时间缩微,不靠缩小晶体管,而是从器件、电路、芯片到系统 全层级压缩信号延迟,照样提升性能、密度、能效。再用城市比喻,摩尔定律就是死磕,把房子盖到最小最密。 掏定律就是房子大小不变,修高架、建隧道,搞立体交通。华为叫逻辑折叠,让车流、电信号跑得飞快,城市效率直接拉满。华为已经用这招干成实事,六年量产三百八十一款芯片,成熟制成下,晶体管密度提升百分之五十三点五,能效提升百分之四十一。 这是中国第一次在半导体基础规则上提出原创理论,从跟跑并跑变成零跑。华为的韬定律不是要推翻摩尔定律,而是在他走死的路上,硬生生开辟出一条中国芯片新赛道。未来芯片不一定最小,但一定更快、更强、更自主。

先说掏是什么,不是黄子韬,他是一个像 t 一 样的符号,代表时间长数,华为给他起了一个中文名叫掏。这里的掏代表的是信号从 a 点到 b 点花费的时间。就传统芯片是平面结构的,信号从 a 点到 b 点经过的路径是这样的, 而华为将这层平面进行折叠,这样信号可以直接从下面跑到上面,从而节省了大量的时间。为什么掏定律是华为发明的,英伟达和英特尔这些大厂难道没有这个实力吗?这是一个复杂问题,想搞明白原因,就需要先清楚为什么会有掏定律。 一直以来,我们都是通过纳米数来衡量一个芯片的性能,数字越小,性能越强。原因是同一片芯片上纳米数越小,就可以建设更多的电路,信号通行效率更高,计算能力也就更强,这很好理解,对吧?但实际上我们再思考一下,衡量一块芯片性能是否强大,真正的衡量标准应该是 单位时间内可以提供多少算力。所以华为就从第一性原理出发,直接以此为目标,重新提出新的设计思路。就我们不再盯着纳米数看了哦,管你一纳米两纳米的晶体管尺寸已经快到摩尔定律极限了,你再小就到原子了啊。咱不看这个,咱们直接看信号传输速度。而影响这个速度的变量有很多,它需要四层协同 部件、电路、芯片、系统。汽车厂造芯片主要是为了卖,而华为造芯片是为了自己用。这就是为什么它能从四层协同中发现问题, 因为它自己就有大量的终端,手机、电脑、家电、汽车甚至信号塔都自己建,那为什么是华为而不是其他巨头? 其实巨头也在做这件事情,但它们都是浅尝即止,因为芯片制造全球化分工太成功了。就拿英伟达举例,英伟达专心设计,台积电专心制造和封装,阿斯麦专心光刻, sk 专心内存,好处是极致的效率,那每个环节都是顶尖水平,但也有明显的坏处, 就因为咋说我发明了一种新的芯片啊,但需要你们每家都给我新型的光刻机啊,新型的内存,新型的封装技术。然后这几家说你开玩笑的嘛,你爱买不买?隔壁 apple 和英特尔的订单还在我这排队呢,而我们芯片制造全产业都被制裁。正是在这样的环境下,国产芯片厂商目标高度统 一,都想要突破封锁,华为提供订单,海思负责芯片设计中心,国际负责精髓制造。而封装企业有这么多,这些在绝境中杀出重围的千军万马,美国已经彻底拦不住了。

hello, 大家好啊,感觉有点憔悴啊,因为前两天我们有一个重大突破嘛,就是某个遥遥领先的这种公司发明了,发现了一个新的物理定律啊,就 掏定律掏啊,就是,我就非常好奇,因为首先这是一家科技公司,它不是一个研究院或者是一个科研机构啊,它能发现新的物理定律,我觉得。卧槽,这个有有重大突破,所以我 咱那个底子又不是那么好,所以花了一两天来研究啊,今天我研究明白了,我就用一分钟告诉你什么叫韬定律,这个 很多呃,网络上很多人专家在解释,我觉得听的物物里云里的啊,这太复杂。那我总结呢?先说结论呢,我觉得他应该叫赢定律啊,这个韬定律不是那么准确,怎么个意思呢?啊?咱们来详细的说一下啊。就是, 呃,咱们不是做不了那么小的东西吗?因为你看他是一个非常小,一纳米两纳米的东西,那么咱做不了呢,咱就弄 八个这个,比如说七纳米,十纳米的给捆一块,原来那是二维,你看咱一挪不就变成三维空间了吗?对不对啊?你这落起来他不就有高度了,变三维空间他就同样能完成那个 一纳米的能干的活,确实挺厉害,弯道超车了。哎呦,这个确实很强大,他相当于啥呢?就是有的学生他能考一百分吗?咱考不了一百分, 咱就弄这个八个这个考二十分的学生给他捆一块,那个咱不就一百六了吗?对不对啊?那个考一百分的呢?他一天学习十个小时对吧?他平常还得睡觉干啥?那咱这八个考二十个,你差生吗? 你就捆一块,你别睡觉了,一天就就学二十四个小时,对吧?那肯定就超过那个 一百分的那个优等生了,是吧?那这个理论,其实前一阵这个台湾好像有个叫于北辰的啊,这么一个人也发明过这么一个理论。有点像啊,因为他之前说 这个弯弯的导弹不准吗?命中率只有百分之七十,那么咱就发百发,三枚导弹,三枚齐发,那就是三七二百一,就百分之二百一十的这个命中率了, 就百发百中了,基本道理是一样的。哎,我唯一就是担心一点啊,虽然从二维我们晋升到三维,回头可能还有四维的。这个进步啊,确实很厉害, 但是你就别烧坏了,对吧?你八个差生,你让他干二十四小时,容易给脑子烧坏了,对吧?

什么是华为掏定律?用十句话来概括,一、掏定律是华为在 i e e i s c a s 二零二六上提出的半导体新眼镜思路。二、 他想解决的问题很简单,芯片不能永远只靠做的更小来变强。三、过去几十年,芯片进步主要靠几何缩微,也就是把晶体管越做越小。但现在继续缩小,晶体管越来越接近物理极限,成本也越来越高。五、 超定律提出的新方向是从缩小尺寸转向缩短信号传播时间。六、这里的套可以理解为时间损耗或信号延迟超越低,信息流动越快。七、普通人可以这样理解,以前是把车造的更小,现在是重 规划道路,让车少绕路,更快到达。八、它的实现方式包括器械优化、电路优化、芯片协调和系统互联,不只依赖单一机器突破。九、其中关键技术之一是逻辑折叠,逻辑布局作用是缩短关键路径,让芯 片跑得更快。十、它的意义在于,在摩尔定律放缓后,手机 ai 设备和计算系统仍可能通过时间压缩加系统协调继续提升性能与能效。

最近呢,有个新的词汇叫做华为掏定律,很多人的第一反应就是,华为是不是把摩尔定律给掀桌子了?先别着急,摩尔定律还没退休呢,只是芯片进步这件事,可能开始换打法了。 过去几十年,芯片的升级主要靠摩尔定律,简单的说,就是把晶体管越做越小,同样的面积里面塞的越多,性能也更容易得到提升。所以过去这条路,核心就一个字,小。但问题是,小不能无限的小, 房子也不能一直缩,总不能把厕所压缩成为二维码吧?芯片也同样是这样的,制成越往下走越困难,价格越昂贵,也越容易接近物理极限。所以,华为这次提出的掏定律,不是说突然有了一点四纳米光刻机这个技术,而是换了个思路, 房子先别硬缩,先把路修顺了,让数据少绕路,少堵车,跑得更快。我们用一句话来理解,摩尔定律拼的是空间压缩,掏定律拼的是时间压缩,一个把房子盖的更小,一个把路修的更短, 一个拼尺寸,一个拼效率。所以呢,对掏定律最客观的态度就是,他非常有价值,但咱们也不要神话他, 他非常值得关注,但也不要因为曾经的遥遥领先而急着去否定他。最后呢,还是得看产品性能是否更优化,工号能不能被降低,而成本能否更低呢?还是那句话,标题让你激动,而产品告诉你真相。我是大冯,记得关注我哈。


一分钟看懂掏定律!最近半导体圈出了一个新词,叫掏定律。老胡说,你来研究一下,给大家聊聊。其实这个词听起来很玄,但你只要记住一句话就懂了。摩尔定律是把芯片做小,掏定律是把时间做短。 过去几十年,芯片行业靠什么进步?靠摩尔定律。说白了,就是把晶体管越做越小。同样一块芯片,面积里塞进更多晶体管,算力就上去了。这就像一块地皮上不断盖更密更高更小的房子。过去这招非常管用, 手机、电脑、 ai、 云计算,全都吃过这波红利。但现在问题来了,芯片支撑到了七纳米以下,再继续往小做,就越来越难。 不是工程师不努力,而是快碰到物理极限了。就像一间屋子里已经塞满了人,你再往里塞,大家不是跑得更快,而是开始互相踩脚。所以,滔定律出来了, 他不再只问一个问题,晶体管还能不能更小?他开始问另一个问题,信号能不能跑得更快?数据能不能少?等一会计算能不能少绕一点路? 这里的韬,其实就是希腊字母跳,它代表时间长数。说人话就是芯片内部信息从一个地方传到另一个地方,要花多少时间。以前我们盯着尺寸,现在开始盯着时间,这就是韬定律的核心。 芯片不是一堆晶体管的仓库,芯片更像一座超级城市。晶体管是楼房,电路是道路,芯片架构是城市规划 系统,协议是交通规则。以前我们主要靠把楼房建的更小更密,现在不行了,那怎么办?优化道路,缩短距离,减少堵车,重写交通规则?这就是滔定律的四层逻辑, 第一层在晶体管层面减少电阻和寄生电容。第二层在电路层面缩短信号传输路径,降低延迟。第三层在芯片层面优化架构和流水线。 第四层在系统层面,优化通信协议和组网方式。听起来很技术,但本质就一句话,不是只让单个零件更强,而是让整个系统更快。这对中国半导体很重要,因为现在的现实很清楚,先进之城不是想买就能买, 高端设备不是想用就能用,全球产业链也不再只是讲效率,它还讲立场。所以中国芯片不能只盯着一条路,几何微缩是一条路, 时间微缩也是一条路,先进工艺是一条路,架构创新、封装创新、系统创新也是路。说白了,别人卡你的脖子,你不能只研究脖子,还要重新训练全身。 这就是华为提出掏定律最值得关注的地方。它不是简单喊一句口号,它是在说,当芯片越来越难继续变小的时候,我们能不能通过系统工程让它继续变快。当然,掏定律能不能真正走通,不能只看论文,也不能只看发布会, 最终要看产品,看新一代芯片性能有没有提升,看功耗能不能压住, 看发热能不能控制,看 ai 计算、手机体验、汽车芯片、工业芯片能不能真正落地实验室。跑通不叫胜力,量产跑通才叫产业能力。所以我对涛定律的判断是,他现在还不能说已经替代摩尔定律, 但他很可能是后摩尔时代的一条重要新路线。过去芯片竞争大家看纳米,未来芯片竞争大家还要看时间,谁能把等待时间压短,谁就能抢到新的性能红利。而且这件事不止跟芯片有关,对企业也一样。 以前企业拼规模、拼人多、拼资源,未来企业拼什么?拼响应速度、拼组织效率、拼从市场变化到产品迭代的时间差。对个人也一样, 以前你靠熬时间、拼体力,对经验还能往前走,未来不行。未来真正重要的是你能不能缩短学习时间,缩短试错时间,缩短决策时间,缩短从想法到产品的时间,这就是普通人的操定律。 所以,别把掏定律只看成一个半导体概念,它背后其实是一个时代信号。当空间红利结束,时间红利开始,摩尔定律是把世界做小,掏定律是把时间做短。而真正的高手,从来不是在旧地图上卷到死, 真正的高手,是在旧路走窄的时候,重新画出一张新地图。我是老罗,陪你一起看懂新世界的人!

今天是不是被掏定律刷屏了?没有一个人能够讲清楚这个掏定律啊,我来帮你讲清楚什么叫华为的这个掏定律好不好?就是原来就是靠摩尔定律吃了三十年红利,就是什么光刻机啊,这纳米进程越搞越细, 其实你可以理解呢,是平面和立体的关系,华为研究的这个掏定律就是立体三维的,听不懂对不对? 原来的母外定律就类似于我用交通举例吧,就十字路口,原来的这个母外定律就像十字路口一样,你不管怎么管理,更精细化,你最后总他妈会到极限。但是一旦把十字路口变成立体的,搞 搞这个地下通道,搞立交桥,你就会发现完美的解决这个问题,不需要搞那么精细化。因为什么呢?因为过路的,过路,开车的,走地下隧道,大家不冲突, 所以华为讲二零三零年可以达到一点四纳米的这个水平,不需要你光刻机了,不需要你给用你这个老美的这个这个标准了,直接把桌子掀翻了,震惊全球,就这么简单,听懂了没有?听懂了报客。

什么是掏定律?核心逻辑从缩尺寸到缩时间掏取自物理学中的时间长数。这条定律的核心主张是以时间缩微替代传统的几何缩微传路径,拼命把晶体管做小,通过缩小物理空间来提升密度和性能, 但这已逼近原子极限,成本极高。韬定律路径不再单纯追求尺寸微缩,而是将系统时间长数跳作为统一的优化目标,通过全站技术压缩信号在芯片内传输的路程和耗时,实现等效的性能跃升。 落地技术逻辑折叠为了实现时间缩微,华为提出了逻辑折叠等关键技术,你可以把它想象成城市交通的立体化改造。传芯片像一座平铺的二维城市,幸好从 a 点到 b 点需要在地面绕行很长的路。 逻辑折叠芯片像建起了高架桥和地铁,通过三 d 堆叠和架构优化,将长路径折叠成短路径,信号走直线,传输时间大幅缩短,从而在不缩小晶体管的前提下,实现了更高的算力、密度和能效, 即便在非最先进光刻一下,也能通过架构创新获得顶级性能。简单来说,韬定律意味着芯片性能的竞争从谁做的更小的物理战争转向了谁算的更快的系统工程。