为什么不把芯片做大

华为提出操井率之后，大家都喊赢麻，到底赢在哪？以及缺陷是什么？这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念，而封装你听起来很高大上，你可以把它理解为一个室内的装修设计， 就是在同样的一个房屋里边，如何把效率令到最大的一个逻辑。之前的封装大家知道什么？就一块 cpu， 一 块内存条，然后再加点硬盘啊，中间 pcb 板子一连，是不是就可以干活了？这不是我们传统理解的电脑吗？ 但是这个电脑越来越发展，到后边发现不够了，为什么？哎，我说在同样的一块地方，我能不能用更大的算力或者更大的存储能力去增加我电脑的性能？好，那我要不要把几块芯片一块封到一个里边去？ 哎，一封的时候就发现一个问题，我的芯片做的越小，我就越占便宜，是不是由一个芯片大芯片变成小芯片再塞进去的过程，实际上就是摩尔静电的原型啊？啊？之前我比如说是 是十四纳米啊，现在我变成三纳米、二纳米的，是不是我就可以去堆更多的东西在我同一块芯片里边，但是这个堆法实际上还是有缺陷，为什么？ 比如说你在手机之类需要密切的干活的地方啊，就是紧密联系，干活空间又特别小的地方，你就需要让他的交互更加的透彻，那你如何去办呢？能不能把他们直接封到一个芯片上， 好，有人就干活了。那我能不能不把这个内存横着堆了，我把它竖着堆，竖着堆之后呢，边上愚蠢一点地，我把 gpu 或者 cpu 放进去，然后我是不是就形成了一个整统一的芯片了？ 这个芯片是不是就可以去决定我整个设备的核心输出效率了？而且他们隔着更近， 理论上说电阻也小啊，是吧啊？消耗也小啊，所以是不是看起来效率更高啊？这是不是就是二点五 d 封装的一个概念？因为这边上是吧是三 d 的 啊， 然后边上又放了一个平行的逻辑芯片，所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊，比如说啊，我是个传统的内存厂，我压根就不做什么 gpu 的 生意，我就想把单位面积内， 我把它内存效率拉到拉满，那个叫什么呢？那好，那我单纯的就把内存条给他堆的更密啊，是不就可以了？所以就出来这个类似这个千层千层汉堡似的啊，然后这个摩尔定律的极限就跑了，类似这种三 d 封装的技术， 所以现在所谓三星海力士核心的技术是不就在这里边？那么华为的掏净率到底在哪呢？华为掏净率人家压根就不跟你说一样的事情，你说你为了在同一个大小的房子里边塞更多的家具，你把家具做的越来越袖珍，你这是 干活吗？还是炫技？你现在追求的就不应该是类似摩尔定律这种芯片越来越小，塞的越来越多的这样一个概念，你核心追求的你是不是建了一个小型的工厂？那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题？ 我跟你比的是，我能不能在同样面积的一个工厂里边，能把我的大芯片给塞到我这里边，并且通过我更合理的互联，更合理的布局，让所有人在这走动的时候动线更合理， 我去掉个什么东西，工人不需要绕一大圈，然后去哪个地方搬，我只需要简单的挪几步我就可以到了，所以这样的效率是不是就提升了，散热也更小了？然后虽然我芯片够大，但是我布局合理， 工人走的更少，所以在单位体积内，我是不是输出就有可能去追平你？所以我追求的是一个效率，你追求的是炫技，这个就是华为核心在提的一个问题。 好，整个事情清晰之后，我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的，为什么是骑在手机芯片里边？因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线，那么在这个二点五 g 封装和逻辑芯片堆叠上边，其实各家虽然没有明确的提出槽径率，但是 也在追求单位面积的更好的效率，并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢？ 是因为之前虽然各个厂商也这么干，但是大家知道其实国外的厂商相对的独立性，并没有华为这种更强的全占性的能力，所以虽然他在提升各个部件之间的效率以及联通的 布局合理性，但是他永远做不到华为像这种一战全齐，而且在通信领域，尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率，不仅是一个掏尽率，而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道，如果说华为我提出要这么放，未来英伟达也要这么放，好，那你先给我交点专利费用吧，是不是就从一个传统的我只能追你打的一个地位，变成了一个我也有我独特的优势的这么一个地位去了？ 好，那不足是什么呢？不足就是大家知道这次发的论文，我说是在手机芯片上，为什么是手机芯片上？大家想，因为传统的 ai 服务器没有这个限制啊，就是，所以不行，就是华为那种 超大节点啊，我一堆电脑连连在一起，你一台电脑能干？我一台电脑全连在一起，大不了我的场地更大点，能耗更大点，我也能拼，是不是？我能达到你跟你类似的性能，但是对于手机我就这么一块地，这是不是就要求装修更精致一点？那么我问一个问题，说人家 明天给你玩 a r 眼镜的呢，你现在眼镜上面就要放更小的芯片呢？你要更好的这种微型化处理芯片的这种能力呢？是不是先进制程就又被抢了一次？所以这两条路线是同样在走的，只不过大家意识到一个问题，就是摩尔定律这个地方是有极限的， 就是你现在到了两纳米，你还有多走多大的一个性价比优势，就是越走他性价比越低了，在这种情况下，哎， 我能不能在装修上面提高一些效率就显得尤为重要了，这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没？我今天没熬夜，我只是半夜醒了。拜拜。

华为自己都没吹滔定律，很多博主先吹起来了。华为半导体业务总裁何廷波本人原话是这么说的，滔定律是补充，而非替代。为什么不能说替代？因为滔定律的本质不是技术，而是一种方法论。而且这种方法论外国早在几十年前就开始研究了， 只是没把它包装成定律而已。一九六四年，美国德州仪器实验室就有人提出了一个思考，如果有一天芯片几何缩微到头了，我们是否可以靠架构提高性能？ 他当时建议把芯片做成三维立体结构，这就是最早的掏定律。但当时业界没给他起名字，因为他们觉得这不是技术，而是一种研究方向。一九八一年至一九九零年， 日本 n e c。 日立富士通先后做出了三 d、 s、 c、 t s v 等堆叠芯片产品，首次将堆叠芯片的思路变为了现实。二零一五年， marvel 周秀文将这种堆叠产品称呼为乐高积木芯片，但这不算命名， 而是一种让消费者听得懂的形容词。二零一八年， amd 第一代立体芯片实现规模商用，但依然没有命名。 直到二零二六年五月二十五日，华为将这种研究思路命名为韬定律，这才被广大网友所知。其实很多人有个疑问，既然国外芯片起步更早，为什么始终没有把韬定律作为主流研究方向呢？因为韬定律的先天技术短板无法彻底根除。首先就是散热问题， 韬定律将大量晶体管互联线路集中在狭小空间，热量被层间结构包裹，散热路径受阻，长期高温会加速原气件老化，影响使用寿命， 而想要解决这个问题，就必须搭配高导热材料、复杂散热结构和热隔离设计，这就进一步抬高了硬件与设计成本，而且还不一定能解决问题。第二个是堆叠芯片会导致信号完整性与电磁干扰问题加锯，而且堆叠结构会增加寄生电容电阻， 超高频场景下损耗会更加严重，到最后电池和芯片都不耐用。第三个是物理尺寸无法极致缩小。摩尔定律的核心优势是芯片持续微型化，但掏定律是不考虑体积，用堆叠芯片来实现同等性能， 这就决定了掏定律只适用于空间要求不高的应用场景。而对于适配穿戴设备、微型传感器被极度压缩的空间应用场景，掏定律则无法适用， 而这部分应用恰恰又是利润最高、行业竞争最激烈的部分，掏定律相当于直接舍弃掉了这部分市场，这在一定程度上属于舍本逐末的技术路线。综上所述，华为掏定律不是新发明， 而是把国外延续了六十多年的老思路进行的首次冠名。我们的韬定律也不是遥遥领先的技术突破，而是面对国外技术封锁，没有办法之下的一种妥协性技术路线。这种路线虽然在短期内可以解决使用问题，但长期看会带来更多的技术弊端。 如果把芯片技术比作六脉神剑的话，那摩尔定律就是段誉强调把个体做到极致，让一个人容纳六种剑气。而韬定律就是天龙寺六个老僧组成的剑阵，因为个人能力不足，练不成六脉神剑，所以就每个人只练一剑。最终的结局也看到了， 由老僧组成的六脉剑阵远不如六脉神剑急于一身。而未来的芯片发展技术，不是段誉，也不是六个老僧，而是六个段誉， 也就是极致的摩尔定律乘以极致的韬定律。因此，想要取得未来技术争夺战的高地，韬定律可以继续发展，但摩尔定律和 euv 光刻机更是绕不开的技术壁垒。只有保持初心，脚踏实地地去死磕核心技术，才能取得最终的胜利。

芯片的尽头不是物理啊，是数学！摩尔定律统治了全世界五十年，所有人都在拼命压缩芯片尺寸，把晶体管越做越小，长压缩、宽压缩，厚度压缩。 但绝大多数人不知道，芯片走到瓶颈，根本不是物理材料，到头是数学逻辑走到了极限。半个世纪以来，摩尔定律全程使用二维平面几何思维，相似几何原理，把芯片长宽等比例缩放 边长压缩越小，当片容纳的元气键就越多。这里藏着一条基础数学规律啊，平面面积是边长的二次平方关系，越是往后制成叠氮 尺寸压缩的收益就会持续衰减，呈现二次函数式下滑，数值不断收敛，无限逼近一道数学极限边界。 简单来讲，几何尺寸存在硬性数学下限，尺寸永远不可能无限缩小。越往高精质层走，想要再精进一丝性能，付出的成本会指数级暴涨。这就是全球芯片共同的困局，单纯靠压缩几何尺寸这条路，已经彻底走不通。 就在这时，华为提出全新掏定律，代号符号掏。很多人疑惑，为什么偏偏选用数学符号掏？我们熟知圆周率派代表半周期 片面视角局部维度，而数学里完整周期常数掏等于二派，代表完整持续全局时间维度。这也直接点名掏定律核心， 舍弃几何尺寸博弈，转向时间维度做数学优化。过往摩尔定律比拼的是空间大小，如今掏定律比拼的是时间快慢。 芯片所有卡顿、延迟、功耗，全部根源在于电路时间参数掏。电路信号传播遵从基础数学公式， s 等于 v t， 信号传输速度大体恒定，那传输耗时完全取决于线路行走路程。传统芯片全部平铺在二维平面，线路走线杂乱，路径迂回，通行距离被无形拉长， 时间长数掏数值偏大，延迟居高不下啊！而掏定律运用拓扑几何加空间折叠数学，不再纠结原件长宽大小，对芯片电路、电路做立体折叠重构，把分散遥远的电路模块就近收拢排布，直接压缩信号通行路程， 路程缩短，传输时间直接被压缩整体时间传输掏持续压低不用缩小晶体管，不依赖高端光刻工艺，依靠路径优化、维度转换持续压缩的数学手段，就能大幅度降低延迟， 降低功耗，拉高预算效率。如果说摩尔定律是在固定二维平面内卷尺寸的静态数学啊！掏定律就是跳出平面束缚，掌控时间持续的动态数学。 二维几何有极限，但是时间持续的优化没有数学上限。平面缩放早已抵达天花板，可路径拓扑持续调控，多维折叠，还有无穷无尽的优化空间，这就是他定律真正厉害之处。 跳出全世界统一的几何竞争赛道，利用更高阶的数学逻辑换道超车，别人还被困在长宽尺寸的低级二维数学内卷。我们早已迈入持续周期立体拓扑、空间折叠的高阶数学时代，有启发吗？更多精彩内容可以预约直播呦！

为什么芯片啊，越做越小，反而越来越难？芯片做到三纳米，不是更先进的问题，而是更接近极限。很多人以为芯片就是越小越好，但问题是尺寸越小，物理规律就会越不听话， 电子开始出现量子效应，漏电、干扰、发热，全部变得更严重。你不是在做电路，那时候就是在和物理极限博弈了。更关键的问题是，制造难度会呈指数级上升， 成本也越来越高。所以先进制程啊，不只是技术问题这么简单，而是系统工程。芯片越小不代表越简单，而是越复杂越昂贵。未来拼的可能不只是设计能力，而是谁能控制这些极限问题。你觉得有道理吗？

别再被光刻机骗了，中国芯片真正的卡脖子！真相，百分之九十的人都不懂！千万别再死磕光刻机了，这是全网最大的芯片误区。 很多人以为只要造出一 u v 光刻机，中国芯片就能彻底翻身，高枕无忧，大错特错，这就是最典型的认知陷阱。今天给大家揭露一个百分之九十国人都不知道的残酷真相，芯片卡脖子设备只占三成，材料才是实打实的七成。 哪怕我们造出全球最顶尖的光刻机，只要海外随手断工一种半导体材料，我们整条芯片生产线瞬间全面停摆，上亿的设备直接沦为废铁摆设。这也是为什么我们光刻机不断突破， 却依然没能实现完全自主可控的核心原因。一块小小的指甲盖大小的芯片，需要上百种超高纯特种材料协同加持，任何一个细分材料环节掉链子，所有设备、技术、人力的投入全部归零。 打个最通俗的比方，就像盖高楼，你有顶级的施工团队，完美的设计图纸，没有钢筋水泥砂石主材，一切都是空谈。 而我们当下的现状，远比你想象的更严峻。国内半导体材料整体国产化率仅百分之十五，高端核心材料更是不足百分之十。日本一家国家就拿捏了全球百分之五十二的半导体材料市场，牢牢攥住全球芯片产业的命脉。但全网很少有人告诉你， 绝境之中，中国半导体早已杀除重围。我们悄悄培育出了十二家细分赛道唯一龙头、隐形冠军， 全是国内唯一量产、唯一通过国际认证，唯一打入全球顶级供应链的硬核企业，今天全程干货无废话，顺着芯片制造全流程，带你看懂这些真正撑起中国芯片底气的硬核国货，看懂国产替代的真正底牌！ 一、芯片基石大硅片赛道互规产业做芯片第一步先做硅片，没有硅片，所有后续工序全部无从谈起，它占据芯片材料三成成本，是绝对的核心根基。 而互规产业是国内唯一能规模化量产十二英寸大硅片的企业。这项技术我们攻克超高纯度硅料制备、单晶生长等被海外垄断的核心技术。 如今中兴国际、长江存储、华虹半导体等国内顶流金源厂所用的国产大规片基本全部来自互规产业，订单早已排到二零二八年，产能还在持续扩张，彻底打破大规片进口垄断。 二、刻石核心部件，神工股份芯片刻式环节必备的大尺寸单晶硅部件，过去长期百分之一百依赖进口，被海外掐的死死的。如今神工股份成为国内唯一替代者产品，不仅填补国内市场空白， 更是远销日本、韩国、美国，成功挤进全球顶级半导体设备厂商供应链硬核实力直接拉满。 三、光刻感光墨水南大光电很多人迷信光刻机，却不知道没有光刻胶，光刻机就是一堆没用的废铁。高端阿尔弗光刻胶曾经是我们的致命短板，百分之一百被日本垄断，对方随意涨价，随时断工，我们毫无还手之力。 现在南大光电实现国产唯一量产，顺利通过中芯国际二十八纳米工艺认证，十四纳米工艺验证稳固推进，实力有多猛？今年一季度，南大光电光刻胶业务营收暴涨百分之一百五。十、国产替代速度肉眼可见。 四、光刻机专属特工气体华特气体光刻机想成功启动稳定运行，离不开专属光刻器核心的奶气混合器，全球仅有四家企业能生产，而华特气体是中国唯一通过 asml 官方认证的供应商。 毫不夸张地说，没有华特气体的光刻器，就算 asml 把光刻机卖给我们，我们也开机无望，彻底瘫痪，妥妥的隐形王牌。 五、超高纯石英制品飞利华金源制造光刻全流程都离不开纯度百分之九十九点九九九九以上的超高纯石英制品，纯度不达标，芯片良品率直接归零。 这个赛道，飞利华国内一家独大，产品全覆盖国内所有金源厂，同时批量出口全球，是全球少数能量产最高等级半导体制品的企业，稳稳守住芯片制造的关键关口。 六、高端镀膜把材双龙头江风电子有研芯材，芯片镀膜环节用的把材直接决定芯片的性能、精度和使用寿命，是高端芯片的核心材料。 先说江风电子，国内唯一打入台积电三五七纳米顶级供应链的把材企业，能通过台积电近乎苛刻的供应链审核，足以证明技术跻身世界顶尖水平。 其七年及坦把全球领先铜板，国内市占率超百分之五十，全年净利润有望冲击十亿大关。再看国家队有颜心裁，国内唯一实现高端坦把量产的企业。曾经高端坦把被美国独家垄断，如今彻底实现国产替代， 同时它还是零化音衬底龙头，提前布局第三代半导体，抢占未来赛道红利。七、 c m p 抛光液安吉科技芯片镀膜后表面凹凸不平，必须用 c m p 抛光液精密打磨才能实现纳米级平整。这项技术壁垒极高， 过去全球市场被美日两家企业彻底垄断，如今安吉科技是国内唯一能提供全系列 c m p 抛光液的企业， 成功打破海外垄断，产品供货台积电、三星、中星国际等全球顶级金源厂，是真正走向世界的中国半导体企业。 八、高纯石英砂原材料石英股份制造高端石英制品的核心原料，半导体级高纯石英砂曾被美国一家企业独家垄断，我们每年花费数十亿巨资进口，处处受制于人。 如今石英股份彻底打破垄断，成为国内唯一实现半导体及高纯石英砂量产的企业，历经十几年技术攻坚，不仅完全满足国内半导体自己需求，还批量出口全球。同时受益于光伏加半导体双赛道爆发，业绩持续暴涨。 九、光芯片核心材料云南折页这是国家核心战略资源。林华英衬底是光芯片、 射频芯片的核心基材，是高端通信芯片的刚需材料。云南者业国内唯一者、全产业链企业，全球第二大零化英衬底供应商，目前已与华为深度绑定合作。六、英寸零化英衬底产能持续爬坡，为国产光芯片、射频芯片突破保驾护航。 十、半导体高纯管路新来硬财芯片生产需要超高真空、超高洁净的生产环境，管路、阀门腔体的精度直接决定芯片生产成败。 新来硬财是国内唯一全覆盖半导体高纯管路系统的企业，真空管道、阀门、设备、腔体等核心产品全面覆盖国内。金源厂、封测厂是半导体生产的隐形基建王牌。 十一、芯片切割刀具中乌高新芯片封装切割工序离不开高端专用切割刀具，过去高端刀具百分之一百依赖进口封装环节，随时面临断工风险。中乌高新实现国内唯一国产化替代， 一拖国内稀缺污资源优势，彻底打破海外技术壁垒，产品成功进入全球所有主流风测场供应链，补齐芯片封装最后一块短板。最后想说一句大实话，这十二家企业不是炒作概念的腰鼓，不是流量泡沫， 是默默深耕核心技术，扛下中国半导体命脉的中流砥柱。他们每攻克一项技术，我们就少一分被卡脖子的风险。 每量产一款产品，我们就多一分芯片自主可控的底气。全球半导体产业早已迎来大变局，国产替代从选择题变成了必答题，生死！

华为扔出来的掏定律，直接把绊倒的行业玩了六十年的规则给砸烂了。现在全网都在吵，到底哪个板块最受益？有人说是光刻机，有人说是芯片设计，其实百分之九十的人都不知道，最直接，业绩最确定，最先兑现的，却是之前所有人都瞧不上的先进封装。大家好，我是江仔， 这是江仔八年以来资产配置的真实实盘记录。话说回来，江仔今天就用大白话把底层逻辑给你拆的明明白白的。 听完之后您就知道为什么先进封装是掏定律的亲儿子。首先咱们先搞懂一个最基础的问题，掏定律到底是用来干嘛的？过去六十年，整个芯片行业都在跟着摩尔定律跑，核心逻辑就一个，拼命把晶体管做小。 举个例子，就像盖平房一样，淋在一块地上，把房间隔的越来越密，塞进去的人越来越多，这样子房子的算力就越来越强。但是现在这条路已经彻底堵死了，当做到两纳米一纳米的时候，一个晶体管就几个原子那么大，电子直接穿墙漏电，物理极限被卡的死死的， 更别说一座三纳米的金源厂就要两百亿美元，全球玩得起的也就三四家，咱们还被卡了光刻机的脖子，这场游戏咱们根本挤不进去。 哎，这时候啊，华为站出来说，别卷平房了，咱们直接盖楼房。这就是掏定律的核心，用时间缩微来替代几何缩微。我不再死磕把房间做的更小，而是把平房改成多层的高楼，同样的占地面积，我可以盖十层二十层，塞的人一样多，甚至更多。 而且以前快递在平房里绕半天才到，现在直接乘坐电梯上下楼，跑的距离短了，速度自然就快了，性能也就直接上去了。 说白了，以前比的是谁的砖刻的更小，现在比的是谁的楼盖的更高更稳，连接的也更顺。那么问题来了，盖这一栋芯片大楼的施工队是谁？答案就是先进封装。这就是他成为最大核心赢家的第一个原因。 这样一来，掏定律的所有技术设想都要靠先进封装落地。如果没有先进封装，掏定律就是一个理论。你想一想华为说的逻辑，折叠、三 d 堆叠、多 多层芯片垂直排布，还包括易购、新力整合，这些技术都是啥概念？简单理解就是把好几层不同功能的芯片 像叠乐高一样精准的垒在一起，层和层之间还要挖几万个纳米级的小孔通信号，并且还要保证几百亿个晶体管同时工作，不打架，散热不出问题，误差不能超过一根头发丝的万分之一。这个活金源厂干不了，芯片设计公司干不了，只有先进封装能搞定。 之前的封装是啥？就是给芯片套一个塑料壳，起个保护作用，属于芯片产业链最没有技术含量的边角料，成本占比连百分之十都不到，妥妥的配角。但掏定力预出封装，直接从装修队变成了总建筑商。芯片的性能好不好，不再是客玩晶体管就定了，而是您这栋楼盖的好不好，连接的顺不顺， 还有信号跑的快不快，这就直接决定了最终的 c 位价值量就直接翻了三到五倍。第二，一个核心原因， 先进封装，这是我们唯一能够打赢的赛道，没有卡脖子的死穴。为什么涛定律对我们这么重要？因为他直接绕开了 e u v 的 光刻机这个死卡我们脖子的环节， 咱们就不用再去死磕两纳米、三纳米的先进制成，我们用十四纳米、二十八纳米的成熟制成，靠堆叠和封装优化就能实现等效的三纳米、两纳米的性能。而先进封装恰恰是我国半导体产业链里最能扛打的环节。 国内的风车厂家现在已经是全球第一梯队，技术水平和海外的巨头根本没有代差，而且整个产业链的设备材料我们大部分都能自主可控，不用看任何人的脸色。华为的技术只要一落地，订单直接就可以给到国内的厂商， 业绩马上就能兑现，根本不用等十年八年的研发周期，这不是炒概念，而是实打实的产业增量。第三，一个核心原因就是整个行业的规则变了， 先进封装会成为所有芯片的标配，而之前只有高端的芯片才会用到先进的封装技术，大部分的芯片都是普通封装，但是掏尽力一出，等于就给整个行业指明了道路， 以后所有芯片要提升性能，就得走堆叠，走易购、集成这条路。你看，不管是手机芯片、 ai 芯片，还是汽车芯片或者服务器芯片，谁都绕不开先进封装。整个赛道的市场规模会从现在的几百亿美元直接膨胀到几千亿美元，这是整个半导体行业最大的增量蛋糕。更劲爆的是， 华为在今年秋天就要发布最新的麒麟芯片，用的就是韬定律的逻辑折叠技术，双层芯片结构靠的就是先进封装实现的性能跃升。华为已经有三百八十一款芯片，走的就是这条路， 国内跟着华为路线走的芯片公司，大概率都会把先进封装当成最核心的技术。最后给大家总结一句，在摩尔定律时代，半导体产业的皇冠是光刻机，是先进制程。但是在韬定律时代，半导体产业的新皇冠是先进封装，它是华为技术路线最核心的载体， 是国产替代最确定的方向，也是业绩兑现最快的赛道。这不是短期炒作，而是整个半导体产业底层逻辑的彻底重构。

五月二十五日，华为抛出了一个震撼整个半导体行业的新概念，韬定律。消息一出， a 股半导体板块全线飙红，朋友圈更是彻底刷屏。韬定律到底是什么意思？是炒概念？还是真实力？今天我就用最通俗的大白话，带你看懂这个可能改写人类芯片历史的中国方案。 要看懂韬定律，我们得先聊聊统治了科技界半个多世纪的摩尔定律。一九六五年，英特尔创始人之一戈登摩尔提出了一个规律， 大概每过十八到二十四个月，同样大小的芯片上能塞进的晶体管数量就会翻一倍。晶体管越多，芯片性能就越强，价格就越便宜。但是现在这个定律快要跑不动了。为什么呢？因为过去半个多世纪，行业拼命把晶体管尺寸越做越小，小到三纳米、二纳米， 这已经是人类技术的物理极限了，如果再小下去，量子碎穿效应就会出现，电子会像穿墙一样乱跑，导致漏电失控，发热压不住，而且成本高到离谱。台机电一座三纳米工厂投资就超过两百亿美元， 对行业公认。单靠缩小晶体管尺寸这条路已经走不下去了。那不往小了做，性能还能怎么提呢？还原答案是，不拼尺寸，拼速度。这个掏在物理学里代表时间长数，掏，掏等于电组成电容，掏越小， 信号延迟越低，芯片速度越快，功耗越低。掏定律的核心可以概括为一句话，用时间缩微替代几何缩微什么意思呢？芯片工作时，性能不止看晶体管有多少， 更看信号在晶体管互连线电路层和整个系统里跑的有多快？如果能想办法让信号跑得更快， 哪怕晶体管数量不变，芯片性能也能提升。现在华为就是要通过系统性的设计优化，把信号从一个点传到另一个点的延迟，从纳秒级压到皮秒级。 那怎么缩短时间呢？关键是逻辑折叠技术。你可以理解成两个人都在一层楼里平铺着办公，从东头走到西头要花很长时间。逻辑折叠技术就像是把一层楼直接改造成了盗梦空间里的折叠楼房， 让两个人通过三维空间的折叠直接面对面，这就是折叠的含义。在三维空间里重新组织电路的布局，把那些频繁对话的模块上下对叠挨着放， 让关键路径的物理距离大幅缩短。按华为的规划，到二零三一年，基于超定律的芯片，其集成密度将达到等效一点四纳米制成的水平。听到这，你可能会怀疑，不会又是炒概念吧？其实还真不是。何丁波在演讲里透露这个定律，华为已经暗中实践了六年。 从二零二零年围角升级开始，甚至更早的时候，华为就意识到了必须开辟新赛道。过去六年，基于韬定律的架构设计思路，华为已经成功量产了三百八十一款芯片，广泛装配在了通信、 智能汽车、 ai 计算等各行各业。今年秋季即将面世的新一代麒麟手机芯片，就将完整采用这项逻辑折叠技术。之前 deepseek 的 出现证明了大模型不一定要靠无脑堆算力。现在华为也在证明，芯片突围不一定要死磕西方的劳碌。 所以滔定律不是对摩尔定律的否定，而是重新开辟了一条新路，认为时间缩微的潜力还远远没有挖尽，华为也没有把它关起门来自己用。何炅波在演讲结尾时明确表示，在滔定律的路径下，我们期待与全球科学家、 工程师和产业伙伴紧密合作，共同推动半导体产业的持续发展。感谢你收看这一期 tech fm， 我是 seven， 关注我，我们下期再会。

造芯片很难，让车企用你的芯片其实更难，为什么呢？因为车企有一个最担心的事情，他怕自己的智能驾驶变成一个黑盒，怕自己的算法完全被芯片绑架。 那地平线的脱颖而出啊，靠的一定不仅仅是他的芯片做的好，更是他的商业模式有很多的优势，因为他用的是一个叫做全维度利他的模式。 别人卖芯片是什么呢？是我给你什么，你用什么，而地平线呢，是你要什么，我就开放什么给你。他提出了一个这样的路径，就是百分之二十自研加百分之八十的合作的模式， 等于是把自己的芯片的架构啊，工具链呢，全部给开放所有的车企，车企如果说想自己资源算法没问题，我就给你工具。车企如果说想深度参与这个硬件的定义没问题，地平线就开放整个芯片的架构， 整个是非常大的胸怀跟格局。讲到这些的时候呢，咱就不得不提地平线的有一个终极的武器，叫做天宫开物的工具链。 大家要知道，芯片算力你再高，模型跑不快也是白搭的。那工具链呢，其实就像是一个翻译官一样，能把这个车企的 ai 的 模型啊，最高效的翻译成芯片能执行的这个指令。 那地平线的这个工具链呢，现在已经跨过了能用的阶段，正在向这个好用这个阶段转变，因为用的人越多啊，他这个工具链就会越强，他这个越强呢，就会形成一个正向的生态链的飞轮。从这里啊，也能看出，这个地平线的这个朋友圈是越来越强大了，比如说像这个国际巨头博士， 还有这个大陆还有店装，现在全部都在地平线的这个生态里，合作开发一些出海的智能算力芯片的方案。 那有了这一套开放的工具链的组合权，其实地平线早就不是一个单纯的卖芯片的人了，而是啊在悄悄变成一个智能驾驶时代的底层基建商。但是啊，现在很多车企也在搞自研芯片，那这些车企自研的芯片将来有可能会干掉地平线吗？咱们下一期展开跟大家聊一聊，感兴趣的朋友记得关注我。

你有没有发现，手机、 ai 服务器都越来越持芯片性能，但芯片却不能一直靠做的更小来解决问题了？过去几十年， 芯片行业有一个很重要的方向叫摩尔定律。简单说就是把晶体管不断做小，塞进更多数量，让芯片更快更省电。但问题来了，越往后做难度越大，成本越高，对设备工艺量率的要求也越来越夸张。所以现在行业开始思考一个新问题， 芯片性能提升能不能不只靠缩小尺寸？这就是华为韬定律的新理论方向。 他的核心不是一句神秘口号，而是一个思路变化。过去主要拼几何尺寸把器件做小，现在则尝试通过架构设计、逻辑折叠封装、斜筒材料优化，让信号在芯片系统里走的更短、传的更快、延迟更低。 你可以把它想象成城市交通。以前提升效率是把路修的更窄、更密塞、更多车道，但修到一定程度就很难了，那怎么办？可以重新设计路线， 把绕路减少，把换成优化，把拥堵节点打通，最终效果也是提高通行效率。芯片也是类似逻辑，不只是一个晶体管有多小，而是整个芯片系统怎么组织不同模块怎么连接，数据怎么流动，热量怎么散出去， 封装怎么把模块更高效的放在一起。所以这件事重要的地方在于，它代表芯片发展正在从单点支撑竞争逐步走向系统级创新竞争。 对普通人来说，短期你可能不会马上感觉到变化，但长期看，手机 ai 设备、智能汽车服务器的性能和能耗，都可能受这类技术路线影响， 对产业来说，关键环节也会变多。以前大家最关注先进制程，现在架构设计、先进封装、散热材料、芯片、软件工具都会变得更重要。当然，这里也要冷静看 文章里提到的量产数量、未来性能目标、新芯片进展等信息，还需要等待更多公开产品测试结果和产业验证。 技术路线能不能真正跑通，不能只看发布会和概念，还要看真实产品表现、规模化生产能力以及生态适配情况。 所以这件事的本质不是简单说谁取代谁，而是芯片行业在摩尔定律放慢之后，正在寻找新的性能提升方法。未来值得关注的不是某个概念有多热，而是三个问题，新架构能不能稳定量产、真实性能和工号表现怎么样？产业链能不能一起配合成熟？ 芯片的下一阶段可能不只是更小，而是更聪明的设计。一句话总结，所谓掏定律的核心是在芯片尺寸越来越难缩小之后，用架构、封装和材料协同寻找新的性能提升路径。

谁说没有 euv 光刻机就做不出顶级芯片？华为公司何廷波抛出韬定律 三个字，一句话击穿半导体六十年的物理骗局。过去六十年，全人类都活在摩尔定律的囚笼里。所有人都在玩同一个游戏，把晶体管越做越小，从二十八纳米到三纳米， 在一块硅片上塞更多房子。房子越小，数量越多，性能越强。但这个游戏已经死透了， 一纳米只有五个原子宽，电子开始穿墙，量子碎穿，让芯片变成漏风的筛子，再往下做，性能不升反降。更致命的是客，这些房子需要 euv 光刻机，全球只有阿斯麦能 造，大洋彼岸说不给你，你就永远造不出。这就是他们给我们设下的死局，要么跪着买，要么永远别玩。但华为说，我不玩了，你们玩空间缩微，我玩时间缩微。 你们比谁房子盖的小，我比谁房子里的人跑得快。这就是滔定律的本质。滔物理学的时间长数 衡量信号在电路里跑一圈需要多久？传统芯片是摊开的，城市所有道路都在一个平面， 从城东到城西，几毫米，电子要绕无数弯路，这几毫米就是电子永远跨不过的天堑。华为的逻辑，折叠，直接把城市叠成摩天大楼，把十层平铺电路像折纸一样层层叠起。 原本横向跑一千米的信号，现在纵向只跑十米，距离缩短一百倍，速度自然提升一百倍。 同样的，制成性能翻三到五倍，延迟砍百分之八十，功耗降百分之七十。 最恐怖的是，它完全不需要 e u v 光刻机，你卡我的空间，我就杀尽时间，你锁死我的赛道，我就重新定义整个游戏。有人说这是投机取巧。错了，这是对半导体物理最深刻的降维打击。当所有人都被洗脑 为芯片，只能靠缩小晶体管，只有华为在被堵死所有路之后，转身跳进深渊，长出了翅膀。这不是 ppt 概念， 这是用六年时间三百八十一款芯片砸出来的真理。从二零二零年制裁开始，华为就秘密启动了这条路线。六年引兵三千日夜，这三百八十一款芯片，就是韬定 最硬核的背书。今年秋季，首款完整采用逻辑折叠技术的麒麟芯片即将发布。预计到二零三一年，我们将用这条路径达到等效一点四纳米的水平。 六十年前，一个美国人写下半导体第一章。今天，一个中国人写下了第二章。历史从来不会同情弱者，当别人把所有门都焊死， 真正的强者会自己炸开一道门。这道门里的光，不仅属于华为，更属于所有永不低头的中国人。

这几天，有一条在半导体圈已经炸开的消息，华为公司董事何廷波提出了一个新名字，掏定律。又一个新概念， 远远不止华为这次想挑战的是过去六十年整个半导体行业默认的评价体系。过去大家都认摩尔定律， 把晶体管越做越小，十八个月到二十四个月，密度翻倍，性能提升，整个行业围绕着一个指标竞争几纳米。但摩尔定律不是为了几何微缩，它的本质是要有更快的、更多的功能。未来先进芯片不一定继续按几纳米来算。过去六十年， 全世界半导体行业都建立在摩尔定律上，整个产业几千亿美元投资光刻机、 eda 代工体系全围绕这一套运行。但问题是，做到今天这个阶段，继续往下卷，越来越不像技术问题， 更像成本问题。物理上，晶体管继续缩小，会开始漏电发热，越来越难控制。经济上，每往前推一代，设备更贵，设计更贵，流片更贵，也就是说，不是做不了，而是越来越不划算。所以华为这次给出的这个思路挺有意思，既然把东西做小越来越难， 那就别死磕面积了。空间上的萎缩带来了时间上的萎缩，既然几何思维遇到困难，那就使用时间思维衡量。电子学进步啥意思？以前大家比谁房子占地小，现在开始比谁送外卖更快。以前芯片升级靠的是往同样面积塞更多晶体管， 现在华为想做的不一定是塞更多，但让信号跑得更快，让任务完成的更快，这就是掏定律。怎么做两个动作，第一个叫逻辑折叠，以前要三个人干三份活，现在让一个人轮班连续干。以前三块电路分别工作， 现在尽量让一套资源轮流调度，用时间来换面积。第二个动作更好理解，以前芯片像工业园，所以厂房摊平，信号从东跑到西，现在不摊了，直接往上盖 cpu 基带内存开始上下叠。原来骑车十分钟，现在坐电梯三十秒，目的就一个，少跑路多干活。 当然说概念没意义，过去六年，华为已经做了三百多款芯片，基站，数据中心终端都已经用了，而且是在没有 euv 光刻机， 没继续死磕最先进制程的情况下，晶体管密度提升百分之五十三点五，能效提升百分之四，主频做到三 g 赫兹以上。然后华为给了一个更大的目标，到二零三一年做到等效一点四纳米。以后评价芯片 可能不止看你几纳米，而要看同样时间到底谁先干完更多事。先进封装加系统协调加时间效率，也能把体验拉上去，如果这条路真能跑通，那是真牛。

三分钟看懂华为掏定律，芯片变快，不止靠更小华为掏定律到底是什么？一句话让芯片少等数据？这两天，华为提出了一个新词，叫掏定律。很多文章一上来就讲一点四纳米， 讲摩尔定律，讲先进制程，我觉得这样反而把普通读者讲糊涂了。这件事其实可以用一句话讲清楚。韬定律不是说华为突然有了一点四纳米工艺，而是在先进制程受限时，让芯片少等数据。先讲学术底层 芯片为什么越来越难变快？过去大家最熟悉的答案是晶体管越来越难做小了。这当然对，但学术界早就发现另一个问题越来越严重。芯片的瓶颈很多时候不再算，而在搬。算一下不一定贵， 搬一下可能很贵。十年前，斯坦福教授 mark hurray 在 i s s c c 上就算过这笔账。 一次简单计算的能耗很低，但如果数据要从 d r a m 里取出来，能耗会高很多，原因也不复杂。数据要跨很远的路径，从内存到芯片，再到计算单元。这就像一个工厂， 工厂离的机器很先进，但仓库很远，路还堵，机器再强，也要等原材料送过来。到了 ai 时代，这个问题更明显。大模型不是算一次就结束，它要不断读参数、 读缓存、传中间，结果还要在很多芯片之间来回同步。所以， ai 芯片最怕的不只是算力不够，而是数据位不上来，数据没到，计算单元就空转。这就是滔天律彩中的学术问题。 现代芯片越来越强，但数据通道越来越堵，所以它不是凭空喊口号，而是把一个学术界研究多年的问题，翻译成化为自己的工程路线，那化为打算怎么做？一句话，把数据经过的路缩短。第一，把电路靠近 传统芯片里，很多电路摊在一个平面上，模块之间距离远，信号就要走长线，线越长，延迟越高， 耗电也越多。化为讲的逻辑 folding， 中文可以叫逻辑折叠，你不用把它想得太玄，简单理解就是把一部分原来摊开的电路叠起来，让信号不用在平面上绕远。路原来像平房， a 区到 b 区要横穿一大片，现在像楼房， 可能上下层一连就到了，路短了，信号就快了。第二，把内存靠近 ai 芯片，真正怕的是数据离计算太远，计算单元向工厂，内存向仓库，仓库太远， 工厂就等量，所以高代宽内存，三 d 堆叠，先进封装，进存计算，这些技术名字不同，本质都差不多。把仓库搬到工厂旁边，数据越近，等待越少，工号越低。第三，让数据少重复。很多时候芯片不是不会算， 而是同一批数据被反复搬来搬去，这就需要软件和翻译器来安排，数据放在哪里，什么时候用，能不能重复用，哪些不用再搬， 这些都要提前设计好，说白了别让芯片为同一批货反复跑腿。第四，把很多芯片连紧大模型，不是一颗芯片干活，而是一群芯片一起干活。问题是一群人一起干活，最怕互相等，这颗芯片算完了， 那颗还没收到数据，这边传不过去，那边就空着。所以华为讲统一内存领取总线抄袭点，目标就是让很多芯片更像一颗大芯片，少复制，少传来传去， 少互相等待。所以掏定律的方法并不神秘，可以押成一句话，电路近一点，内存近一点，数据少搬一点， 芯片少等一点，它想提高的也不是宣传力、那个纸面峰值算力，真正有意义的是有效算力。什么叫有效算力？就是在真实任务里， 芯片到底有多少时间在干活，有多少时间在等数据。如果等待少了，空赚少了， 同样的晶体管就能干更多活。这就是华为想挤出来的效率。但这里必须把边界讲清楚，学术界支持的是方向，不是结果。学术界早就证明， 数据搬运是芯片效率的重要瓶颈。学术界也支持三 d 集成、先进封装、高宽带内存、近存计算、高速互联这些方向。但这不等于华为已经证明自己追平了最先进制程。掏定律现在更像一条技术路线， 还不是一条已经被产业验证的新摩尔定律。最后要看真实产品，新麒麟芯片用了以后，性能提升多少？功耗有没有下降？发热能不能压住？制造量率能不能稳定？成本会不会太高？升腾 ai 芯片跑真实大模型时， 单位功耗能处理多少？任务多？芯片集群是不是真的少等待少、空转？这些数据没出来之前，不要把它定律理解成 华为已经有了一点四纳米。更准确的说法是，华为在先进制成受限时，试图换一条路，把现有制成的效率榨得更干净。过去拼的是晶体管更小，掏定律拼的是数据少。等芯片行业以后，当然还会继续追先进制成， 但只靠制成已经不够了，谁能让数据走得更短？谁能让内存离计算更近，谁能让很多芯片少互相等待， 谁就能把指面算力变成真实算力。这才是韬定律真正值得看的地方。不是名字有多大，是他抓住了一个真问题，芯片越来越强，不能让他一直等数据。

虽然我平时挺反感华为汽车在营销上的某些做法，每次新秋发布，动不动就是改写行业历史，遥遥领先。但唯独在今天这件事上啊，我觉得我们必须呢，也应该给华为最顶格的支持啊。 在五月二十五日的上海国际电路与系统研讨会上，发生了一件大事，华为的何亭波上台了，发表了一个叫滔定律的东西。 什么叫套定律呢？简单来说，过去半个世纪，全球半导体遵循的是默定律，把晶体管越做越小，从十四纳米到七纳米，再到三纳米、两纳米，这叫几何微缩。 这就像造房子一样，以前是平房，技术好了，砖头变小了，同样的地皮能塞进更多的空间。而华为面临的现状是什么，大家心里都清楚，最先进的光刻机，最头部的代工厂全都给锁死了。华为没有办法利用现成的技术让砖头变小，在同样的地皮里能塞进更多的房间。 这时候怎么办呢？华为想的办法是，既然我没有办法把晶体管体积做小，那我就重新规划芯片内部设计，把原本平铺的芯片算力区折叠成双层，甚至未来是多层。那更通俗地说，这就是在老破小的地皮上强行搭个双层阁楼啊。 客观来说，这种做法并非最优解啊。另外呢，这种手段也不是华为首创，比如我们手机和固态硬盘里的闪存，早就实现了一百多层，甚至是两百多层的物理堆叠啊。那再比如台积电，也可以做到在算力芯片中把内存和计算核心叠在一起。那么 问题来了，苹果、高通、联发科为什么不使用这种立体折叠技术呢？非要去抢台积电的两纳米、三纳米平面工艺呢？ 原因呢，其实主要是两点。这第一呢，是散热，芯片里几百亿个晶体管在高速开关，热量是非常恐怖的，你把它平铺开散热都费劲。比如苹果手机，一打游戏就容易发热卡顿，而如果这时候再把芯片对折叠两层，中间那层热量你说怎么导出来呢？ 第二呢，是良率和成本问题啊，平面芯片坏一点，可能呢，只是一个区域报废，但三 d 折叠芯片上下两层对齐，垂直互联，只要任何一个对起点出了差错，整颗芯片都会全部报废。所以对于苹果或者是沟通来说，这种方案在财务审计上根本是通不过的，因为性价比 确实呢是太低了。那华为为什么还要用这种技术呢？这是属于华为的史实，也是时代的剧本。 何炅波在演讲里说啊，过去六年，基于这个定律，华为默默亮场了三百八十一款芯片啊。那这个细节正面，华为这条带着撂靠跳舞的路线，在工程上是可行的，在特定领域是立得住的。 而对华为来说啊，我认为他真正的一个重疾大考，应该呢是在今年秋天，手机是一个巴掌大密闭，全靠被动散热，且对续航要求到极致的电子设备。 而华为这次要把逻辑折叠和高达四点二 g 赫兹的主屏塞进手机的 soc 里面，这绝对是对华为这套理论和工艺的地狱级。大考 之前，三百八十一款芯片成功了，只能说华为在重工业和大设备上通关了，但能不能在轻工业和消费电子领域通关，就得看今年秋天的麒麟芯片能不能经受得住市场的检验。 但有一点呢，我认为是毋庸置疑的，无论这款芯片的表现是惊艳还是带有瑕疵，它都会是一个符号证明在这个带着撂靠跳的时代里，华为不仅没有慢性死亡，反而逼着自己活成了另一个谁也无法忽视的异类。那就冲这点这一步呢，我挺华为，是一条汉子啊。

很多人一直以为芯片的七纳米、五纳米就是晶体管真正的物理长度，但真相是，从十四纳米以后，几纳米早就不再等于真实尺寸了。现在的七纳米更像一种技术等级代号，真正重要的是，同样大小的芯片里，到底能塞进去多少晶体管。你可以把芯片理解成一块地，同样一块地， 有人只能盖十间房，有人却能盖一百间，谁塞进去的东西更多，谁的性能就更强。所以现在拼的已经不是长度本身，而是晶体管密度、功耗控制，还有整体架构能力。这也是为什么 同样都叫七纳米，不同厂商之间实际水平可能差非常大。而纳米这个词也慢慢从物理单位变成了半导体行业里的技术代号。数字越小， 通常代表工艺越先进，但它已经不再是字面意义上的真实程度。本质上，这是芯片行业在物理极限下重新定义的一套游戏规则。但规则怎么便不重要，真正决定实力的，永远是谁能做出性能更强、功耗更低、能耗更稳定的芯片。

华为这公司呢，就是非常的蒸汽，就是个蒸汽机。华为干了一件什么事呢？他在国际电路研讨会上，当着全球半导体圈的面，把吃了六十年的摩尔定律的桌子给掀了，提出了自己的掏定律。啥意思呢？ 简单来说，摩尔定律的逻辑是，晶体管越做越小，芯片就越做越强。但问题来了，你再小 能小到哪去？一个原子那么大的时候，电子直接就穿墙跑路。这不是技术问题，这是物理法则，谁来了都不好使。所以全行业都知道，摩尔定律已经快走到头了，台机电卷到二纳米，已经是在悬崖边跳舞了。华为说，那我不跟你卷这个了，你卷尺寸我就卷时间， 芯片的本质不是比谁小，是比谁快，谁等的时间少。所以韬定律的核心就是四个字，时间微缩。把芯片从底层到顶层全部按怎么省时间来重新设计。最惊艳的一招叫逻辑折叠。 打个比方，传统芯片就像一张摊开的山东煎饼，所有东西铺在一个面上， a 要找 b 说话，得绕大半张饼跑过去，线又长又费电。逻辑折叠就是把这煎饼对折， a 和 b 就 直接变邻居了，原本要绕几百微米，现在几微米就到了。 官方数据显示，光靠这一手制造工艺不变，晶体管密度从一百五十五跳到两百三十八，最高频率提高百分之十三， 等于说没换锅，菜却好吃了一大截。更狠的是，掏定律不是光折一层就完了，它是一整套体系，底层修电路，让信号跑的更顺，中间层折叠布局，缩短距离，芯片层软硬件协同，把空跑的信号全拦住， 系统层把多颗芯片之间的沟通成本降到最低。四维立体改造，从地基到天台全翻新战绩说话。过去六年，华为已经用这套体系设计量产了三百八十一款芯片。今年秋天，新一代麒麟芯片主频直接拉到三点一级赫兹，二零二九年目标四级赫兹， 二零三一年等效制成，干到一点四纳米。你想想，这还是在没有 euv 光刻机的情况下做到的。所以西方为什么慌？因为韬定律和摩尔定律不是二选一，它是加法。等哪天中国自己的 euv 光刻机出来了，先进制成加逻辑折叠，那性能就是一加一大于二。 台积电和三星在一纳米撞墙的时候，中国这边才刚起跑，这个时间差才是最要命的。有人酸说，折叠和传统的三 d 堆叠搞混了， 三 d 堆叠是把两块不同的芯片物理粘一起，确实发热猛。逻辑折叠是芯片内部设计层面的革新，核心目的是压缩信号延迟，不是堆发热。华为的论文写得很清楚， 能效提升百分之四十一，是更省电，不是更费电。说白了，华为就是在被卡了十年脖子之后，逼出了另一条路。你不卖我刀，我就造个枪，等枪造出来，你拿着刀跟我聊什么？