华为韬定律详情与其他芯片折叠区别

华为提出操井率之后，大家都喊赢麻，到底赢在哪？以及缺陷是什么？这篇通过一个最简单逻辑跟大家去顺一顺。首先大家知道所谓的操井率实际上是一个封装的概念，而封装你听起来很高大上，你可以把它理解为一个室内的装修设计， 就是在同样的一个房屋里边，如何把效率令到最大的一个逻辑。之前的封装大家知道什么？就一块 cpu， 一 块内存条，然后再加点硬盘啊，中间 pcb 板子一连，是不是就可以干活了？这不是我们传统理解的电脑吗？ 但是这个电脑越来越发展，到后边发现不够了，为什么？哎，我说在同样的一块地方，我能不能用更大的算力或者更大的存储能力去增加我电脑的性能？好，那我要不要把几块芯片一块封到一个里边去？ 哎，一封的时候就发现一个问题，我的芯片做的越小，我就越占便宜，是不是由一个芯片大芯片变成小芯片再塞进去的过程，实际上就是摩尔静电的原型啊？啊？之前我比如说是 是十四纳米啊，现在我变成三纳米、二纳米的，是不是我就可以去堆更多的东西在我同一块芯片里边，但是这个堆法实际上还是有缺陷，为什么？ 比如说你在手机之类需要密切的干活的地方啊，就是紧密联系，干活空间又特别小的地方，你就需要让他的交互更加的透彻，那你如何去办呢？能不能把他们直接封到一个芯片上， 好，有人就干活了。那我能不能不把这个内存横着堆了，我把它竖着堆，竖着堆之后呢，边上愚蠢一点地，我把 gpu 或者 cpu 放进去，然后我是不是就形成了一个整统一的芯片了？ 这个芯片是不是就可以去决定我整个设备的核心输出效率了？而且他们隔着更近， 理论上说电阻也小啊，是吧啊？消耗也小啊，所以是不是看起来效率更高啊？这是不是就是二点五 d 封装的一个概念？因为这边上是吧是三 d 的 啊， 然后边上又放了一个平行的逻辑芯片，所以完了之后它就是二点五 d 封装的概念。现在所谓的台积电所谓的因为啥现在卷的东西大部分也是二点五 g 封装的这么一个概念。 但是还有人不不满足啊，比如说啊，我是个传统的内存厂，我压根就不做什么 gpu 的 生意，我就想把单位面积内， 我把它内存效率拉到拉满，那个叫什么呢？那好，那我单纯的就把内存条给他堆的更密啊，是不就可以了？所以就出来这个类似这个千层千层汉堡似的啊，然后这个摩尔定律的极限就跑了，类似这种三 d 封装的技术， 所以现在所谓三星海力士核心的技术是不就在这里边？那么华为的掏净率到底在哪呢？华为掏净率人家压根就不跟你说一样的事情，你说你为了在同一个大小的房子里边塞更多的家具，你把家具做的越来越袖珍，你这是 干活吗？还是炫技？你现在追求的就不应该是类似摩尔定律这种芯片越来越小，塞的越来越多的这样一个概念，你核心追求的你是不是建了一个小型的工厂？那你这个小工厂核心输出是不是就是要讲究一个输出效率的问题？ 我跟你比的是，我能不能在同样面积的一个工厂里边，能把我的大芯片给塞到我这里边，并且通过我更合理的互联，更合理的布局，让所有人在这走动的时候动线更合理， 我去掉个什么东西，工人不需要绕一大圈，然后去哪个地方搬，我只需要简单的挪几步我就可以到了，所以这样的效率是不是就提升了，散热也更小了？然后虽然我芯片够大，但是我布局合理， 工人走的更少，所以在单位体积内，我是不是输出就有可能去追平你？所以我追求的是一个效率，你追求的是炫技，这个就是华为核心在提的一个问题。 好，整个事情清晰之后，我们再回到更深层次一点问题去探讨一下。首先他提出这篇论文是用在手机的 芯片里边的，为什么是骑在手机芯片里边？因为其实传统的 ai 服务器和手机其实都在集中去攻这条路线，那么在这个二点五 g 封装和逻辑芯片堆叠上边，其实各家虽然没有明确的提出槽径率，但是 也在追求单位面积的更好的效率，并不是华为一家这么干。那为什么华为提出这个事情又非常有意义呢？ 是因为之前虽然各个厂商也这么干，但是大家知道其实国外的厂商相对的独立性，并没有华为这种更强的全占性的能力，所以虽然他在提升各个部件之间的效率以及联通的 布局合理性，但是他永远做不到华为像这种一战全齐，而且在通信领域，尤其是光通信领域非常优势的这么一个地位。所以 华为提出这个掏尽率，不仅是一个掏尽率，而且是他积累了大概六年的相应范围的一系列的技术路线的堆叠和专利的壁垒。 大家知道，如果说华为我提出要这么放，未来英伟达也要这么放，好，那你先给我交点专利费用吧，是不是就从一个传统的我只能追你打的一个地位，变成了一个我也有我独特的优势的这么一个地位去了？ 好，那不足是什么呢？不足就是大家知道这次发的论文，我说是在手机芯片上，为什么是手机芯片上？大家想，因为传统的 ai 服务器没有这个限制啊，就是，所以不行，就是华为那种 超大节点啊，我一堆电脑连连在一起，你一台电脑能干？我一台电脑全连在一起，大不了我的场地更大点，能耗更大点，我也能拼，是不是？我能达到你跟你类似的性能，但是对于手机我就这么一块地，这是不是就要求装修更精致一点？那么我问一个问题，说人家 明天给你玩 a r 眼镜的呢，你现在眼镜上面就要放更小的芯片呢？你要更好的这种微型化处理芯片的这种能力呢？是不是先进制程就又被抢了一次？所以这两条路线是同样在走的，只不过大家意识到一个问题，就是摩尔定律这个地方是有极限的， 就是你现在到了两纳米，你还有多走多大的一个性价比优势，就是越走他性价比越低了，在这种情况下，哎， 我能不能在装修上面提高一些效率就显得尤为重要了，这就是掏尽率核心能带给我们的输出价值了。这篇搞懂了没？我今天没熬夜，我只是半夜醒了。拜拜。

这两天，华为的涛定律刷屏了，他被誉为中国半导体制造的 dbc 的时刻。如果到现在为止，你还不太了解涛定律到底是什么，那么这条视频认真听，我尽量用大白话给大家解释清楚，涛定律到底厉害在哪里？ 为什么套定律能够让中国半导体实现换道超车？想要弄明白咱们是怎么破局的，首先要搞清楚我们到底被困在了什么地方。芯片制造的终极目标是提供更高效的计算，就这个问题，摩尔定律给出了一个思路，就是在单位面积里边尽可能多的塞进去更多的晶体管。 那假设说在单位时间里，一个晶体管能算一个数，那我能造出十个晶体管，不就能算十个数了吗？咱们常听的十四纳米、七纳米、五纳米、一纳米，说的就是晶体管的密度，这个数字越小，说明单位面积里边晶体管的数量越多，那么你的计算效率就越好。但是想 想要做更多的晶体管，就必须有更好的光刻机，咱们呢，就卡在了这里。由于拿不到 euv 光刻机，我们的制成呢，只能到十四到七纳米，你像海外那些能拿到先进制成的这些公司，英伟达、苹果他们的芯片就可以做到三纳米一纳米。 如果在这条路上追赶，就只能拼制成，就只能去等 uv 光刻机。如果短时间没有光刻机，有没有其他的破局办法？那么华为又想到了新路径，他抓住了时间这个关键变量。 摩尔定律啊，它是在单位时间里边让十个晶体管计算出十组数据，我们现在造不出十个晶体管，那怎么办？我们让一个晶体管在单位时间里计算十次，这个结果不是一样的吗？ 这个就是涛定律。所以相比之下，你会发现，摩尔定律抓的核心变量是空间，也就是他要更高的密度，但是涛定律抓的核 变量是时间，他要更高的效率。这就是大家在新闻中听到那句话，用时间缩微替代几何缩微。而当我们一旦摆脱了晶体管密度的束缚，我们忽然发现天大地大，也就是说没有先进的广可机，不影响我们造出先进的芯片。 所以呢，华为官方定的目标呢，是到二零三一年，基于涛定律制造出来的高性能的算力芯片，它的效率基本等效于一点四纳米先进工艺制造出来的芯片。 好，这个想法是很好的啊，那怎么实现呢？这就说到另外一个词了，逻辑折叠。在这个摩尔定律的视角下，芯片是二维的，他就是在一个平面里边拼命的雕刻， 力图在一个芯片里边塞进更多的晶体管。但实际上任何一个单一的晶体管，他什么作用都没有，他必须跟其他的晶体管、导线、电容、电阻连在一起，才能聚 有一个独特的功能，那到这个地方就会有新的概念电路。当下在决定芯片性能的各种因素里边，电路已经超过了晶体管，成为最重要的因素，也就是线下呢，芯片跑得慢，不是晶体管算的慢，是这个信号啊，在电路里边跑的慢， 那为什么跑的慢呢？这么多晶体管，那这个线路是绕来绕去的，所以消耗了大量的时间，这就是电路层面的平静互联强。而逻辑折叠就是在解决这个问题，如果所有的线路都在一个平面上去布，它自然是弯弯绕绕，跳来跳去的。 但是如果线路是在立体的三 d 空间里边，上下两层之间互联，是不是直来直去就可以了，这样线路就变短了，而且路径和路径之间他的干扰也变少了，所用的时间自然就降低了。所以这个逻辑折叠呢，实际上就通过电路革命来 突破晶体管工艺不足的问题。那听到这里，你可能有个疑惑啊，说这个上下两层不就是堆叠吗？那堆叠技术不是早就实现了吗？像高带宽存储芯片 hbm， 不就把很多层堆叠在一起吗？注意啊，这里面有很大的差别。 以 h b、 m 为代表的传统堆叠工艺，它堆的每一层都是一个完整的芯片，它能独立的工作，只不过呢，一层不够用，用很多层堆在一起去用。 但是逻辑折叠他堆的每一层是不能独立工作的，他其实是同一个芯片里边上下的两层，他所要解决的是单芯片跑的不够快的问题。 所以逻辑折叠跟传统的三 d 封装呢，它并不是一个竞争关系，是一个互补的关系。比如说华为的芯片里边，两种工艺也都会用，如果是酸离芯片这块，可以通过逻辑折叠提升计算的效率，而在存储那块呢， 照样可以继续用 hbm， 到这还没有结束啊。其实套近率呢，不仅仅是从单个芯片出发的，它是从一个系统出发的。在华为的论文中呢，把它提到了器件、电路、芯片、系统四个层面，系统这块大家关注一下领取总线， 如果说逻辑折叠它解决的是单个性能跑得快不快的问题，那么领取总线就解决的是不同的芯片合不合得来的问题。比如说到今年秋天将会推出的麒麟芯片，它是个 soc， 里边就集成了 cpu、 gpu、 npu， 那这个时候你只有 npu 跑得快是不行的，其他的芯片得跟得上。 所以呢，华为的这个涛定律他不是去解决单片制成的，他是提出了一个属于中国的芯片设计的新范式和新框架。以前呢，是别人定一个框，然后迫使我们去追赶制成，那种感觉就非常的疲惫。现在是 我们创新性的定一个新的框架，你想想心态立刻就变了，从战略层面咱们就变得游刃有余了。这两天也会听到一种声音啊，说这个涛定律刚提出来，还没有大规模工程化的去验证，值得市场这么兴奋吗？我想大家去想一个问题啊，摩尔定律的实际价值是什么？ 是因为他提出了晶体管翻倍的曲线吗？要知道每隔十八个月，晶体管翻一倍也不是摩尔最初提出来的，他最初认为十二个月就能翻一倍，后来又修正为二十四个月。十八个月实际上是市场跑出来的结果。 但是正是因为他提出了摩尔定律，这就变成了整个行业的共识或者是战斗宣言。从英特尔到整个产业链，大家以追上摩尔定律作为自己的工作目标，投入大量资金去研发，这就推动了技术进步，使得一个预言最终变成了现实，那么现在华为 提出这个涛定律，其实同样的作用，他会使得中国甚至来自全世界的工程师啊、投资人呢，把他的注意力汇聚在这么同一个变量下，这样大家的创新呢，就能够协同了， 这种协同会产生合力，这种合力会推动着中国半导体制造新范式，最终走出一个自我实现的全新旅程。

大家晚上好，今天继续科普学习笔记。相信大家都被这个华为的涛定律 给刷屏了吧，听新闻说到二零三一年，华为通过涛缩放理论能将芯片制成的等效节点在二零三一年达到一点四纳米，解决我们先进制成芯片被卡脖子的问题。这篇论文呢， 是海思的总裁何廷波发出来的，也是今天刚发出来，所以在第一时间呢，我为大家解读，我读完了整个英文的原文， 希望用一种更简洁的方式，大家都能听懂的方式，给大家科普一下这个涛理论到底是什么？主要分为三个部分吧，今天第一个讲他的核心观点和战略意义，第二个讲这个技术到底是什么，怎么实现的？第三个呢， 我们国产供应链的受益方主要是哪些？哪些环节会因为这个华为主导的这样一个套理论 得到在 ai 时代的一个大发展？任讲第一个，这个它的一个背景我相信不用赘述了，就是我们的先进之城被卡脖子，然后我们又需要需要非常高端的快速的这个芯片。 所以怎么办呢？我们只能通过系统工程的办法，就是绕过平面的先进制程节点三纳米级以下。 所以华为这个套路呢，它的核心将摩尔定律的新器官能做多少？它转换了一个思路， 变成了它的系统处理计算的一个速率，就是计算的一个时间，包括芯片级的和系统级的 怎么应该被缩放？他们认为不再是晶体管的尺寸，而是这个时长。 好，它具体包括什么呢？我看下面它这个掏缩放与几何缩放的对比，就是以时间长数掏统一全站优化的新范式，它包括几个层级，第一个我们可以认为是这个，呃，从晶体管到电路到芯片， 我们认为是芯片级的这样一个食盐。另外一个呢，就是系统级，从经济管级大家可以看知道他的一个套的范围是皮秒级。电路呢，因为有些 rrc 传播池志， 这个是纳秒级。到芯片呢，就是计算和存储的一些交互，他是一个微秒级，而系统都是好秒级。 简单来说，这个华为提出这个理论，就是要在这四个维度，或者说从芯片级到系统级，降低这个掏的延迟。这个应用在哪呢？其实文中举出了三类应用。第一个是这个手机，就是大概每年快一点三倍，就掏的时间减小一点三倍， 自动驾驶一点五倍， ai 是 需求最高的，需要变成每年要减小十倍。当然如何实现呢？ 这就不得不提这个麒麟的二零二六版的这样一颗芯片，它首次地提出了 叫做 logic folding， 叫做逻辑堆叠这样一个芯片制造的理念，并且应该是已经腐竹柳片有实证了，这是一个被证明的结果。双层 logic folding 什么意思啊？ 就是相当于以前的芯片都是做一个大平层，这一个芯片呢，他是做了一个复式楼，或者说叫一个双层楼别墅。我们的制程节点没有那么先进， 尺寸相对比较大一点，一层放不下，我就叠两层之间，用这些高精度的楼梯做些互联。所以我们讨论这个晶体管密度每每平方厘米的时候，从这个两层楼结构就可以比一层楼结构提高了百分之五十五，嗯，这双层结构怎么实现呢？ 就是之前提到的去年十月一号发来个视频，叫做混合建核，金元级的混合建核，在这个上面就要用，用处非常的大， 大家可以参考一下之前那个视频啊。然后除开晶体管的密度上升了，能效也是个重点考虑的对象，这颗麒麟芯片实现了百分之四十一的能效提升， 在这个架构里当然有很多芯片性能的提升，它实现起来最重要的方式还是依赖于这个混合键合，而且它是第一代的 混合键合的 logic folding 的 芯片，大家可以看到二五年的七零、九零、三零还是 plana 平面结构，二六年可能今年的秋天 实现第一代的逻辑 folding。 所以 啊，这个混合建合这样一个堆叠的思路是他非常核心的，有我们在这里想详细讲述一下，所以他这里有提到在关键路径的门店路上，就是两层的这个就是连接两层的楼梯，用什么 超细间距，超高精度的混合间隔连接，然后呢？所以这两层因为有一个高精度的互联，两层的表现为单一的连续互联，就像额外的金属层一样。大家看到这个混合间隔的一个间距啊，就是他的一个精度在微米级，并不需要到纳米那么高。 混合结合的精度啊，国产的设备都能做到几百个纳米，就是比它这里要零点五微米啊，量率很高，所以用这样一种系统集成的办法，它可以使每单位面积的晶体管密度可以不断提升，这样呢， 打破这样一个先定之城节点的一个高要求，实现这个弯道超车是吧？然后从系统级我们要聊一下这个 ai 的 整个系统，主要是三个关键路径啊。第一个叫做 unified bus， 这啥意思？ 主要就是这个不同互联之间的一个协议，我们说的 gpu 到存储， cpu 里面的计算和 sm 单元，以及说这个机柜内的其他的硬件那些互联， 现在已存的是这个 p c i e 像 n v link， 是 吧？这个 ethernet 这样一个多层的协议，占用单一的协议代替它们，然后呢，这个可以将端到端的延迟从这个几十个微秒加减两个数量级，所以它的缩减可以达到五百倍 以后的一个这个目标呢是 system s one chip， 就是 大家都用一样的协议就减少了这个沟通成本，是吧？简单来说 这第一个系统级的，第二个系统级的呢？大家听得比较多的光进同退，就是用光互联 来代替我们说的铜缆的互联，铜缆的互联其实呃不仅比较耗电，还容易有串扰，速率还没有光互联快。所以用光互光互联代替铜互联的话，第一个是可以增加待宽，增加传输速率。第二个呢，甚至是可以降低功耗， 减少误码，减少传输的错误。然后他这里额外的第三个呢，他额外提到现行模拟方案，他不用复杂的这个数字处理芯片，也可以减少计算的一个工号， 减少计算这个时间。第三个比较关键的是这个三 d 封顶，这啥意思？就是说三 d 封装，先进封装。我们看到一般来说 gpu 和 hbm 都是菱角啊，都在它的边缘，就是互联，靠 n， 就是 这个 n 是 周长嘛， 华为提出呢，要用这个我们说的三 d 的 封装，就是用 n 的 平方，就是面积，那个菱角是从面里面出来， 这样的话他的这个计算容量就会相当于这个 n 的 平方了。这样的一个效果呢，就是第一可以将这个里面的走线呀，延迟的设计啊，更加优化。第二个呢可以减少这个传输距离， 减小这个超值，是吧时间。所以这三者协同啊，他们认为可以实现 ai 系统的一百倍的应觉极限增长。像这个实现路线图呢，这个技术就不细讲了。呃，总的来说就是大概在三一年可以实现等效一点四纳米工艺的 这样一个芯片。下面我们讲讲这个产业链收益方。如果听我刚刚的解释，其实在这个套理论里面，主要技术就是两大技术，第一个呢是包括混合建核，三 d 封装，一起叫做先进封装，它是最大的直接收益。 刚刚提过了，混合建核，大家要是想电既从两微米到一微米眼镜，然后设备厂呢？呃，这个除了国外的 evg 啊，数字啊， 国内的现在大家用的比较多了，就是这个拓金科技的混合器和设备。然后就是三 d 堆叠的封装厂，实现计算存储和其他的一些器件的三 d 堆叠啊，我们国内有这个长电科技啊，铜副微电啊，华天科技等等。 另一个大的方面呢，就是这光互联嘛，代替呃电的铜的互联，实现高宽带的一个传输，低功耗的传输，相关的收益方肯定就是啊， 这个光芯片，光模块以及是那个光纤，包括这两个方面的话，还有一个特别受益的就是这个 eda 工具，之前的 eda 工具主要是在平面上做设设计， 而而以后可能是需要做这个多层楼的房子，要考虑多层堆叠的情况来做芯片设计。这个国内 eda 厂商主要是华大九天嘛。 总结来说，这个掏缩放理论代替几何缩放理论来实现高性能的一个芯片，主要用到了就是由多层的复式楼代替大平层。其实现在路径呢，主要就是靠芯片级的混合键合，以及是说 器件级的三 d 对 电封装。第二个大的技术呢，就是用光互联代替电互联，实现系统级的 高贷款传输，低功耗传输。对于更细的这个内容呢，这个材料我上传到了我的知识星球上，一般来说我都提早上传， 然后分享一些呃，不能公开说的观点，以及说其他的一些学习资料和问答交流。如果大家对这个技术细节还很感兴趣呢，我们可以在知识星球上做一些交流，谢谢大家。

兄弟们，台积电老板又挨骂了，说华为在五月二十五号爆出了更先进的芯片制造方案，掏定律啊，通过时间微缩把芯片折叠起来，能看出 等效一点四纳米的芯片了，就是这操作啊，整个友商取消了下周的新机发布会，友商发现了华为掏定律，竟敢改写海外五十年的半导体游戏规则呀，有三百八十一款芯片不靠海外的技术了，竟敢跑出了世界级的性能啊！高老板都发飙了，这个掏定律到底是谁的技术？ 我其二，你见过谁家的手机厂不靠海外的技术能造出三百多款芯片呢？你见过谁家的芯片厂 不靠 euv 光刻机也能造出一点四纳米的芯片呢？台老板都笑喷了，说不可能的，绝对不可能，因为芯片制造的规则是摩尔定律啊，晶体管越小，性能它就越强吗？你连 euv 光刻机你都没有啊，怎么做出一点四纳米呢？结果打脸了吧。 华为爆出了滔定律，也有三个亮点，能给整个半导体行业上一课。亮点音滔定律正式打破摩尔定律五十年的游戏规则了。你看现在芯片行业都什么德行了，把芯片越做越小啊，晶体管数量越 多，信号传输更快，芯片性能他就强了。这帮大厂为了把芯片造出来，砸了几千个亿，买材料，买设备，买技术，请海外工程师们，你看华为怎么做的？通过 韬定律公式的发现了时间缩微的定律，这个韬字相当于电路的信号，韬字越小，信号传输更快，性能他就越强了，跟芯片尺寸没有关系的，说白了，不用高端光刻机也能造出更先进的芯片了。黑粉不服了， 说这个技术我过时了，老外早就有了，这都出现亮点二了吗？华为韬定律解决了世纪难题，把芯片堆叠起来， 每层都铺上光线电路，把路程给缩短了，让信号有思考能力，少绕弯路，减少消耗啊。这就是华为逻辑折叠方案嘛。说白了，以前的芯片呢，比的是越小性能它就越强啊，但 超定律比的是传输的速度处理能力呀，那这套方案到底行不行啊？亮点三，华为连续六年呢，量产了三百八十一款芯片呢，已经是为了手机电脑穿戴成为汽车猎豹人工智能的。但是华为还不满足呢，为整个半导体行业造出了麒麟二零二六芯片将在秋季亮相。 二零一三年呢，将基于掏定律造出等效一点四纳米的制成芯片，主要目的把芯片全套产业链国产化呀。我就好奇了，华为掏定律是过时的技术吗？评论区说说吧，下课。

华为的掏定律和逻辑折叠技术是什么？简单理解，这期咱们就直接说人话，直接让你们一遍听懂。先说掏定律是什么？掏定律指的是用时间微缩替代几何微缩什么意思呢？认真听啊， 芯片在计算的过程中，是不是要通过接收指令，接收信号来进行工作的？而每一个信号在芯片电路里面传递的这个时候，它都是有距离的， 有距离就意味着信号在跑的时候，他是需要时间的。而掏定律就是把信号在芯片里跑的这个时间压下来，掏就是电路里面的时间长数，掏越小，切换就越快。那要怎么做呢？那就要用到逻辑折叠技术。 好，重点又来了，认真听，逻辑折叠技术就是水平串联的这个逻辑门在垂直方向折叠排布，或者咱们直接简单理解，就是把传统的平面电路，哎，我现在堆叠起来了，平底起高楼走线从几百微米直接压缩到了几微米，那是不是信号的路径就更短了？ 再加上折叠形态的这个晶体管，那是不是就能腾出更多的这个空间，放下更多的晶体管，那密度也就能提升了？往好了说，全新的设计思路，全新的芯片技术，逻辑折叠技术确实能够在芯片制成工艺受到阻碍， 遇到瓶颈的时候，打开一个全新的突破口，能够让芯片的性能得到持续的提升。但是从客观的角度来讲，逻辑折叠技术同时也伴随着很多问题。什么问题啊？第一个就是散热问题，堆叠结构先天性就存在这个散热问题，把晶体管和电路堆叠在一起， 散热也会受到很大的影响。三 d 集成期间，功率密度是能够到每平方厘米一千瓦，局部的热点甚至超过每平方厘米五千瓦，垂直堆叠结构的节温比二 d 要高二十到三十度。 华为 ppt 说这个能效提升百分之四十一，但对比的也是同制成的二 d 设计，不是台积电的三纳米密度提升百分之五十三点五，意味着发热源也多了百分之五十三点五，散热材料跟不上，那就是火龙。所以华为未来的机型必须得具备足够优秀的散热能力，才能让芯片去稳定运行， 甚至有可能需要用到这个主动散热。第二，芯片的密度接近台积电三纳米， 但这个是芯片的密度接近，不是性能接近。七纳米制成的晶体管开关速度、漏电、控制驱动电流都远不如三纳米的用更多慢晶体管堆出来的这个密度，它的性能和用更快晶体管达到的性能完全是两个概念。 而且华为至今也没有公开他这个麒麟二零二六用的到底是几纳米的制成工艺去做的这个逻辑折叠， 外界猜测是在七纳米到五纳米之间。当然麒麟芯片主频达到这个三点一千兆赫兹确实是首次破三千兆赫兹啊，但是跟先进工艺的这个芯片相比，差距依然是不小的。第三个就是量率问题， 多层结构的量率肯定是会打折的，简单理解，叠的越多，量律控制就越难。而且逻辑折叠在同一片金源上做双层电路，工艺复杂度比控制的精度要求也要更高，芯片的量率必然是会遇到不小的挑战， 当然啊，芯片的工艺设计能有突破本身就是一件非常好的事情，但是这套方案好不好用，会不会影响到寿命，还是需要去验证的。用行业内的角度来说，就是在手机的这个 soc 上使用逻辑折叠，你的热循环硬力、 tsv 断裂见效，至少都是需要用到几年的时间来验证才是可以的。 但是对于消费者来说，实际的使用体验，实际的性能表现，还有耐用性，哎，这些才是关键的。而这些问题，华为能不能攻克，哎，这个才是最重要的。

华为在上海国际芯片学术会议上发布新麒麟二零二六逻辑折叠芯片，简单的讲就是把单层芯片做成双层芯片了，简称掏定律，这样做晶体管多了百分之五十三，信号更强，打游戏延迟更低，更省电， 性能接近三纳米芯片。但是重点的来了，以上内容全部为 ppt 数据，没有量产，没有真实手机实测，未来可能会出现在今年秋季 mate 九零首发上，希望是真的。

芯片赛道惊天巨变，华为掏定律究竟有多牛？华为刚刚发布了一个全新的定律，叫掏定律。很多朋友一看到这个符号 tab 就 蒙了，这到底是什么意思？是不是又来收割韭菜了？ 我告诉你，这绝对不是噱头，这招太狠了，他直接绕开了掐我们脖子的光刻机，换了个赛道去跟西方掰手腕。你要看懂这个新闻，首先得明白一件事， 过去五十年，全世界造芯片，其实只干了一件事，把晶体管往死里做小。这就是咱们常听的摩尔定律，从九十纳米一直卷到现在的三纳米、两纳米，谁的线宽做的更细，谁的性能就更强。但问题是，随着物理极限逼近，这条路已经快走到黑了， 不仅技术上难如上青天，成本更是贵到下地狱。继续缩小晶体管已经失去了经济意义。既然正面硬钢制成工艺被卡了脖子，华为是怎么干的？他们把目光从空间转向了时间， 这就引出了滔定律。这个滔是希腊字母 t u 的 音译，在物理学和电路理论中，它代表时间长数。通俗点讲，就是电信号在芯片里完成一次开关，跑完一段路所需要的时间。传统造芯片比的是谁能把房子盖得更小， 在狭小空间里塞进更多的人，也就是晶体管。那问题来了，当房子小到极限，塞不进去人的时候怎么办？ 华为的滔定律说，那我不塞人了，我把路修好，我把羊肠想到修成高速公路，把堵车拆了，让大家虽然住的远点，但跑起来更快，总体的办事效率不就提高了吗？ 这就是所谓的以时间缩微替代几何缩微，芯片升级不一定要靠更极致的光刻机把尺寸做小，而是通过一套叫逻辑折叠的技术，像叠被子一样，把原本平面的电路给叠起来，大大缩短信号传输的物理距离。 距离短了，食言套就少了，芯片的响应速度和整体效率也就自然上去了。这一下，就把整个半导体行业的竞争，从传统的制程竞赛，直接拉进了系统创新的新维度。很多黑粉这时候肯定要说了，这不就是玩概念画大饼吗？你要是这么想，格局就小了。 华为可不是在放空炮，过去六年里，他们顺着这个滔定律的路线，已经悄咪咪地设计并量产了整整三百八十一款芯片，覆盖了手机、 ai 和汽车电子等领域。 而在今年秋天即将发布的麒麟芯片上，华为将首次完整采用这种逻辑折叠技术。在工艺制成没变的前提下，晶体管密度直接暴涨了百分之五十五，功耗效率提升了百分之四十一。 这就好比你明明开的还是一点五 t 排量的车，但我通过重新设计变速箱和车身结构，让你的零百加速硬生生干到了超跑级别。 而且华为还预测到，二零三一年，基于这条技术路线的高端芯片，晶体管密度将会达到等效一点四纳米制成的水平，不用最顶尖的 e u v 光刻机，也能无限接近顶尖性能。这才是掏定律最可怕的地方。 这是中国企业第一次在全球半导体领域跳出西方固定的游戏规则，提出一个未来产业发展新原则。 以前都是别人定规矩，我们来追，追的气喘吁吁还要被卡脖子，现在华为直接站起来拍拍身上的土，说，我不跟你玩赛跑，比谁腿长了？我开车这本质上是把芯片的竞争维度从拼纳米变成了拼系统效率。我是老胡，说说关注我，做个清醒的思考者。

昨天呢，这是客观的质疑了一下华为的套定律，结果呢，我看评论区里呢，明显是有人不服的，但是呢，他们也不说你呢，说的不对，我怀疑他们根本就没听懂，我已经尽量不讲术语了，还打了那么多比方，不过现在看来呢，也没啥卵用，该不懂的他还不懂， 你想啊，这些人呢，甚至认为摩尔定律是专门用来卡我们的，所以呢，我们搞一个新定律，那就可以卡回去了， 我现在从头到脚都特别的服他们不服的点呢，只是我质疑了这个定律的神性，因为很多人认为啊，靠这个玩意就能崛起了，我只是给他扒开了讲清楚，没有什么神秘的，也根本就不是什么可以卡别人脖子的秘密武器，他只是把现状和趋势做了一个总结， 你知道别人也知道，而且别人也正在用，只是人家没有那么大张旗鼓的提出来而已，他不能增加战斗力。 就像勾股定律，你拿来算三角形影响别人拿去算三角形吗？就像吃药，你吃了以后很猛啊，接近猛男的发挥了，老婆也很喜欢啊。你觉得你是猛男了？但是人家猛男也可以吃呀， 你可以通过堆叠提升性能，那别人也可以堆叠呀，关键是人家的精密制造技术还更强，堆叠的还更好，而且人家可以拿两纳米的堆叠，你只能拿七纳米的堆叠，你觉得谁更厉害？这只是一种工程优化的手段而已，很多时候真是赢得莫名其妙。 我觉得咱这最大的问题不是技术，而是心态，夜狼自大的心态根本就不允许哪怕一丁点的质疑， 但是你要知道啊，只有经不起质疑的才会不允许质疑，我在视频里边还说这种技术很有用，是以后的趋势，但是呢只是因为我否定了里边家带的神性信仰。那就算你说的有道理也不行了， 算你赢了行吧，你就放过我这个文盲吧，我不该讲心肠，更不该冒充专家，你赢得毫无悬念。

今天发生了一件足以改写人类科技史的大事，我敢说，十年后回头看，这一天会被刻在半导体产业的里程碑上。就在今天上午，华为当着全球所有顶尖半导体科学家的面，正式发表了滔定律。 这不是什么学术论文的自娱自乐，这是中国第一次在全球半导体领域亲手写下了指导整个产业发展的游戏规则。过去整整五十年，全世界的芯片公司都只有一个信仰，那就是摩尔定律。 所有人都在同一条跑道上拼命往前冲，比谁能把晶体管做的更小，从二十八纳米到十四纳米，从七纳米到三纳米，一路卷到了原子级别。但现在所有人都撞墙了，而且是两面铜墙铁壁，一面是物理墙， 晶体管再小下去，电子就会像漏水一样直接穿墙逃跑，量子碎穿效应会让整个芯片彻底失效。 另一面是经济强建，一条三纳米的生产线要烧掉两百亿美元，贵到连台机电都要掂量掂量。说白了，摩尔定律早就已经是一具尸体，只是没人敢公开念倒辞而已。 整个行业都陷入了前所未有的焦虑，美国人卡着光刻机，日本人攥着材料，韩国人拼了老命卷制成，所有人都在原地打转，谁也不知道下一步该往哪走。 就在这个所有人都绝望的时刻，华为站出来说了一句话，这条路走不通，那我们就换一条路走。这就是韬定律最可怕的地方，他根本不是在原来的赛道上跟你比谁跑得快，而是直接换了一个你连管都管不着的新赛道。摩尔定律讲的是几何，所谓比谁把房子盖的更小， 而韬定律讲的是时间所为比谁让房子里的人跑的更快。用一个最通俗的比喻，以前大家都在比谁能把城市里的路修的更窄，楼盖的更密，这样车从 a 点到 b 点的距离就短了。但现在路已经窄到车都过不去了，楼也密到没法再盖了。 华为的思路是什么？不修窄路了，直接修高架，建地铁，优化整个交通系统，让车跑得更快，照样能提升整个城市的运行效率。而实现这一切的核心技术，就是逻辑折 叠。传统芯片的晶体管都是平铺在一个平面上，信号从东跑到西，物理距离摆在那，再快又极限。 华为的逻辑折叠，相当于在芯片里盖了一座摩天大楼，把原来平铺的晶体管立体折叠起来，信号不用横着跑几毫米，直接竖着穿透走线，距离断崖式缩短， 时间延迟被大幅压缩。这不是什么 ppt 上的科幻概念，这是已经被实践验证了六年的成熟技术。 何庭波在台上轻描淡写的说出了一个让全世界都倒吸一口凉气的数字，三百八十一款。过去六年，华为基于韬定律，已经设计并量产了三百八十一款芯片，覆盖了手机、服务器、通信等各个领域。 当全世界还在实验室里为三纳米、二纳米争得头破血流的时候，华为已经用一条全新的技术路径，把几百块芯片塞进了千行百业的产品里。 你以为人家在被制裁躺平，人家在你看不见的地方把整个桌子都掀了？更狠的是华为给出的时间表。今年秋天，全新的麒麟芯片就会正式发布， 这将是全球第一款完整采用逻辑折叠技术的手机芯片。而到二零三一年，基于韬定率的高端芯片晶体管密度将达到一点四纳米制成的同等水平。 一点四纳米是什么概念？目前地球上最先进的量产制成还卡在三纳米到二纳米之间。一点四纳米是所有西方巨头的梦中情人，离落地至少还有五到十年的差距。 但华为说，不用等光刻机突破，不用看任何人的脸色，我们从另一条路直接杀到同样的终点，这才是真正的降维。打击 封锁的前提是什么？是你在人家要走的路上设卡，但当人家根本不走那条路的时候，你之前砸下几千亿美金打造的所有封锁卡口，瞬间就变成了一堆废铁。这不是绕着制裁走的小聪明，这是从底层重新定义芯片演进逻辑的理论革命。 他不是告诉你怎么在围堵下苟活，而是告诉你围堵本身已经没有任何意义了。发布会结束不到二十四小时，全球主流媒体集体刷屏， 所有人都看懂了这件事的分量。过去半个世纪，半导体产业所有的游戏规则都是西方定的，摩尔定律是美国人提的，纷飞是美国人发明的，光刻机是荷兰人垄断的， 中国企业从来只有学习的份，没有定义的份。但今天不一样了，华为在 i e e 这种国际顶级学术会议上呢，当着全世界最顶尖的大脑，正式发表了一个新定律，这不是关起门来自嗨，这是当着全世界的面说，新规矩我来定， 而这背后，是整个中国半导体的价值重估。过去我们炒华为概念股，炒的是国产替代，是补短板， 但现在逻辑彻底变了，现在是跟着华为一起定义新规则，开拓新路径。真正的机会已经从传统的质层突破，大规模转移到了架构创新、先进风装、新型材料和国产 e d a 上。 从芯片设计服务的鑫源股份、灿星股份，到先进封装的长电科技、通富微电，再到散热材料的有盐粉材、华海城科，以及国产 eda 的 华大九天、广利微，整个产业链都将迎来一次前所未有的爆发。 今天的华为，用滔定律完成了三件事，第一，理论颠覆，从空间到时间，为撞上物理南墙的半导体产业开了一扇全新的窗。第二，实战碾压 三百八十一款量产芯片，加秋季即将发布的麒麟芯片，用实实在在的产品告诉世界，这不是科幻小说。第三，格局重构。中国企业第一次站到了半导体理论创新的最前沿， 从规则的接受者，变成了规则的制定者。芯片战场打了半个世纪，一直都是别人定规矩，我们跟着跑，但今天，规矩的笔第一次握在了中国人手里。

七纳米能硬钢三纳米？华为在芯片技术上又有新突破了。过去芯片性能提升以前是靠把晶体管做小，也就是降低芯片制成纳米数字。从七纳米到五纳米再到三纳米， 这条路线被验证了几十年，都很有效。但中国公司现在想走，要看老外的脸色。华为这次提了一套新的折叠逻辑设计思路，通过压缩信号、传播食盐，在不依赖先进制成的前提下提升芯片性能。所以现在他们利用这套被命名为韬定律的技术路径，在较低的制成下搞出性能更好的芯片。 据这项技术，华为今年秋天发布的麒麟手机芯片性能将大幅提升。听着有点邪门，其实自从二零二零年不能使用先进制程之后，华为和整个中国半导体产业就想了各种邪门办法。比如因为美国人不让荷兰人卖， 中国大陆是没有 euv 光刻机的，而一般认为没这东西就没法制造七纳米芯片。不过，中国半导体产业还是想出了邪招， 性能上比 euv 光刻机落后一代的 duv 光刻机，搞出了多次曝光、多次刻蚀的笨办法，印刻出了七纳米甚至更精细的线条。业界普遍认为，在 duv 多重曝光工艺体系下，华为实现了七纳米甚至更高等效的晶体管密度。不过这台跟台积电的三纳米比还是有差距。 而当单颗芯片的制成被锁死，华为又想了另一个邪招， cheaplight， 将大芯片拆分成多颗小芯片，分别用成熟制成制造，再用先进封装技术互联搭配三 d 堆叠技术和华为既有芯片又有系统软硬一体的优势，实现一加一大于二的性能突破。华为的 ai 处理器是升腾九幺零 c， 已经被证实就是用两颗九幺零 b 金粒封装而成的，而在普通人会用到的消费级芯片上，也被广泛认为使用了这套设计思路。在华为和整个中国半导体产业的努力下，这几年来麒麟芯片的性能跑分一直在低调但稳健的增长。而今天华为高调宣布， 凭借逻辑折叠与掏定律，二零二六年的麒麟手机芯片性能将大幅提升，预计二零三一年达到一点四纳米同等水平。 能实现这个技术路径，绝不是突然开光，从器械、电路、芯片到系统层面都要统一协调优化才能绕开。人家积累了几十年的经验，所以这套大招华为肯定是在手里攒了很久才发出来。华为在芯片上的战略是短期靠多重曝光保命， 先用 duv 上卷出来的七纳米让手机芯片回归，中期用 cheaplight 提效，用系统级创新弥补单芯片支撑差距。长期则是现在正式发布的折叠逻辑与掏定律直接换道，弹出一条能与对手正面硬刚的新路径。 其实这两年利用各种鞋招，初期制胜的又何止华为， deepseek 在 二零二五年用低成本搞出高性能大模型，二零二六年又全面适配国产芯片长江存储用自己的技术专利长期存储，用淘来的旧图纸打破寒场在存储领域的壁垒。豪威则是在资本运作下，让中国公司在传感器领域 逐渐站稳脚跟。不应该说这是鞋招，而是重重封锁下爆发的东方智慧。等中国科技行业练好了基本功，后面怎么赢就只是个方法问题了。

华为发射了一颗真核弹，他抛出的掏定律刷屏全球媒体，真的有望为中国芯片闯出新路，绝非自吹自为。他到底是什么？我用最浅显的方式，四分钟讲清楚。要理解掏定律，得先从摩尔定律讲起。摩尔定律的意思是，每隔十八到二十四个月，集成电路性能提升一倍，成本降一半。这并非科学定律， 而是过去六十年全世界芯片行业追求的目标。核心做法就是把晶体管越做越小，小到七纳米、三纳米这样一块芯片上就能塞进更多晶体管。但问题是，目前晶体管尺寸已小到原子级别，再小很难了，且每次缩小，它的制造成本并没随之大幅度降低，创造的经济效益并没显著提高。因为很多领域用不上三纳米芯片， 比如民航飞机，二十八纳米，足够稳定且安全。苹果十五后就有三纳米芯片，但消费者感受不明显。那怎么办？华为科学家何庭波换了一个全新思路，不再追求压缩空间，而是压缩时间， 也就是信号从一个功能模块到另一个功能模块的时间。只要能压缩一半，等效性能就提升一倍，这就是它定律。它是七大字母，代表特征，时间长数。再打个比方，我们把算力效能比喻为坐标轴，横轴代表空间。晶体管尺寸越小，横轴越长，而纵轴代表时间。信号传输效率越高，纵轴越长， 而横线和竖线围起来的面积就代表芯片效能。以前我们在横轴上拼命努力，现在我们要在纵坐标上发力。这个理论不复杂，关键是你怎么做到压缩时间？而华为拿出了已经落地的技术。逻辑折叠。举个最简单比喻，传统芯片设计是在一个平面上铺清体管，就像城市交通，为了让车跑得更快，你需要修更多路，而华为的思路 直接修高架地铁。以前的信号传递是在一个平面上，相距较远的电路，时间延迟更久。就像大家聚会吃完饭后，意犹未尽得去酒吧，喝完酒再换个地方吃宵夜烧烤，一晚上赶三个地点。华为直接做了一个城市综合体，一楼有饭馆烧烤摊，二楼有酒吧 ktv， 它把功能相近、需要经常交换数据的单位放一个楼里， 垂直堆叠后，信号传输距离可以大幅度缩短。可说起来容易，做起来难如登天。逻辑折叠面临两个大难题，首先，不同楼层的信号时间怎么同步？咱把芯片里的信号传递比喻为跑接力赛，最理想的接力就是胶棒和接棒的人几乎同时接触， 延迟极低。同样是计算一加二加三，上一个人刚计算完一加二等于三，下一个马上知道要从三开始算。如果是在一个平面跑道上的，看不到胶棒的人已经来了，很可能上面已经把棒丢下来了， 下层却错过了，没看到交棒的人已经计算出了三，而是直接用零加三，最后导致计算出错。信号同步是世界难题。华为的解决办法是动态微调时间，当下层检测到上层数据，早或晚了几皮秒，就自动把接棒者的节拍挪一点点，精准对齐。 逻辑折叠的第二大难题是工艺工号，两层芯片堆叠需要上千万新连接点，晶体管堆叠在一起，还导致严峻的散热问题难上加难，搞不好芯片分分钟烧毁。华为的解决思路是在两层芯片间嵌入散热层，让冷却液在芯片内部流动，瞬间把热带走。让人惊叹的是，华为已经在生产中悄悄地实践掏定律， 当真是韬光养晦。华为芯片负责人何庭波这次演讲中透露了一个重要信息，华为已经基于逻辑折叠技术，在六年里设计落地了三百八十一款芯片，覆盖 ai、 汽车、能源等领域。 而今年秋天发布的麒麟手机芯片，将是世界上第一款完整采用逻辑折叠技术制作的芯片。我们当然不会盲目乐观，已经有不少业内人士指出，多层堆叠对芯片设计、制造工艺提出了前所未有的挑战，但至少我们中国企业已经在尝试重新定义行业新规则。 过去我们要制造三纳米级别芯片，受限于没有先进制成的光刻机，我们只能沿着别人缩小体积的老路做微小改良，这样下去很难看到出头之日。现在我们直接另起炉灶，试图绕过这个最大难题。这件事需要勇气， 而且消费者有实实在在好处。按照韬定律，智能手机芯片性能翻倍只需要二点六四年，智能驾驶翻倍只需要一点七一年。 而 ai 大 模型服务器性能翻倍只需要三点六个月。打游戏更顺畅，跑 ai 工作流更快，智能汽车会有更多功能。每次提到华为，舆论争议都很大，但这一次，我支持华为，我支持所有能让消费者享受福利的创新。

华为六年量产的三百八十一款芯片，高通一年十二款，联发科一年二十五款。今天华为给这条路啊，起名叫抛定律，但全网都在讨论先进封装、光刻机国产替代时，我追到的只是一个数字，三百八十亿。 三百八十一款芯片是先量产后命名，这意味着华为在喊出这个名字之前呢，已经默默干了六年，干成了叫抛定率，干不成就是成本，成本。但有两个问题啊，现在喊表答案。第一个是散热问题， 电路叠起来了，散热压力指数级上升，元气件的寿命损耗会不会受影响？能不能通过什么浸泡式散热啊，内部散热通道规划这些工程手段去解决，现在还没有最终答案。 所以要注意，今年秋季新一代的麒麟芯片的能效数据是第一个验证点。而第二个问题是，等效不等于等价，逻辑折叠做出来的等效一点四纳米，在工号面积、可制造性上和真正的一点四纳米平面工艺仍有差异的 消费端芯片呢，可能影响不大，但 ai 训练芯片、超算芯片这些场景工艺代差依然可能存在。还有论文里提到了，二零三一年做到等效一点四纳米，这是目标，不是订单。从实验室到量产，到客户验证，到实战率突破， 每一步都有不确定性。何婷波，二零幺九年海石备胎转正线的落款人，华为芯片业务的掌舵人。过去六年，他带队闷声干出的是三百八十亿款，不是样品，哦，不是 ppt， 是 装进手机服务器基站里的量产芯片， 平均每五到六千亿款，这个速度啊，好像你们有常操心。更有意思的是，他是先把三百八十亿款做完了再回头说。哦，原来我们走的是一条新路， 那这条路到底是什么？过去五十年，行业只认摩尔定律。 fifty years， it was always about wars law。 晶体管越小越好的，但三纳米以下的物理极限和成本曲线同时压上来，而中国大陆能拿到的光刻机卡在十四纳米左右，市场习惯呢，把这个状态叫卡脖子。 从十四纳米到三纳米的技术差距啊，难道就这么算了吗？肯定不是的，华为的答案是，不换路，修换路走。 摩尔定律呢，是修宽马路，车道越加越多，总有修不动的一天。抛定律啊，是照例较巧，把平面电路往垂直的方向去叠， 让信号走最短的路径，这叫逻辑折叠，关键点是不需要 e u v 观客机，用成熟的制程加先进封装就能做出等效的性能。如果这条路走通了，那还查什么脖子呢，对吧？这个蓄势的毛就彻底移位了。咱也先别急着下结论， 三 d 对 叠呢，大家都在做的台积电啊，英特尔、三星都在搞，是行业的大方向。分水岭不是叠不叠，而是怎么叠。别人的叠法是两栋一样的平房垒起来，华为的叠法呢，是厨房、卧室、客厅分层的，每层就只干这一件事，信号就不用绕路，自然更快。 这套数字模拟存储垂直分区的方法问了，华为是第一个命名验证并大规模量产的。何庭博在论文里啊，写了一句话的翻译过来就是，这是一九七四年以来啊，第一个给整个计算站提供统一优化目标的新原理， 这话是不是吹牛？我们现在判断不了，当一家被制裁六年的公司还有心思写论文。第一新原理，这本身就是不平凡的一件事。 三百八十一款芯片呢，先量产后命名，不是为了证明我们也能做，而是先交了六年学费。现在的问题是，这学费啊，交的值不值？还记得三纳米呢，已经量产了，英特尔十八 a 呢在爬坡，三星的 g a a 呢，在推进。 楼房能不能住人，得看成本、良率、生态这些数字啊，华为没公布，我们也猜不到，所以这个问题啊，现在回答不了，但我对国产汽车的突破一直很有信心的。今年秋天新一代麒麟新面发布啊，就是第一个验证点，这条路能不能走通，到时候一看便知，我们可以拭目以待的。 你觉得华为的楼房能不能在成本、良率、生态上跑赢其他人的平房呢？欢迎评论区留下你的看法。

华为发布的掏定律对中国意味着什么？一、战略突围，不再死磕 euv 与先进制程。 目前现状是高端 euv 光刻机买不到三纳米，两纳米被锁死。掏定律就是靠逻辑折叠、三维堆叠互联优化，在十四纳米至二十八纳米成熟制成上跑出接近二至三代先进制程的性能。 现实意义是绕过 e u v 卡脖子，把制成劣势变成系统设计优势。二、产业链价值重估，成熟制成变黄金。 目前制造端中兴国际、华虹的十四至二十八纳米产能价值翻倍，不用追先进节点，也能做高端芯片设计。 ip e d a 上，国内设计公司有了新赛道与标准， e d a i p 封测全面受益。 结论是整条国产链被盘活，从追赶者变成差异化竞争者。 三、从跟跑到定义规则，中国首次提出芯片演进定律， 从过去半导体规则由西方定义到现在，韬定律是中国首个全球级半导体指导原则。现实意义，后摩尔时代，中国有了话语权、标准制定权，不再被动跟随。 四、国家安全与算力自主 ai 大 模型自动驾驶有中国心底座在，算力刚需。 ai 大 模型自动驾驶对算力爆炸需求。 韬定律，二零三一年高端芯片密度等效一、四纳米支撑自主算力不再受制于人，保障数据安全与产业安全。 五、产业信心与创新士气绝境中走出的中国方案，外部封锁倒逼出换道超车的系统性创新，向世界证明中国不靠抄作业，能自己定义技术路径， 提振全行业士气。封锁不可怕，思路换了，路就宽了。六、一句话总结韬定律等同于中国半导体的第二条路， 不拼极致制成，拼系统架构，不被卡脖子换道超车，从跟随到定义规则，为科技自立自强提供底层方法论。

华为提出了个韬定力，说二零三一年，芯片晶体管密度有望达到一点四纳米制成同等水平。这到底是遥遥领先式的吹牛，还是中国芯片真的别出大招了？先说结论啊，韬定力并不是说华为已经掌握了一点四纳米芯片， 它更像是华为在先进制程授权之后，拿出了一套改打系统战的芯片突围路线，有技术含量，但是并不是神迹。有重膜包装，但并不是纯营销，最终成色还需要看产品。那怎么理解呢？我打一个比方吧，假设一座城市要提高交通效率， 传统的摩尔定律的思路就是把车越造越小，把路越修越密，越修越多。对应到芯片里呢，就是把晶体管越做越小，同样的面积里塞进更多的晶体管。可问题是，现在你造不出那么小的车了，也没有那么先进的工具了，车只能造到这个尺寸了。那怎么办呢？ 二零零一年，斯坦福大学的几位学者就提出了一个三维集成电路的思路。既然皮面上的路越来越难修了，那就像立体空间，要效率，放到城市里，就不能只盯着车的大小了，而是重构整个交通系统， 修高架桥，进隧道啊，优化红绿灯，把原本需要绕成一圈才能办完的事，尽量压缩到同一个街区内完成。华为今天讲的跳奥定律，核心就是这个逻辑， 通过器械、线路、芯片、系统四个层级面的协调优化，让数据少绕弯路，信号稍等，待互联更短，调度更快。虽然个体晶体管没有你那么小，但整个系统完成任务的时间也就是跳变短了。但注意啊，摩尔定律和系统优化并不是对立的，最理想状态当然是车越来越小，交通也越来越聪明， 先进制程依然是芯片竞争的主战场，系统优化不是替代，而是放大器。所以扎心的真相是，套定律并不是颠覆宇宙的物理学基本定律，它本质上是一套在极端压力下被华为系统化、工程化、产品化的高阶方法论。如果华为能够自由的使用最先进的制造设备和代工能力， 当然会继续追求先进制程，因为先进制程是依然绕不开的绝对优势。所谓的二零二六年秋季麒麟芯片采用逻辑折叠提升密度，二零三年达到等效一点四纳米制成，背后不是魔法，而是复杂的结构设计、封装、互联，还有系统及优化硬拼出来的等效效果。 追真实性能、功耗、散热和成本到底怎么样，还得等产品验证。看到这里，可能有人觉得我在黑化位恰恰相反。真正尊重中国芯片，就不能用一句遥遥领先糊弄所有的现实困难。 盲目追捧解决不了任何问题，面对差距才是解决问题的第一步。中国芯片现在最难的是什么？是别人把最先进的制造设备给卡住了，你就不能永远在别人定义的赛道上硬追？华为的这套思路，本质上是把竞争从单纯的比拼谁的光科技更先进， 扩展到了谁的系统工程更强，谁的架构更高效，谁能把有限的制程的潜力榨到极致，这很聪明，也很现实。但这不只是华为一家带走，苹果早就验证过全栈优化带来的巨大优势，从 二零一零年 a 四芯片的迭层封装，再到二零二零年 me 芯片的统一内存，再到二零二二年的 me ultra 用的 ultra fusion， 把两颗芯片连成一个整体， 苹果靠的也不只是质成，而是芯片、内存、封装、系统和生态的整体效率。区别在于，苹果是在先进制程、可用、供电顺畅的环境下做全站优化。华为是在先进制程受限情况下，被迫把系统工程压榨到极致。所以，华为真正值得尊重的地方，不是发明了一个别人看不懂的物理星定律， 是在被卡住的情况下没有躺平，没有制喊口号，而是把器械、电路、芯片、系统、软件、生态尽可能的拧成了一股绳，硬是在夹缝里找出了一条可以继续追赶的路。这就是韬定力最大的一，他不是让华为一夜之间打穿台阶垫，也不是让国产芯片从此不需要先进制成， 它的真谛价值，是给中国芯片争取了一个宝贵的时间窗口，在制造能力追赶的同时，用先进的系统工程把现有工艺的性能炸出来，把产品做出来，把生态刨下来，把市场稳住。但也必须承认，它不是魔法，先进制成攻克设备、材料、量率、成本这些硬骨头一个都绕不开。 系统优化可以补短板，但不能够彻底代替制造能力。而且降低延迟、优化互联、提升系统效率，不是华为独占的物理法则， 全球芯片巨头都懂，别人不是看不懂，是别人在没有卡脖子的情况下继续升级制造工艺，往往更直接、更确定。最掏定律，真正给华为的不是永久垄断，而是一个时间窗口， 这个窗口能不能够转化成优势，不看口号，看产品，看工号，看性能，看成本，看量率，看出货，跑出来才叫技术跑不出来，再漂亮的定律也只是发布会上的烟花。

摩尔定律正式被中国公司改写。五月二十五号，华为在 i e e 大 会上扔了一颗核弹。掏定律。摩尔定律搞了几十年，把晶体管变小，华为说，不，我们换条路，把芯片叠起来。过去几十年，全世界芯片行业都在卷一个数字，七纳米、五纳米、三纳米、两纳米， 谁的制成更先进，谁就更强。但现在，华为突然提出了一个新的半导体定律，叫做掏定律。 这件事的核心不是华为发明了一个新概念，而是它可能代表着国产芯片不再只跟着摩尔定律卷制成，而是开始寻找另一条突围路线。那问题来了，这个新定律到底是什么意思？它会带来哪些产业机会？对应到 a 股又有哪些公司可能受益？今天我们把它讲清楚。先说结论， 所谓掏定律，简单理解就是芯片性能的提升，不一定只靠把晶体管做得越来越小，也可以靠缩短信号传输的时间。这里的掏代表的就是时间长数，延迟信号传输效率。 过去芯片行业提升性能，主要靠把房子盖得更小，晶体管越小，同样面积里塞进的晶体管越多，竟能就越强。但问题是，先进制成越来越难。一方面，两纳米、一点四纳米这样的制成技术门槛极高，另一方面， euv 光刻机又被严格限制。 所以，华为现在提出的思路是，既然我们暂时不能在最先进制程上硬碰硬，那能不能换一个维度，不是单纯卷筋皮管有多小，而是卷数据跑的有多快，连接有多短，系统协调有多高效。这就是韬定律背后的逻辑。 那它对产业链意味着什么？我认为最重要的不是芯片本身，而是三个方向。第一个方向叫做先进封装和高速互联。因为如果你要缩短信号传播时间，就要让芯片和芯片之间、板和板之间、服务器和服务器之间连接的更快、 更近、更高效。这就会带来三个直接机会，先进封装、 pcb 连接器对应到 a 股可以重点关注几类公司先进封装方向，比如长电科技、通富微电、华天科技、永曦电子，这些公司对应的是多芯片封装， chiplet、 易购集成， 简单说就是把多个芯片像搭积木一样组合起来，让它们协同工作。如果未来华为要通过系统级方式提升芯片性能，先进封装一定是绕不开的。第二类是 pcb 和封装基板，比如深南电路、兴森科技、沪电股份、盛宏科技。 为什么它们重要？因为 ai 服务器、交换机、超节点集群对高速 pcb 的 需求会大幅增加。以前大家可能只看单颗芯片，但在 ai 时代，真正决定算力效率的是整个系统芯片之间怎么连，服务器之间怎么连，数据中心内部怎么连，这就会让高速 pcb 的 价值量上升。 第三类是高速连接器和电缆，比如华丰科技、中航光电、瑞可达、电联技术、航天电器。 这类公司听起来没有芯片性感，但他们其实是算立高速公路的收费站，芯片再强，如果信号传不过去，系统性能也发挥不出来，抛定率强调的正是降低时延。所以高速背板连接器、高速电缆、服务器连接方案会成为一个非常关键的环节。 第二个大方向是光通信和光互联。这个方向也非常关键，因为当 ai 算力集聚越来越大，传统电信号连接会遇到瓶颈，数据中心内部未来会越来越多使用光模块、光芯片、归光方案，对应到 a 股可以看中，继续创 新、益盛、天福通信、光讯科技、元杰科技、世家光子、长光、华新。这条线的逻辑很清楚，华为强调超节点，强调系统及互联，最终都会增加对高速光通信的需求，尤其是八百 g、 一 点六 t 光模块以及硅光激光器，这些方向都可能首意。 所以如果说芯片是大脑，光通信就是神经系统， ai 集群越大，神经系统就越重要。第三个方向是国产半导体底座抛定率不是一个孤立概念， 它背后需要 e、 d a。 设备、材料制造、测试、整套国产半导体体系支撑。比如 e、 d a 方向可以关注华大九天、盖伦电子、广利威、新源股份，因为复杂芯片设计、先进封装系统及协同都离不开 e d a 工具。 半导体设备方向可以看北方华创、中微公司、拓金科技、华海青科、新源微、圣美上海。材料方向可以看安吉科技、互规产业、雅克科技、顶龙股份、南大光电、江枫电子。 这些公司不是最容易短线爆发的，但它们是国产半导体长期自主可控的底层资产，如果华为这条路线真的持续推进，最底层的设备材料 e、 d a 一定会长期受益。 最后还有一条线，就是华为升腾和 ai 算力生态，韬定律和华为的升腾鲲鹏超节点、零渠互联很可能会被市场放在一起理解，对应 a 股市场，会关注神州数码、拓维信息、软通动力、润和软件、四川长虹、恒维科技、高新发展。 但这里要提醒大家，这一类公司里面，概念弹性很大，但业绩兑现差异也很大。有的公司确实参与华为生态，但相关业务占总额收入的比例不一定高。所以不能只看华为概念四个字，还是要看三个东西，第一，是否真的有订单。第二，业务占比有多高。第三， 毛利率和利润能不能兑现。所以总结一下，华为这次提出抛定率，真正重要的地方在于，它可能代表国产芯片从单点制成追赶转向系统级性能突破。过去我们问的是这颗芯片是多少纳米， 未来可能还要问它的封装效率有多高，芯片之间连接有多快，系统协调能力有多强，整套算力集群的食言有多低。对应到 a 股，我认为可以分成三层看，第一层，短期弹性最强，先进封装、高速 pcb 连接器、光通信。 第二层，中长期确定性更强。 e d a， 半导体设备、半导体材料。第三层，主题热度最高，华为升腾、鲲鹏、超节点生态。但最后一定要记住一句话，概念是第一波，订单才是第二波，业绩才是最终答案。 抛定律会不会成为国产半导体的新拐点，现在还不能下定论，但可以确定的是，这条路线如果持续推进， a 股里真正受益的不一定是最会讲故事的公司，而是那些卡在关键环节、有真实客户、有真实收入、有技术壁垒的公司。这才是我们接下来最应该盯紧的方向。如果这期视频对你有所帮助，可以点赞关注我的账号，我会持续分享更多内容，我们下期再见！

啥玩意？现在造芯片都不需要 uv 光刻机了？华为发布了一条半导体产业的新规律，叫做掏定律。这玩意要是在董王仿华的时候掏出来，那可真比当初雷蒙多仿华的时候，华为自研的麒麟芯片重新上市还要炸裂的多。为啥呢？ 因为如果华为的这个定律要是真成功了，美国在芯片领域永远不可能再卡中国的脖子了，甚至全球芯片半导体产业都要重新洗牌。大家都知道，半导体产业的核心就是摩尔定律，也就是芯片制成做的越小，性能就越强，不论是阿萨曼尔、台积电、三星还是英伟达这些半导体企业都 都是围绕着这个核心去做的。但是中国没有 euv 光刻机啊。所以华为提出了用时间换空间这条定律的核心思路是不再沿着摩尔定律把晶体管尺寸持续做小的单一路径去追赶，而是通过重新构建芯片的内部架构、优化系统设计和三维集成等方式，用成熟的制成实现先进制成的性能。 具体来说，就是要在七纳米工艺条件下，让芯片的实际算力和能效比达到甚至超过三纳米芯片的水平，用时间换空间，用结构创新代替工艺微缩，让芯片性能的增长脱离对 euv 光刻机的绝对依赖。这就等于是在半导体产业搞出了一条全新的道路。这个想法换其他任何一个国家提出来都有吹牛逼的嫌疑。 过去几十年，国际上并不缺少试图改写半导体行业规律的尝试，不论是材料创新，还是新型晶体管结构，亦或是缝纫机慢架构，许多实验室都有理论突破，但最终都未能撼动现有的产业格局。 最核心的原因就是半导体是一个高度藕合的长链条产业，单一环节的创新，如果没有设计工具、制造工艺、封装测试的全链配合， 就没有办法变成可量产的产品。一家公司可以提出一种新的芯片架构，但如果 e d a 工具不只是高效实现，经原厂没有专门的工艺调优封装技术无法匹配其互联和散热的要求，那么这个架构就只能停留在论文或者原型阶段。但是华为不光是有理论，而且是真的给出了技术方案。掏定律落地的核心技术体系 便是逻辑折叠。在这个基础之上，华为构建了贯穿器件、电路、芯片、系统四个层级的协调优化架构。华为二零二六年秋季即将面世的麒麟芯片将率先采用逻辑折叠技术。华为已经公开表示，预计到二零三一年，基于掏定律的高端芯片 晶体管密度将达到一点四纳米制成的同等水平，而台积电等晶圆工厂的目标也是在二零三零年左右实现一纳米芯片的量产。也就是说，在性能发展中，两条技术路线的进度是对齐了的。 也就是说，华为提出了新定律，并且给出了一套新的技术方案。我们的芯片设计工具 e d a 可以 专门根据这套技术方案进行优化。我们的芯片制造设备、厂商、生产工艺都可以进行优化。而且先进的封装技术储备充足，二点五 d 和三 d 封装芯片堆叠归中介层等能力 可以支撑把多颗功能芯片高密度集成，用系统级封装实现，等同于单片三纳米的性能表现。这种从设计、制造到封装的完整链条，可以在同一个目标下同步迭代，快速闭环，把理论上的定律变成生产线上的良率和出货。而且对于这些厂商来说，跟着华为的新定律走是真的能赚到钱呢。你想想， 我们的人工智能、机器人等前沿科技都需要高制成的 ai 芯片，这些我们买得到吗？现在我们七纳米的 ai 芯片功能就可以直接对标国外三纳米的了，关键是制造七纳米芯片的成本可能也只有三纳米的一半不到，低成本、高性能，你们的产品怎么和我们 pk？ 这将直接改写全球的采购逻辑，下游的服务器厂商、智能汽车企业、机器人产业没有理由拒绝这种高性价比的产品。市场一旦打开， 芯片设计企业获得可观的订单和利润，净原厂可以保持高产能和利用率，并贪薄研发成本，封测企业因为高密度封装需求的提升而增加技术溢价。 e、 d、 a， 厂商有持续的收入来迭代工具设备厂商看到清晰的需求牵引去攻克下一阶段的设备，整个链条上的参与者在商业上都是赢家， 这就形成了自驱的正向循环，让韬定律可以不断自我完善。更关键的是，中国是一个有着十四亿人口的庞大市场，美国已经限制了我们获取高性能的 ai 芯片，这就让国内的企业不得不去支持华为的韬定律落地美国对华半导体管制的着利点全都掐在先进制程这个命门，从限制 e u v 到禁止先进芯片代工，都是围绕着公益节点设墙。 一旦性能增长的驱动力从制程微缩转向架构的创新和系统优化，这堵墙就变成了马其诺防线，再也起不到限制中国算力发展的作用，美国对中国芯片产业的制裁就会彻底失败。而且中国拥有了和英伟达一样高性能的 ai 芯片，你觉得美国的 ai 产业还有机会吗？那么到时候受到影响了，可 就不只是半导体产业了。过去全球半导体的底层逻辑、设计范式、制造规范，几乎全部都由西方的企业和机构来定义，中国企业更多是在既定的框架内进行应用开发和工艺追赶。但韬定力不只是一项产品技术，它的背后需要一整套新的设计方法学、 新的一对一算法模型、新的工艺制成模型、新的工艺控制模型和新的封测接口标准。围绕着这条定律，华为必然会和国内产业链一起，构建一套从设计到量产的完整技术体系，并逐步形成事实标准。这是一次全球半导体产业的重新洗牌，华为在被美国制裁了七年之后，终于要开始绝地反击了。